JP4304433B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP4304433B2 JP4304433B2 JP2003074951A JP2003074951A JP4304433B2 JP 4304433 B2 JP4304433 B2 JP 4304433B2 JP 2003074951 A JP2003074951 A JP 2003074951A JP 2003074951 A JP2003074951 A JP 2003074951A JP 4304433 B2 JP4304433 B2 JP 4304433B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- surface side
- type
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 239000012535 impurity Substances 0.000 claims description 107
- 230000015556 catabolic process Effects 0.000 claims description 97
- 230000014509 gene expression Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 62
- 238000005192 partition Methods 0.000 description 62
- 230000005684 electric field Effects 0.000 description 46
- 238000009826 distribution Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 33
- 230000007423 decrease Effects 0.000 description 15
- 238000004088 simulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、第１導電型領域と、第２導電型領域とを交互に配置した並列ｐｎ構造部を備える半導体素子に関し、高耐圧且つ大電流容量のＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型パイポーラトランジスタ）等に適用可能である。
【０００２】
【従来の技術】
一般に半導体素子は、半導体基板の片面に少なくとも二つの主電極をもつ横型半導体素子と、両面に電極をもつ縦型半導体素子とに大別される。縦型半導体素子は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアス電圧による空乏層が拡がる方向とが同じである。
例えば、通常のプレーナ型のｎチヤネル縦型ＭＯＳＦＥＴの場合、例えば高抵抗のｎ型ドリフト領域の部分は、単一導電型でほぼ均一な不純物濃度であり、ＭＯＳＦＥＴがオン状態の時は縦方向にドリフト電流を流す領域として働き、オフ状態の時は空乏化して耐圧を高める。
【０００３】
この高抵抗のｎ型ドリフト領域の厚さを薄くすることは、電流経路を短くしてドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗を下げる効果に繋がる。しかし、オフ状態の時、耐圧を担うｐｎ接合から進行するドレインーベース間空乏層の広がる幅が狭くなり、シリコンの臨界電界強度に早く達するため、耐圧が低下してしまう。
従って高耐圧の半導体素子では、ｎ型ドリフト領域が厚くなるため必然的にオン抵抗が大きくなり、損失が増すことになる。すなわちオン抵抗と耐圧との間にトレードオフ関係がある。
【０００４】
このトレードオフ関係は、ＩＧＢＴ、パイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。また、この問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向が異なる横型半導体素子についても共通である。
この問題に対する解決法として、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域を交互に配置した並列ｐｎ構造で構成し、オフ状態の時は空乏化して耐圧を負担するようにした構造の半導体素子が、特許文献１、特許文献２、特許文献３等に開示されている。また、トレンチにエピタキシャル成長層を形成し、深さ方向に均一な拡散層を形成する方法については特許文献４等に開示されている。しかし、この文献では、トレンチ側壁をテーパー角を付けて形成する内容については説明されていない。
【０００５】
通常のプレーナ型のｎチヤネル縦型ＭＯＳＦＥＴとの構造上の違いは、ドリフト部が一様・単一の導電型でなく、例えば縦形層状のｎ型ドリフト領域と縦形層状のｐ型の仕切領域を交互に繰り返して接合した並列ｐｎ構造部となっている点である。
並列ｐｎ構造部の不純物濃度が高くても、オフ状態では並列ｐｎ構造部の縦方向に配向する各ｐｎ接合から空乏層がその横方向双方に拡張し、ドリフト領域全体を空乏化するため、高耐圧化を図ることができる。なお、本発明の発明者らは、オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなるドリフト部を備える半導体素子を超接合半導体素子と称することとする。
【０００６】
【特許文献１】
特開２００１−２９８１９０号公報
【特許文献２】
特開２０００−２８６４１７号公報
【特許文献３】
特開２００１−３１３３９１号公報
【特許文献４】
特開２００１−１９６５７３号公報
【０００７】
【発明が解決しようとする課題】
図２２は従来のｎチャネル型超接合ＭＯＳＦＥＴの主要部の断面図である。
ｎ+ドレイン領域７の上にｎ型ドリフト領域１とｐ型仕切り領域２とを交互に配置した並列ｐｎ層があり、そのｐ型仕切り領域２の上にｐベース領域３が形成され、そのｐベース領域３の表面層に選択的にｎ+ソース領域６とｐ+コンタクト領域４とが形成されている。ｎ型ドリフト領域１およびｐ型仕切り領域２はともに縦型層状であり紙面に垂直方向に延びている。
ｎ型ドリフト領域１の上方には不純物濃度の高い表面ｎ型ドリフト領域５が形成されている。表面ｎ型ドリフト領域５とｎ+ソース領域６とに挟まれたｐベース領域３の表面上にはゲート絶縁膜８を介してゲート電極９が設けられている。ｎ+ソース領域６とｐ+コンタクト領域４との表面に共通に接触してソース電極１１が設けられ、ｎ+ドレイン領域７の裏面に接してドレイン電極１２が設けられている。１０はゲート電極９とソース電極１１とを絶縁するための絶縁膜である。
【０００８】
ｎ型ドリフト領域１およびｐ型仕切り領域２の形状は他の形状とすることもできる。
図２２に示す超接合半導体素子において、耐圧を確保しつつ低オン抵抗を得るためには、ｎ型ドリフト領域１とｐ型仕切り領域２の総不純物量を概ね同じ（それぞれの領域幅が同じ場合は不純物濃度を概ね同じ）にし、深さ方向の不純物濃度が概ね均−となるようにする必要がある。
図２３（ａ）、（ｂ）は、それぞれ図２２のＡ−Ａ'線、Ｂ−Ｂ'線に沿った断面の不純物プロフィル図である。ｎ型ドリフト領域１とｐ型仕切り領域２との不純物濃度がほぼ等しいことがわかる。
【０００９】
しかし、上記のような超接合半導体素子は、アバランシェ降伏時の動作抵抗が負性抵抗となるため、アバランシェ電流による局部集中が起こりやすく、十分なアバランシェ耐量を確保することができない問題がある。
図２４（ａ）、（ｂ）は、それぞれ図２２のＡ−Ａ'線、Ｂ−Ｂ'線に沿った断面における電界強度分布図である。パラメータは電流密度である。
図２３に示したような深さ方向の不純物濃度が均−である超接合ＭＯＳＦＥＴの場合、アバランシエ降伏時の電界分布は、１０ｍＡ／ｃｍ2で表面側のｐ型ベース領域３とｎ型ドリフト領域１との間のｐｎ接合と裏面側のｎ+型ドレイン領域７とｐ型仕切り領域２との間のｐｎ接合で最大となるが、その部分を除くと深さ方向にフラットとなる。電界が０の部分は無いのでｐｎ構造部は全て空乏化していると考えられる。
【００１０】
しかし、アバランシェ降伏電流が増加し（５０ｍＡ／ｃｍ2、１０００ｍＡ／ｃｍ2）、アバランシェによって発生する可動キャリアが増加すると、表面側に蓄積する正孔と裏面側に蓄積する電子によって表面側と裏面側のｐｎ接合の電界は強められ、電界分布は凹状に移行することになる。凹状の底部は低電流時のフラットな電界より低いので、大電流におけるアバランシェ降伏電圧は低電流でのアバランシェ降伏電圧より低くなり、動作抵抗は負性抵抗を示すことになる。この負性抵抗のため、アバランシェ降伏時は電流集中を起こしやすく、アバランシェ耐量向上を難しくさせている。
【００１１】
図２５（ａ）、（ｂ）、図２６（ａ）、（ｂ）は、それぞれｎ型ドリフト領域１とｐ型仕切り領域２との総不純物量のバランスをｎ＝ｐからｎ＞ｐ、ｎ＜ｐに約９%崩した場合の電界強度分布図である。パラメータは電流密度である。
ｎ＝ｐの場合と同様であり、電流が増す程中間部の電界強度は低くなっている。
図２７はシミュレーションで求めたアバランシェ降伏時の電流電圧特性図である。
ｎ＝ｐは、各領域の総不純物量が同じ場合であり、ｎ＞ｐやｐ＞ｎは総不純物量のバランスを約９％崩した場合である。
【００１２】
ｎ＝ｐやｐ＞ｎの場合は負性抵抗となっていることがわかる。ｎ＞ｐの場合においては、動作抵抗は正性抵抗を示すが、耐圧の低下が問題となってしまう。
また、各領域の不純物量バランスを崩して耐圧を確保した場合に、ｎ型ドリフト領域１とｐ型仕切り領域２と総不純物量のバラツキを数％以内に抑えなければならず、良品率良く生産するのが困難である。
このような問題に鑑み本発明の目的は、耐圧とオン抵抗とのトレードオフ関係を大幅に改善する超接合半導体素子において、アバランシェ耐量を向上させ、かつ耐圧低下が少なく、しかも耐圧バラツキの少ない超接合半導体素子を提供することにある。
【００１３】
【課題を解決するための手段】
【００１４】
【００１５】
【００１６】
前記の目的を達成するために、第１と第２の主面と、第１と第２の主面にそれぞれ設けられた主電極と、第１と第２の主面間の第２の主面側に第１導電型低抵抗層を備え、該第１導電型低抵抗層上に第１導電型領域と、第２導電型領域とを交互に配置した並列ｐｎ層とを備え、該並列ｐｎ層が第１の主面側にある半導体素子において、第１主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より広く、前記第２導電型領域の領域幅が第1主面側から第２主面側に向かい深さ方向に減少していて、第２主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より狭く、且つ、不純物濃度が等しく、並列ｐｎ層の長さをｃ（μｍ）とし、単位並列ｐｎ層の最小ピッチをＴ（μｍ）とし、第２導電型領域の第１主面側に対するテーパー角をθ（°：ｄｅｇｒｅｅ）とし、ｃ／（Ｔ／２）で表されるアスペクト比ｘとしたとき、
【００１７】
【数１】
７０≦（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）
とし、
【００１８】
【数２】
Ｔ／２＞ｃ／ｔａｎθ
となるように、ｃとθとｘとＴを決めることで、テーパー角が９０°の場合のブレークダウン電圧に対して７０％以上のブレークダウン電圧とする構成とする。尚、ブレークダウン電圧はアバランシェ降伏時の電圧のことである。
また、前記第２導電型領域が周期的に狭くなるようにするとよい。
また、前記第１導電型領域の総不純物量と前記第２導電型領域の総不純物量が同じであるとよい。
【００１９】
【発明の実施の形態】
〔実施例１〕
図１は本発明にかかる縦型超接合ＭＯＳＦＥＴの実施例１の主要部断面図である。主要部の周囲に主に耐圧を担う耐圧構造部が設けられるが、その部分も例えば特開２００１−２９８１９０号公報と同様の並列ｐｎ層とし、あるいは更にフィールドプレート構造等の通常の耐圧構造を設ければ良いので省略する。
ｎ+ドレイン領域７の上にｎ型ドリフト領域１とｐ型仕切り領域２とを交互に配置した並列ｐｎ構造部があり、そのｐ型仕切り領域２の上にｐベース領域３が形成され、そのｐベース領域３の表面層に選択的にｎ+ソース領域６とｐ+コンタクト領域４とが形成されている。ｎ型ドリフト領域１の上方には不純物濃度の高い表面ｎ型ドリフト領域５が形成されている。表面ｎ型ドリフト領域５とｎ+ソース領域６とに挟まれたｐベース領域３の表面上にはゲート絶縁膜８を介してゲート電極９が設けられている。ｎ+ソース領域６とｐ+コンタクト領域４との表面に共通に接触してソース電極１１が設けられ、ｎ+ドレイン領域７の裏面に接してドレイン電極１２が設けられている。１０はゲート電極９とソース電極１１とを絶縁するための絶縁膜である。
【００２０】
ｎ型ドリフト領域１およびｐ型仕切り領域２は例えば縦型層状であり紙面に垂直方向に延びている。
図２２の従来の縦型超接合ＭＯＳＦＥＴとの違いは、表面側でｐ型仕切り領域２の幅がｎ型ドリフト領域１の幅より広く（Ｗpt>Ｗnt）、ｐ型仕切り領域の領域幅が表面から裏面に向かい深さ方向に減少していて、裏面側ではｐ型仕切り領域２の幅がｎ型ドリフト領域１の幅より狭く（Ｗnt>Ｗpt）なっている点である。
ｐ型仕切り領域２の不純物濃度とｎ型ドリフト領域１の不純物濃度は概ね同じであり、表面側ではｐ型不純物量がｎ型不純物量より多く、裏面側ではｎ型不純物量がｐ型不純物量より多くなっている。
【００２１】
なお、本実施例は６００Ｖクラスであり、各部の寸法及び不純物濃度等は次のような値をとる。
ｎドリフト領域の厚さ４２．０μｍ、ｐ型仕切り領域２の最表面側と最裏面側における幅５．０μｍ及び３．０μｍ（ｎ型ドリフト領域１の幅はｐ型仕切り領域２とは逆）、並列ｐｎ層のピッチ８．０μｍ、ｐ型仕切り領域２とｎ型ドリフト領域１の不純物濃度２．５×１０15ｃｍ-3、ｐウェル領域３の拡散深さ３．０μｍ、表面不純物濃度３．０×１０17ｃｍ-3、ｎ+ソース領域６の拡散深さ１．０μｍ、表面不純物濃度３．０×１０20ｃｍ-3、表面ｎ型ドリフト領域５の拡散深さ２．０μｍ、表面不純物濃度２．０×１０16ｃｍ-3、ｎ+ドレイン領域７の不純物濃度２．０×１０18ｍ-3、厚さ２００μｍである。
【００２２】
図２（ａ）、（ｂ）は、それぞれ図１のＣ−Ｃ'線、Ｄ−Ｄ'線に沿った断面における電界強度分布図である。パラメータは電流密度である。
図１の超接合ＭＯＳＦＥＴの場合、ｐ型仕切り領域２の領域幅が、表面から裏面に向かうに従って狭くなっているため（不純物濃度は各領域で同じ、ｎ＝ｐ）、アバランシェ降伏時の電界分布は、表面側のｐ型ベース領域３とｎ型ドリフト領域１の間のｐｎ接合と裏面側のｎ+ドレイン領域７とｐ型仕切り領域２との間のｐｎ接合で最大となるがその電界を除き、表面側と裏面側とで深さ方向に中間部で高い凸型の分布となる。
【００２３】
この凸型の面積がおよそ降伏電圧となるため、ｎ型ドリフト領域１、ｐ型仕切り領域２の領域幅が均一の場合に比較して低電流でのアバランシェ降伏電圧は低くなってしまう。しかし、アバランシェ降伏電流が増し、電子、正孔からなる可動電荷が増えると、表面側に集められる正孔は表面のｐｎ接合の電界を強めるように作用し、裏面側に集められる電子は裏面のｐｎ接合の電界を強めるように作用するため、深さ方向の電界分布は凸型からフラットな分布へと移行する。それ故、この状態までアバランシェ降伏時の動作抵抗は正性抵抗を示すことになる。更にアバランシェ降伏電流が増し、可動電荷（電子、正孔）が増えると、表面側のｐｎ接合と裏面側のｐｎ接合の電界は可動電荷によって更に強められ、電界はフラットな分布から凹型の分布へと移行する。
【００２４】
この状態では、凹型の底部がフラットな分布より下がるため、アバランシェ降伏時の動作抵抗は負性抵抗を示すことになる。従って、動作抵抗が負性抵抗となるまで、アバランシェ電流は正性抵抗により分散されるので、アバランシェ耐量を向上させることができる。負性抵抗の時のように熱暴走から破壊に至ることが無くなる。このように、動作抵抗を正性抵抗とするためには、電界分布が表面側と裏面側で電界を緩和された凸型となる不純物量分布にすればよく、必ずしも一様に減少する領域幅を有する必要はない。
【００２５】
図３（ａ）、（ｂ）、図４（ａ）、（ｂ）、それぞれｎ型ドリフト領域１とｐ型仕切り領域２との総不純物量のバランスをｎ＞ｐ、ｎ＜ｐに約９％崩した場合の電界強度分布図である。パラメータは電流密度である。ｎ＝ｐの場合と傾向は同じであり、深さ方向に中間部で高い凸型の分布となる。電流が増すとフラットな分布になって、正性抵抗を示すことを示唆している。特にｎ＜ｐの場合は、表面側（図の左側）での電界強度分布の低下が大きく、アバランシェ降伏電流の増加に伴いフラットになっている。図５はシミュレーションで求めたアバランシェ降伏時の電流電圧特性図である。
【００２６】
ｎ＝ｐが各領域の総不純物量が同じ場合であり、ｎ＞ｐ、ｐ＞ｎは総不純物量のバランスを９％変えた場合である。ｎ＝ｐの場合でも、５００Ａ／ｃｍ 2 の範囲において動作抵抗は正性抵抗を示している。また、総不純物量のバランスを崩した場合においても動作抵抗は正性抵抗を示している。特にｎ＜ｐの場合に正性抵抗が顕著である。図１のＭＯＳＦＥＴの構造は、これまでの超接合半導体素子と同様に、エピタキシャル成長、選択エッチング、イオン注入と熱処理等の工程により製造できる。
【００２７】
ｎ型ドリフト領域１およびｐ型仕切り領域は縦型層状としたが、いずれかの領域が平面的に正方格子、三方格子、六方格子の格子点上に配置され、他方がそれを取り囲む形状であっても良い。以後の例についても同様である。
〔実施例２〕
図６は本発明にかかる縦型超接合ＭＯＳＦＥＴの実施例２の主要部断面図である。
実施例１の図１と異なるのは、ｐ型仕切り領域２の領域幅が表面から裏面に向かい周期的に狭くなっている点である。ｐ型仕切り領域２の総不純物量とｎ型ドリフト領域１の総不純物量はほぼ同じとしている。
【００２８】
周期的に変化する層の厚さは６μｍであり、領域幅は深さ方向に進む程０．３μｍずつ狭くなっている。表面側におけるｐ型仕切り領域２の領域幅が隣接するｎ型ドリフト領域１に対し広く、裏面側が狭くなっていれば、実施例１と同様な効果が得られる。
図７は実施例２のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。
総不純物量が同じｎ＝ｐの場合でも、アバランシェ電流が５００Ａ／ｃｍ 2 以下の範囲において正性抵抗が確保されている。ｎ＞ｐ、ｎ＜ｐの場合も実施例１とほぼ同様の特性となっている。
〔参考例１〕
図８は本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例１の主要部断面図である。
【００２９】
実施例１の図１と異なるのは、ｐ型仕切り領域２の領域幅が表面から所定領域だけ広くなっている点である（Ｗpt>Ｗnt）。裏面側ではｐ型仕切り領域２とｎ型ドリフト領域１の領域幅が同じである（Ｗpt＝Ｗnt）。例えば、ｐ型仕切り領域２の領域幅が広い領域は表面から１３μｍの範囲で、その領域幅は５μｍである。
なお、不純物濃度はｐ型仕切り領域２及びｎ型ドリフト領域１とも同じで、深さ方向においても均一としている。
この場合、アバランシェ降伏時の電界分布は実施例１と異なり、表面側だけで並列ｐｎ層の不純物量バランスが崩れているだけなので、電界分布は表面側のｐｎ接合付近で低く、裏面側ではフラットな分布となる。アバランシェ降伏電流が増加するに伴い、アバランシェによって発生した正孔が表面側の電界を強めるため、電界はフラットな分布に近づく。従って、動作抵抗は正性抵抗となり、電流集中によるアバランシェ破壊を抑制することが可能となる。
【００３０】
図９は本参考例１のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。総不純物量が同じｎ＝ｐの場合でも、約５００Ａ／ｃｍ 2 まで正性抵抗が確保されている。平均的な領域幅がｐ型仕切り領域２の方が大きいので、ｎ＜ｐの場合、不純物量バランスの崩れが大きく、低電流でのアバランシェ降伏電圧が低い。
〔参考例２〕
図１０は本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例２の主要部断面図であり、ｐ型仕切り領域２の不純物濃度が深さ方向に濃度勾配を有する場合である。
【００３１】
図１１（ａ）、（ｂ）は図１０のＥ−Ｅ'断面、Ｆ−Ｆ'断面の不純物濃度プロファイル図である。
ｐ型仕切り領域２の不純物濃度は、表面から裏面に向かい低くなる濃度勾配となっている。一方、ｎ型ドリフト領域１の不純物濃度は深さ方向に均−である。ｐ型仕切り領域２の総不純物量とｎ型ドリフト領域１の総不純物量とは概ね同じとしている。それ故、表面側ではｐ型不純物量がｎ型不純物量より多く、裏面側ではｎ型不純物量がｐ型不純物量より多くなっている。
なお、本実施例は６００Ｖクラスであり、各部の寸法及び不純物濃度等は実施例１とほぼ同等である。ｎ型ドリフト領域１及びｐ型仕切り領域２の幅８．０μｍ（並列ｐｎ層のピッチ１６．０μｍ）。ｎ型ドリフト領域１の不純物濃度２．５×１０15ｃｍ-3、ｐ型仕切り領域２の不純物濃度（深さ方向の中心）２．５×１０15ｃｍ-3、不純物濃度勾配は中心の不純物濃度に対し±５０％である。
【００３２】
本参考例２の超接合ＭＯＳＦＥＴの場合、ｐ型仕切り領域２の不純物濃度が表面から裏面に向かい低くなるように形成されているため、アバランシェ降伏時の電界分布は、表面側のｐ型ベース領域３とｎ型ドリフト領域１との間のｐｎ接合と裏面側のｎ+ ドレイン領域７とｐ型仕切り領域２との間のｐｎ接合で最大となるがその電界を除き、深さ方向に凸型の分布となる。この凸型の面積がおよそ降伏電圧となるため、ｐ型仕切り領域２の不純物濃度が均一の場合に比較してアバランシェ降伏電圧は低くなってしまう。
しかし、アバランシェ降伏電流が増し、電子、正孔からなる可動電荷が増えると、表面側に集められる正孔は表面のｐｎ接合の電界を強めるように作用し、裏面側に集められる電子は裏面のｐｎ接合の電界を強めるように作用するため、深さ方向の電界分布は凸型からフラットな分布へと移行する。それ故、この状態までアバランシェ降伏時の動作抵抗は正性抵抗を示すことになる。
【００３３】
更にアバランシェ降伏電流が増し、可動電荷が増えると、表面側のｐｎ接合と裏面側のｐｎ接合の電界は可動電荷によって更に強められ、電界はフラットな分布から凹型の分布へと移行する。この状態では、凹型の底部がフラットな分布より下がるため、アバランシェ降伏時の動作抵抗は負性抵抗を示すことになる。
従って、動作抵抗が負性抵抗となるまで、アバランシェ電流は正性抵抗により分散されため、アバランシェ耐量は向上することになる。
このように、動作抵抗を正性抵抗とするためには、電界分布が凸型（表面側と裏面側で電界を緩和する）となる不純物濃度分布にすればよく、一様な不純物濃度勾配を有する必要はない。
【００３４】
図１２はシミュレーションで求めたアバランシェ降伏時の電流電圧特性図である。
ｎ＝ｐが各領域の総不純物量が同じ場合であり、ｎ＞ｐ、ｎ＜ｐは総不純物量のバランスを約９％変えた場合である。ｎ＝ｐの場合でも、５００Ａ／ｃｍ2以下の範囲において動作抵抗は正性抵抗を示している。また、総不純物量のバランスを崩した場合においても動作抵抗は正性抵抗を示している。
図１３は、耐圧の総不純物量バランス依存性を示した特性図である。総不純物量バランスが取れている条件では（０％）、ｐ型仕切り領域２が均−の場合（従来構造）に比べ耐圧は低下するものの、総不純物量のバラツキに関しては改善されている。ｐ型仕切り領域２に不純物濃度勾配を有する構造では、総不純物量のバラツキに関して鈍感であり、良品率を向上させるのに有利であることがわかる。
〔参考例３〕
主要部断面図が図１０と同じ縦型超接合ＭＯＳＦＥＴにおいて、図１０のＥ−Ｅ'断面、Ｆ−Ｆ'断面の不純物濃度プロファイルを図１４（ａ）、（ｂ）のようにｎ型ドリフト領域１の不純物濃度を深さ方向に変化させることもできる。
【００３５】
ｎ型ドリフト領域１の不純物濃度が表面から裏面に向かい高くなる濃度勾配となっている。
この点を除き、動作原理はｐ型仕切り領域２に不純物濃度勾配を持たせた場合と同じである。
図１５はｎ型ドリフト領域１に不純物濃度勾配を持たせた構造でのアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。この場合においても、６００Ａ／ｃｍ2以下の範囲で正性抵抗が得られる。
〔参考例４〕
図１６は本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例４の主要部断面図であり、ｐ型仕切り領域２の不純物濃度が深さ方向に周期的に変化している場合である。
【００３６】
図１７（ａ）、（ｂ）は図１６のＧ−Ｇ'断面、Ｈ−Ｈ'断面の不純物濃度プロファイル図である。参考例２と異なるのは、ｐ型仕切り領域２の不純物濃度が表面から裏面に向かい周期的に低くなっている点である。周期的に変化する層の厚さは７μｍであり、不純物濃度の勾配は深さ方向の中心に対し±５０% としている。ｐ型仕切り領域２の総不純物量とｎ型ドリフト領域１の総不純物量とは概ね同じとしている。ｐ型仕切り領域２の不純物濃度が表面側で高く、裏面側が低くなっていれば、参考例２と同様な効果が得られる。
【００３７】
図１８は参考例４のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。総不純物量が同じ（ｎ＝ｐ）場合でも、６００Ａ／ｃｍ2以下の範囲で正性抵抗が得られる。
なお、周期的に変わる不純物濃度にピークを有していてもよく、ｐ型仕切り領域２とは逆にｎ型ドリフト領域１が周期的な不純物濃度勾配を有していても同様の効果が得られる。
〔参考例５〕
図１９は、本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例５の主要部断面図であり、ｐ型仕切り領域２の不純物濃度が表面から所定領域だけ高くなっている場合である。
【００３８】
図２０（ａ）、（ｂ）は図１９のＩ−Ｉ'断面、Ｊ−Ｊ'断面の不純物濃度プロファイル図である。不純物濃度の高い領域は表面から１３μｍの領域で、不純物濃度はこの領域以外のｐ型仕切り領域２の１５０％であり、不純物濃度の高い領域以外の不純物濃度は隣接するｎ型ドリフト領域１の不純物濃度と同じ２．５×１０15／ｃｍ3である。参考例４と異なり、不純物濃度が高くなっている領域は、表面からの所定領域のみで、裏面側ではｐ型仕切り領域２とｎ型ドリフト領域１の不純物濃度が同じ不純物濃度となっている。なお、この場合、アバランシェ降伏時の電界分布は参考例４と異なり、表面側の並列ｐｎ層の不純物濃度バランスが崩れているだけなので、電界分布は表面側のｐｎ接合付近で低く、裏面側はフラットな分布となる。
【００３９】
アバランシェ降伏電流が増加するに伴い、アバランシェによって発生した、正孔が表面側の電界を強めるため、電界はフラットな分布に近づく。従って、動作抵抗は正性抵抗となり、電流集中によるアバランシェ破壊を抑制することが可能となる。
図２１は参考例５のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。総不純物量が同じ（ｎ＝ｐ）場合でも、６００Ａ／ｃｍ2以下の範囲で正性抵抗が得られる。なお、本実施例はＭＯＳＦＥＴで記載されているが、ＩＧＢＴ、ショットキーダイオード、ＦＷＤ、バイポーラトランジスタ等でも同様な効果が得られる。
【００４０】
つぎに、前記の図１に示した並列ｐｎ層はｎ型ドリフト領域１とｐ型仕切り領域２で構成され、以下で定義されるテーパー角およびアスペクト比と耐圧およびオン抵抗の関係について説明する。このテーパー角は、トレンチ内にエピタキシャル成長で均一な半導体層（ｐ型仕切り領域２）を形成するときに役立つ。
図２８は、アスペクト比およびテーパー角の定義について説明する図であり、同図（ａ）は図１に示した並列ｐｎ層の部分拡大図で、同図（ｂ）は同図（ａ）の単位並列ｐｎ層の幅を半分にした図である。
並列ｐｎ層２０はｐ層（ｐ型仕切り領域２）、ｎ層（ｎ型ドリフト領域１）で構成される単位並列ｐｎ層２１が繰り返し並んだ構造となっている。その単位並列ｐｎ層２１の繰り返しのピッチは単位並列ｐｎ層２１の幅となる。この単位並列ｐｎ層２１のｐ層側およびｎ層側をそれぞれ半分にした図を図２８（ｂ）に示す。単位並列ｐｎ層２１のｐ層側およびｎ層側をそれぞれ半分にして合わせた幅をＳＪピッチとしてｓで表すこととする。
【００４１】
表面側でのｐ型仕切り領域の幅をａ（＝Ｗｐｔ：単位はμｍ）、ｎ型ドリフト領域の幅をｂ（＝Ｗｎｔ：単位はμｍ））、裏面側のｐ型仕切り領域の幅をｂ（＝Ｗｐｂ）、ｎ型ドリフト領域の幅をａ（＝Ｗｎｂ）、単位並列ｐｎ層の長さ（以下、ＳＪ長さと呼ぶ。ＳＪとは超接合のこと）をｃ（単位はμｍ）とするとき、テーパー角θ（単位は°：ｄｅｇｒｅｅ）、アスペクト比ｘを次のように定義する。
【００４２】
【数５】
アスペクト比ｘ＝ｃ／（ａ＋ｂ）
【００４３】
【数６】
テーパー角θ＝ｔａｎ-（ｃ／（ａ−ｂ））
以下に説明するアスペクト比ｘ、テーパー角θについてはこの式で求められる数値であるものとする。ただし、テーパー角θが９０°の場合には適用されないものとする。
尚、前記の単位並列ｐｎ層の長さｃはｎ+ソース領域５とｎ+ドレイン領域７の間の間隔に等しい。
【００４４】
図２９は、図１に示した縦型超接合半導体素子を６００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、同図（ａ）は耐圧とＳＪピッチの関係、同図（ｂ）はオン抵抗と耐圧の関係を示す図である。ｃ＝４０μｍとした場合である。尚、ＢＶｄｓはブレークダウン電圧である。また、ＳＪピッチｓはａ＋ｂに相当する。従って、単位並列ｐｎ層２１の繰り返しピッチ（単位並列ｐｎ層のピッチ）は２ｓとなる。
図２９（ａ）からわかるように、テーパー角θが９０°では耐圧の低下はほとんどないのにもかかわらず、テーパー角θが９０°より小さくなるのに伴って、耐圧が低下していることがわかる。これは、テーパー角θが小さくなると、表面側と底面側の中間位置での電界強度が高くなり耐圧が低下する。また、ＳＪピッチｓが狭くなるほど、その低下が大きくなっていることがわかる。これは、ＳＪピッチｓが狭くなるほど、中間位置での電界強度が高くなるためである。
【００４５】
しかしながら、図２９（ｂ）のオン抵抗と耐圧のトレードオフからわかるようにオン抵抗はほとんど変わっていない。これは、テーパー角θおよびＳＪピッチｓが変化しても、ｎ型ドリフト領域１の平均の総断面積が変化しないためである。しかし、テーパー角θとＳＪピッチｓが小さくなるとＪＦＥＴ効果でオン抵抗は増大する。ＳＪピッチｓを極端に小さくすると表面側でｎ型ドリフト領域１が消滅して、チャネルからのキャリアの掃き出し口がなくなりデバイスを構成できなくなる。そのためＳＪピッチｓを極端に小さくする場合はＳＪ長さｃも小さくするかテーパー角θを大きく選ぶ必要がある。
【００４６】
前記のことから、耐圧を十分に確保するためには、テーパー角θとＳＪピッチｓの関係を明らかにする必要がある。但し、ＳＪ長さｃを固定すると、アスペクト比ｘはＳＪピッチｓに逆比例する。
図３０、図３１は、図１に示した縦型超接合半導体素子をそれぞれ２００Ｖクラス、１００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、同図（ａ）は耐圧とＳＪピッチの関係、同図（ｂ）はオン抵抗と耐圧の関係を示す図である。
図２９と同様に、テーパー角θが小さくなるほど、また、ＳＪピッチｓが狭くなるほど耐圧の低下は顕著になっていることがわかる。なお、図３０、図３１においてＳＪ長さｃはそれぞれ１０μｍ、５μｍである。
【００４７】
図３２は、図２９、図３０、図３１に示した耐圧を規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とアスペクト比の関係をテーパー角をパラメータとして示した図で、同図（ａ）は全体図、同図（ｂ）は同図（ａ）の規格化した耐圧が７０％以上を示す領域を拡大した拡大図である。この図３２は、図２９、図３０、図３１に示した各耐圧クラスについて、すべてを含んでいる。尚、規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とは、テーパー角θが９０°のときのブレークダウン電圧で規格化したブレークダウン電圧のことであり、パーセント（％）で示す。
【００４８】
図３２からほぼテーパー角θが同じであれば、耐圧クラスには関係なく、規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とアスペクト比ｘとの関係が同じであることがわかる。特に図３２（ｂ）で示したように規格化した耐圧が７０％以上となる領域では良い一致を示していることがわかる。
図３２（ｂ）に示した関係から、規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とテーパー角θの関係を２次近似のフィッティング（２次方程式での数式化）を行なった。各テーパー角θでの規格化した耐圧とアスペクト比の近似式は次のようになる。θ＝８９°では
【００４９】
【数７】
ｙ＝−０．２７５６ｘ2＋１．２６２ｘ＋９９．５５θ＝８８°
では
【００５０】
【数８】
ｙ＝−０．４０１４ｘ2＋０．６４６７ｘ＋１０１．７θ＝８７°
では
【００５１】
【数９】
ｙ＝−０．５２２７ｘ2＋０．３０７０ｘ＋１０４．５
ここで、ｙは各テーパー角θでの規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））であり、単位はパーセント（％）である。またｘはアスペクト比である。
これらの関係式をもとに、各次数の係数の近似式を求め、すべてのテーパー角θに適用可能な関係式（規格化した耐圧（％）とアスペクト比の関係式）を求めると、次のようになる。
【００５２】
【数１０】
ｙ＝（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）
ここで、ｙは各テーパー角での耐圧を９０°での耐圧で規格化した数値であり、単位はパーセントである。また、ｘはアスペクト比で、θはテーパー角であり、単位は度である。
この計算式から得られるテーパー角θが８７°、８８°、８９°での結果を図３３（ｃ）、（ｂ）、（ａ）にそれぞれ曲線（実線）で示す。また、同図（ｄ）には同図（ａ）、（ｂ）、（ｃ）を合わせて示す。
【００５３】
図３３から、規格化した耐圧が７０％以上の場合に、ほぼすべてのテーパー角θで上記の３つの近似式が適用できる。
また、最小のＳＪピッチをＷ（単位はμｍ）とすると、最小のＳＪピッチＷとＳＪ長さｃとテーパー角θとの関係は、
【００５４】
【数１１】
Ｗ＝ｃ／ｔａｎθ
となる。しかし、このＷの値では、前記したように、チャネルからのキャリアの掃き出し口がないため、デバイスを動作させるためにはＷ＞ｃ／ｔａｎθとする必要がある。つまり、最小の単位並列ｐｎ層ピッチＴ（単位はμｍ）は２Ｗ（＝２ｃ／ｔａｎθ）となる。
図３４は、テーパー角θを８９．９°、８９．５°、８９°、８８．５°、８８°、８７．５°、８７°、８６．５°、８６°、８５．５°、８５°とした場合の規格化した耐圧とアスペクト比の関係を示す図である。
【００５５】
例えば、テーパー角θが８９．５°以上で８９．９°以下の場合、アスペクト比ｘをおよそ１７以下に形成すれば、規格化した耐圧は７０％以上で得られることとなる。
同様に、８７°以上８７．５°以下の場合ではアスペクト比をおよそ９以下にすれば、規格化した耐圧は７０％以上で得られる。さらに、８５°以上８５．５°以下の場合ではアスペクト比をおよそ５．５以下にすれば規格化した耐圧は７０％以上で得られる。当然、その他のテーパー角についても同様に計算式で求めたアスペクト比以下とすることで規格化した耐圧は７０％以上で得られる。
【００５６】
従って、前記のことをまとめると次のようになる。
前記の規格化した耐圧ＢＶｄｓ／ＢＶｄｓ（９０°）を７０％以上に確保するためには、
【００５７】
【数１２】
７０≦（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）・・・・（１）
とし、
【００５８】
【数１３】
Ｗ＞ｃ／ｔａｎθ・・・・（２）
となるように、ｃとθとｘとＷを決めるとよい。この（２）式は半導体素子を製作するときの条件となる。勿論、前記したように、単位並列ｐｎ層の最小のピッチＴは２Ｗとなる。尚、（１）式、（２）式は、単位並列ｐｎ層２０を構成するｐ型仕切り領域２とｎ型ドリフト領域１が回転対称で、それぞれの体積が互いに等しい場合を基に導きだしたが、異なっている場合でも構わない。つまり、（１）式、（２）式を満たすと、前記の規格化した耐圧ＢＶｄｓ／ＢＶｄｓ（９０°）を７０％以上に確保することができる半導体素子を製作できる。また、ｐ型仕切り領域２とｎ型ドリフト領域１が互いにチャージバランスがとれていることが望ましい。
【００５９】
【発明の効果】
以上説明したように本発明によれば、第１と第２の主面と、第１と第２の主面にそれぞれ設けられた主電極と、第１と第２の主面間の第２の主面側に第１導電型低抵抗層を備え、該第１導電型低抵抗層上に第１導電型領域と、第２導電型領域とを交互に配置した並列ｐｎ層とを備え、該並列ｐｎ層が第１の主面側にある半導体素子において、第１主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より広く、前記第２導電型領域の領域幅が第1主面側から第２主面側に向かい深さ方向に減少していて、第２主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より狭く、且つ、不純物濃度が等しく、並列ｐｎ層の長さをｃ（μｍ）とし、単位並列ｐｎ層の最小ピッチをＴ（μｍ）とし、第２導電型領域の第１主面側に対するテーパー角をθ（°：ｄｅｇｒｅｅ）とし、ｃ／（Ｔ／２）で表されるアスペクト比ｘとしたとき、７０≦（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）とし、Ｔ／２＞ｃ／ｔａｎθとなるように、ｃとθとｘとＴを決めることで、テーパー角が９０°の場合のブレークダウン電圧に対して７０％以上のブレークダウン電圧とする構成とする。
【００６０】
この構成により、総不純物量バラツキに対する耐庄の低下を抑制することができるので、生産性の高い（良品率の高い）超接合半導体素子を提供することが可能となる。
また、並列ｐｎ構造のＳＪ長さ、テーパー角、アスペクト比およびＳＪピッチを所定の値に設定することで、テーパー角９０°の耐圧に対して７０％以上の耐圧（規格化した耐圧）を得ることができる。
【図面の簡単な説明】
【図１】 本発明実施例１の超接合ＭＯＳＦＥＴの主要部断面図
【図２】 （ａ）、（ｂ）はそれぞれ図１のＣ−Ｃ'、Ｄ−Ｄ'断面における電界分布図（ｎ＝ｐのとき）
【図３】 （ａ）、（ｂ）はそれぞれ図１のＣ−Ｃ'、Ｄ−Ｄ'断面における電界分布図（ｎ＞ｐのとき）
【図４】 （ａ）、（ｂ）はそれぞれ図１のＣ−Ｃ'、Ｄ−Ｄ'断面における電界分布図（ｎ＜ｐのとき）
【図５】 本発明実施例１の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図６】 本発明実施例２の超接合ＭＯＳＦＥＴの主要部断面図
【図７】 本発明実施例２の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図８】 参考例１の超接合ＭＯＳＦＥＴの主要部断面図
【図９】 参考例１の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１０】 参考例２、５の超接合ＭＯＳＦＥＴの主要部断面図
【図１１】 （ａ）、（ｂ）はそれぞれ参考例２の超接合ＭＯＳＦＥＴのＥ−Ｅ'、Ｆ−Ｆ'断面における不純物プロフィル図
【図１２】 参考例２の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１３】 参考例２の総不純物量バランス依存性を示す特性図
【図１４】 （ａ）、（ｂ）はそれぞれ参考例３の超接合ＭＯＳＦＥＴのＣ−Ｃ'、Ｄ−Ｄ'断面における不純物プロフィル図
【図１５】 参考例３の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１６】 参考例４の超接合ＭＯＳＦＥＴの主要部断面図
【図１７】 （ａ）、（ｂ）はそれぞれ参考例４の超接合ＭＯＳＦＥＴのＧ−Ｇ'、Ｈ−Ｈ'断面における不純物プロフィル図
【図１８】 参考例４の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１９】 参考例５の超接合ＭＯＳＦＥＴの主要部断面図
【図２０】 （ａ）、（ｂ）はそれぞれ参考例５の超接合ＭＯＳＦＥＴのＩ−Ｉ'、Ｊ−Ｊ'断面における不純物プロフィル図
【図２１】 参考例５の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図２２】 従来の超接合ＭＯＳＦＥＴの主要部断面図
【図２３】 （ａ）、（ｂ）はそれぞれ従来の超接合ＭＯＳＦＥＴのＡ−Ａ'、Ｂ−Ｂ'断面における不純物プロフィル図
【図２４】 （ａ）、（ｂ）はそれぞれ図２２のＡ−Ａ'、Ｂ−Ｂ'断面における電界分布図（ｎ＝ｐのとき）
【図２５】 （ａ）、（ｂ）はそれぞれ図２２のＡ−Ａ'、Ｂ−Ｂ'断面における電界分布図（ｎ＞ｐのとき）
【図２６】 （ａ）、（ｂ）はそれぞれ図２２のＡ−Ａ'、Ｂ−Ｂ'断面における電界分布図（ｎ＜ｐのとき）
【図２７】 従来の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図２８】 アスペクト比およびテーパー角の定義について説明する図であり、（ａ）は図１に示した並列ｐｎ層の部分拡大図で、（ｂ）は（ａ）の単位並列ｐｎ層の幅の半分を示す図
【図２９】 図１に示した縦型超接合半導体素子を６００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、（ａ）は耐圧とＳＪピッチの関係、（ｂ）はオン抵抗と耐圧の関係を示す図
【図３０】 図１に示した縦型超接合半導体素子を２００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、（ａ）は耐圧とＳＪピッチの関係、（ｂ）はオン抵抗と耐圧の関係を示す図
【図３１】 図１に示した縦型超接合半導体素子を１００クラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、同図（ａ）は耐圧とＳＪピッチの関係、同図（ｂ）はオン抵抗と耐圧の関係を示す図
【図３２】 図２９、図３０、図３１に示した耐圧を規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とアスペクト比の関係をテーパー角をパラメータとして示した図で、（ａ）は全体図、（ｂ）は（ａ）の規格化した耐圧が７０％以上を示す領域を拡大した拡大図
【図３３】 規格化した耐圧とアスペクト比の関係を近似式で示す図で、（ａ）はテーパー角θが８９°の場合、（ｂ）はテーパー角θが８８°の場合、（ｃ）はテーパー角θが８７°の場合、（ｄ）はすべてのテーパー角θの場合の図
【図３４】 テーパー角θが８５°〜８９．９°とした場合の規格化した耐圧とアスペクト比の関係を示す図である。
【符号の説明】
１ ｎ型ドリフト領域
２ ｐ型仕切り領域
３ ｐベース領域
４ ｐ+コンタクト領域
５ 表面ｎ型ドリフト領域
６ ｎ+ソース領域
７ ｎ+ドレイン領域
８ ゲート絶縁膜
９ ゲート電極
１０ 絶縁膜
１１ ソース電極
１２ ドレイン電極
２０ 並列ｐｎ層
２１ 単位並列ｐｎ層
ａ ｐ型仕切り領域の表面側の幅／ｎ型ドリフト領域の底面側の幅
ｂ ｐ型仕切り領域の裏面側の幅／ｎ型ドリフト領域の表面側の幅
ｃ ＳＪ長さ
ｓ ＳＪピッチ
Ｗ 最小のＳＪピッチ
Ｔ 最小の単位並列ｐｎ層ピッチ
【発明の属する技術分野】
本発明は、第１導電型領域と、第２導電型領域とを交互に配置した並列ｐｎ構造部を備える半導体素子に関し、高耐圧且つ大電流容量のＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型パイポーラトランジスタ）等に適用可能である。
【０００２】
【従来の技術】
一般に半導体素子は、半導体基板の片面に少なくとも二つの主電極をもつ横型半導体素子と、両面に電極をもつ縦型半導体素子とに大別される。縦型半導体素子は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアス電圧による空乏層が拡がる方向とが同じである。
例えば、通常のプレーナ型のｎチヤネル縦型ＭＯＳＦＥＴの場合、例えば高抵抗のｎ型ドリフト領域の部分は、単一導電型でほぼ均一な不純物濃度であり、ＭＯＳＦＥＴがオン状態の時は縦方向にドリフト電流を流す領域として働き、オフ状態の時は空乏化して耐圧を高める。
【０００３】
この高抵抗のｎ型ドリフト領域の厚さを薄くすることは、電流経路を短くしてドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗を下げる効果に繋がる。しかし、オフ状態の時、耐圧を担うｐｎ接合から進行するドレインーベース間空乏層の広がる幅が狭くなり、シリコンの臨界電界強度に早く達するため、耐圧が低下してしまう。
従って高耐圧の半導体素子では、ｎ型ドリフト領域が厚くなるため必然的にオン抵抗が大きくなり、損失が増すことになる。すなわちオン抵抗と耐圧との間にトレードオフ関係がある。
【０００４】
このトレードオフ関係は、ＩＧＢＴ、パイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。また、この問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向が異なる横型半導体素子についても共通である。
この問題に対する解決法として、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域を交互に配置した並列ｐｎ構造で構成し、オフ状態の時は空乏化して耐圧を負担するようにした構造の半導体素子が、特許文献１、特許文献２、特許文献３等に開示されている。また、トレンチにエピタキシャル成長層を形成し、深さ方向に均一な拡散層を形成する方法については特許文献４等に開示されている。しかし、この文献では、トレンチ側壁をテーパー角を付けて形成する内容については説明されていない。
【０００５】
通常のプレーナ型のｎチヤネル縦型ＭＯＳＦＥＴとの構造上の違いは、ドリフト部が一様・単一の導電型でなく、例えば縦形層状のｎ型ドリフト領域と縦形層状のｐ型の仕切領域を交互に繰り返して接合した並列ｐｎ構造部となっている点である。
並列ｐｎ構造部の不純物濃度が高くても、オフ状態では並列ｐｎ構造部の縦方向に配向する各ｐｎ接合から空乏層がその横方向双方に拡張し、ドリフト領域全体を空乏化するため、高耐圧化を図ることができる。なお、本発明の発明者らは、オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなるドリフト部を備える半導体素子を超接合半導体素子と称することとする。
【０００６】
【特許文献１】
特開２００１−２９８１９０号公報
【特許文献２】
特開２０００−２８６４１７号公報
【特許文献３】
特開２００１−３１３３９１号公報
【特許文献４】
特開２００１−１９６５７３号公報
【０００７】
【発明が解決しようとする課題】
図２２は従来のｎチャネル型超接合ＭＯＳＦＥＴの主要部の断面図である。
ｎ+ドレイン領域７の上にｎ型ドリフト領域１とｐ型仕切り領域２とを交互に配置した並列ｐｎ層があり、そのｐ型仕切り領域２の上にｐベース領域３が形成され、そのｐベース領域３の表面層に選択的にｎ+ソース領域６とｐ+コンタクト領域４とが形成されている。ｎ型ドリフト領域１およびｐ型仕切り領域２はともに縦型層状であり紙面に垂直方向に延びている。
ｎ型ドリフト領域１の上方には不純物濃度の高い表面ｎ型ドリフト領域５が形成されている。表面ｎ型ドリフト領域５とｎ+ソース領域６とに挟まれたｐベース領域３の表面上にはゲート絶縁膜８を介してゲート電極９が設けられている。ｎ+ソース領域６とｐ+コンタクト領域４との表面に共通に接触してソース電極１１が設けられ、ｎ+ドレイン領域７の裏面に接してドレイン電極１２が設けられている。１０はゲート電極９とソース電極１１とを絶縁するための絶縁膜である。
【０００８】
ｎ型ドリフト領域１およびｐ型仕切り領域２の形状は他の形状とすることもできる。
図２２に示す超接合半導体素子において、耐圧を確保しつつ低オン抵抗を得るためには、ｎ型ドリフト領域１とｐ型仕切り領域２の総不純物量を概ね同じ（それぞれの領域幅が同じ場合は不純物濃度を概ね同じ）にし、深さ方向の不純物濃度が概ね均−となるようにする必要がある。
図２３（ａ）、（ｂ）は、それぞれ図２２のＡ−Ａ'線、Ｂ−Ｂ'線に沿った断面の不純物プロフィル図である。ｎ型ドリフト領域１とｐ型仕切り領域２との不純物濃度がほぼ等しいことがわかる。
【０００９】
しかし、上記のような超接合半導体素子は、アバランシェ降伏時の動作抵抗が負性抵抗となるため、アバランシェ電流による局部集中が起こりやすく、十分なアバランシェ耐量を確保することができない問題がある。
図２４（ａ）、（ｂ）は、それぞれ図２２のＡ−Ａ'線、Ｂ−Ｂ'線に沿った断面における電界強度分布図である。パラメータは電流密度である。
図２３に示したような深さ方向の不純物濃度が均−である超接合ＭＯＳＦＥＴの場合、アバランシエ降伏時の電界分布は、１０ｍＡ／ｃｍ2で表面側のｐ型ベース領域３とｎ型ドリフト領域１との間のｐｎ接合と裏面側のｎ+型ドレイン領域７とｐ型仕切り領域２との間のｐｎ接合で最大となるが、その部分を除くと深さ方向にフラットとなる。電界が０の部分は無いのでｐｎ構造部は全て空乏化していると考えられる。
【００１０】
しかし、アバランシェ降伏電流が増加し（５０ｍＡ／ｃｍ2、１０００ｍＡ／ｃｍ2）、アバランシェによって発生する可動キャリアが増加すると、表面側に蓄積する正孔と裏面側に蓄積する電子によって表面側と裏面側のｐｎ接合の電界は強められ、電界分布は凹状に移行することになる。凹状の底部は低電流時のフラットな電界より低いので、大電流におけるアバランシェ降伏電圧は低電流でのアバランシェ降伏電圧より低くなり、動作抵抗は負性抵抗を示すことになる。この負性抵抗のため、アバランシェ降伏時は電流集中を起こしやすく、アバランシェ耐量向上を難しくさせている。
【００１１】
図２５（ａ）、（ｂ）、図２６（ａ）、（ｂ）は、それぞれｎ型ドリフト領域１とｐ型仕切り領域２との総不純物量のバランスをｎ＝ｐからｎ＞ｐ、ｎ＜ｐに約９%崩した場合の電界強度分布図である。パラメータは電流密度である。
ｎ＝ｐの場合と同様であり、電流が増す程中間部の電界強度は低くなっている。
図２７はシミュレーションで求めたアバランシェ降伏時の電流電圧特性図である。
ｎ＝ｐは、各領域の総不純物量が同じ場合であり、ｎ＞ｐやｐ＞ｎは総不純物量のバランスを約９％崩した場合である。
【００１２】
ｎ＝ｐやｐ＞ｎの場合は負性抵抗となっていることがわかる。ｎ＞ｐの場合においては、動作抵抗は正性抵抗を示すが、耐圧の低下が問題となってしまう。
また、各領域の不純物量バランスを崩して耐圧を確保した場合に、ｎ型ドリフト領域１とｐ型仕切り領域２と総不純物量のバラツキを数％以内に抑えなければならず、良品率良く生産するのが困難である。
このような問題に鑑み本発明の目的は、耐圧とオン抵抗とのトレードオフ関係を大幅に改善する超接合半導体素子において、アバランシェ耐量を向上させ、かつ耐圧低下が少なく、しかも耐圧バラツキの少ない超接合半導体素子を提供することにある。
【００１３】
【課題を解決するための手段】
【００１４】
【００１５】
【００１６】
前記の目的を達成するために、第１と第２の主面と、第１と第２の主面にそれぞれ設けられた主電極と、第１と第２の主面間の第２の主面側に第１導電型低抵抗層を備え、該第１導電型低抵抗層上に第１導電型領域と、第２導電型領域とを交互に配置した並列ｐｎ層とを備え、該並列ｐｎ層が第１の主面側にある半導体素子において、第１主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より広く、前記第２導電型領域の領域幅が第1主面側から第２主面側に向かい深さ方向に減少していて、第２主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より狭く、且つ、不純物濃度が等しく、並列ｐｎ層の長さをｃ（μｍ）とし、単位並列ｐｎ層の最小ピッチをＴ（μｍ）とし、第２導電型領域の第１主面側に対するテーパー角をθ（°：ｄｅｇｒｅｅ）とし、ｃ／（Ｔ／２）で表されるアスペクト比ｘとしたとき、
【００１７】
【数１】
７０≦（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）
とし、
【００１８】
【数２】
Ｔ／２＞ｃ／ｔａｎθ
となるように、ｃとθとｘとＴを決めることで、テーパー角が９０°の場合のブレークダウン電圧に対して７０％以上のブレークダウン電圧とする構成とする。尚、ブレークダウン電圧はアバランシェ降伏時の電圧のことである。
また、前記第２導電型領域が周期的に狭くなるようにするとよい。
また、前記第１導電型領域の総不純物量と前記第２導電型領域の総不純物量が同じであるとよい。
【００１９】
【発明の実施の形態】
〔実施例１〕
図１は本発明にかかる縦型超接合ＭＯＳＦＥＴの実施例１の主要部断面図である。主要部の周囲に主に耐圧を担う耐圧構造部が設けられるが、その部分も例えば特開２００１−２９８１９０号公報と同様の並列ｐｎ層とし、あるいは更にフィールドプレート構造等の通常の耐圧構造を設ければ良いので省略する。
ｎ+ドレイン領域７の上にｎ型ドリフト領域１とｐ型仕切り領域２とを交互に配置した並列ｐｎ構造部があり、そのｐ型仕切り領域２の上にｐベース領域３が形成され、そのｐベース領域３の表面層に選択的にｎ+ソース領域６とｐ+コンタクト領域４とが形成されている。ｎ型ドリフト領域１の上方には不純物濃度の高い表面ｎ型ドリフト領域５が形成されている。表面ｎ型ドリフト領域５とｎ+ソース領域６とに挟まれたｐベース領域３の表面上にはゲート絶縁膜８を介してゲート電極９が設けられている。ｎ+ソース領域６とｐ+コンタクト領域４との表面に共通に接触してソース電極１１が設けられ、ｎ+ドレイン領域７の裏面に接してドレイン電極１２が設けられている。１０はゲート電極９とソース電極１１とを絶縁するための絶縁膜である。
【００２０】
ｎ型ドリフト領域１およびｐ型仕切り領域２は例えば縦型層状であり紙面に垂直方向に延びている。
図２２の従来の縦型超接合ＭＯＳＦＥＴとの違いは、表面側でｐ型仕切り領域２の幅がｎ型ドリフト領域１の幅より広く（Ｗpt>Ｗnt）、ｐ型仕切り領域の領域幅が表面から裏面に向かい深さ方向に減少していて、裏面側ではｐ型仕切り領域２の幅がｎ型ドリフト領域１の幅より狭く（Ｗnt>Ｗpt）なっている点である。
ｐ型仕切り領域２の不純物濃度とｎ型ドリフト領域１の不純物濃度は概ね同じであり、表面側ではｐ型不純物量がｎ型不純物量より多く、裏面側ではｎ型不純物量がｐ型不純物量より多くなっている。
【００２１】
なお、本実施例は６００Ｖクラスであり、各部の寸法及び不純物濃度等は次のような値をとる。
ｎドリフト領域の厚さ４２．０μｍ、ｐ型仕切り領域２の最表面側と最裏面側における幅５．０μｍ及び３．０μｍ（ｎ型ドリフト領域１の幅はｐ型仕切り領域２とは逆）、並列ｐｎ層のピッチ８．０μｍ、ｐ型仕切り領域２とｎ型ドリフト領域１の不純物濃度２．５×１０15ｃｍ-3、ｐウェル領域３の拡散深さ３．０μｍ、表面不純物濃度３．０×１０17ｃｍ-3、ｎ+ソース領域６の拡散深さ１．０μｍ、表面不純物濃度３．０×１０20ｃｍ-3、表面ｎ型ドリフト領域５の拡散深さ２．０μｍ、表面不純物濃度２．０×１０16ｃｍ-3、ｎ+ドレイン領域７の不純物濃度２．０×１０18ｍ-3、厚さ２００μｍである。
【００２２】
図２（ａ）、（ｂ）は、それぞれ図１のＣ−Ｃ'線、Ｄ−Ｄ'線に沿った断面における電界強度分布図である。パラメータは電流密度である。
図１の超接合ＭＯＳＦＥＴの場合、ｐ型仕切り領域２の領域幅が、表面から裏面に向かうに従って狭くなっているため（不純物濃度は各領域で同じ、ｎ＝ｐ）、アバランシェ降伏時の電界分布は、表面側のｐ型ベース領域３とｎ型ドリフト領域１の間のｐｎ接合と裏面側のｎ+ドレイン領域７とｐ型仕切り領域２との間のｐｎ接合で最大となるがその電界を除き、表面側と裏面側とで深さ方向に中間部で高い凸型の分布となる。
【００２３】
この凸型の面積がおよそ降伏電圧となるため、ｎ型ドリフト領域１、ｐ型仕切り領域２の領域幅が均一の場合に比較して低電流でのアバランシェ降伏電圧は低くなってしまう。しかし、アバランシェ降伏電流が増し、電子、正孔からなる可動電荷が増えると、表面側に集められる正孔は表面のｐｎ接合の電界を強めるように作用し、裏面側に集められる電子は裏面のｐｎ接合の電界を強めるように作用するため、深さ方向の電界分布は凸型からフラットな分布へと移行する。それ故、この状態までアバランシェ降伏時の動作抵抗は正性抵抗を示すことになる。更にアバランシェ降伏電流が増し、可動電荷（電子、正孔）が増えると、表面側のｐｎ接合と裏面側のｐｎ接合の電界は可動電荷によって更に強められ、電界はフラットな分布から凹型の分布へと移行する。
【００２４】
この状態では、凹型の底部がフラットな分布より下がるため、アバランシェ降伏時の動作抵抗は負性抵抗を示すことになる。従って、動作抵抗が負性抵抗となるまで、アバランシェ電流は正性抵抗により分散されるので、アバランシェ耐量を向上させることができる。負性抵抗の時のように熱暴走から破壊に至ることが無くなる。このように、動作抵抗を正性抵抗とするためには、電界分布が表面側と裏面側で電界を緩和された凸型となる不純物量分布にすればよく、必ずしも一様に減少する領域幅を有する必要はない。
【００２５】
図３（ａ）、（ｂ）、図４（ａ）、（ｂ）、それぞれｎ型ドリフト領域１とｐ型仕切り領域２との総不純物量のバランスをｎ＞ｐ、ｎ＜ｐに約９％崩した場合の電界強度分布図である。パラメータは電流密度である。ｎ＝ｐの場合と傾向は同じであり、深さ方向に中間部で高い凸型の分布となる。電流が増すとフラットな分布になって、正性抵抗を示すことを示唆している。特にｎ＜ｐの場合は、表面側（図の左側）での電界強度分布の低下が大きく、アバランシェ降伏電流の増加に伴いフラットになっている。図５はシミュレーションで求めたアバランシェ降伏時の電流電圧特性図である。
【００２６】
ｎ＝ｐが各領域の総不純物量が同じ場合であり、ｎ＞ｐ、ｐ＞ｎは総不純物量のバランスを９％変えた場合である。ｎ＝ｐの場合でも、５００Ａ／ｃｍ 2 の範囲において動作抵抗は正性抵抗を示している。また、総不純物量のバランスを崩した場合においても動作抵抗は正性抵抗を示している。特にｎ＜ｐの場合に正性抵抗が顕著である。図１のＭＯＳＦＥＴの構造は、これまでの超接合半導体素子と同様に、エピタキシャル成長、選択エッチング、イオン注入と熱処理等の工程により製造できる。
【００２７】
ｎ型ドリフト領域１およびｐ型仕切り領域は縦型層状としたが、いずれかの領域が平面的に正方格子、三方格子、六方格子の格子点上に配置され、他方がそれを取り囲む形状であっても良い。以後の例についても同様である。
〔実施例２〕
図６は本発明にかかる縦型超接合ＭＯＳＦＥＴの実施例２の主要部断面図である。
実施例１の図１と異なるのは、ｐ型仕切り領域２の領域幅が表面から裏面に向かい周期的に狭くなっている点である。ｐ型仕切り領域２の総不純物量とｎ型ドリフト領域１の総不純物量はほぼ同じとしている。
【００２８】
周期的に変化する層の厚さは６μｍであり、領域幅は深さ方向に進む程０．３μｍずつ狭くなっている。表面側におけるｐ型仕切り領域２の領域幅が隣接するｎ型ドリフト領域１に対し広く、裏面側が狭くなっていれば、実施例１と同様な効果が得られる。
図７は実施例２のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。
総不純物量が同じｎ＝ｐの場合でも、アバランシェ電流が５００Ａ／ｃｍ 2 以下の範囲において正性抵抗が確保されている。ｎ＞ｐ、ｎ＜ｐの場合も実施例１とほぼ同様の特性となっている。
〔参考例１〕
図８は本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例１の主要部断面図である。
【００２９】
実施例１の図１と異なるのは、ｐ型仕切り領域２の領域幅が表面から所定領域だけ広くなっている点である（Ｗpt>Ｗnt）。裏面側ではｐ型仕切り領域２とｎ型ドリフト領域１の領域幅が同じである（Ｗpt＝Ｗnt）。例えば、ｐ型仕切り領域２の領域幅が広い領域は表面から１３μｍの範囲で、その領域幅は５μｍである。
なお、不純物濃度はｐ型仕切り領域２及びｎ型ドリフト領域１とも同じで、深さ方向においても均一としている。
この場合、アバランシェ降伏時の電界分布は実施例１と異なり、表面側だけで並列ｐｎ層の不純物量バランスが崩れているだけなので、電界分布は表面側のｐｎ接合付近で低く、裏面側ではフラットな分布となる。アバランシェ降伏電流が増加するに伴い、アバランシェによって発生した正孔が表面側の電界を強めるため、電界はフラットな分布に近づく。従って、動作抵抗は正性抵抗となり、電流集中によるアバランシェ破壊を抑制することが可能となる。
【００３０】
図９は本参考例１のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。総不純物量が同じｎ＝ｐの場合でも、約５００Ａ／ｃｍ 2 まで正性抵抗が確保されている。平均的な領域幅がｐ型仕切り領域２の方が大きいので、ｎ＜ｐの場合、不純物量バランスの崩れが大きく、低電流でのアバランシェ降伏電圧が低い。
〔参考例２〕
図１０は本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例２の主要部断面図であり、ｐ型仕切り領域２の不純物濃度が深さ方向に濃度勾配を有する場合である。
【００３１】
図１１（ａ）、（ｂ）は図１０のＥ−Ｅ'断面、Ｆ−Ｆ'断面の不純物濃度プロファイル図である。
ｐ型仕切り領域２の不純物濃度は、表面から裏面に向かい低くなる濃度勾配となっている。一方、ｎ型ドリフト領域１の不純物濃度は深さ方向に均−である。ｐ型仕切り領域２の総不純物量とｎ型ドリフト領域１の総不純物量とは概ね同じとしている。それ故、表面側ではｐ型不純物量がｎ型不純物量より多く、裏面側ではｎ型不純物量がｐ型不純物量より多くなっている。
なお、本実施例は６００Ｖクラスであり、各部の寸法及び不純物濃度等は実施例１とほぼ同等である。ｎ型ドリフト領域１及びｐ型仕切り領域２の幅８．０μｍ（並列ｐｎ層のピッチ１６．０μｍ）。ｎ型ドリフト領域１の不純物濃度２．５×１０15ｃｍ-3、ｐ型仕切り領域２の不純物濃度（深さ方向の中心）２．５×１０15ｃｍ-3、不純物濃度勾配は中心の不純物濃度に対し±５０％である。
【００３２】
本参考例２の超接合ＭＯＳＦＥＴの場合、ｐ型仕切り領域２の不純物濃度が表面から裏面に向かい低くなるように形成されているため、アバランシェ降伏時の電界分布は、表面側のｐ型ベース領域３とｎ型ドリフト領域１との間のｐｎ接合と裏面側のｎ+ ドレイン領域７とｐ型仕切り領域２との間のｐｎ接合で最大となるがその電界を除き、深さ方向に凸型の分布となる。この凸型の面積がおよそ降伏電圧となるため、ｐ型仕切り領域２の不純物濃度が均一の場合に比較してアバランシェ降伏電圧は低くなってしまう。
しかし、アバランシェ降伏電流が増し、電子、正孔からなる可動電荷が増えると、表面側に集められる正孔は表面のｐｎ接合の電界を強めるように作用し、裏面側に集められる電子は裏面のｐｎ接合の電界を強めるように作用するため、深さ方向の電界分布は凸型からフラットな分布へと移行する。それ故、この状態までアバランシェ降伏時の動作抵抗は正性抵抗を示すことになる。
【００３３】
更にアバランシェ降伏電流が増し、可動電荷が増えると、表面側のｐｎ接合と裏面側のｐｎ接合の電界は可動電荷によって更に強められ、電界はフラットな分布から凹型の分布へと移行する。この状態では、凹型の底部がフラットな分布より下がるため、アバランシェ降伏時の動作抵抗は負性抵抗を示すことになる。
従って、動作抵抗が負性抵抗となるまで、アバランシェ電流は正性抵抗により分散されため、アバランシェ耐量は向上することになる。
このように、動作抵抗を正性抵抗とするためには、電界分布が凸型（表面側と裏面側で電界を緩和する）となる不純物濃度分布にすればよく、一様な不純物濃度勾配を有する必要はない。
【００３４】
図１２はシミュレーションで求めたアバランシェ降伏時の電流電圧特性図である。
ｎ＝ｐが各領域の総不純物量が同じ場合であり、ｎ＞ｐ、ｎ＜ｐは総不純物量のバランスを約９％変えた場合である。ｎ＝ｐの場合でも、５００Ａ／ｃｍ2以下の範囲において動作抵抗は正性抵抗を示している。また、総不純物量のバランスを崩した場合においても動作抵抗は正性抵抗を示している。
図１３は、耐圧の総不純物量バランス依存性を示した特性図である。総不純物量バランスが取れている条件では（０％）、ｐ型仕切り領域２が均−の場合（従来構造）に比べ耐圧は低下するものの、総不純物量のバラツキに関しては改善されている。ｐ型仕切り領域２に不純物濃度勾配を有する構造では、総不純物量のバラツキに関して鈍感であり、良品率を向上させるのに有利であることがわかる。
〔参考例３〕
主要部断面図が図１０と同じ縦型超接合ＭＯＳＦＥＴにおいて、図１０のＥ−Ｅ'断面、Ｆ−Ｆ'断面の不純物濃度プロファイルを図１４（ａ）、（ｂ）のようにｎ型ドリフト領域１の不純物濃度を深さ方向に変化させることもできる。
【００３５】
ｎ型ドリフト領域１の不純物濃度が表面から裏面に向かい高くなる濃度勾配となっている。
この点を除き、動作原理はｐ型仕切り領域２に不純物濃度勾配を持たせた場合と同じである。
図１５はｎ型ドリフト領域１に不純物濃度勾配を持たせた構造でのアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。この場合においても、６００Ａ／ｃｍ2以下の範囲で正性抵抗が得られる。
〔参考例４〕
図１６は本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例４の主要部断面図であり、ｐ型仕切り領域２の不純物濃度が深さ方向に周期的に変化している場合である。
【００３６】
図１７（ａ）、（ｂ）は図１６のＧ−Ｇ'断面、Ｈ−Ｈ'断面の不純物濃度プロファイル図である。参考例２と異なるのは、ｐ型仕切り領域２の不純物濃度が表面から裏面に向かい周期的に低くなっている点である。周期的に変化する層の厚さは７μｍであり、不純物濃度の勾配は深さ方向の中心に対し±５０% としている。ｐ型仕切り領域２の総不純物量とｎ型ドリフト領域１の総不純物量とは概ね同じとしている。ｐ型仕切り領域２の不純物濃度が表面側で高く、裏面側が低くなっていれば、参考例２と同様な効果が得られる。
【００３７】
図１８は参考例４のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。総不純物量が同じ（ｎ＝ｐ）場合でも、６００Ａ／ｃｍ2以下の範囲で正性抵抗が得られる。
なお、周期的に変わる不純物濃度にピークを有していてもよく、ｐ型仕切り領域２とは逆にｎ型ドリフト領域１が周期的な不純物濃度勾配を有していても同様の効果が得られる。
〔参考例５〕
図１９は、本発明にかかる縦型超接合ＭＯＳＦＥＴの参考例５の主要部断面図であり、ｐ型仕切り領域２の不純物濃度が表面から所定領域だけ高くなっている場合である。
【００３８】
図２０（ａ）、（ｂ）は図１９のＩ−Ｉ'断面、Ｊ−Ｊ'断面の不純物濃度プロファイル図である。不純物濃度の高い領域は表面から１３μｍの領域で、不純物濃度はこの領域以外のｐ型仕切り領域２の１５０％であり、不純物濃度の高い領域以外の不純物濃度は隣接するｎ型ドリフト領域１の不純物濃度と同じ２．５×１０15／ｃｍ3である。参考例４と異なり、不純物濃度が高くなっている領域は、表面からの所定領域のみで、裏面側ではｐ型仕切り領域２とｎ型ドリフト領域１の不純物濃度が同じ不純物濃度となっている。なお、この場合、アバランシェ降伏時の電界分布は参考例４と異なり、表面側の並列ｐｎ層の不純物濃度バランスが崩れているだけなので、電界分布は表面側のｐｎ接合付近で低く、裏面側はフラットな分布となる。
【００３９】
アバランシェ降伏電流が増加するに伴い、アバランシェによって発生した、正孔が表面側の電界を強めるため、電界はフラットな分布に近づく。従って、動作抵抗は正性抵抗となり、電流集中によるアバランシェ破壊を抑制することが可能となる。
図２１は参考例５のアバランシェ降伏時のシミュレーション結果を示した電流電圧特性図である。総不純物量が同じ（ｎ＝ｐ）場合でも、６００Ａ／ｃｍ2以下の範囲で正性抵抗が得られる。なお、本実施例はＭＯＳＦＥＴで記載されているが、ＩＧＢＴ、ショットキーダイオード、ＦＷＤ、バイポーラトランジスタ等でも同様な効果が得られる。
【００４０】
つぎに、前記の図１に示した並列ｐｎ層はｎ型ドリフト領域１とｐ型仕切り領域２で構成され、以下で定義されるテーパー角およびアスペクト比と耐圧およびオン抵抗の関係について説明する。このテーパー角は、トレンチ内にエピタキシャル成長で均一な半導体層（ｐ型仕切り領域２）を形成するときに役立つ。
図２８は、アスペクト比およびテーパー角の定義について説明する図であり、同図（ａ）は図１に示した並列ｐｎ層の部分拡大図で、同図（ｂ）は同図（ａ）の単位並列ｐｎ層の幅を半分にした図である。
並列ｐｎ層２０はｐ層（ｐ型仕切り領域２）、ｎ層（ｎ型ドリフト領域１）で構成される単位並列ｐｎ層２１が繰り返し並んだ構造となっている。その単位並列ｐｎ層２１の繰り返しのピッチは単位並列ｐｎ層２１の幅となる。この単位並列ｐｎ層２１のｐ層側およびｎ層側をそれぞれ半分にした図を図２８（ｂ）に示す。単位並列ｐｎ層２１のｐ層側およびｎ層側をそれぞれ半分にして合わせた幅をＳＪピッチとしてｓで表すこととする。
【００４１】
表面側でのｐ型仕切り領域の幅をａ（＝Ｗｐｔ：単位はμｍ）、ｎ型ドリフト領域の幅をｂ（＝Ｗｎｔ：単位はμｍ））、裏面側のｐ型仕切り領域の幅をｂ（＝Ｗｐｂ）、ｎ型ドリフト領域の幅をａ（＝Ｗｎｂ）、単位並列ｐｎ層の長さ（以下、ＳＪ長さと呼ぶ。ＳＪとは超接合のこと）をｃ（単位はμｍ）とするとき、テーパー角θ（単位は°：ｄｅｇｒｅｅ）、アスペクト比ｘを次のように定義する。
【００４２】
【数５】
アスペクト比ｘ＝ｃ／（ａ＋ｂ）
【００４３】
【数６】
テーパー角θ＝ｔａｎ-（ｃ／（ａ−ｂ））
以下に説明するアスペクト比ｘ、テーパー角θについてはこの式で求められる数値であるものとする。ただし、テーパー角θが９０°の場合には適用されないものとする。
尚、前記の単位並列ｐｎ層の長さｃはｎ+ソース領域５とｎ+ドレイン領域７の間の間隔に等しい。
【００４４】
図２９は、図１に示した縦型超接合半導体素子を６００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、同図（ａ）は耐圧とＳＪピッチの関係、同図（ｂ）はオン抵抗と耐圧の関係を示す図である。ｃ＝４０μｍとした場合である。尚、ＢＶｄｓはブレークダウン電圧である。また、ＳＪピッチｓはａ＋ｂに相当する。従って、単位並列ｐｎ層２１の繰り返しピッチ（単位並列ｐｎ層のピッチ）は２ｓとなる。
図２９（ａ）からわかるように、テーパー角θが９０°では耐圧の低下はほとんどないのにもかかわらず、テーパー角θが９０°より小さくなるのに伴って、耐圧が低下していることがわかる。これは、テーパー角θが小さくなると、表面側と底面側の中間位置での電界強度が高くなり耐圧が低下する。また、ＳＪピッチｓが狭くなるほど、その低下が大きくなっていることがわかる。これは、ＳＪピッチｓが狭くなるほど、中間位置での電界強度が高くなるためである。
【００４５】
しかしながら、図２９（ｂ）のオン抵抗と耐圧のトレードオフからわかるようにオン抵抗はほとんど変わっていない。これは、テーパー角θおよびＳＪピッチｓが変化しても、ｎ型ドリフト領域１の平均の総断面積が変化しないためである。しかし、テーパー角θとＳＪピッチｓが小さくなるとＪＦＥＴ効果でオン抵抗は増大する。ＳＪピッチｓを極端に小さくすると表面側でｎ型ドリフト領域１が消滅して、チャネルからのキャリアの掃き出し口がなくなりデバイスを構成できなくなる。そのためＳＪピッチｓを極端に小さくする場合はＳＪ長さｃも小さくするかテーパー角θを大きく選ぶ必要がある。
【００４６】
前記のことから、耐圧を十分に確保するためには、テーパー角θとＳＪピッチｓの関係を明らかにする必要がある。但し、ＳＪ長さｃを固定すると、アスペクト比ｘはＳＪピッチｓに逆比例する。
図３０、図３１は、図１に示した縦型超接合半導体素子をそれぞれ２００Ｖクラス、１００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、同図（ａ）は耐圧とＳＪピッチの関係、同図（ｂ）はオン抵抗と耐圧の関係を示す図である。
図２９と同様に、テーパー角θが小さくなるほど、また、ＳＪピッチｓが狭くなるほど耐圧の低下は顕著になっていることがわかる。なお、図３０、図３１においてＳＪ長さｃはそれぞれ１０μｍ、５μｍである。
【００４７】
図３２は、図２９、図３０、図３１に示した耐圧を規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とアスペクト比の関係をテーパー角をパラメータとして示した図で、同図（ａ）は全体図、同図（ｂ）は同図（ａ）の規格化した耐圧が７０％以上を示す領域を拡大した拡大図である。この図３２は、図２９、図３０、図３１に示した各耐圧クラスについて、すべてを含んでいる。尚、規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とは、テーパー角θが９０°のときのブレークダウン電圧で規格化したブレークダウン電圧のことであり、パーセント（％）で示す。
【００４８】
図３２からほぼテーパー角θが同じであれば、耐圧クラスには関係なく、規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とアスペクト比ｘとの関係が同じであることがわかる。特に図３２（ｂ）で示したように規格化した耐圧が７０％以上となる領域では良い一致を示していることがわかる。
図３２（ｂ）に示した関係から、規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とテーパー角θの関係を２次近似のフィッティング（２次方程式での数式化）を行なった。各テーパー角θでの規格化した耐圧とアスペクト比の近似式は次のようになる。θ＝８９°では
【００４９】
【数７】
ｙ＝−０．２７５６ｘ2＋１．２６２ｘ＋９９．５５θ＝８８°
では
【００５０】
【数８】
ｙ＝−０．４０１４ｘ2＋０．６４６７ｘ＋１０１．７θ＝８７°
では
【００５１】
【数９】
ｙ＝−０．５２２７ｘ2＋０．３０７０ｘ＋１０４．５
ここで、ｙは各テーパー角θでの規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））であり、単位はパーセント（％）である。またｘはアスペクト比である。
これらの関係式をもとに、各次数の係数の近似式を求め、すべてのテーパー角θに適用可能な関係式（規格化した耐圧（％）とアスペクト比の関係式）を求めると、次のようになる。
【００５２】
【数１０】
ｙ＝（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）
ここで、ｙは各テーパー角での耐圧を９０°での耐圧で規格化した数値であり、単位はパーセントである。また、ｘはアスペクト比で、θはテーパー角であり、単位は度である。
この計算式から得られるテーパー角θが８７°、８８°、８９°での結果を図３３（ｃ）、（ｂ）、（ａ）にそれぞれ曲線（実線）で示す。また、同図（ｄ）には同図（ａ）、（ｂ）、（ｃ）を合わせて示す。
【００５３】
図３３から、規格化した耐圧が７０％以上の場合に、ほぼすべてのテーパー角θで上記の３つの近似式が適用できる。
また、最小のＳＪピッチをＷ（単位はμｍ）とすると、最小のＳＪピッチＷとＳＪ長さｃとテーパー角θとの関係は、
【００５４】
【数１１】
Ｗ＝ｃ／ｔａｎθ
となる。しかし、このＷの値では、前記したように、チャネルからのキャリアの掃き出し口がないため、デバイスを動作させるためにはＷ＞ｃ／ｔａｎθとする必要がある。つまり、最小の単位並列ｐｎ層ピッチＴ（単位はμｍ）は２Ｗ（＝２ｃ／ｔａｎθ）となる。
図３４は、テーパー角θを８９．９°、８９．５°、８９°、８８．５°、８８°、８７．５°、８７°、８６．５°、８６°、８５．５°、８５°とした場合の規格化した耐圧とアスペクト比の関係を示す図である。
【００５５】
例えば、テーパー角θが８９．５°以上で８９．９°以下の場合、アスペクト比ｘをおよそ１７以下に形成すれば、規格化した耐圧は７０％以上で得られることとなる。
同様に、８７°以上８７．５°以下の場合ではアスペクト比をおよそ９以下にすれば、規格化した耐圧は７０％以上で得られる。さらに、８５°以上８５．５°以下の場合ではアスペクト比をおよそ５．５以下にすれば規格化した耐圧は７０％以上で得られる。当然、その他のテーパー角についても同様に計算式で求めたアスペクト比以下とすることで規格化した耐圧は７０％以上で得られる。
【００５６】
従って、前記のことをまとめると次のようになる。
前記の規格化した耐圧ＢＶｄｓ／ＢＶｄｓ（９０°）を７０％以上に確保するためには、
【００５７】
【数１２】
７０≦（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）・・・・（１）
とし、
【００５８】
【数１３】
Ｗ＞ｃ／ｔａｎθ・・・・（２）
となるように、ｃとθとｘとＷを決めるとよい。この（２）式は半導体素子を製作するときの条件となる。勿論、前記したように、単位並列ｐｎ層の最小のピッチＴは２Ｗとなる。尚、（１）式、（２）式は、単位並列ｐｎ層２０を構成するｐ型仕切り領域２とｎ型ドリフト領域１が回転対称で、それぞれの体積が互いに等しい場合を基に導きだしたが、異なっている場合でも構わない。つまり、（１）式、（２）式を満たすと、前記の規格化した耐圧ＢＶｄｓ／ＢＶｄｓ（９０°）を７０％以上に確保することができる半導体素子を製作できる。また、ｐ型仕切り領域２とｎ型ドリフト領域１が互いにチャージバランスがとれていることが望ましい。
【００５９】
【発明の効果】
以上説明したように本発明によれば、第１と第２の主面と、第１と第２の主面にそれぞれ設けられた主電極と、第１と第２の主面間の第２の主面側に第１導電型低抵抗層を備え、該第１導電型低抵抗層上に第１導電型領域と、第２導電型領域とを交互に配置した並列ｐｎ層とを備え、該並列ｐｎ層が第１の主面側にある半導体素子において、第１主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より広く、前記第２導電型領域の領域幅が第1主面側から第２主面側に向かい深さ方向に減少していて、第２主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より狭く、且つ、不純物濃度が等しく、並列ｐｎ層の長さをｃ（μｍ）とし、単位並列ｐｎ層の最小ピッチをＴ（μｍ）とし、第２導電型領域の第１主面側に対するテーパー角をθ（°：ｄｅｇｒｅｅ）とし、ｃ／（Ｔ／２）で表されるアスペクト比ｘとしたとき、７０≦（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）とし、Ｔ／２＞ｃ／ｔａｎθとなるように、ｃとθとｘとＴを決めることで、テーパー角が９０°の場合のブレークダウン電圧に対して７０％以上のブレークダウン電圧とする構成とする。
【００６０】
この構成により、総不純物量バラツキに対する耐庄の低下を抑制することができるので、生産性の高い（良品率の高い）超接合半導体素子を提供することが可能となる。
また、並列ｐｎ構造のＳＪ長さ、テーパー角、アスペクト比およびＳＪピッチを所定の値に設定することで、テーパー角９０°の耐圧に対して７０％以上の耐圧（規格化した耐圧）を得ることができる。
【図面の簡単な説明】
【図１】 本発明実施例１の超接合ＭＯＳＦＥＴの主要部断面図
【図２】 （ａ）、（ｂ）はそれぞれ図１のＣ−Ｃ'、Ｄ−Ｄ'断面における電界分布図（ｎ＝ｐのとき）
【図３】 （ａ）、（ｂ）はそれぞれ図１のＣ−Ｃ'、Ｄ−Ｄ'断面における電界分布図（ｎ＞ｐのとき）
【図４】 （ａ）、（ｂ）はそれぞれ図１のＣ−Ｃ'、Ｄ−Ｄ'断面における電界分布図（ｎ＜ｐのとき）
【図５】 本発明実施例１の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図６】 本発明実施例２の超接合ＭＯＳＦＥＴの主要部断面図
【図７】 本発明実施例２の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図８】 参考例１の超接合ＭＯＳＦＥＴの主要部断面図
【図９】 参考例１の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１０】 参考例２、５の超接合ＭＯＳＦＥＴの主要部断面図
【図１１】 （ａ）、（ｂ）はそれぞれ参考例２の超接合ＭＯＳＦＥＴのＥ−Ｅ'、Ｆ−Ｆ'断面における不純物プロフィル図
【図１２】 参考例２の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１３】 参考例２の総不純物量バランス依存性を示す特性図
【図１４】 （ａ）、（ｂ）はそれぞれ参考例３の超接合ＭＯＳＦＥＴのＣ−Ｃ'、Ｄ−Ｄ'断面における不純物プロフィル図
【図１５】 参考例３の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１６】 参考例４の超接合ＭＯＳＦＥＴの主要部断面図
【図１７】 （ａ）、（ｂ）はそれぞれ参考例４の超接合ＭＯＳＦＥＴのＧ−Ｇ'、Ｈ−Ｈ'断面における不純物プロフィル図
【図１８】 参考例４の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図１９】 参考例５の超接合ＭＯＳＦＥＴの主要部断面図
【図２０】 （ａ）、（ｂ）はそれぞれ参考例５の超接合ＭＯＳＦＥＴのＩ−Ｉ'、Ｊ−Ｊ'断面における不純物プロフィル図
【図２１】 参考例５の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図２２】 従来の超接合ＭＯＳＦＥＴの主要部断面図
【図２３】 （ａ）、（ｂ）はそれぞれ従来の超接合ＭＯＳＦＥＴのＡ−Ａ'、Ｂ−Ｂ'断面における不純物プロフィル図
【図２４】 （ａ）、（ｂ）はそれぞれ図２２のＡ−Ａ'、Ｂ−Ｂ'断面における電界分布図（ｎ＝ｐのとき）
【図２５】 （ａ）、（ｂ）はそれぞれ図２２のＡ−Ａ'、Ｂ−Ｂ'断面における電界分布図（ｎ＞ｐのとき）
【図２６】 （ａ）、（ｂ）はそれぞれ図２２のＡ−Ａ'、Ｂ−Ｂ'断面における電界分布図（ｎ＜ｐのとき）
【図２７】 従来の超接合ＭＯＳＦＥＴのアバランシェ電流電圧特性図
【図２８】 アスペクト比およびテーパー角の定義について説明する図であり、（ａ）は図１に示した並列ｐｎ層の部分拡大図で、（ｂ）は（ａ）の単位並列ｐｎ層の幅の半分を示す図
【図２９】 図１に示した縦型超接合半導体素子を６００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、（ａ）は耐圧とＳＪピッチの関係、（ｂ）はオン抵抗と耐圧の関係を示す図
【図３０】 図１に示した縦型超接合半導体素子を２００Ｖクラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、（ａ）は耐圧とＳＪピッチの関係、（ｂ）はオン抵抗と耐圧の関係を示す図
【図３１】 図１に示した縦型超接合半導体素子を１００クラスに適用した場合の耐圧（ＢＶｄｓ）、オン抵抗（ＲｏｎＡ）およびＳＪピッチ（ＳＪＰｉｔｃｈ）の関係を示し、同図（ａ）は耐圧とＳＪピッチの関係、同図（ｂ）はオン抵抗と耐圧の関係を示す図
【図３２】 図２９、図３０、図３１に示した耐圧を規格化した耐圧（ＢＶｄｓ／ＢＶｄｓ（９０°））とアスペクト比の関係をテーパー角をパラメータとして示した図で、（ａ）は全体図、（ｂ）は（ａ）の規格化した耐圧が７０％以上を示す領域を拡大した拡大図
【図３３】 規格化した耐圧とアスペクト比の関係を近似式で示す図で、（ａ）はテーパー角θが８９°の場合、（ｂ）はテーパー角θが８８°の場合、（ｃ）はテーパー角θが８７°の場合、（ｄ）はすべてのテーパー角θの場合の図
【図３４】 テーパー角θが８５°〜８９．９°とした場合の規格化した耐圧とアスペクト比の関係を示す図である。
【符号の説明】
１ ｎ型ドリフト領域
２ ｐ型仕切り領域
３ ｐベース領域
４ ｐ+コンタクト領域
５ 表面ｎ型ドリフト領域
６ ｎ+ソース領域
７ ｎ+ドレイン領域
８ ゲート絶縁膜
９ ゲート電極
１０ 絶縁膜
１１ ソース電極
１２ ドレイン電極
２０ 並列ｐｎ層
２１ 単位並列ｐｎ層
ａ ｐ型仕切り領域の表面側の幅／ｎ型ドリフト領域の底面側の幅
ｂ ｐ型仕切り領域の裏面側の幅／ｎ型ドリフト領域の表面側の幅
ｃ ＳＪ長さ
ｓ ＳＪピッチ
Ｗ 最小のＳＪピッチ
Ｔ 最小の単位並列ｐｎ層ピッチ
Claims (3)
- 第１と第２の主面と、第１と第２の主面にそれぞれ設けられた主電極と、第１と第２の主面間の第２の主面側に第１導電型低抵抗層を備え、該第１導電型低抵抗層上に第１導電型領域と、第２導電型領域とを交互に配置した並列ｐｎ層とを備え、該並列ｐｎ層が第１の主面側にある半導体素子において、第１主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より広く、前記第２導電型領域の領域幅が第1主面側から第２主面側に向かい深さ方向に減少していて、第２主面側で前記第２導電型領域の領域幅が隣接する第１導電型領域の領域幅より狭く、且つ、不純物濃度が等しく、並列ｐｎ層の長さをｃ（μｍ）とし、単位並列ｐｎ層の最小ピッチをＴ（μｍ）とし、第２導電型領域の第１主面側に対するテーパー角をθ（°：ｄｅｇｒｅｅ）とし、ｃ／（Ｔ／２）で表されるアスペクト比ｘとしたとき、
【数１】
７０≦（−１１．２７＋０．１２３６θ）（ｘ−（−１１２．７＋１．２９２θ））2＋（１４６１００−４９１３θ＋５５．１２θ2−０．２０６２θ3）とし、
【数２】
Ｔ／２＞ｃ／ｔａｎθとなるように、ｃとθとｘとＴを決めることで、テーパー角が９０°の場合のブレークダウン電圧に対して７０％以上のブレークダウン電圧とすることを特徴とする半導体素子。 - 前記第２導電型領域が周期的に狭くなることを特徴とする請求項１に記載の半導体素子。
- 前記第１導電型領域の総不純物量と前記第２導電型領域の総不純物量が同じであることを特徴とする請求項１に記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074951A JP4304433B2 (ja) | 2002-06-14 | 2003-03-19 | 半導体素子 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173990 | 2002-06-14 | ||
| JP2003074951A JP4304433B2 (ja) | 2002-06-14 | 2003-03-19 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072068A JP2004072068A (ja) | 2004-03-04 |
| JP4304433B2 true JP4304433B2 (ja) | 2009-07-29 |
Family
ID=32032339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074951A Expired - Fee Related JP4304433B2 (ja) | 2002-06-14 | 2003-03-19 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4304433B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011093473A1 (ja) | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3634830B2 (ja) | 2002-09-25 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
| US7166890B2 (en) | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
| JP4967236B2 (ja) | 2004-08-04 | 2012-07-04 | 富士電機株式会社 | 半導体素子 |
| JP4851694B2 (ja) * | 2004-08-24 | 2012-01-11 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4768259B2 (ja) * | 2004-12-21 | 2011-09-07 | 株式会社東芝 | 電力用半導体装置 |
| JP4939760B2 (ja) | 2005-03-01 | 2012-05-30 | 株式会社東芝 | 半導体装置 |
| JP5369372B2 (ja) * | 2005-11-28 | 2013-12-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102006055131A1 (de) | 2005-11-28 | 2007-06-06 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
| JP2007300034A (ja) * | 2006-05-02 | 2007-11-15 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US8106453B2 (en) | 2006-01-31 | 2012-01-31 | Denso Corporation | Semiconductor device having super junction structure |
| JP2008091450A (ja) | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体素子 |
| JP5030563B2 (ja) * | 2006-12-01 | 2012-09-19 | 新電元工業株式会社 | トレンチショットキバリアダイオード |
| JP4416007B2 (ja) | 2007-05-17 | 2010-02-17 | 株式会社デンソー | 半導体装置 |
| JP5217257B2 (ja) * | 2007-06-06 | 2013-06-19 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP5196980B2 (ja) | 2007-12-10 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
| JP4530036B2 (ja) * | 2007-12-17 | 2010-08-25 | 株式会社デンソー | 半導体装置 |
| KR101505553B1 (ko) * | 2008-05-16 | 2015-03-24 | 페어차일드코리아반도체 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| JP5484741B2 (ja) * | 2009-01-23 | 2014-05-07 | 株式会社東芝 | 半導体装置 |
| JP6009731B2 (ja) | 2010-10-21 | 2016-10-19 | 富士電機株式会社 | 半導体装置 |
| JP5664142B2 (ja) | 2010-11-09 | 2015-02-04 | 富士電機株式会社 | 半導体装置 |
| KR101216897B1 (ko) | 2011-08-09 | 2012-12-28 | 주식회사 케이이씨 | 고전압 반도체 소자 |
| KR101279222B1 (ko) | 2011-08-26 | 2013-06-26 | 주식회사 케이이씨 | 고전압 반도체 소자 |
| JP2013093560A (ja) | 2011-10-06 | 2013-05-16 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
| JP6202798B2 (ja) | 2011-10-12 | 2017-09-27 | エーエスエム インターナショナル エヌ．ヴェー．Ａｓｍ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ． | 酸化アンチモン膜の原子層堆積 |
| CN103123893A (zh) * | 2011-11-21 | 2013-05-29 | 上海华虹Nec电子有限公司 | 提高超级结产品良率的工艺方法 |
| WO2013161116A1 (ja) * | 2012-04-26 | 2013-10-31 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP6253885B2 (ja) * | 2013-01-07 | 2017-12-27 | ルネサスエレクトロニクス株式会社 | 縦型パワーｍｏｓｆｅｔ |
| CN103151384A (zh) * | 2013-03-07 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种半导体装置及其制造方法 |
| JP6324805B2 (ja) * | 2014-05-19 | 2018-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6301861B2 (ja) | 2014-07-31 | 2018-03-28 | 株式会社東芝 | 半導体装置 |
| JP6782529B2 (ja) | 2015-01-29 | 2020-11-11 | 富士電機株式会社 | 半導体装置 |
| JP2016162861A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社東芝 | 半導体装置 |
| US10529709B2 (en) * | 2016-01-05 | 2020-01-07 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device having high breakdown voltage and low on resistance |
| US20190221664A1 (en) * | 2016-09-02 | 2019-07-18 | Shindengen Electric Manufacturing Co., Ltd. | Mosfet and power conversion circuit |
| JP6809071B2 (ja) | 2016-09-14 | 2021-01-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2018087896A1 (ja) * | 2016-11-11 | 2018-05-17 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| CN108574011A (zh) * | 2017-03-08 | 2018-09-25 | 无锡华润华晶微电子有限公司 | 垂直超结双扩散金属氧化物半导体器件及其制作方法 |
| JP6850659B2 (ja) * | 2017-03-31 | 2021-03-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN107195685B (zh) * | 2017-06-30 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
| JP2019096840A (ja) * | 2017-11-28 | 2019-06-20 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| CN108878534B (zh) | 2018-06-29 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 超结结构及其制造方法 |
| CN111200010B (zh) * | 2018-11-20 | 2023-09-29 | 深圳尚阳通科技股份有限公司 | 超结器件及其制造方法 |
| CN111341827A (zh) * | 2018-12-18 | 2020-06-26 | 深圳尚阳通科技有限公司 | N型超结器件及其制造方法 |
| JP6777198B2 (ja) * | 2019-07-03 | 2020-10-28 | 富士電機株式会社 | 半導体装置 |
| CN114649406A (zh) * | 2022-05-18 | 2022-06-21 | 浙江大学 | 多级超级结结构及其自对准制备方法 |
-
2003
- 2003-03-19 JP JP2003074951A patent/JP4304433B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011093473A1 (ja) | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
| US9087893B2 (en) | 2010-01-29 | 2015-07-21 | Fuji Electric Co., Ltd. | Superjunction semiconductor device with reduced switching loss |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004072068A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4304433B2 (ja) | 半導体素子 | |
| US8772869B2 (en) | Power semiconductor device | |
| US9087893B2 (en) | Superjunction semiconductor device with reduced switching loss | |
| US9653568B2 (en) | Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures | |
| JP4534303B2 (ja) | 横型超接合半導体素子 | |
| US8188521B2 (en) | Power semiconductor device | |
| JP4843843B2 (ja) | 超接合半導体素子 | |
| US8735982B2 (en) | Semiconductor device with superjunction structure | |
| CN105097934B (zh) | 半导体器件及其制造方法 | |
| US20160300905A1 (en) | Semiconductor Device Including a Superjunction Structure with Drift Regions and Compensation Structures | |
| US9881997B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US6949798B2 (en) | Semiconductor device | |
| JP2002076339A (ja) | 超接合半導体素子 | |
| US20090273031A1 (en) | Semiconductor device | |
| JP2000040822A (ja) | 超接合半導体素子およびその製造方法 | |
| JP2012074441A (ja) | 電力用半導体装置 | |
| US11322607B2 (en) | Semiconductor device | |
| US11469318B2 (en) | Superjunction semiconductor device having parallel PN structure with column structure and method of manufacturing the same | |
| US9391190B2 (en) | Field effect transistor incorporating a Schottky diode | |
| US10707301B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20110169080A1 (en) | Charge balance power device and manufacturing method thereof | |
| US8680606B2 (en) | Power semiconductor device | |
| US11430862B2 (en) | Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 | |
| WO2022118976A1 (ja) | 超接合半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090129 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4304433 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |