JP4939760B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4939760B2
JP4939760B2 JP2005055369A JP2005055369A JP4939760B2 JP 4939760 B2 JP4939760 B2 JP 4939760B2 JP 2005055369 A JP2005055369 A JP 2005055369A JP 2005055369 A JP2005055369 A JP 2005055369A JP 4939760 B2 JP4939760 B2 JP 4939760B2
Authority
JP
Japan
Prior art keywords
semiconductor
trench
region
semiconductor region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005055369A
Other languages
English (en)
Other versions
JP2006245082A (ja
Inventor
健一 都鹿野
哲朗 松田
渉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005055369A priority Critical patent/JP4939760B2/ja
Priority to US11/364,203 priority patent/US7595530B2/en
Publication of JP2006245082A publication Critical patent/JP2006245082A/ja
Priority to US12/543,165 priority patent/US7936015B2/en
Priority to US12/821,708 priority patent/US7898031B2/en
Priority to US13/023,210 priority patent/US8431992B2/en
Application granted granted Critical
Publication of JP4939760B2 publication Critical patent/JP4939760B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、例えばパワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Filed Effect Transistor)のような半導体装置に関する。
パワーＭＯＳＦＥＴに代表される電力用の半導体装置は、半導体基板上に配置されたエピタキシャル層（半導体領域）中に形成された多数のセルのゲートを共通接続した構造を有する半導体チップである。パワーＭＯＳＦＥＴは、オン抵抗が低くかつ高速スイッチングが可能なので、周波数の高い大電流を効率的に制御することができる。よって、パワーＭＯＳＦＥＴは、小型の電力変換素子として、例えばパーソナルコンピュータの電源の部品に広く利用されている。
パワーＭＯＳＦＥＴにおいて、ソース領域とドレイン領域とを繋ぐ半導体領域を、一般にドリフト領域と呼んでいる。パワーＭＯＳＦＥＴのオン時に、ドリフト領域は電流経路となる。オフ時に、ドリフト領域とベース領域とで形成されるｐｎ接合から延びる空乏層により、パワーＭＯＳＦＥＴの耐圧を保持する。
さて、パワーＭＯＳＦＥＴのオン抵抗は、ドリフト領域の電気抵抗に大きく依存している。したがって、低オン抵抗化のためには、ドリフト領域の不純物濃度を高くしてドリフト領域の電気抵抗を下げればよい。しかし、ドリフト領域の不純物濃度を高くすると、空乏層の延びが不十分となり、耐圧が低下する。このように、パワーＭＯＳＦＥＴにおいて、低オン抵抗化と高耐圧化とはトレードオフの関係にある。
これを解決するために、スーパージャンクション構造を有するドリフト領域を備えたパワーＭＯＳＦＥＴが提案されている（特許文献１）。スーパージャンクション構造とは、柱状のｐ型半導体領域と柱状のｎ型半導体領域が、半導体基板の表面と平行な方向に周期的に配置された構造である。これらの半導体領域により形成されるｐｎ接合から延びる空乏層により耐圧を保持する。よって、低オン抵抗のために不純物濃度を高くすることにより、空乏層の延びが小さくなっても、これらの半導体領域の幅を小さくすることで、これらの半導体領域の完全空乏化が可能となる。したがって、スーパージャンクション構造によれば、パワーＭＯＳＦＥＴの低オン抵抗化と高耐圧化を同時に達成することができる。
そして、さらに耐圧を高めるために、ｐ型半導体領域の不純物とｎ型半導体領域の不純物とのバランス、つまり、チャージバランスをとったパワーＭＯＳＦＥＴが提案されている（特許文献２）。
特開２００４−１３４７１４（段落００４３〜００５１、図１５〜図１７） 特開２００４−１１９６１１（段落００６２〜００６５、図７）
本発明の目的は、チャージバランスをよくすることが可能な半導体装置を提供することである。
本実施形態の半導体装置は、半導体基板と、前記半導体基板の表面側に配置された第１導電型の単結晶半導体層に、底面と側面を有する複数のトレンチを設けることにより、前記表面と平行な方向に沿って間隔を設けて形成された第１導電型の複数の第１半導体領域と、前記複数のトレンチにエピタキシャル層を設け、全体の不純物濃度が同じくなるように形成された第２導電型の複数の第２半導体領域と、を備え、前記複数の第１半導体領域は、前記表面から遠ざかるに従い不純物濃度が高くされており、前記トレンチは、前記第１半導体領域および第２半導体領域の不純物の原子数が、縦方向の各位置において同程度なるように、前記底面から遠ざかるに従い幅を大きくして設けられていることを特徴とする。
本発明によれば、チャージバランスをよくすることが可能な半導体装置を実現することができる。
本発明の実施形態を以下の項目に分けて説明する。
［第１実施形態］
（半導体装置の構造）
（半導体装置の動作）
（第１実施形態の主な効果）
（半導体装置の製造方法）
［第２実施形態］
［第３実施形態］
［第４実施形態］
［第５実施形態］
［第６実施形態］
［変形例］
なお、各実施形態を説明する図において、既に説明した図の符号で示すものと同一又は同等のものについては、同一符号を付すことにより説明を省略する。
［第１実施形態］
第１実施形態に係る半導体装置の主な特徴は、ｎ型の第１半導体領域と、底面から遠ざかるに従い幅が大きくなるトレンチに形成されたｐ型の第２半導体領域と、を備え、第２半導体領域を、トレンチの内壁に接して形成された不純物濃度の高い外側部とこの内側に形成された不純物濃度の低い内側部とで構成した点である。
（半導体装置の構造）
図１は、第１実施形態に係る半導体装置１の一部の縦断面図である。半導体装置１は、多数のＭＯＳＦＥＴセル３が並列接続された構造を有する縦型のパワーＭＯＳＦＥＴである。半導体装置１は、半導体基板（例えばシリコン基板）５と、その表面７上に配置されたｎ型の複数の第１半導体領域９及びｐ型の複数の第２半導体領域１１と、を備える。
ｎ型は第１導電型の一例であり、ｐ型は第２導電型の一例である。本実施形態では、ｎ型を示すのに「ｎ−」、「ｎ」、「ｎ＋」を用い、ｐ型を示すのに「ｐ−」、「ｐ」、「ｐ＋」を用いている。「ｎ」を基準にすると「ｎ＋」はｎ型の不純物濃度が高いことを示し、「ｎ−」はｎ型の不純物濃度が低いことを示している。ｐ型についても同様である。
ｎ型の半導体基板５は「ｎ＋」であり、ドレイン領域として機能する。ｎ型の複数の第１半導体領域９は「ｎ」であり、半導体基板５の表面７上に配置されたｎ型の単結晶半導体層（例えば単結晶シリコン層）に、複数のトレンチ１３を設けることにより形成される。これにより、第１半導体領域９は表面７と平行な方向に沿って間隔を設けて配置され、ドリフト領域として機能する。
トレンチ１３は、側面１５と底面１７とにより規定されており、底面１７から遠ざかるに従い幅が大きくされている。ｐ型の複数の第２半導体領域１１は、複数のトレンチ１３に埋め込まれたエピタキシャル層、言い換えれば、エピタキシャル成長法により複数のトレンチ１３に埋め込まれた単結晶半導体層（例えば単結晶シリコン層）である。
ｐ型の第２半導体領域１１は、長手方向が共にトレンチ１３の深さ方向である外側部１９と内側部２１とにより構成される。外側部１９は、トレンチ１３の内壁（つまり側面１５及び底面１７）の全面に接して形成されている。外側部１９の形成時、その厚みｔは、略一定でかつ底面１７の幅ｗの略二分の一以下である。外側部１９の厚みｔは、その後の半導体装置の製造における活性化工程や熱処理工程等により変化することがある。内側部２１は外側部１９の内側に形成されており、外側部１９で規定される空間に埋め込まれている。外側部１９は「ｐ」であり、内側部２１は「ｐ−」である。したがって、外側部１９は不純物濃度が高くされ、内側部２１は不純物濃度が低くされている。
以上のような構成を有する第２半導体領域１１は、次のように表現することもできる。第２半導体領域１１は、中央部と、これよりも第１半導体領域９との接合面に近い側部とを備え、横方向の不純物濃度について、側部よりも中央部が相対的に低くされている。
第１及び第２半導体領域９,１１は柱状を有しており、これらによりスーパージャンクション構造が構成されている。詳しくは、ｎ型の第１半導体領域９とｐ型の第２半導体領域１１は、半導体装置１のオフ時にこれらの領域９,１１の完全空乏化が可能なように、半導体基板５の表面７と平行な方向に交互に繰り返し配置されている。「半導体基板５の表面７と平行な方向」は、「横方向」と言い換えることができる。また、「交互に繰り返し」は「周期的」と言い換えることができる。
第１及び第２半導体領域９,１１のうち、半導体基板５側と反対側の部分に、ｐ型のベース領域（ボディ領域という場合もある。）２３が所定のピッチで形成されている。ベース領域２３は「ｐ」であり、第２半導体領域１１の上に位置し、この領域１１よりも一般的に幅が広い。各ベース領域２３にｎ型のソース領域２５が形成されている。詳しくは、ベース領域２３の中央部と端部との間において、ソース領域２５がベース領域２３の表面から内部に延びている。ソース領域２５は「ｎ＋」である。ベース領域２３の中央部には、ベース領域２３のコンタクト部となるｐ型のコンタクト領域２７が形成されている。この領域２７は「ｐ＋」である。
ベース領域２３の端部の上には、ゲート絶縁膜２９を介して、例えばポリシリコンからなるゲート電極３１が形成されている。ベース領域２３の端部はチャネル領域３３として機能する。ゲート電極３１を覆うように層間絶縁膜３５が形成されている。
層間絶縁膜３５には、ゲート電極３１の中央部を露出するスルーホールが形成され、そこに、例えばアルミニウムからなるゲート引出配線３７が形成されている。複数のゲート電極３１は、ゲート引出配線３７により共通接続されている。また、層間絶縁膜３５には、ソース領域２５のコンタクト領域２７側の部分とコンタクト領域２７を露出するスルーホールが形成され、そこにソース電極３９が形成されている。複数のソース電極３９は共通接続されている。なお、半導体基板５の裏面の全面に、例えばニッケルや金からなるドレイン電極４１が取り付けられている。
（半導体装置の動作）
半導体装置１の動作について図１を用いて説明する。この動作において、各ＭＯＳＦＥＴセル３のソース領域２５及びベース領域２３は接地されている。また、ドレイン領域である半導体基板５には、ドレイン電極４１を介して所定の正電圧が印加されている。
半導体装置１をオン動作させる場合、所定の正電圧を各ＭＯＳＦＥＴセル３のゲート電極３１に印加する。これにより、チャネル領域３３には、ｎ型の反転層が形成される。ソース領域２５からの電子（荷電体）は、この反転層を通り、ドリフト領域であるｎ型の第１半導体領域９に注入され、ドレイン領域である半導体基板５に達する。よって、電流が半導体基板５からソース領域２５に流れることになる。
一方、半導体装置１をオフ動作させる場合、各ＭＯＳＦＥＴセル３のゲート電極３１の電位がソース領域２５の電位以下になるように、ゲート電極３１に印加する電圧を制御する。これにより、チャネル領域３３のｎ型の反転層が消失し、ソース領域２５からｎ型の第１半導体領域９への電子（荷電体）の注入が停止する。よって、ドレイン領域である半導体基板５からソース領域２５に電流が流れない。そして、オフ時、第１半導体領域９と第２半導体領域１１により形成されるｐｎ接合４３から横方向に延びる空乏層により、領域９,１１が完全空乏化され、半導体装置１の耐圧が保持される。
（第１実施形態の主な効果）
図１に示す第１実施形態に係る半導体装置１によれば、第１半導体領域９と第２半導体領域１１とのチャージバランスをよくできるので、耐圧を向上させることができる。この効果について比較形態と比較しながら説明する。図２は比較形態に係る半導体装置４５の一部の縦断面図であり、図１と対応する。半導体装置４５に備えられるｐ型の第２半導体領域１１は、外側部と内側部とに分けられておらず、全体が「ｐ」である。この点が第１実施形態と異なる。
比較形態及び第１実施形態は、共に、底面１７から遠ざかるに従いトレンチ１３の幅が大きくされている。これは、エピタキシャル層である第２半導体領域１１をトレンチ１３に埋め込み易くするためのである。
このようなトレンチ１３の形状により、第１半導体領域９は、表面７から遠ざかるに従いその幅が小さくなる。なお、「底面１７から遠ざかるに従い」と「表面７から遠ざかるに従い」とは同等の意味である。第１半導体領域９の全体が「ｎ」であるが、表面７から遠ざかるに従い第１半導体領域９の幅が小さくなるので、第１半導体領域９の縦断面上における不純物の原子数（キャリア数）は、表面７から遠ざかるに従い減少する。
比較形態では、第２半導体領域１１の全体が「ｐ」なので、第２半導体領域１１の縦断面上における不純物の原子数は、表面７から遠ざかるに従い増加する。したがって、表面７から遠ざかるに従い不純物の原子数が、第１半導体領域９では減少し、第２半導体領域１１ではその逆に増加している。よって、第１半導体領域９と第２半導体領域１１とのチャージバランスが大きく崩れるので、半導体装置４５の耐圧が低下する。
これに対して、図１に示す第１実施形態に係る第２半導体領域１１は、不純物濃度が高い外側部１９と不純物濃度が低い内側部２１とに分けた構造を有する。したがって、（１）第２半導体領域１１については、不純物は主に外側部１９に存在することになる。また、（２）外側部１９の形成時、外側部１９の厚みｔを略一定にしているため、外側部１９の形成時、第２半導体領域１１の縦断面の幅のうち外側部１９が占める寸法は、第２半導体領域１１の上部４７、中間部４９、下部５１において同じ値（＝２ｔ）となる。なお、外側部１９の形成時としたのは、外側部１９の厚みｔが、その後の半導体装置の製造における活性化工程や熱処理工程等により変化することがあるからである。
以上の（１）、（２）により、第１実施形態では第２半導体領域１１の縦断面上における不純物の原子数が、表面７から遠ざかるに従いさほど変化せず略同じである。したがって、第１実施形態では、第１半導体領域９の縦断面上における不純物の原子数が表面７から遠ざかるに従い減少し、第２半導体領域１１の縦断面上における不純物の原子数が表面７から遠ざかるに従いさほど変化せず略同じとなる。よって、第１半導体領域９と第２半導体領域１１とのチャージバランスの崩れを比較形態よりも小さくできる。
また、ｎ型の半導体領域の不純物濃度とｐ型の半導体領域の不純物濃度とを意図的に僅かに異ならせて（例えば、トレンチの深さ方向において、ｎ型の半導体領域の不純物濃度を徐徐に高くしかつ、ｐ型の半導体領域の不純物濃度を徐徐に低くして）チャージバランスをとることにより、耐圧を向上させることもできる。しかし、半導体装置の製造工程において不可避的に発生するプロセスのばらつきから、このような不純物プロファイルの半導体領域を高精度に形成するのは困難である。これに対して、第１実施形態では、「ｐ」の外側部１９及び「ｐ−」の内側部２１で構成される第２半導体領域１１と「ｎ」の第１半導体領域９とでチャージバランスをとっているので、プロセスに多少のばらつきが生じても所望の不純物プロファイルの半導体領域を高精度に形成することが可能となる。
（半導体装置の製造方法）
第１実施形態に係る半導体装置１の製造方法について、図１、図３〜図９を用いて説明する。図３〜図９は、図１に示す半導体装置１の製造方法を工程順に示す縦断面図である。
図３に示すように、ｎ型の不純物濃度が例えば、１×１０１８ｃｍ−３以上である半導体基板５を準備する。半導体基板５の表面７の全面に、エピタキシャル成長法により、ｎ型の不純物濃度が例えば１×１０１５〜１×１０１６ｃｍ−３であるｎ型の単結晶半導体層５３を形成する。その後、図示しないシリコン酸化膜等をマスクにして、例えばＲＩＥ(Reactive Ion Etching)により、単結晶半導体層５３を選択的にエッチングする。これにより、半導体基板５にまで到達する複数のトレンチ５５を、半導体基板５の表面７と平行な方向に沿って所定の間隔で形成する。トレンチ５５の側面１５は略垂直であり、したがって、入口５７から底面１７までトレンチ５５の幅が略同じである。トレンチ５５の幅は例えば４μｍであり、アスペクト比は２０以上である。
図４に示すように、例えばＨＣｌガスを用いてトレンチ５５の側面１５をエッチングする。トレンチ５５の入口５７から底面１７に向かうに従い側面１５のエッチング量が減少するので、トレンチ５５の幅は入口５７から底面１７に向かうに従い小さくなる。つまり、このエッチングにより底面１７から遠ざかるに従い幅が大きくなる複数のトレンチ１３が形成される。このように、単結晶半導体層５３に複数のトレンチ１３を設けることにより、複数の第１半導体領域９が形成される。なお、図３に示すトレンチ５５を形成せずに、公知のエッチング方法により、図４に示すトレンチ１３を直接形成してもよい。
図５に示すように、第１半導体領域９の上やトレンチ１３の側面１５、底面１７の上にｐ型のエピタキシャル層５９を成長させる。このエピタキシャル成長の条件は、原料ガスが例えばＳｉＨ２とＣｌ２の混合ガスであり、不純物ガスが例えばＢ２Ｈ６であり、温度が例えば１０００℃である。原料ガスとして上記混合ガスの替わりに、例えば、（１）ＳｉＨ２Ｃｌ２、（２）ＳｉＨ４、（３）ＳｉＣｌ４、（４）ＳｉＨＣｌ３を用いることもできる。エピタキシャル層５９の厚みｔが底面１７の幅ｗの略二分の一になる時点で不純物ガスの導入を停止する。言い換えれば、トレンチ１３の底面１７からの成長面５９ａが残っておりかつトレンチ１３の側面１５からの成長面５９ｂどうしが離れている状態である。これにより、トレンチ１３の内壁（つまり側面１５及び底面１７）に接して形成され、不純物濃度が高くかつ略均一で厚みｔが略一定の外側部１９が形成される。エピタキシャル層５９のｐ型の不純物濃度は、例えば１×１０１５〜１×１０１６ｃｍ−３である。
なお、エピタキシャル層５９の厚みｔは、底面１７の幅ｗの略二分の一に限定されない。厚みｔが幅ｗの二分の一より小さい場合でもまた大きい場合でも、厚みｔが略一定の外側部１９がトレンチ１３の内壁に接して形成されていれば、上述の（第１実施形態の主な効果）で説明したチャージバランスの崩れを小さくできる効果を達成できるからである。
不純物ガスの導入が停止されるので、図６に示すように、ノンドープのエピタキシャル層６１がエピタキシャル層５９の上に成長する。外側部１９上に成長したエピタキシャル層６１により、トレンチ１３が埋められる。これにより、長手方向がトレンチ１３の深さ方向である内側部２１が形成される。この時点では内側部２１はｐ型の不純物を含まないが、その後の半導体装置の製造の際に実行される熱処理により、外側部１９のｐ型の不純物が拡散するので、最終的に内側部２１は外側部１９よりもｐ型の不純物濃度が低い領域となる。よって、図６以降の図面では、内側部２１を「ｐ−」で表す。このように、内側部２１は不可避的にｐ型になるので、ノンドープのエピタキシャル層６１に替わりにｐ型の不純物濃度が外側部１９より低いエピタキシャル層を形成してもよい。
不純物ガスの導入を停止することにより、ｐ型のエピタキシャル層５９からノンドープのエピタキシャル層６１に変えているので、外側部１９と内側部２１とは同じチャンバ内で形成されることになる。
図７に示すように、第１半導体領域９上に位置するエピタキシャル層５９，６１を、例えば、ＣＭＰ(Chemical Mechanical Polishing)により除去する。これにより、第２半導体領域１１を平坦化させる。
図８に示すように、図示しないレジストをマスクにして、第１及び第２半導体領域９,１１に選択的にイオン注入して、ｐ型のベース領域２３を形成する。
図９に示すように、酸化性の高温の雰囲気の下で、ゲート絶縁膜２９となるシリコン酸化膜を、第１半導体領域９及びベース領域２３の全面に形成する。このシリコン酸化膜の上に、例えばＣＶＤ(Chemical Vapor Deposition)により、ゲート電極３１となるポリシリコン膜を形成する。そして、ポリシリコン膜とシリコン酸化膜をパターニングして、ゲート電極３１及びゲート絶縁膜２９を形成する。
図１に示すように、公知の方法を用いて、ソース領域２５、コンタクト領域２７、層間絶縁膜３５、ゲート引出配線３７、ソース電極３９、ドレイン電極４１を形成する。以上により、半導体装置１が完成する。
［第２実施形態］
図１０は、第２実施形態に係る半導体装置６３の一部の縦断面図である。第２実施形態では、第１半導体領域９についても外側部６５と内側部６７とで構成している。外側部６５、内側部６７は共にｎ型である。不純物濃度は外側部６５の方が内側部６７よりも高く、外側部６５が「ｎ」に対して内側部６７が「ｎ−」である。
第１半導体領域９の外側部６５は、第２半導体領域１１の外側部１９と対向してトレンチ１３の側面１５に接して形成されている。外側部６５の上端はベース領域２３に接触し、下端は半導体基板５に接触している。外側部６５の形成時、その厚みは略一定である。外側部６５の形成時としたのは、外側部１９の場合と同じ理由である。内側部６７は、外側部６５の内側に形成されている。内側部６７の上端はゲート絶縁膜２９に接触し、下端は半導体基板５に接触している。
第２実施形態では、第１半導体領域９が外側部６５と内側部６７とにより構成されるので、第１半導体領域９についても、縦断面上における不純物の原子数が、表面７から遠ざかるに従いさほど変化せず略同じにできる。よって、第２実施形態では、第１及び第２半導体領域９，１１の両方とも縦断面上における不純物の原子数が、表面７から遠ざかるに従いさほど変化せず略同じなので、チャージバランスの崩れをさらに小さくすることが可能となる。
なお、外側部６５のｎ型の不純物濃度は、第２半導体領域１１の外側部１９とのバランスをとるため、外側部１９のｐ型の不純物濃度と略同じにされている。したがって、外側部６５は「ｎ」であり、内側部６７はこれよりｎ型の不純物濃度が低くされ、「ｎ−」である。
次に、第２実施形態に係る半導体装置６３の製造方法について図１１及び図１２を用いて説明する。これらの図は、図１０に示す半導体装置６３の製造方法の工程の一部を示す縦断面図である。
図１１に示すように、レジストやシリコン酸化膜のようなマスク材６９をマスクにして、ｎ型の単結晶半導体層５３にトレンチ１３を形成する。この工程は、第１実施形態の図４と対応する。図４では単結晶半導体層５３のｎ型の不純物濃度が「ｎ」であるが、第２実施形態ではこれより不純物濃度が低い「ｎ−」にされている。また、図４ではトレンチ１３の側面１５が滑らかなカーブ状の傾斜面であるが、第２実施形態ではそれが直線状の傾斜面にされている。これらの側面の形成は公知のエッチング技術で可能である。第２実施形態は、第１実施形態と比較して以上のような相違を有するが、これは図１２に示す次の工程で、単結晶半導体層５３の一部に斜めイオン注入により、厚みが略一定の外側部６５を形成するからである。
図１２に示すように、マスク材６９をマスクにして、まず、矢印Ａに示すようにｎ型の不純物（例えば、リン又はヒ素）を半導体基板５に対して相対的に左斜め下に向けて側面１５にイオン注入し、次に、矢印Ｂに示すように、半導体基板５に対して相対的に右斜め下に向けて側面１５にイオン注入する。これにより、トレンチ１３の側面１５と接する「ｎ」の外側部６５が形成される。外側部６５の内側は「ｎ−」のままであり、これが内側部６７となる。以上により、外側部６５及び内側部６７を含む第１半導体領域９が形成される。トレンチ１３の側面１５は直線状の傾斜面なので、外側部６５の厚みを略同じにすることができる。後の製造工程として、次の二通りがある。
一つは、マスク材６９を除去した後、第１実施形態の図５以降と同じ工程を経て半導体装置６３を完成する。他の一つは、マスク材６９を残した状態で、第１実施形態の図５及び図６に示すようにエピタキシャル層５９，６１を埋め込み、マスク材６９上に成長したエピタキシャル層５９，６１をＣＭＰ等で除去する。そしてマスク材６９を除去した後、第１実施形態の図８以降と同じ工程を経て半導体装置６３を完成する。
［第３実施形態］
図１３は、第３実施形態に係る半導体装置７１の一部の縦断面図である。第１半導体領域９は、半導体基板の表面７から遠ざかるに従い不純物濃度が高くされている。これが第３実施形態と図１に示す第１実施形態とが相違する点である。なお、図１３において、ｎ型の不純物濃度が高くなるのを「ｎ−− ｎ− ｎ」で示している。不純物濃度が高くなるのは、不純物濃度が階段状に上昇してもよいし、滑らかな曲線や直線状に上昇してもよい。
第１及び第３実施形態は、共に、「ｐ−」の内側部２１が表面７から遠ざかるに従い幅が大きくなるので、内側部２１の縦断面上における不純物の原子数は、表面７から遠ざかるに従い多少増加する。内側部２１の不純物濃度は、相対的に小さいので第１実施形態ではこれを無視していた。厳密には、内側部２１での上記増加により、第２半導体領域１１の縦断面上における不純物の原子数は、表面７から遠ざかるに従い多少増加することになる。
そこで、第３実施形態では、第１半導体領域９の不純物濃度を表面７から遠ざかるに従い高くすることにより、第１半導体領域９の縦断面上における不純物の原子数を、表面７から遠ざかるに従い増加させて、第１半導体領域９と第２半導体領域１１とのチャージバランスをとっている。なお、表面７から遠ざかるに従い第１半導体領域９の幅が小さくなることによる不純物の原子数の減少分を相殺する程度に、第１半導体領域９の不純物濃度を表面７から遠ざかるに従って高めることで、縦断面上における第１半導体領域９の不純物の原子数を略同じにした場合であっても、第２実施形態と同様に、第１半導体領域９と第２半導体領域１１とのチャージバランスをよくすることは可能である。
第３実施形態に係る第１半導体領域９の形成方法を図１４で説明する。原料ガスに加えるリンのドーパントガスの濃度を段階的に上げるか、又は原料ガスの流量を段階的に下げるかして、エピタキシャル成長中にドーパントガスの相対的濃度が段階的に上がるようにする。これにより、半導体基板５の表面７の全面に、表面７から遠ざかるに従い不純物濃度が大きくなるように、不純物濃度が傾斜した単結晶半導体層５３を形成することができる。
第３実施形態では二つの段階で不純物濃度を上げている。すなわち、第１段階で「ｎ−−」から「ｎ−」に不純物濃度を上昇させ、第２段階で「ｎ−」から「ｎ」に不純物濃度を上昇させている。二つの段階に限定されず、一つの段階以上であればよい。この後、第１実施形態と同様にして単結晶半導体層５３にトレンチ１３を形成することにより、第１半導体領域９を形成することができる。
［第４実施形態］
図１５は、第４実施形態に係る半導体装置７３の一部の縦断面図である。第２半導体領域１１の全体の不純物濃度を「ｐ」にしている点で図１３の第３実施形態と相違する。第４実施形態においても、第２半導体領域１１の縦断面上における不純物の原子数は、表面７から遠ざかるに従い増加しているが、第１半導体領域９と第２半導体領域１１とのチャージバランスをとることができる。なぜならば、第１半導体領域９の不純物濃度を表面７から遠ざかるに従い高くしていることにより、第１半導体領域９の縦断面上における不純物の原子数も、表面７から遠ざかるに従い増加するからである。
さらに、第４実施形態では、スーパージャンクション構造の縦方向の各位置において、不純物の原子数を、第１半導体領域９と第２半導体領域１１とで同程度にしている。詳しくは、次の通りである。第１半導体領域９の不純物濃度が下から「ｎ−−」、「ｎ−」、「ｎ」とされているので、スーパージャンクション構造の縦方向の各位置を下部７５、中間部７７、上部７９とに分ける。ＭＯＳＦＥＴセル３の半分において、下部７５における第１半導体領域９の不純物の原子数Ｌｎ、第２半導体領域１１の不純物の原子数Ｌｐとし、中間部７７における第１半導体領域９の不純物の原子数Ｍｎ、第２半導体領域１１の不純物の原子数Ｍｐとし、上部７９における第１半導体領域９の不純物の原子数Ｕｎ、第２半導体領域１１の不純物の原子数Ｕｐとする。
第４実施形態では、Ｌｐ≒Ｌｎ、Ｍｐ≒Ｍｎ、Ｕｐ≒Ｕｎを満たすようにされているので、スーパージャンクション構造の縦方向の各位置において、不純物の原子数が、第１半導体領域９と第２半導体領域１１とで同程度にされていることになる。これにより、チャージバランスをさらによくすることができる。このことは、既に説明した実施形態及びこれから説明する実施形態についても言えることである。
［第５実施形態］
図１６は、第５実施形態に係る半導体装置８１の一部の縦断面図である。これまでの実施形態は、エピタキシャル層を連続的に成長させてトレンチ１３に第２半導体領域１１を形成しているが、第５実施形態はエピタキシャル層の成長とこの層のエッチングとを交互に繰り返すことにより（いわゆるマルチステップにより）、トレンチ１３に第２半導体領域１１を形成する。第５実施形態では、第１及び第２半導体領域９，１１の不純物濃度を、それぞれ、表面７から遠ざかるに従い高くした点を主な特徴とする。ｐ型の不純物濃度が高くなるのを「ｐ−− ｐ− ｐ」で示している。ｐ型の不純物濃度が高くなるのは、ｎ型と同様に、不純物濃度が階段状に上昇してもよいし、滑らかな曲線や直線状に上昇してもよい。
第５実施形態においては、トレンチ１３の側面１５が略垂直にされている。これは、第２半導体領域１１をマルチステップで形成するので、トレンチ１３の入口が広くなくても、トレンチ１３に埋め込むことができるからである。なお、これまでの実施形態と同様に、トレンチ１３の幅がトレンチの底面１７から遠ざかるに従い大きくなるようにされていてもよい。
第２不純物領域１１の不純物濃度は、表面７から遠ざかるに従い高くなっている。この高くなる理由を説明する。側面が略垂直のトレンチにマルチステップで埋め込まれたｐ型のエピタキシャル層を二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）で分析した。この結果を図１７のグラフに示す。横軸[μm]は、トレンチの深さ方向であり、「０」がトレンチの入口である。縦軸[Atoms/cm3]は、不純物であるボロンの原子数である。
ｐ型のエピタキシャル層のボロンの原子数は、トレンチの下から上に向かうに従い増加している。エピタキシャル層の上部のボロンの原子数（Ｐ２）は、下部（Ｐ１）のそれに比べて略２倍になっている。トレンチの側面は略垂直なので、ｐ型のエピタキシャル層の不純物濃度はトレンチの下から上に向かうに従い高くなっていることになる。以上のように、マルチステップで不純物領域を形成すれば、半導体基板の表面７から遠ざかるに従い不純物濃度が高くなることが分かる。
なお、トレンチ１３のように、トレンチ幅が狭い場合（例えば１μｍ未満)、トレンチの上部が下部に比べて、エピタキシャル層に取り込まれるボロンの量が多いのは、以下の理由からだと考えられる。不純物ガスであるＢ２Ｈ６をＳｉ系原料ガスと同時に供給して、トレンチの内部にｐ型のエピタキシャル層を成長させている。トレンチの上部では、不純物ガスの供給源に近いため、エピタキシャル層にボロンが多く取り込まれる。これに対して、トレンチの下部では、不純物ガスの供給源から遠いため、不純物ガスが充分に供給されず、エピタキシャル層に取り込まれるボロンの量が少ないのである。
さて、トレンチの側面１５は略垂直なので、第１半導体領域９の幅は略一定である。このため、第１半導体領域９の全体が「ｎ」、「ｎ−」及び「ｎ−−」のうちいずれかであると、第１半導体領域９の縦断面上における不純物の原子数は、表面７から遠ざかるに従い変化せず、略一定となる。これに対して、第２半導体領域１１の縦断面上における不純物の原子数は、表面７から遠ざかるに従い増加している。
したがって、第１半導体領域９の全体を「ｎ」、「ｎ−」及び「ｎ−−」のうちいずれかにすると、第１半導体領域９と第２半導体領域１１とのチャージバランスが崩れる。第５実施形態では、第１半導体領域９の不純物濃度を、表面７から遠ざかるに従い高くしているので、第１半導体領域９と第２半導体領域１１とのチャージバランスをよくすることができる。
次に、第５実施形態に係る半導体装置８１の製造方法について、図１８〜図２２を用いて説明する。これらの図は、図１６に示す半導体装置８１の製造方法の一部を工程順に示す縦断面図である。
図１８に示すように、表面７から遠ざかるに従い不純物濃度が高くなるｎ型の単結晶半導体層５３を形成する。この工程は、図１４に示す工程と同じである。次に、単結晶半導体層５３にトレンチ１３を形成する。この工程は図３に示すトレンチ５５の形成工程と同じである。したがって、トレンチ１３の側面１５は略垂直である。
図１９に示すように、第１半導体領域９の上やトレンチ１３の側面１５、底面１７の上にｐ型のエピタキシャル層８３を成長させる。これは図５で説明したｐ型のエピタキシャル層５９の成長工程と同じである。但し、第５実施形態では、エピタキシャル層８３の厚みが例えば１．０〜１．５μｍの段階でエピタキシャル成長を中断する。これは、トレンチ１３の上部の方が下部よりもエピタキシャル層が成長しやすいので、このまま成長させると、トレンチ１３がエピタキシャル層で埋め込まれる前にトレンチ１３の入口８５が塞がるからである。
図２０に示すように、例えばＨＣｌでエピタキシャル層８３をエッチングする。エッチングはトレンチ１３の上部の方が下部よりも進行が速いので、エピタキシャル層８３の厚みはトレンチ１３の下部よりも上部の方を小さくできる。これにより入口８５の開口が広がる。
図２１に示すように、ｐ型のエピタキシャル層８３の成長と同じ条件で、エピタキシャル層８３上にｐ型のエピタキシャル層８７を成長させる。エピタキシャル層８７の厚みが例えば１．０〜１．５μｍの段階でエピタキシャル成長を中断する。
図２２に示すように、図２０の工程と同様に、例えばＨＣｌでエピタキシャル層８７をエッチングして、入口８５の開口を広げる。以上のように、エピタキシャル層の形成とそのエッチングを繰り返すことにより、トレンチ１３内に埋め込まれたエピタキシャル層を形成し、これを第２半導体領域１１にするのである。後の工程は、図７で説明した工程及びこれ以降の工程と同じである。
［第６実施形態］
図２３は、第６実施形態に係る半導体装置８９の一部の縦断面図である。半導体装置８９は、マルチステップで形成された外側部１９を有する点で図１に示す第１実施形態の半導体装置１と相違する。
第６実施形態に係る半導体装置８９の製造方法について、図２４及び図２５を用いて説明する。これらの図は、図２３に示す半導体装置８９の製造方法の一部を工程順に示す縦断面図である。
図２４に示すように、図２２の工程と同様に、例えばＨＣｌでエピタキシャル層８７をエッチングして、入口８５の開口を広げる。トレンチ１３内のエピタキシャル層８３，８７が、不純物濃度の高い外側部１９となる。外側部１９は、底面１７からの成長面８７ａが残っておりかつ側面１５からの成長面８７ｂどうしが離れている状態である。
図２５に示すように、エピタキシャル層８７上にノンドープのエピタキシャル層９１を成長させて、この層９１でトレンチ１３を埋める。これは図６の工程と同じである。外側部１９上に成長したエピタキシャル層９１が、不純物濃度の低い内側部２１となる。なお、第１実施形態と同様にノンドープのエピタキシャル層９１の替わりに外側部１９よりｐ型の不純物濃度が低いエピタキシャル層を形成してもよい。後の工程は、図７で説明した工程及びこれ以降の工程と同じである。
トレンチの側面１５が略垂直なために、外側部１９を一回のエピタキシャル成長で形成できず、マルチステップで形成している。第５実施形態では、図１７を用いて、マルチステップでエピタキシャル層を形成すると、表面７から遠ざかるに従い不純物濃度が高くなることを説明した。
しかし、マルチステップによりエピタキシャル層をトレンチ１３内に完全に埋め込むのではなく、途中で止めると、マルチステップで形成されたエピタキシャル層（つまり外側部１９）は、表面７から遠ざかるに従い不純物濃度が高くならないことが分かった。これを図２６で説明する。図２６は、上記途中で止めたエピタキシャル層を二次イオン質量分析法で分析した結果を示すグラフである。グラフの縦軸、横軸はそれぞれ図１７のそれらと同じである。外側部１９の幅が例えば１μｍ以上でマルチステップによる埋め込みを止めている。ボロンの原子数は、トレンチの下部から上部にわたり略一定であることが分かる。
以上説明したように、第６実施形態によれば、第１実施形態と同様に、第１半導体領域９と第２半導体領域１１とのチャージバランスをとることができる。なお、トレンチの側面１５が略垂直でなく、第１〜第４実施形態と同様に、トレンチ１３の幅がトレンチの底面１７から遠ざかるに従い大きくなるようにされていてもよい。
［変形例］
最後に、第１〜第６実施形態の変形例について簡単に説明する。
（１）第１〜第６実施形態では、トレンチ１３の底面１７が半導体基板５に到達しているが、底面１７が半導体基板５に到達していない構造を本発明の実施形態にしてもよい。
（２）第１〜第６実施形態では、トレンチ１３に埋め込む半導体領域をｐ型の半導体領域にしているが、ｎ型の半導体領域でもよい。つまり、ｎ型の半導体基板５上に配置されたｐ型の単結晶半導体層にトレンチ１３を形成して、トレンチ１３にｎ型のエピタキシャル層を埋め込むのである。
（３）第１〜第６実施形態では、ｎ型の半導体基板５を用いているがｐ型の半導体基板でもよい。この場合、本実施形態に係るスーパージャンクション構造として次の二つがある。一つは、ｐ型の半導体基板上に配置されたｐ型の単結晶半導体層にトレンチを形成して、トレンチにｎ型のエピタキシャル層を埋め込んだ構造である。他の一つは、ｐ型の半導体基板上に配置されたｎ型の単結晶半導体層にトレンチを形成して、トレンチにｐ型のエピタキシャル層を埋め込んだ構造である。
（４）第１〜第６実施形態はゲート絶縁膜がシリコン酸化膜を含むＭＯＳ型であるが、本発明の実施形態はこれに限定されず、ゲート絶縁膜がシリコン酸化膜以外の絶縁膜（例えば高誘電体膜）からなるＭＩＳ(Metal Insulator Semiconductor)型にも適用される。
（５）第１〜第６実施形態に係る半導体装置は、縦型のパワーＭＯＳＦＥＴであるが、スーパージャンクション構造を適用することが可能な半導体装置（例えば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)、ＳＢＴ(Schottky Barrier Diode)）ならば、本発明の実施形態にすることができる。
（６）第１〜第６実施形態に係る半導体装置は、シリコン半導体を用いた半導体装置であるが、他の半導体（例えば、シリコンカーバイト、窒化ガリウム）を用いた半導体装置も本発明の実施形態にすることができる。
第１実施形態に係る半導体装置の一部の縦断面図である。 比較形態に係る半導体装置の一部の縦断面図である。 第１実施形態に係る半導体装置の製造方法の第１工程図である。 同第２工程図である。 同第３工程図である。 同第４工程図である。 同第５工程図である。 同第６工程図である。 同第７工程図である。 第２実施形態に係る半導体装置の一部の縦断面図である。 第２実施形態に係る半導体装置の製造方法の第１工程図である。 同第２工程図である。 第３実施形態に係る半導体装置の一部の縦断面図である。 第３実施形態に係る第１半導体領域の形成方法を説明する図である。 第４実施形態に係る半導体装置の一部の縦断面図である。 第５実施形態に係る半導体装置の一部の縦断面図である。 マルチステップで形成されたエピタキシャル層の不純物濃度を示すグラフである。 第５実施形態に係る半導体装置の製造方法の第１工程図である。 同第２工程図である。 同第３工程図である。 同第４工程図である。 同第５工程図である。 第６実施形態に係る半導体装置の一部の縦断面図である。 第６実施形態に係る半導体装置の製造方法の第１工程図である。 同第２工程図である。 マルチステップを途中で止めた場合のエピタキシャル層の不純物濃度を示すグラフである。
符号の説明
１・・・半導体装置、５・・・半導体基板、７・・・半導体基板の表面、９・・・第１半導体領域、１１・・・第２半導体領域、１３・・・トレンチ、１５・・・トレンチの側面、１７・・・トレンチの底面、１９・・・外側部、２１・・・内側部、５３・・・単結晶半導体層、６３・・・半導体装置、６５・・・外側部、６７・・・内側部、７１，７３，８１，８９・・・半導体装置

Claims (1)

  1. 半導体基板と、
    前記半導体基板の表面側に配置された第１導電型の単結晶半導体層に、底面と側面を有する複数のトレンチを設けることにより、前記表面と平行な方向に沿って間隔を設けて形成された第１導電型の複数の第１半導体領域と、
    前記複数のトレンチにエピタキシャル層を設け、全体の不純物濃度が同じくなるように形成された第２導電型の複数の第２半導体領域と、を備え、
    前記複数の第１半導体領域は、前記表面から遠ざかるに従い不純物濃度が高くされており、
    前記トレンチは、前記第１半導体領域および第２半導体領域の不純物の原子数が、縦方向の各位置において同程度なるように、前記底面から遠ざかるに従い幅を大きくして設けられている
    ことを特徴とする半導体装置。
JP2005055369A 2005-03-01 2005-03-01 半導体装置 Active JP4939760B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005055369A JP4939760B2 (ja) 2005-03-01 2005-03-01 半導体装置
US11/364,203 US7595530B2 (en) 2005-03-01 2006-03-01 Power semiconductor device with epitaxially-filled trenches
US12/543,165 US7936015B2 (en) 2005-03-01 2009-08-18 Semiconductor device having trenches filled with a semiconductor having an impurity concentration gradient
US12/821,708 US7898031B2 (en) 2005-03-01 2010-06-23 Semiconductor device with tapered trenches and impurity concentration gradients
US13/023,210 US8431992B2 (en) 2005-03-01 2011-02-08 Semiconductor device including first and second semiconductor regions with increasing impurity concentrations from a substrate surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005055369A JP4939760B2 (ja) 2005-03-01 2005-03-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2006245082A JP2006245082A (ja) 2006-09-14
JP4939760B2 true JP4939760B2 (ja) 2012-05-30

Family

ID=36943320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005055369A Active JP4939760B2 (ja) 2005-03-01 2005-03-01 半導体装置

Country Status (2)

Country Link
US (4) US7595530B2 (ja)
JP (1) JP4939760B2 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
EP1742249A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Power field effect transistor and manufacturing method thereof
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
JP4879545B2 (ja) * 2005-09-29 2012-02-22 株式会社デンソー 半導体基板の製造方法
JP5072221B2 (ja) * 2005-12-26 2012-11-14 株式会社東芝 半導体装置及びその製造方法
JP4748314B2 (ja) * 2006-02-22 2011-08-17 トヨタ自動車株式会社 半導体装置の製造方法
JP4696986B2 (ja) * 2006-03-17 2011-06-08 トヨタ自動車株式会社 スーパージャンクション構造を有する半導体装置の製造方法
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
US20090057713A1 (en) * 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
JP2010045123A (ja) * 2008-08-11 2010-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5612256B2 (ja) * 2008-10-16 2014-10-22 株式会社東芝 半導体装置
US8501598B2 (en) * 2009-03-26 2013-08-06 Sumco Corporation Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
US8847307B2 (en) * 2010-04-13 2014-09-30 Maxpower Semiconductor, Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
WO2010120704A2 (en) * 2009-04-13 2010-10-21 Maxpower Semiconductor Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
JP5606019B2 (ja) * 2009-07-21 2014-10-15 株式会社東芝 電力用半導体素子およびその製造方法
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
US8421196B2 (en) 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
WO2011093473A1 (ja) 2010-01-29 2011-08-04 富士電機システムズ株式会社 半導体装置
JP2011216587A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN102386212A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 半导体器件结构及其制作方法
JP2012099548A (ja) * 2010-10-29 2012-05-24 Fujikura Ltd 貫通配線基板の製造方法及び貫通配線基板
TW201246542A (en) * 2011-05-02 2012-11-16 Anpec Electronics Corp Power element having super interface
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN110010671B (zh) 2011-04-27 2022-04-29 飞兆半导体公司 功率器件及其制造方法
JP5720478B2 (ja) * 2011-08-05 2015-05-20 住友電気工業株式会社 炭化珪素半導体装置
CN103022087A (zh) * 2011-09-26 2013-04-03 朱江 一种半导体晶片及其制造方法
CN103022085A (zh) * 2011-09-26 2013-04-03 朱江 一种超结结构半导体晶片及其制备方法
KR101315699B1 (ko) * 2011-10-04 2013-10-08 주식회사 원코아에이 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
JP5566987B2 (ja) * 2011-10-28 2014-08-06 株式会社デンソー 半導体基板の製造方法
CN103094067B (zh) * 2011-10-31 2015-10-14 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
TWI463571B (zh) * 2011-12-08 2014-12-01 Vanguard Int Semiconduct Corp 半導體裝置的製造方法
KR101876573B1 (ko) * 2011-12-23 2018-07-10 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
CN102544104A (zh) * 2012-01-12 2012-07-04 清华大学 一种耐高压的隧穿晶体管及其制备方法
US8803225B2 (en) * 2012-01-12 2014-08-12 Tsinghua University Tunneling field effect transistor having a lightly doped buried layer
JP6253885B2 (ja) * 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
US9318549B2 (en) * 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US10068834B2 (en) * 2013-03-04 2018-09-04 Cree, Inc. Floating bond pad for power semiconductor devices
CN103151384A (zh) * 2013-03-07 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种半导体装置及其制造方法
US9349725B2 (en) * 2013-03-13 2016-05-24 Michael W. Shore Stripe orientation for trenches and contact windows
US9318554B2 (en) 2013-03-13 2016-04-19 Michael Wayne Shore Gate pad and gate feed breakdown voltage enhancement
JP6054272B2 (ja) * 2013-09-13 2016-12-27 株式会社東芝 半導体装置
DE102013111966B4 (de) 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP2016066669A (ja) 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
KR102327731B1 (ko) * 2015-05-29 2021-11-17 삼성전기주식회사 반도체 소자 및 그 제조 방법
US9673314B2 (en) * 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP6877872B2 (ja) * 2015-12-08 2021-05-26 キヤノン株式会社 光電変換装置およびその製造方法
CN107482060A (zh) * 2016-06-08 2017-12-15 深圳尚阳通科技有限公司 超结器件及其制造方法
JP6713885B2 (ja) * 2016-09-09 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN106847896B (zh) * 2017-01-04 2019-10-11 上海华虹宏力半导体制造有限公司 沟槽型超级结及其制造方法
CN107068735A (zh) * 2017-03-16 2017-08-18 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
JP6850659B2 (ja) * 2017-03-31 2021-03-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6972691B2 (ja) * 2017-06-19 2021-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107275222A (zh) * 2017-06-30 2017-10-20 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN107275221A (zh) * 2017-06-30 2017-10-20 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN107195685B (zh) * 2017-06-30 2021-01-22 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN107546129A (zh) * 2017-07-21 2018-01-05 上海华虹宏力半导体制造有限公司 超级结的制造方法
CN109346524B (zh) * 2018-09-30 2020-06-02 重庆大学 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件
CN110581176A (zh) * 2019-08-28 2019-12-17 上海韦尔半导体股份有限公司 一种超级结场效应晶体管及其沟槽的填充方法
CN110459598A (zh) * 2019-08-30 2019-11-15 电子科技大学 一种超结mos型功率半导体器件及其制备方法
CN111293177A (zh) * 2020-02-28 2020-06-16 电子科技大学 一种功率半导体器件
US11569375B2 (en) * 2020-04-17 2023-01-31 Hrl Laboratories, Llc Vertical diamond MOSFET and method of making the same
JP2024082007A (ja) * 2022-12-07 2024-06-19 株式会社デンソー 半導体装置の製造方法
JP2024082005A (ja) * 2022-12-07 2024-06-19 株式会社デンソー 半導体装置とその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
EP0973203A3 (de) * 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
DE19843959B4 (de) * 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
JP3943732B2 (ja) * 1998-10-27 2007-07-11 株式会社東芝 高耐圧半導体素子
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US6627949B2 (en) * 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
JP2002170955A (ja) * 2000-09-25 2002-06-14 Toshiba Corp 半導体装置およびその製造方法
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
US6656797B2 (en) * 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
JP4304433B2 (ja) 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
JP4524539B2 (ja) 2002-08-13 2010-08-18 富士電機システムズ株式会社 半導体素子
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
JP2004342660A (ja) * 2003-05-13 2004-12-02 Toshiba Corp 半導体装置及びその製造方法
JP4851694B2 (ja) * 2004-08-24 2012-01-11 株式会社東芝 半導体装置の製造方法
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20110133278A1 (en) 2011-06-09
US20090302373A1 (en) 2009-12-10
US7595530B2 (en) 2009-09-29
US7898031B2 (en) 2011-03-01
US8431992B2 (en) 2013-04-30
US20100258854A1 (en) 2010-10-14
JP2006245082A (ja) 2006-09-14
US7936015B2 (en) 2011-05-03
US20060197152A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
JP4939760B2 (ja) 半導体装置
JP4068597B2 (ja) 半導体装置
US8829608B2 (en) Semiconductor device
KR100969851B1 (ko) 수퍼 정션 구조를 가지는 반도체 장치 및 그 제조 방법
US7705396B2 (en) Trench type MOSFET and method of fabricating the same
JP4851694B2 (ja) 半導体装置の製造方法
US6773995B2 (en) Double diffused MOS transistor and method for manufacturing same
JP6377302B1 (ja) 半導体装置
KR20100029701A (ko) 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법
WO2006132284A1 (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2013258327A (ja) 半導体装置及びその製造方法
US20140103427A1 (en) Semiconductor transistor device and method for manufacturing same
US7049644B2 (en) Lateral junction field effect transistor and method of manufacturing the same
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
US12080757B2 (en) Method of fabricating super-junction based vertical gallium nitride JFET and MOSFET power devices
US10243051B2 (en) Transistor device with a field electrode that includes two layers
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
JP2011108701A (ja) 半導体装置の製造方法
KR20160121354A (ko) 반도체 소자 및 그 제조 방법
KR20220121391A (ko) 슈퍼정션 반도체 소자 및 제조방법
CN117276346A (zh) 一种屏蔽栅场效应晶体管及其制备方法
JP2010062436A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4939760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3