JP4748314B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4748314B2 JP4748314B2 JP2006045468A JP2006045468A JP4748314B2 JP 4748314 B2 JP4748314 B2 JP 4748314B2 JP 2006045468 A JP2006045468 A JP 2006045468A JP 2006045468 A JP2006045468 A JP 2006045468A JP 4748314 B2 JP4748314 B2 JP 4748314B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- conductivity type
- trench
- semiconductor substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 140
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Recrystallisation Techniques (AREA)
Description
しかしながら、図6(b)に示されるように、半導体層36のエピタキシャル成長はトレンチ34の壁面に沿って進行することから、半導体層36の成長過程において、アスペクト比が徐々に増大していく。すると、不純物ガス40は、トレンチ34の底部に到達する前に、開口部付近の母体材料と反応し、シリコンに共有結合した形で取り込まれてしまい、トレンチ34の底部に到達する不純物の量が減少してしまう。その結果として、半導体層36の不純物濃度は、底辺部側に比して、開口部側が高濃度となる濃度勾配を持つものとして形成されてしまう。なお、図6(b)には、半導体層36の不純物濃度が、開口部側に近づくほど高濃度となる様子を、説明の便宜上、4段階の色の濃淡で示しているが、実際には、不純物の濃度勾配は連続的に発生する。不純物濃度の差は、コラムチャージ量の差の原因となる。
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、パワー半導体装置の、スーパージャンクション構造を有するドリフト領域の耐圧低下を防ぐことにある。
本発明によれば、厚さ方向の不純物濃度が、底辺部側に比して開口部側が高濃度となるように濃度勾配を与えた第1導電型半導体基板に、トレンチを形成することで、底辺部側に比して開口部側が高濃度となるように濃度勾配を与えた、第1導電型半導体からなるコラムを形成することができる。一方、トレンチ内に第2導電型半導体層をエピタキシャル成長させる過程で、アスペクト比が徐々に増大していくことで、不純物ガスは、トレンチの底部に到達する前に、開口部付近の母体材料と反応し、シリコンに共有結合した形で取り込まれてしまい、トレンチの底部に到達する不純物の量が減少してしまう。その結果として、第2導電型半導体層の不純物濃度は、底辺部側に比して開口部側が高濃度となるような濃度勾配が生じる。
この方法によれば、第1導電型半導体基板に、前記トレンチ内に第2導電型半導体層をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮した濃度勾配を、自在に与えることが可能となる。
この方法によっても、第1導電型半導体基板に、前記トレンチ内に第2導電型半導体層をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮した濃度勾配を、自在に与えることが可能となる。
この方法によれば、第1導電型半導体層と、第2導電型半導体層とが何れも、トレンチ内部にエピタキシャル成長させることによって形成されることから、第1、第2の導電型半導体層のチャージ量の勾配を、一致させることができる。
まず、本発明の第1の実施の形態に係る、スーパージャンクション構造を有するパワーMOSFETの製造方法は、図1に概略的に示される手順によるものである。
(1)ドリフト領域20(図5参照)として求められる厚さLにウエハ42を加工する。
(2)ウエハ42に対する不純物の注入エネルギーを変化させながら、不純物40をマルチインプラントし、第1導電型半導体基板へと加工する。この際、厚さ方向の不純物濃度が、底辺部14側に比して開口部12側が高濃度となるように濃度勾配を与える。しかも、後述の(4)において、トレンチ44内に第2導電型半導体層46をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮して、第1導電型半導体基板に濃度勾配を与える。図1には、ウエハ42に形成される不純物濃度が、開口部側に近づくほど高濃度となる様子を、説明の便宜上、4段階の色の濃淡で示しているが、実際には、不純物の濃度勾配は連続的に発生する(以下、図2、図3も同様)。
(3)第1導電型半導体基板となったウエハ42に、エッチング等によりトレンチ44を形成する。
なお、図1には、第2導電型半導体層46に形成される不純物濃度が、開口部側に近づくほど高濃度となる様子を、説明の便宜上、3段階の点密度の違いで示しているが、実際には、不純物の濃度勾配は連続的に発生するものである(以下、図2、図3も同様)。又、この第2導電型半導体層46に生じる不純物の濃度勾配を予め実験工程等で把握しておき、前記(2)の工程において、ウエハ42を第1導電型半導体基板へと加工する際の、不純物濃度勾配を、予め第2導電型半導体層46に生じる不純物の濃度勾配と一致させておく。
しかも、トレンチ内に第2導電型半導体層46をエピタキシャル成長させる工程(4)で生じる不純物の濃度勾配を考慮して、第1導電型半導体基板に濃度勾配を与えることで、スーパージャンクション構造を有するドリフト領域における厚さ方向の何れの位置においても、P/Nコラム間でチャージ量を均一化させることが可能となる。なお、第1導電型半導体基板(ウエハ42)はN型、P型の何に加工されても、第2導電型半導体層46がこれと反対型に形成されていれば成り立つものである。
(1)高濃度の第1導電型半導体基板48を用意する。
(2)高濃度の第1導電型半導体基板48の表面に、不純物濃度に勾配をつけながら、第1導電型半導体層50をエピタキシャル成長させる。第1導電型半導体層50は、ドリフト領域20(図5参照)として求められる厚さLとなるように形成する。又、厚さ方向の不純物濃度が、底辺部14側に比して開口部12側が高濃度となるように濃度勾配を与える。しかも、後述の(4)において、トレンチ内に第2導電型半導体層46をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮して、第1導電型半導体基板層50に濃度勾配を与える。図1においても、第1導電型半導体層50に与えられる不純物濃度が、開口部12側に近づくほど高濃度となる様子を、説明の便宜上、4段階の色の濃淡で示しているが、実際には、不純物の濃度勾配は連続的に発生する。
(3)第1導電型半導体層50に、エッチング等によりトレンチ44を形成する。
(4)トレンチ44内に第2導電型半導体層46をエピタキシャル成長させる。
(1)高濃度の第1導電型半導体基板48上に、リフトオフ用コラム52を形成する。リフトオフ用コラム52は、高濃度の第1導電型半導体基板48上にウエハを固定し、それにエッチングを施すことにより形成しても良く、高濃度の第1導電型半導体基板48上にエピタキシャル成長によって形成しても良い。なお、リフトオフ用コラム52は、ドリフト領域20(図5参照)として求められる厚さLとなるように形成する。
(2)リフトオフ用コラム間のトレンチ54に、第1導電型半導体層50をエピタキシャル成長させる。この際、底辺部14側に比して開口部12側が高濃度となるような濃度勾配が、自然に生じる(図6(b)参照)。
(3)リフトオフ用コラム52を、エッチング等により除去し、第1導電型半導体層50からなるコラムと、該コラム間のトレンチ44を形成する。
(4)第1導電型半導体層50間のトレンチ44内に、第2導電型半導体層46をエピタキシャル成長させる。この際にも、底辺部14側に比して開口部12側が高濃度となるような濃度勾配が、自然に生じる(図6(b)参照)。
よって、本発明の第3の実施の形態によっても、第1、第2の実施の形態と同様に、スーパージャンクション構造を有するドリフト領域の耐圧低下を防ぐことが可能となる。その他、第1、第2の実施の形態と同様の作用効果については、説明を省略する。
Claims (4)
- 開口部と底辺部との間で、厚さ方向に帯状ないし板状に広がる第1導電型半導体層領域及び第2導電型半導体層領域が、交互に隣接配置されて構成されたドリフト領域を備えるパワー半導体装置の製造方法であって、
第1導電型半導体基板を形成する工程と、
該第1導電型半導体基板にトレンチを形成する工程と、
該トレンチ内に第2導電型半導体層をエピタキシャル成長させる工程とを含み、
前記第1導電型半導体基板を形成する工程において、厚さ方向の不純物濃度が、底辺部側に比して開口部側が高濃度となるように、かつ、前記トレンチ内に前記第2導電型半導体層をエピタキシャル成長させる工程で、成長過程においてアスペクト比が増大することに伴って結果的にトレンチの開口部側が高濃度となる不純物の濃度勾配を予め把握しておき、これと一致するように、前記第1導電型半導体基板に濃度勾配を与えることを特徴とする半導体装置の製造方法。 - 前記第1導電型半導体基板を形成する工程において、
ウエハに対し、不純物の注入エネルギーを変化させながら、不純物をマルチインプラントすることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第1導電型半導体基板を形成する工程において、
高濃度の第1導電型半導体基板上に、不純物濃度に勾配をつけながら、第1導電型半導体層をエピタキシャル成長させることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第1導電型半導体基板を形成する工程において、
高濃度の第1導電型半導体基板に対し、リフトオフ用コラムを形成し、該リフトオフコラム間のトレンチに、第1導電型半導体層をエピタキシャル成長させ、
該第1導電型半導体基板にトレンチを形成する工程として、前記リフトオフ用コラムを除去することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006045468A JP4748314B2 (ja) | 2006-02-22 | 2006-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006045468A JP4748314B2 (ja) | 2006-02-22 | 2006-02-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007227540A JP2007227540A (ja) | 2007-09-06 |
JP4748314B2 true JP4748314B2 (ja) | 2011-08-17 |
Family
ID=38549080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006045468A Expired - Fee Related JP4748314B2 (ja) | 2006-02-22 | 2006-02-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4748314B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091450A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体素子 |
CN105957896B (zh) * | 2016-06-24 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | 超结功率器件及其制造方法 |
CN107527818B (zh) * | 2017-07-21 | 2020-02-07 | 上海华虹宏力半导体制造有限公司 | 超级结的制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004119611A (ja) * | 2002-09-25 | 2004-04-15 | Toshiba Corp | 電力用半導体素子 |
JP2006245082A (ja) * | 2005-03-01 | 2006-09-14 | Toshiba Corp | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19843959B4 (de) * | 1998-09-24 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang |
JP4851694B2 (ja) * | 2004-08-24 | 2012-01-11 | 株式会社東芝 | 半導体装置の製造方法 |
-
2006
- 2006-02-22 JP JP2006045468A patent/JP4748314B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004119611A (ja) * | 2002-09-25 | 2004-04-15 | Toshiba Corp | 電力用半導体素子 |
JP2006245082A (ja) * | 2005-03-01 | 2006-09-14 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007227540A (ja) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7075149B2 (en) | Semiconductor device and its manufacturing method | |
US7646061B2 (en) | Power semiconductor component with charge compensation structure and method for producing the same | |
US7238580B2 (en) | Semiconductor fabrication process employing stress inducing source drain structures with graded impurity concentration | |
US6096607A (en) | Method for manufacturing silicon carbide semiconductor device | |
KR101795828B1 (ko) | 초접합 반도체 소자 및 제조 방법 | |
US20070249142A1 (en) | Semiconductor devices and method of manufacturing them | |
JP4813762B2 (ja) | 半導体装置及びその製造方法 | |
JP2006344759A (ja) | トレンチ型mosfet及びその製造方法 | |
US20080261358A1 (en) | Manufacture of Lateral Semiconductor Devices | |
JP6485383B2 (ja) | 化合物半導体装置およびその製造方法 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
JP2006066421A (ja) | 半導体装置およびその製造方法 | |
JP2009087997A (ja) | 半導体ウエハおよびその製造方法 | |
US7871880B2 (en) | Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices | |
JP2007184570A (ja) | 半導体素子及びその製造方法 | |
JP2010003960A (ja) | 半導体装置及びその製造方法 | |
JP5217118B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US20060097313A1 (en) | Semiconductor device and method of manufacturing same | |
US20200176559A1 (en) | Method for Forming a Superjunction Transistor Device | |
JP4748314B2 (ja) | 半導体装置の製造方法 | |
WO2013175880A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4491307B2 (ja) | 半導体装置およびその製造方法 | |
US7799648B2 (en) | Method of forming a MOSFET on a strained silicon layer | |
JP2011159853A (ja) | 半導体装置およびその製造方法 | |
JP5996611B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110503 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |