JP2004119611A - 電力用半導体素子 - Google Patents
電力用半導体素子 Download PDFInfo
- Publication number
- JP2004119611A JP2004119611A JP2002279463A JP2002279463A JP2004119611A JP 2004119611 A JP2004119611 A JP 2004119611A JP 2002279463 A JP2002279463 A JP 2002279463A JP 2002279463 A JP2002279463 A JP 2002279463A JP 2004119611 A JP2004119611 A JP 2004119611A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- impurity concentration
- main electrode
- vertical direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 239000012535 impurity Substances 0.000 claims abstract description 135
- 238000009826 distribution Methods 0.000 claims abstract description 30
- 230000007423 decrease Effects 0.000 claims description 17
- 230000015556 catabolic process Effects 0.000 abstract description 36
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 14
- 239000002019 doping agent Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】スーパージャンクション構造を有するパワーMOSFETにおいて、pリサーフ層4の不純物濃度を深さ方向に小さくしていく分布(傾斜プロファイル)を持たせることにより、pリサーフ層4の不純物量とn−ドリフト層3の不純物量とのアンバランス量に対する耐圧低下を従来よりも小さくする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、大電力の制御に用いられる電力用半導体素子に係り、特にスーパージャンクション構造を有する素子に関するもので、例えば縦型パワーMOSFET、SBDやMPSダイオード、SIT、JFET、IGBTなどに使用されるものである。
【0002】
【従来の技術】
電力用半導体素子の1つである縦形パワーMOSFETは、そのオン抵抗が伝導層(ドリフト層)部分の電気抵抗に大きく依存する。上記ドリフト層の電気抵抗を決定するドープ濃度は、ベースとドリフト層が形成するpn接合の耐圧に応じて限界以上には上げられない。このため、素子耐圧とオン抵抗にはトレードオフの関係が存在し、このトレードオフを改善することが低消費電力素子には重要となる。このトレードオフは、素子材料により決まる限界が有り、この限界を越えることが既存のパワー素子を越える低オン抵抗素子の実現への道である。
【0003】
この問題を解決するMOSFETの一例として、ドリフト層にスーパージャンクション構造と呼ばれるリサーフ構造を埋め込んだものが知られている。
【0004】
図13(a)は、リサーフ構造を埋め込んだ縦型パワーMOSFETの構成を模式的に示す断面図である。
【0005】
このMOSFETは、n−型ドリフト層(以下、n−ドリフト層)3の一方の表面にn+型ドレイン層2が形成され、このn+型ドレイン層2上にはドレイン電極1が形成されている。また、前記n−ドリフト層3の他方の表面には複数のp型ベース層5が選択的に形成され、各p型ベース層5の表面にはn+型ソース層6が選択的に形成されている。
【0006】
そして、p型ベース層5のn+型ソース層6から当該p型ベース層5、n−ドリフト層3、隣りのp型ベース層5およびそのn+型ソース層6に至る領域上の表面を覆うように、ゲート絶縁膜8を介してゲート電極9が形成されている。
【0007】
また、上記ゲート絶縁膜8を介してゲート電極9を挟むように、p型ベース層5上には、n+型ソース層6の表面上およびp型ベース層5の表面上に接合するようにソース電極7が形成されている。
【0008】
そして、p型ベース層5とドレイン電極1との間のn−ドリフト層3中には、p型ベース層5に接続されたp型リサーフ層4が形成されている。このp型リサーフ層4とn−ドリフト層3が交互に横方向に繰り返す縦型リサーフ構造となっており、このリサーフの間隔(セル幅)を狭くすることによりn−ドリフト層3の不純物濃度を増やすことが可能となり、オン抵抗が下がる。
【0009】
図13(b)は、同図(a)中のn−ドリフト層3とpリサーフ層4の不純物濃度について縦方向におけるプロファイルを示している。n−ドリフト層3とpリサーフ層4の不純物濃度は、同一であり、それぞれ縦方向に一定のプロファイルを有する。
【0010】
上記したようなMOSFETを製造する際に重要なポイントはスーパージャンクション構造の設計であり、n−ドリフト層3とp型リサーフ層4の不純物濃度が耐圧とオン抵抗を決める重要なポイントとなる。
【0011】
原理的には、n−ドリフト層3とp型リサーフ層4のそれぞれの不純物量を等しくすることによって等価的に不純物濃度がゼロとなって、高耐圧が得られる。このため、耐圧を保持したままn−ドリフト層3の不純物濃度を従来のMOSFETのドリフト層濃度よりも高くすることが可能となり、材料限界を越えた低オン抵抗が実現できる。
【0012】
しかし、製造に際して、プロセスのばらつきにより、n−ドリフト層3とp型リサーフ層4のそれぞれの不純物量を完璧に等しくすることは困難であり、耐圧が劣化する。
【0013】
そこで、素子設計に際しては、製造上のプロセスばらつきによる耐圧劣化を考慮して行う必要がある。この場合、オン抵抗を下げるためには、n−ドリフト層3の不純物濃度を上げることが有効であるが、耐圧に対するプロセスマージンは、n−ドリフト層3とp型リサーフ層4の不純物量の差(アンバランス量)で決まる。つまり、n−ドリフト層3の不純物濃度を上げても、プロセスマージンとしてとれるアンバランス量は変わらない。
【0014】
したがって、n−ドリフト層3の不純物濃度を上げると、許容されるアンバランス量とn−ドリフト層3の不純物量の比が小さくなり、プロセスマージンが小さくなってしまう。これに対して、プロセスマージンを広くとるためには、n−ドリフト層3の濃度を下げる必要があり、オン抵抗を引上げてしまう。
【0015】
なお、特許文献1には、要求される耐圧を満足しつつ、許容オン電流を増大でき、且つ、出力容量およびオン抵抗を低減することができる半導体装置が開示されている。この半導体装置は、SOI構造のn形半導体層にn++形ドレイン領域とp+ 形ウェル領域が離間して形成され、p+ 形ウェル領域内にn++形ソース領域が形成され、n++形ドレイン領域とp+ 形ウェル領域との間にはn形ドリフト領域が形成されている。そして、n形ドリフト領域の不純物濃度の濃度分布は、n形半導体層の横方向および縦方向いずれもn++形ドレイン領域から離れるにしたがって低くなるように設定してある。
【0016】
また、特許文献2には、ホットキャリアの絶縁膜への注入を抑制でき、素子活性領域の特性及び信頼性を損ねない超接合半導体装置が開示されている。この超接合半導体装置は、並列pn構造のドレイン・ドリフト部を備え、p型の仕切領域のうち、pベース領域のウェル底面には不純物濃度が高いp型の耐圧リミッタ領域が形成されている。
【0017】
また、特許文献3には、スーパージャンクション構造のMOSFETにおいて、ドリフト領域の不純物量を規定する点が開示されている。
【0018】
また、特許文献4には、マルチリサーフ構造の横型MOSFETにおいて、低オン抵抗と高耐圧を両立させることが開示されている。
【0019】
また、非特許文献1には、高い耐圧と低いオン抵抗を有するスーパージャンクション構造の電力用半導体素子を、SOI構造の半導体層にラテラル構造により実現することが開示されている。
【0020】
【特許文献1】
特開2001−244472号公報(図1)
【0021】
【特許文献2】
特開2001−313391号公報(図1)
【0022】
【特許文献3】
米国特許第6291856号明細書(FIG3、FIG4)
【0023】
【特許文献4】
特開2000−286417号公報(図1)
【0024】
【非特許文献1】
R.Ng、外5名、” Lateral Unbalanced Super Junction (USJ)/3D−RESURF for High Breakdown Voltage on SOI ” 、Proceedings of 2001 international Symposium on Power Semiconductor Devices & ICs, Osaka, pp.395−398
【0025】
【発明が解決しようとする課題】
上記したように従来の縦形パワーMOSFETは、オン抵抗の低減と耐圧に対する不純物量のプロセスマージンの拡大に対する要求が二律相反の関係にあり、設計に際してn−ドリフト層3の不純物濃度を適切な値に設定することで対処していた。
【0026】
本発明は上記の事情に鑑みてなされたもので、オン抵抗を上げずに、耐圧に対する不純物量のプロセスマージンを大きくでき、不純物量の変化に対する耐圧低下を抑制し、高耐圧、低オン抵抗のパワーMOSFTなどを実現し得る電力用半導体素子を提供することを目的とする。
【0027】
【課題を解決するための手段】
本発明の第1の電力用半導体素子は、第1導電型の第1の半導体層と第2導電型の第2の半導体層とが横方向に周期的に形成された半導体層を含む電力用半導体素子であって、前記第1の半導体層の縦方向における不純物量の分布と前記第2の半導体層の縦方向における不純物量の分布とが異なることを特徴とする。
【0028】
本発明の第2の電力用半導体素子は、第1導電型の第1の半導体層と、前記第1の半導体層に電気的に接続された第1の主電極と、前記第1の半導体内層に形成され、横方向に周期的に配置され、縦方向における不純物量の分布が前記第1の半導体層内の縦方向における不純物量の分布とは異なる第2導電型の第2の半導体層と、前記第1の半導体層および第2の半導体層の表面に選択的に形成された第2導電型の第3の半導体層と、前記第3の半導体層の表面に選択的に形成された第1導電型の第4の半導体層と、前記第3の半導体層および前記第4の半導体層の表面に接合するように形成された第2の主電極と、前記第1の半導体層、第3の半導体層および第4の半導体層の表面にゲート絶縁膜を介して形成された制御電極とを具備することを特徴とする。
【0029】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施形態では第1導電型をn型、第2導電型をp型としている。また、図面中の同一部分には同一番号を付している。
【0030】
<第1の実施形態>
図1(a)は、本発明の第1の実施形態に係るリサーフ構造を埋め込んだ縦型パワーMOSFETの構成を模式的に示す断面図である。
【0031】
このMOSFETは、第1の半導体層であるn−ドリフト層3の一方の表面に高濃度半導体層(例えばn+ドレイン層)2が形成され、このn+ドレイン層2上には第1の主電極であるドレイン電極1が形成されている。
【0032】
前記n−ドリフト層3の他方の表面側には、複数の第2の半導体層としてp型リサーフ層4が横方向に周期的に配置され、スーパージャンクション構造が形成されている。
【0033】
このスーパージャンクション構造の表面には、第3の半導体層としてp型ベース層5が形成され、このp型ベース層5の表面には第4の半導体層としてn+型ソース層6が選択的に、且つ、平面ストライプ形状に拡散形成されている。
【0034】
このp型ベース層5は、一例として、約1×1017cm−3の不純物濃度で、約2.0μmの深さに形成されており、前記n+型ソース層7は、一例として、約1×1020cm−3の不純物濃度で、約0.2μmの深さに形成されている。
【0035】
そして、p型ベース層5のn+型ソース層6から当該p型ベース層5、n−ドリフト層3、隣りのp型ベース層5およびそのn+型ソース層6に至る領域上の表面を覆うように、膜厚が約0.1μmのゲート絶縁膜(例えばSi酸化膜)8を介して第1の制御電極としてゲート電極9が平面ストライプ形状に形成されている。
【0036】
また、上記ゲート絶縁膜8を介してゲート電極9を挟むように、各p型ベース層5上には、n+型ソース層6の表面上およびp型ベース層5の表面上に接合するように第2の主電極であるソース電極7が平面ストライプ形状に形成されている。
【0037】
換言すれば、n−ドリフト層3の他方の表面には複数のp型ベース層5が選択的に形成され、各p型ベース層5の表面にはn+型ソース層6が選択的に形成されている。そして、p型ベース層5とドレイン電極1との間のn−ドリフト層3中には、p型ベース層5に接続されたp型リサーフ層4が形成されている。このp型リサーフ層4とn−ドリフト層3が交互に横方向に繰り返す縦型リサーフ構造となっており、このリサーフの間隔(セル幅)を狭くすることによりn−ドリフト層3の不純物濃度を増やすことが可能となり、オン抵抗が下がる。
【0038】
スーパージャンクション構造の原理から、n−ドリフト層3の不純物総量とpリサーフ層4の不純物総量が同量となることが望ましく、両者の不純物量が等しくなくなると、ドリフト層の等価的な不純物量が増加し、耐圧が低下する。
【0039】
図1(b)は、同図(a)中のn−ドリフト層3とpリサーフ層4の不純物濃度について縦方向におけるプロファイルを示している。
【0040】
n−ドリフト層3の不純物濃度は縦方向に一定のプロファイルを有するが、pリサーフ層4の不純物濃度は、ソース電極7からドレイン電極1に向かう縦方向において(深さ方向に向かって)徐々に小さくなる分布(傾斜プロファイル)を有する。
【0041】
図2は、図1(a)および(b)に示した第1の実施形態のMOSFETにおけるn−ドリフト層3とpリサーフ層4の不純物量の差(アンバランス量)に対する耐圧変化特性と、図13(a)および(b)に示した従来例のスーパージャンクション構造を有するMOSFETの耐圧変化特性を対比して示す。
【0042】
この特性から、第1の実施形態のMOSFETは、従来例の素子に比べて、不純物量のアンバランスに対して耐圧低下が小さい。
【0043】
即ち、スーパージャンクション構造の原理から、低オン抵抗化のためにn−ドリフト層3の濃度を上げると、アンバランス量に対する耐圧低下は大きくなり、プロセスマージンが小さくなってしまう。しかし、第1の実施形態の構造を用いると、従来例の構造よりもプロセスマージンが広くなるので、n−ドリフト層3の濃度を上げることが可能となり、低オン抵抗化が可能となる。
【0044】
図3は、図1(a)および(b)に示した第1の実施形態のMOSFETにおけるpリサーフ層4の不純物濃度の傾斜プロファイルの勾配の変化に対する最大耐圧および耐圧低下率を示す特性図である。
【0045】
図3中、横軸はpリサーフ層4の上部の不純物濃度Ntと下部の不純物濃度Nbとの比(不純物濃度の傾斜プロファイルの勾配)、縦軸は最大耐圧に対する耐圧低下量と最大耐圧との比(耐圧低下率ΔVB)を示している。
【0046】
ここでは、n−ドリフト層3とpリサーフ層4の不純物アンバランス量として、図2中の特性を参照してアンバランス量が20%の場合を例示した。傾斜プロファイルの勾配が1の場合の特性は、図13(a)および(b)に示した従来例のMOSFETの特性を示している。
【0047】
図3の特性から、傾斜プロファイルの勾配が大きくなると、傾斜プロファイルの効果により耐圧低下率ΔVBが減少していくが、最大耐圧VBmax も徐々に低下していくことが理解できる。そして、第1の実施形態のMOSFETの最大耐圧VBmax として従来例のMOSFETのVBmax の90%程度を得ようとすると、pリサーフ層4の不純物濃度の傾斜プロファイルの勾配を1.7以下とすることが望ましいことが理解できる。また、耐圧低下率ΔVBとして従来例のMOSFETのΔVBの半分以下に抑えたい場合は、pリサーフ層4の不純物濃度の傾斜プロファイルの勾配を1.4以上とすればよいことが理解できる。
【0048】
<第1の実施形態の変形例>
図4(a)および(b)は、第1の実施形態の変形例に係る縦型パワーMOSFETの構成を模式的に示す断面図および不純物濃度の分布を示す。
【0049】
このMOSFETは、第1の実施形態のMOSFETと比べて、pリサーフ層4の不純物濃度を縦方向において一定のプロファイルとし、n−ドリフト層3の不純物濃度を縦方向において傾斜プロファイルとした点が異なり、その他は同じであるので図1(a)および(b)中と同一部分には同一符号を付してその説明を省略する。
【0050】
このように不純物濃度の分布を変更しても、基本的には第1の実施形態のMOSFETと同様な動作と同様な効果が得られる。
【0051】
<第2の実施形態>
第2の実施形態として、前述した第1の実施形態のMOSFETにおけるスーパージャンクション構造の形成方法の具体例について説明する。
【0052】
図5(a)は、本発明の第2の実施の形態に係る縦型パワーMOSFETの構成を模式的に示す断面図である。
【0053】
図5(b)は、同図(a)中のn−ドリフト層3とpリサーフ層4の不純物濃度について縦方向におけるプロファイルを示している。
【0054】
このMOSFETは、第1の実施形態のMOSFETにおけるスーパージャンクション構造を、埋め込みエピ成長とイオン注入を繰り返す方法を用いて形成したものである。
【0055】
即ち、n層のエピ成長とp型ドーパントのイオン注入を繰り返すと、図5(a)、(b)に示すように、pリサーフ層4の不純物濃度の分布が深さ方向に波型のプロファイルを有するように形成される。この場合、各埋め込み毎のp型ドーパントのイオン注入量を調整することにより、深さ方向に全体的に見ると、p型不純物量が徐々に小さくなる(pリサーフ層4の不純物濃度が徐々に低くなる)プロファイルが形成される。結果として、基本的には第1の実施形態のMOSFETと同様な動作と同様な効果を期待できる。
【0056】
<第2の実施形態の変形例>
図6(a)および(b)は、第2の実施形態の変形例に係る縦型パワーMOSFETの構成を模式的に示す断面図および不純物濃度の分布を示す。
【0057】
このMOSFETは、第2の実施形態のMOSFETと比べて、スーパージャンクション構造を、高抵抗層を結晶成長させ、p型ドーパントとn型ドーパントの両方をイオン注入するプロセスを繰り返すことにより形成した点が異なり、その他は同じであるので図5(a)および(b)中と同一部分には同一符号を付してその説明を省略する。
【0058】
このようにスーパージャンクション構造の形成方法を変更しても、基本的には第2の実施形態のMOSFETと同様な動作と同様な効果が得られる。
【0059】
なお、スーパージャンクション構造の形成方法は、上記したようなプロセスに限定するものではなく、他のプロセスを用いてpリサーフ層4の不純物濃度の分布に傾斜プロファイルを持たせることにより、前記と同様な効果が得られる。
【0060】
例えばトレンチ溝を形成した後、溝内にp層埋め込みエピ成長を行ってpリサーフ層4を形成するプロセスを用いる場合、トレンチ幅や形状、ドーパントガスの流量などを調節することで深さ方向に対するドーパントの取り込まれ方を変化させて傾斜プロファイルを持たせることが可能である。
【0061】
また、トレンチ溝を形成した後、トレンチ側壁に斜め方向からのイオン注入するプロセスを用いる場合では、トレンチ形状に曲率を付けることや、注入角度を変化させて複数回イオン注入を行うことにより、深さ方向に傾斜プロファイルを持たせることが可能である。
【0062】
<第3の実施形態>
図7(a)は、本発明の第3の実施の形態に係る縦型パワーMOSFETの構成を模式的に示す断面図である。
【0063】
図7(b)は、同図(a)中のn−ドリフト層3とpリサーフ層4の不純物濃度について縦方向におけるプロファイルを示している。
【0064】
このMOSFETは、第1の実施形態のMOSFETにおけるpリサーフ層4の不純物濃度を縦方向において傾斜プロファイルとするだけでなく、n−ドリフト層3の不純物濃度も深さ方向において傾斜プロファイルとした点が異なり、その他は同じであるので図1(a)および(b)中と同一部分には同一符号を付してその説明を省略する。
【0065】
このように不純物濃度の分布を変更しても、基本的には第1の実施形態のMOSFETと同様な動作とより改善された効果が得られる。
【0066】
図8は、図7(a)および(b)に示した第3の実施形態のMOSFETにおけるn−ドリフト層3とpリサーフ層4の不純物量の差(アンバランス量)に対する耐圧変化特性と、図1(a)および(b)に示した第1の実施形態のMOSFETにの耐圧変化特性と、図13(a)および(b)に示した従来例のスーパージャンクション構造を有するMOSFETの耐圧変化特性を対比して示す。
【0067】
この特性から、第3の実施形態のMOSFETは、従来例のMOSFETに比べてだけでなく、第1の実施形態のMOSFET(不純物濃度の傾斜プロファイルをpリサーフ層4のみに持たせた場合)に比べても、不純物量のアンバランスに対して耐圧低下をさらに小さくすることが可能となり、さらに、プロセスマージンが大きくなり、低オン抵抗化が容易となることが理解できる。
【0068】
図9は、図7(a)および(b)に示した第3の実施形態のMOSFETにおけるpリサーフ層4の不純物濃度の傾斜プロファイルの勾配の変化に対する最大耐圧および耐圧低下率を示す特性図である。
【0069】
図9中、横軸はpリサーフ層4の上部の不純物濃度Ntと下部の不純物濃度Nbとの比(不純物濃度の傾斜プロファイルの勾配)、縦軸は最大耐圧に対する耐圧低下量と最大耐圧との比(耐圧低下率ΔVB)を示している。
【0070】
ここでは、n−ドリフト層3とpリサーフ層4の不純物アンバランス量として、図8中の特性を参照してアンバランス量が20%の場合を例示した。傾斜プロファイルの勾配が1の場合の特性は、図13(a)および(b)に示した従来例のMOSFETの特性を示している。
【0071】
図9の特性から、傾斜プロファイルの勾配が大きくなると、傾斜プロファイルの効果により耐圧低下率ΔVBが減少していくことが理解できる。そして、第3の実施形態のMOSFETのpリサーフ層4の不純物濃度の傾斜プロファイルの勾配が1.82を越えると、n−ドリフト層3の不純物濃度とpリサーフ4の不純物濃度が等しい場合が最大耐圧VBmax を得る状態ではなくなってしまう。このため、耐圧低下率ΔVBがマイナスとなってしまい、設計が複雑になる。これより、pリサーフ層4の不純物濃度の傾斜プロファイルの勾配を1.82以下とすることが望ましい。
【0072】
さらに、第1の実施形態のMOSFET(不純物濃度の傾斜プロファイルをpリサーフ層4のみに持たせた場合)に比べて、n−ドリフト層3の上部の濃度が低いので、高電圧印可時にはn−ドリフト層3の上部が速やかに空乏化する。これにより、MOSFETのゲート・ドレイン間容量が小さくなって、高速なスイッチング動作を期待できる。
【0073】
また、図9の特性から、第3の実施形態のMOSFETの耐圧低下率ΔVBとして従来例のMOSFETのΔVBの半分以下に抑えたい場合は、pリサーフ層4の不純物濃度の傾斜プロファイルの勾配を1.25以上とすればよいことが理解できる。
【0074】
なお、上記第3の実施形態では、n−ドリフト層3の不純物濃度のプロファイルの傾斜は、pリサーフ層4の傾斜と方向が逆で同じ大きさとした場合の計算例を示したが、pリサーフ層4の傾斜と同じにしなくとも実施可能である。
【0075】
また、スーパージャンクション構造の形成方法は、上逆記したようなプロセスに限定するものではなく、他のプロセスを用いてpリサーフ層4の不純物濃度の分布に傾斜プロファイルを持たせることにより、前記と同様な効果が得られる。
【0076】
<第4の実施形態>
第4の実施形態として、前述した第3の実施形態のMOSFETにおけるスーパージャンクション構造の形成方法の具体例について説明する。
【0077】
図10(a)は、本発明の第4の実施の形態に係る縦型パワーMOSFETの構成を模式的に示す断面図である。
【0078】
図10(b)は、同図(a)中のn−ドリフト層3とpリサーフ層4の不純物濃度について縦方向におけるプロファイルを示している。
【0079】
このMOSFETは、第3の実施形態のMOSFETにおけるスーパージャンクション構造を、埋め込みエピ成長とイオン注入を繰り返す方法を用いて形成したものである。
【0080】
即ち、n層のエピ成長とp型ドーパントのイオン注入を繰り返すと、図5(a)、(b)に示すように、pリサーフ層4の不純物濃度の分布が深さ方向に波型のプロファイルを有するように形成される。
【0081】
この場合、各n層の不純物濃度と、各埋め込み毎のp型ドーパントのイオン注入量を調整することにより、深さ方向に全体的に見ると、n型不純物量が徐々に大きくなる(n−ドリフト層3の不純物濃度が徐々に大きくなる)プロファイルと、p型不純物量が徐々に小さくなる(pリサーフ層4の不純物濃度が徐々に低くなる)プロファイルを実現することができる。
【0082】
結果として、基本的には第3の実施形態のMOSFETと同様な動作と同様な効果を期待できる。
【0083】
<第4の実施形態の変形例>
図11(a)は、第4の実施形態の変形例に係る縦型パワーMOSFETの構成を模式的に示す断面図である。
【0084】
図11(b)は、同図(a)中のn−ドリフト層3とpリサーフ層4の不純物濃度について縦方向におけるプロファイルを示している。
【0085】
このMOSFETは、第4の実施形態のMOSFETと比べて、スーパージャンクション構造を、高抵抗層を結晶成長させ、p型ドーパントとn型ドーパントの両方をイオン注入するプロセスを繰り返す(各層のイオン注入毎のイオン注入量を調整する)ことにより形成した点が異なり、その他は同じであるので図10(a)および(b)中と同一部分には同一符号を付してその説明を省略する。
【0086】
このようにスーパージャンクション構造の形成方法を変更しても、基本的には第2の実施形態のMOSFETと同様な動作と同様な効果が得られる。
【0087】
なお、スーパージャンクション構造の形成方法は、上記したようなプロセスに限定するものではなく、他のプロセスを用いてpリサーフ層4の不純物濃度の分布に傾斜プロファイルを持たせることにより、前記と同様な効果が得られる。
【0088】
例えばトレンチ溝を形成した後、溝内にp層埋め込みエピ成長を行ってpリサーフ層4を形成するプロセスを用いる場合、トレンチ幅や形状、ドーパントガスの流量などを調節することで深さ方向に対するドーパントの取り込まれ方を変化させて傾斜プロファイルを持たせることが可能である。
【0089】
また、トレンチ溝を形成した後、トレンチ側壁に斜め方向からのイオン注入するプロセスを用いる場合では、トレンチ形状に曲率を付けることや、注入角度を変化させて複数回イオン注入を行うことにより、深さ方向に傾斜プロファイルを持たせることが可能である。
【0090】
<第5の実施形態>
図12は、本発明の第5の実施の形態に係る縦型パワーMOSFETの構成を模式的に示す断面図である。
【0091】
このMOSFETは、第1の実施形態のMOSFETにおけるpリサーフ層4の幅を深さ方向に変化させ、その縦方向における不純物濃度を一定とすることにより、縦方向における不純物量をn−ドリフト層3とは異ならせたものであり、図1(a)中と同一部分には同一符号を付してその説明を省略する。
【0092】
pリサーフ層4内の不純物量は、濃度と幅の積であるので、pリサーフ層4内の不純物濃度が一定の場合には、深さ方向で幅が狭くなることにより不純物量が小さくなっていく。これに対して、n−ドリフト層3は、深さ方向で幅が広くなることにより不純物量が大きくなっていく。これにより、第3の実施形態のMOSFET(pリサーフ層4およびn−ドリフト層3に不純物濃度の傾斜プロファイルを逆向きに持たせた場合)と同様な動作と同様な効果を期待できる。
【0093】
この場合、pリサーフ層4の上部の幅と下部の幅の比は、第3の実施形態のMOSFETにおけるpリサーフ層4の不純物濃度の傾斜プロファイルの勾配と同じ意味をもつので、前述したように1.82以下、1.25以上とすることが望ましい。
【0094】
なお、本実施形態の構造は、トレンチ溝を形成した後、埋め込みエピ成長を行うプロセスにより形成することが可能である。この場合、深さ方向に溝幅が狭くなるトレンチをドライエッチングにより形成した後、不純物濃度が一様となるようにpリサーフ層4の結晶成長を行えばよい。
【0095】
なお、本発明は、前述した各実施形態に限定されるものではなく、これらに基づいて当業者が容易に考え得る変形はすべて適用可能である。
【0096】
即ち、スーパージャンクション構造、p型ベース層5、n+ソース層6、ゲート電極9は、前記ストライプ状に限らず、格子状、千鳥状に配置してもよい。
【0097】
また、半導体は、前記シリコンに限らず、例えばシリコンカーバイト(SiC)や窒化ガリウム(GaN)、窒化アルミニウム(AlN)等の化合物半導体やダイアモンドを用いることができる。
【0098】
また、前記実施形態では縦型素子を説明したが、横型素子でもスーパージャンクション構造を有する素子であれば適用可能である。また、スーパージャンクション構造を有するパワーMOSFETに限らず、スーパージャンクション構造を有するSBDやMPSダイオード、SIT、JFET、IGBT等のスイッチング素子やダイオードとスイッチング素子の複合もしくは集積素子にも適用可能である。
【0099】
【発明の効果】
上述したように本発明の電力用半導体素子によれば、オン抵抗を上げずに、耐圧に対する不純物量のプロセスマージンを大きくでき、不純物量の変化に対する耐圧低下を抑制し、高耐圧、低オン抵抗のパワーMOSFTなどを実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る縦型パワーMOSFETの構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【図2】図1に示したMOSFETにおけるn−ドリフト層とpリサーフ層の不純物量の差(アンバランス量)と耐圧変化との関係を示す特性図。
【図3】図1に示したMOSFETにおけるpリサーフ層の不純物濃度の傾斜プロファイルの勾配の変化に対する最大耐圧および耐圧低下率を示す特性図。
【図4】図1に示したMOSFETの変形例の構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【図5】本発明の第2の実施形態に係る縦型パワーMOSFETの構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【図6】図5に示したMOSFETの変形例の構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【図7】本発明の第3の実施の形態に係る縦型パワーMOSFETの構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【図8】図7に示したMOSFETにおけるn−ドリフト層とpリサーフ層の不純物量の差(アンバランス量)と耐圧変化との関係を示す特性図。
【図9】図7に示したMOSFETにおけるpリサーフ層の不純物濃度の傾斜プロファイルの勾配の変化に対する最大耐圧および耐圧低下率を示す特性図。
【図10】本発明の第4の実施の形態に係る縦型パワーMOSFETの構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【図11】図10に示したMOSFETの変形例の構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【図12】本発明の第5の実施の形態に係る縦型パワーMOSFETの構成を模式的に示す断面図。
【図13】リサーフ構造を埋め込んだ縦型パワーMOSFETの構成を模式的に示す断面図およびn−ドリフト層とpリサーフ層の不純物濃度について縦方向におけるプロファイルを示す特性図。
【符号の説明】
1…ドレイン電極D(第1の主電極)、
2…n+型ドレイン層、
3…n−ドリフト層(第1の半導体層)
4…p型リサーフ層(第2の半導体層)、
5…p型ベース層(第3の半導体層)、
6…n+ソース層(第4の半導体層)
7…ソース電極(第2の主電極)
8…Si酸化膜(ゲート絶縁膜)、
9…ゲート電極(制御電極)。
Claims (14)
- 第1導電型の第1の半導体層と第2導電型の第2の半導体層とが横方向に周期的に形成された半導体層を含む電力用半導体素子であって、
前記第1の半導体層の縦方向における不純物量の分布と前記第2の半導体層の縦方向における不純物量の分布とが異なる
ことを特徴とする電力用半導体素子。 - 第1導電型の第1の半導体層と、
前記第1の半導体層に電気的に接続された第1の主電極と、
前記第1の半導体内層に形成され、横方向に周期的に配置され、縦方向における不純物量の分布が前記第1の半導体層内の縦方向における不純物量の分布とは異なる第2導電型の第2の半導体層と、
前記第1の半導体層および第2の半導体層の表面に選択的に形成された第2導電型の第3の半導体層と、
前記第3の半導体層の表面に選択的に形成された第1導電型の第4の半導体層と、
前記第3の半導体層および前記第4の半導体層の表面に接合するように形成された第2の主電極と、
前記第1の半導体層、第3の半導体層および第4の半導体層の表面にゲート絶縁膜を介して形成された制御電極
とを具備することを特徴とする電力用半導体素子。 - 前記第1の半導体層は、前記第2の主電極から前記第1の主電極に向かう縦方向において不純物濃度が一定であり、
前記第2の半導体層は、前記第2の主電極から前記第1の主電極に向かう縦方向において不純物濃度が小さくなる分布を有することを特徴とする請求項2記載の電力用半導体素子。 - 前記第1の半導体層は、前記第2の主電極から前記第1の主電極に向かう縦方向において不純物濃度が大きくなる分布を有し、
前記第2の半導体層は、前記第2の主電極から前記第1の主電極に向かう縦方向において不純物濃度が一定である
ことを特徴とする請求項2記載の電力用半導体素子。 - 前記第1の半導体層は、前記第2の主電極から前記第1の主電極に向かう縦方向において不純物濃度が大きくなる分布を有し、
前記第2の半導体層は、前記第2の主電極から前記第1の主電極に向かう縦方向において不純物濃度が小さくなる分布を有する
ことを特徴とする請求項2記載の電力用半導体素子。 - 前記第2の半導体層の前記第2の主電極に近い一端側における不純物量Ntと前記第1の主電極に近い他端側における不純物量Nbとの比(Nt/Nb)が1.7以下であることを特徴とする請求項3記載の電力用半導体素子。
- 前記第2の半導体層の前記第2の主電極に近い一端側における不純物量Ntと前記第1の主電極に近い他端側における不純物量Nbとの比(Nt/Nb)が1.4以上であることを特徴とする請求項6記載の電力用半導体素子。
- 前記第2の半導体層の前記第2の主電極に近い一端側における不純物量Ntと前記第1の主電極に近い他端側における不純物量Nbとの比(Nt/Nb)が1.82以下であることを特徴とする請求項5記載の電力用半導体素子。
- 前記第2の半導体層の前記第2の主電極に近い一端側における不純物量Ntと前記第1の主電極に近い他端側における不純物量Nbとの比(Nt/Nb)が1.25以上であることを特徴とする請求項8記載の電力用半導体素子。
- 前記第2の半導体層の前記縦方向における不純物濃度の分布は、不純物濃度が徐々に変化する傾斜プロファイルを有することを特徴とする請求項2乃至9のいずれか1項に記載の電力用半導体素子。
- 前記第1の半導体層の前記縦方向における不純物濃度の分布は、不純物濃度が徐々に変化する傾斜プロファイルを有することを特徴とする請求項2乃至10のいずれか1項に記載の電力用半導体素子。
- 前記第2の半導体層の前記縦方向における不純物濃度の分布は、不純物濃度が徐々に変化する波形プロファイルを有することを特徴とする請求項2乃至9のいずれか1項に記載の電力用半導体素子。
- 前記第1の半導体層の前記縦方向における不純物濃度の分布は、不純物濃度が徐々に変化する波形プロファイルを有することを特徴とする請求項2乃至10のいずれか1項に記載の電力用半導体素子。
- 前記第2の半導体層は、開口端側の面積が底面側の面積よりも徐々に広くなるように縦方向に形成されたトレンチ溝の内部に設けられ、縦方向における不純物濃度の分布が一定であり、
前記第1の半導体層は、縦方向における不純物濃度の分布が一定であり、
前記第2の半導体層は、前記トレンチ溝の底面側の不純物量が開口端側の不純物量よりも少ない
ことを特徴とする請求項1または2記載の電力用半導体素子。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002279463A JP3634830B2 (ja) | 2002-09-25 | 2002-09-25 | 電力用半導体素子 |
US10/342,364 US6888195B2 (en) | 2002-09-25 | 2003-01-15 | Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles |
KR1020030065119A KR100560710B1 (ko) | 2002-09-25 | 2003-09-19 | 전력용 반도체장치 |
CNB2007101010161A CN100550416C (zh) | 2002-09-25 | 2003-09-25 | 功率半导体元件 |
CNB031601022A CN100521228C (zh) | 2002-09-25 | 2003-09-25 | 功率半导体元件 |
US15/252,058 USRE46799E1 (en) | 2002-09-25 | 2016-08-30 | Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002279463A JP3634830B2 (ja) | 2002-09-25 | 2002-09-25 | 電力用半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004119611A true JP2004119611A (ja) | 2004-04-15 |
JP3634830B2 JP3634830B2 (ja) | 2005-03-30 |
Family
ID=31987096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002279463A Expired - Lifetime JP3634830B2 (ja) | 2002-09-25 | 2002-09-25 | 電力用半導体素子 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6888195B2 (ja) |
JP (1) | JP3634830B2 (ja) |
KR (1) | KR100560710B1 (ja) |
CN (2) | CN100550416C (ja) |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066421A (ja) * | 2004-08-24 | 2006-03-09 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2006186145A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2007173418A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Corp | 半導体装置 |
JP2007227540A (ja) * | 2006-02-22 | 2007-09-06 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
US7276773B2 (en) | 2004-12-21 | 2007-10-02 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP2007300034A (ja) * | 2006-05-02 | 2007-11-15 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2008205431A (ja) * | 2006-12-21 | 2008-09-04 | Infineon Technologies Austria Ag | 2つの電極間にドリフト経路を有する電荷補償部材とその製造方法 |
JP2008258327A (ja) * | 2007-04-03 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
JP2008258442A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
JP2008305927A (ja) * | 2007-06-06 | 2008-12-18 | Denso Corp | 半導体装置およびその製造方法 |
US7535059B2 (en) | 2005-11-28 | 2009-05-19 | Fuji Electric Holdings Co., Ltd. | Semiconductor device and manufacturing method of the semiconductor device |
JP2009525610A (ja) * | 2006-02-03 | 2009-07-09 | フェアチャイルド・セミコンダクター・コーポレーション | 電荷平衡性絶縁ゲートバイポーラトランジスタ |
JP2009194065A (ja) * | 2008-02-13 | 2009-08-27 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
US7595530B2 (en) | 2005-03-01 | 2009-09-29 | Kabushiki Kaisha Toshiba | Power semiconductor device with epitaxially-filled trenches |
JP2009260064A (ja) * | 2008-04-17 | 2009-11-05 | Denso Corp | 炭化珪素半導体装置 |
JP2009259896A (ja) * | 2008-04-14 | 2009-11-05 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JP2010171221A (ja) * | 2009-01-23 | 2010-08-05 | Toshiba Corp | 半導体装置 |
US7816756B2 (en) * | 2006-04-03 | 2010-10-19 | Kabushiki Kaisha Toshiba | Power semiconductor device |
US7932559B2 (en) | 2007-09-28 | 2011-04-26 | Fuji Electric Systems Co., Ltd. | Semiconductor device |
WO2011093473A1 (ja) | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
US8058688B2 (en) | 2006-09-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8350325B2 (en) | 2010-05-12 | 2013-01-08 | Renesas Electronics Corporation | Power semiconductor device |
JP2013093560A (ja) * | 2011-10-06 | 2013-05-16 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
US8598657B2 (en) | 2010-03-31 | 2013-12-03 | Renesas Electronics Corporation | Semiconductor device |
KR101504300B1 (ko) * | 2013-10-31 | 2015-03-20 | 메이플세미컨덕터(주) | 600v급 슈퍼 정션 산화물 반도체 전계 효과 트랜지스터 및 이의 제조방법 |
US9041070B2 (en) | 2013-01-07 | 2015-05-26 | Renesas Electronics Corporation | Vertical power MOSFET |
WO2015174380A1 (ja) * | 2014-05-12 | 2015-11-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2015220367A (ja) * | 2014-05-19 | 2015-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016036009A (ja) * | 2014-07-31 | 2016-03-17 | 株式会社東芝 | 半導体装置 |
JP2016139761A (ja) * | 2015-01-29 | 2016-08-04 | 富士電機株式会社 | 半導体装置 |
US9577087B2 (en) | 2009-07-31 | 2017-02-21 | Fui Electric Co., Ltd. | Semiconductor apparatus |
JP6254301B1 (ja) * | 2016-09-02 | 2017-12-27 | 新電元工業株式会社 | Mosfet及び電力変換回路 |
US10186575B2 (en) | 2017-02-28 | 2019-01-22 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device |
US10290734B2 (en) | 2016-11-11 | 2019-05-14 | Shindengen Electric Manufacturing Co., Ltd. | MOSFET and power conversion circuit |
JP2019192932A (ja) * | 2019-07-03 | 2019-10-31 | 富士電機株式会社 | 半導体装置 |
JP2020038975A (ja) * | 2015-02-06 | 2020-03-12 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | SiCベースの超接合半導体装置 |
US10872952B1 (en) | 2017-05-26 | 2020-12-22 | Shindengen Electric Manufacturing Co., Ltd. | MOSFET and power conversion circuit |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004015921B4 (de) * | 2004-03-31 | 2006-06-14 | Infineon Technologies Ag | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation |
JP2006005275A (ja) * | 2004-06-21 | 2006-01-05 | Toshiba Corp | 電力用半導体素子 |
US7541643B2 (en) * | 2005-04-07 | 2009-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
EP1722421A3 (fr) | 2005-05-13 | 2007-04-18 | Stmicroelectronics Sa | Photodiode intégrée de type à substrat flottant |
EP1722422A3 (fr) * | 2005-05-13 | 2007-04-18 | Stmicroelectronics Sa | Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant |
JP5002148B2 (ja) * | 2005-11-24 | 2012-08-15 | 株式会社東芝 | 半導体装置 |
US7679125B2 (en) * | 2005-12-14 | 2010-03-16 | Freescale Semiconductor, Inc. | Back-gated semiconductor device with a storage layer and methods for forming thereof |
US20080017897A1 (en) * | 2006-01-30 | 2008-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
US7473976B2 (en) | 2006-02-16 | 2009-01-06 | Fairchild Semiconductor Corporation | Lateral power transistor with self-biasing electrodes |
CN101385151B (zh) * | 2006-02-16 | 2013-07-24 | 飞兆半导体公司 | 具有自偏压电极的横向功率器件 |
JP5052025B2 (ja) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | 電力用半導体素子 |
CN101467258B (zh) * | 2006-04-21 | 2012-02-08 | 意法半导体股份有限公司 | 用于制造功率半导体器件的工艺和相应功率半导体器件 |
US7737469B2 (en) * | 2006-05-16 | 2010-06-15 | Kabushiki Kaisha Toshiba | Semiconductor device having superjunction structure formed of p-type and n-type pillar regions |
DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
JP5132123B2 (ja) | 2006-11-01 | 2013-01-30 | 株式会社東芝 | 電力用半導体素子 |
JP2008124346A (ja) * | 2006-11-14 | 2008-05-29 | Toshiba Corp | 電力用半導体素子 |
US7531888B2 (en) | 2006-11-30 | 2009-05-12 | Fairchild Semiconductor Corporation | Integrated latch-up free insulated gate bipolar transistor |
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
JP4564510B2 (ja) * | 2007-04-05 | 2010-10-20 | 株式会社東芝 | 電力用半導体素子 |
EP2091083A3 (en) * | 2008-02-13 | 2009-10-14 | Denso Corporation | Silicon carbide semiconductor device including a deep layer |
US8494608B2 (en) * | 2008-04-18 | 2013-07-23 | Medtronic, Inc. | Method and apparatus for mapping a structure |
JP2009272397A (ja) * | 2008-05-02 | 2009-11-19 | Toshiba Corp | 半導体装置 |
JP5462020B2 (ja) * | 2009-06-09 | 2014-04-02 | 株式会社東芝 | 電力用半導体素子 |
JP5002628B2 (ja) * | 2009-08-25 | 2012-08-15 | 株式会社東芝 | 電力用半導体素子 |
JP2011204796A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置およびその製造方法 |
CN102254796B (zh) * | 2010-05-20 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 形成交替排列的p型和n型半导体薄层的方法 |
JP6009731B2 (ja) * | 2010-10-21 | 2016-10-19 | 富士電機株式会社 | 半導体装置 |
CN102456575A (zh) * | 2010-10-28 | 2012-05-16 | 上海华虹Nec电子有限公司 | 超级结结构的半导体器件的制作方法及器件结构 |
CN102468132B (zh) * | 2010-11-15 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制作方法及器件结构 |
CN102479806B (zh) * | 2010-11-22 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件及其制作方法 |
CN102751313B (zh) * | 2011-04-19 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 超级结器件及制造方法 |
CN102867842B (zh) * | 2011-07-05 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 超级结器件及制造方法 |
CN103022123B (zh) * | 2011-09-21 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件及其制造方法 |
JP2013069775A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置、及びその製造方法 |
JP5504235B2 (ja) | 2011-09-29 | 2014-05-28 | 株式会社東芝 | 半導体装置 |
CN103035677B (zh) * | 2011-09-30 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 超级结结构、超级结mos晶体管及其制造方法 |
US8710620B2 (en) | 2012-07-18 | 2014-04-29 | Infineon Technologies Ag | Method of manufacturing semiconductor devices using ion implantation |
JP5715604B2 (ja) | 2012-09-12 | 2015-05-07 | 株式会社東芝 | 電力用半導体素子 |
US8901623B2 (en) * | 2013-02-18 | 2014-12-02 | Infineon Technologies Austria Ag | Super junction semiconductor device with overcompensation zones |
KR101514537B1 (ko) * | 2013-08-09 | 2015-04-22 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
JP5941447B2 (ja) * | 2013-09-06 | 2016-06-29 | 株式会社東芝 | 半導体装置 |
US9558986B2 (en) * | 2013-09-18 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
DE102014119384A1 (de) * | 2014-12-22 | 2016-06-23 | Infineon Technologies Austria Ag | Ladungkompensationsvorrichtung |
KR20170121224A (ko) * | 2015-02-27 | 2017-11-01 | 디3 세미컨덕터 엘엘씨 | 수직형 파워 디바이스 내의 표면 디바이스들 |
US10032873B2 (en) * | 2015-09-15 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
TWI581425B (zh) * | 2015-11-24 | 2017-05-01 | Macroblock Inc | And a power semiconductor device having an edge terminal structure having a gradation concentration |
CN105977161A (zh) * | 2016-06-21 | 2016-09-28 | 中航(重庆)微电子有限公司 | 超结结构及其制备方法 |
DE102016115758B3 (de) * | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | Halbleitervorrichtung, enthaltend eine Superjunction-Struktur |
CN107799419A (zh) * | 2016-08-31 | 2018-03-13 | 无锡华润华晶微电子有限公司 | 超级结功率器件及其制备方法 |
CN106684120B (zh) * | 2017-03-09 | 2020-07-10 | 山东大学 | 一种可提高耐压的局部非平衡超结结构 |
CN107665920A (zh) * | 2017-09-14 | 2018-02-06 | 中航(重庆)微电子有限公司 | 一种超结器件的制备方法 |
DE102019125676B3 (de) | 2019-09-24 | 2021-01-21 | Infineon Technologies Ag | Stromspreizgebiet enthaltende halbleitervorrichtung |
KR102306123B1 (ko) * | 2020-03-19 | 2021-09-28 | 파워마스터반도체 주식회사 | 반도체 장치 |
CN111799334B (zh) * | 2020-07-31 | 2021-06-11 | 四川大学 | 一种含有反向导电槽栅结构的超结mosfet |
CN115064446B (zh) * | 2022-08-18 | 2022-12-16 | 北京智芯微电子科技有限公司 | 超结半导体器件及其制备方法 |
CN115172466B (zh) * | 2022-09-05 | 2022-11-08 | 深圳市威兆半导体股份有限公司 | 一种超结vdmos新结构及其制备方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263721A (ja) * | 1994-03-25 | 1995-10-13 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
JPH0897411A (ja) * | 1994-09-21 | 1996-04-12 | Fuji Electric Co Ltd | 横型高耐圧トレンチmosfetおよびその製造方法 |
JP3938964B2 (ja) * | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
JP3382163B2 (ja) * | 1998-10-07 | 2003-03-04 | 株式会社東芝 | 電力用半導体装置 |
US6677626B1 (en) * | 1998-11-11 | 2004-01-13 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
JP2000286417A (ja) | 1999-03-30 | 2000-10-13 | Toshiba Corp | 電力用半導体装置 |
US6313482B1 (en) * | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
EP1192640A2 (en) * | 1999-06-03 | 2002-04-03 | GENERAL SEMICONDUCTOR, Inc. | Power mosfet and method of making the same |
GB9916868D0 (en) * | 1999-07-20 | 1999-09-22 | Koninkl Philips Electronics Nv | Trench-gate field-effect transistors and their manufacture |
JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
US6475864B1 (en) * | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
EP1111687B1 (en) | 1999-12-22 | 2011-06-22 | Panasonic Electric Works Co., Ltd. | MOS semiconductor device |
JP4240752B2 (ja) | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
EP1160873A1 (en) * | 2000-05-19 | 2001-12-05 | STMicroelectronics S.r.l. | MOS technology power device |
US6627949B2 (en) * | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
JP4843843B2 (ja) * | 2000-10-20 | 2011-12-21 | 富士電機株式会社 | 超接合半導体素子 |
US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
JP4357753B2 (ja) * | 2001-01-26 | 2009-11-04 | 株式会社東芝 | 高耐圧半導体装置 |
JP4785335B2 (ja) * | 2001-02-21 | 2011-10-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6878989B2 (en) * | 2001-05-25 | 2005-04-12 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
EP1267415A3 (en) * | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
US6730962B2 (en) * | 2001-12-07 | 2004-05-04 | Texas Instruments Incorporated | Method of manufacturing and structure of semiconductor device with field oxide structure |
US6995426B2 (en) * | 2001-12-27 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type |
WO2003065459A1 (fr) * | 2002-01-28 | 2003-08-07 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
JP4539011B2 (ja) * | 2002-02-20 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体装置 |
US6750524B2 (en) * | 2002-05-14 | 2004-06-15 | Motorola Freescale Semiconductor | Trench MOS RESURF super-junction devices |
JP4304433B2 (ja) | 2002-06-14 | 2009-07-29 | 富士電機デバイステクノロジー株式会社 | 半導体素子 |
JP3721172B2 (ja) | 2003-04-16 | 2005-11-30 | 株式会社東芝 | 半導体装置 |
-
2002
- 2002-09-25 JP JP2002279463A patent/JP3634830B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-15 US US10/342,364 patent/US6888195B2/en not_active Ceased
- 2003-09-19 KR KR1020030065119A patent/KR100560710B1/ko active IP Right Grant
- 2003-09-25 CN CNB2007101010161A patent/CN100550416C/zh not_active Expired - Lifetime
- 2003-09-25 CN CNB031601022A patent/CN100521228C/zh not_active Expired - Lifetime
-
2016
- 2016-08-30 US US15/252,058 patent/USRE46799E1/en not_active Expired - Lifetime
Cited By (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066421A (ja) * | 2004-08-24 | 2006-03-09 | Toshiba Corp | 半導体装置およびその製造方法 |
US7276773B2 (en) | 2004-12-21 | 2007-10-02 | Kabushiki Kaisha Toshiba | Power semiconductor device |
US7301202B2 (en) | 2004-12-28 | 2007-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2006186145A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
US8431992B2 (en) | 2005-03-01 | 2013-04-30 | Kabushiki Kaisha Toshiba | Semiconductor device including first and second semiconductor regions with increasing impurity concentrations from a substrate surface |
US7898031B2 (en) | 2005-03-01 | 2011-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device with tapered trenches and impurity concentration gradients |
US7936015B2 (en) | 2005-03-01 | 2011-05-03 | Kabushiki Kaisha Toshiba | Semiconductor device having trenches filled with a semiconductor having an impurity concentration gradient |
US7595530B2 (en) | 2005-03-01 | 2009-09-29 | Kabushiki Kaisha Toshiba | Power semiconductor device with epitaxially-filled trenches |
JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
US8138542B2 (en) | 2005-11-28 | 2012-03-20 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method of the semiconductor device |
US7535059B2 (en) | 2005-11-28 | 2009-05-19 | Fuji Electric Holdings Co., Ltd. | Semiconductor device and manufacturing method of the semiconductor device |
JP2007173418A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Corp | 半導体装置 |
JP2009525610A (ja) * | 2006-02-03 | 2009-07-09 | フェアチャイルド・セミコンダクター・コーポレーション | 電荷平衡性絶縁ゲートバイポーラトランジスタ |
JP4748314B2 (ja) * | 2006-02-22 | 2011-08-17 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2007227540A (ja) * | 2006-02-22 | 2007-09-06 | Toyota Motor Corp | 半導体装置の製造方法及び半導体装置 |
US7816756B2 (en) * | 2006-04-03 | 2010-10-19 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP2007300034A (ja) * | 2006-05-02 | 2007-11-15 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US8058688B2 (en) | 2006-09-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2008205431A (ja) * | 2006-12-21 | 2008-09-04 | Infineon Technologies Austria Ag | 2つの電極間にドリフト経路を有する電荷補償部材とその製造方法 |
JP2008258327A (ja) * | 2007-04-03 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
JP4620075B2 (ja) * | 2007-04-03 | 2011-01-26 | 株式会社東芝 | 電力用半導体素子 |
US8772869B2 (en) | 2007-04-03 | 2014-07-08 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP4564509B2 (ja) * | 2007-04-05 | 2010-10-20 | 株式会社東芝 | 電力用半導体素子 |
US8283720B2 (en) | 2007-04-05 | 2012-10-09 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP2008258442A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
JP2008305927A (ja) * | 2007-06-06 | 2008-12-18 | Denso Corp | 半導体装置およびその製造方法 |
US8779504B2 (en) | 2007-09-28 | 2014-07-15 | Fuji Electric Co., Ltd. | Semiconductor device |
US7932559B2 (en) | 2007-09-28 | 2011-04-26 | Fuji Electric Systems Co., Ltd. | Semiconductor device |
US8299522B2 (en) | 2007-09-28 | 2012-10-30 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2009194065A (ja) * | 2008-02-13 | 2009-08-27 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP4640436B2 (ja) * | 2008-04-14 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2009259896A (ja) * | 2008-04-14 | 2009-11-05 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JP2009260064A (ja) * | 2008-04-17 | 2009-11-05 | Denso Corp | 炭化珪素半導体装置 |
JP4640439B2 (ja) * | 2008-04-17 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置 |
JP2010171221A (ja) * | 2009-01-23 | 2010-08-05 | Toshiba Corp | 半導体装置 |
US9577087B2 (en) | 2009-07-31 | 2017-02-21 | Fui Electric Co., Ltd. | Semiconductor apparatus |
WO2011093473A1 (ja) | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
US9087893B2 (en) | 2010-01-29 | 2015-07-21 | Fuji Electric Co., Ltd. | Superjunction semiconductor device with reduced switching loss |
US8598657B2 (en) | 2010-03-31 | 2013-12-03 | Renesas Electronics Corporation | Semiconductor device |
US8350325B2 (en) | 2010-05-12 | 2013-01-08 | Renesas Electronics Corporation | Power semiconductor device |
US8558309B2 (en) | 2010-05-12 | 2013-10-15 | Renesas Electronics Corporation | Power semiconductor device |
US9786736B2 (en) | 2010-05-12 | 2017-10-10 | Renesas Electronics Corporation | Power semiconductor device |
JP2013093560A (ja) * | 2011-10-06 | 2013-05-16 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
US9041070B2 (en) | 2013-01-07 | 2015-05-26 | Renesas Electronics Corporation | Vertical power MOSFET |
KR101504300B1 (ko) * | 2013-10-31 | 2015-03-20 | 메이플세미컨덕터(주) | 600v급 슈퍼 정션 산화물 반도체 전계 효과 트랜지스터 및 이의 제조방법 |
JP2015216270A (ja) * | 2014-05-12 | 2015-12-03 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2015174380A1 (ja) * | 2014-05-12 | 2015-11-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US10109749B2 (en) | 2014-05-12 | 2018-10-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US9876124B2 (en) | 2014-05-12 | 2018-01-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US9972713B2 (en) | 2014-05-19 | 2018-05-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
JP2015220367A (ja) * | 2014-05-19 | 2015-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016036009A (ja) * | 2014-07-31 | 2016-03-17 | 株式会社東芝 | 半導体装置 |
JP2016139761A (ja) * | 2015-01-29 | 2016-08-04 | 富士電機株式会社 | 半導体装置 |
US10199458B2 (en) | 2015-01-29 | 2019-02-05 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2020038975A (ja) * | 2015-02-06 | 2020-03-12 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | SiCベースの超接合半導体装置 |
JP7111681B2 (ja) | 2015-02-06 | 2022-08-02 | インフィネオン テクノロジーズ アーゲー | SiCベースの超接合半導体装置 |
JP6254301B1 (ja) * | 2016-09-02 | 2017-12-27 | 新電元工業株式会社 | Mosfet及び電力変換回路 |
US10290734B2 (en) | 2016-11-11 | 2019-05-14 | Shindengen Electric Manufacturing Co., Ltd. | MOSFET and power conversion circuit |
US10186575B2 (en) | 2017-02-28 | 2019-01-22 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device |
US10872952B1 (en) | 2017-05-26 | 2020-12-22 | Shindengen Electric Manufacturing Co., Ltd. | MOSFET and power conversion circuit |
JP2019192932A (ja) * | 2019-07-03 | 2019-10-31 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101071822A (zh) | 2007-11-14 |
JP3634830B2 (ja) | 2005-03-30 |
KR20040027352A (ko) | 2004-04-01 |
CN100550416C (zh) | 2009-10-14 |
US6888195B2 (en) | 2005-05-03 |
US20040056306A1 (en) | 2004-03-25 |
CN1494160A (zh) | 2004-05-05 |
CN100521228C (zh) | 2009-07-29 |
KR100560710B1 (ko) | 2006-03-16 |
USRE46799E1 (en) | 2018-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3634830B2 (ja) | 電力用半導体素子 | |
JP6622343B2 (ja) | 炭化ケイ素半導体デバイス及びその製造方法 | |
JP5052025B2 (ja) | 電力用半導体素子 | |
US7276773B2 (en) | Power semiconductor device | |
JP4564510B2 (ja) | 電力用半導体素子 | |
JP3908572B2 (ja) | 半導体素子 | |
CN107112276B (zh) | 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件 | |
US8610210B2 (en) | Power semiconductor device and method for manufacturing same | |
JP5652407B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3634848B2 (ja) | 電力用半導体素子 | |
JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
JP2009141363A (ja) | A面の伝導性チャネルおよびトレンチ保護用井戸領域を有するトランジスタ | |
JP2008182054A (ja) | 半導体装置 | |
US20090273031A1 (en) | Semiconductor device | |
WO2015104949A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2003101022A (ja) | 電力用半導体素子 | |
JP2007335844A (ja) | 半導体装置 | |
JP5559232B2 (ja) | 電力用半導体素子 | |
JP4678902B2 (ja) | 炭化けい素umos半導体素子およびその製造方法 | |
JP2007019146A (ja) | 半導体素子 | |
CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
JP5996611B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル | |
JP6246700B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル | |
WO2022118976A1 (ja) | 超接合半導体装置 | |
CN117673169A (zh) | 包括多个台面区的竖向结型场效应晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3634830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |