CN115172466B - 一种超结vdmos新结构及其制备方法 - Google Patents
一种超结vdmos新结构及其制备方法 Download PDFInfo
- Publication number
- CN115172466B CN115172466B CN202211078330.3A CN202211078330A CN115172466B CN 115172466 B CN115172466 B CN 115172466B CN 202211078330 A CN202211078330 A CN 202211078330A CN 115172466 B CN115172466 B CN 115172466B
- Authority
- CN
- China
- Prior art keywords
- column
- region
- floating island
- super
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 8
- 210000000746 body region Anatomy 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000000407 epitaxy Methods 0.000 claims description 10
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 35
- 238000000034 method Methods 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011148 porous material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本发明属于功率半导体器件技术领域，具体涉及一种超结VDMOS新结构及其制备方法。本发明的一种超结VDMOS新结构，通过在超结VDMOS的P柱中部引入SiO2的氧化浮岛，使器件在反向耐压状态下时，电场分布向SiO2集中，从而抬高超结结构中P柱的中部电场；通过在N柱中部引入N型低掺杂的补偿浮岛，形成的P+NN‑结相对于原本的P+N结，N柱中电场下降更慢，从而能够缓解超结结构中部电场凹陷，抬高N柱中部的电场；并且由于避免了在N柱中引入氧化浮岛，载流子流通路径未被截断，能够保证器件具有较低的导通电阻；通过抬高超结结构中部电场，使超结结构两端区域电场降低，能够有效扩展超结器件的耐压和动态雪崩工艺窗口。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种超结VDMOS新结构及其制备方法。
背景技术
作为一种电荷平衡器件，超结VDMOS采用交替的P柱和N柱替代单一导电类型材料作为漂移区，在漂移区引入横向电场，使得器件漂移区在较小的关断电压下完全耗尽，击穿电压仅与耗尽层厚度及临界电场有关。因此超结结构器件的漂移区掺杂浓度可以进一步提升，从而降低导通电阻。
超结结构实现较高击穿电压的作用原理的关键在于P柱区和N柱区的电荷平衡，当P柱和N柱的电荷失去平衡时，器件的击穿电压会迅速降低。在实际的工艺制备中，很难做到P柱区和N柱区的电荷平衡，击穿电压与动态雪崩极易受掺杂工艺误差的影响，工艺窗口较小。抬升超结结构中部的电场，使超结结构两端区域的电场降低，能够有效扩展超结器件的耐压和动态雪崩工艺窗口。
发明内容
本发明要解决的技术问题在于克服现有技术中超结VDMOS器件工艺制备中的耐压和动态雪崩工艺窗口较小的缺陷，从而提供一种超结VDMSO新结构及其制备方法。
一种超结VDMOS新结构，包括漏极金属、N型重掺杂的衬底、N型轻掺杂的缓冲区、P柱、N柱、SiO2的氧化浮岛、N型轻掺杂的补偿浮岛、P型轻掺杂的体区、P型重掺杂的接触区、N型重掺杂的源区、栅氧化层、栅极多晶硅、介质层、源极金属；
所述衬底位于所述漏极金属上侧；
所述缓冲区位于所述衬底上侧；
所述P柱位于所述缓冲区上侧左方；
所述N柱位于所述缓冲区上侧右方，并与所述P柱接触；
所述氧化浮岛位于所述P柱内部；
所述补偿浮岛位于所述N柱内部；
所述体区位于所述P柱上侧，并部分覆盖所述N柱上侧；
所述接触区位于所述体区的上部远离所述N柱一侧；
所述源区位于所述体区的上部并与所述接触区接触；
所述栅氧化层覆盖所述N柱上方、体区上方以及所述源区上侧右部；
所述栅极多晶硅位于所述栅氧化层上侧；
所述介质层位于所述栅极多晶硅上方并覆盖所述源区上侧中部；
所述源极金属位于所述接触区上方并覆盖所述源区上侧左部。
进一步的，所述介质层为硼磷硅玻璃。
进一步的，所述氧化浮岛的厚度小于所述N柱长度的三分之一。
进一步的，所述补偿浮岛的厚度小于所述N柱长度的三分之一。
进一步的，所述补偿浮岛的掺杂浓度为1e13cm-3~5e14cm-3。
一种超结VDMOS新结构的制备方法，包括以下步骤：
步骤S1：在硅衬底上制备缓冲区，并在缓冲区上方多次外延，每次外延在一侧进行一次B+离子注入形成P柱，另一侧形成N柱；
步骤S2：在外延形成P柱和N柱中部区域时，在P柱一侧注入O+离子，形成SiO2区域的氧化浮岛；在N柱一侧注入B+离子，形成N型低掺杂的补偿浮岛；
步骤S3：在N柱上方热生长栅氧化层，并在栅氧化层上方淀积栅极多晶硅；进行自对准体区注入并推阱；
步骤S4：光刻并离子注入在体区上部形成接触区和源区，并在接触区、源区和上级多晶硅上方淀积硼磷硅玻璃介质层；
步骤S5：光刻并刻蚀介质层形成接触孔，淀积源极金属并与接触区和源区接触，背面金属化形成漏极金属。
有益效果：
1.本发明通过在超结VDMOS的P柱中部引入SiO2的氧化浮岛，使器件在反向耐压状态下时，电场分布向SiO2集中，从而抬高超结结构中P柱的中部电场；通过在N柱中部引入N型低掺杂的补偿浮岛，形成的P+NN-结相对于原本的P+N结，N柱中电场下降更慢，从而能够缓解超结结构中部电场凹陷，抬高N柱中部的电场；由于避免了在N柱中引入氧化浮岛，载流子流通路径未被截断，能够保证器件具有较低的导通电阻；通过抬高超结结构中部电场，使超结结构两端区域的电场降低，能够有效扩展超结器件的耐压和动态雪崩工艺窗口。
2.本发明采用硼磷硅玻璃作为介质，硼磷硅玻璃具有卓越的填孔能力，并且能够提高整个硅片表面的平坦化，从而为光刻及后道工艺提供更大的工艺范围。
3.本发明的氧化浮岛和补偿浮岛厚度小于N柱长度的三分之一，从而确保超结结构中电场向中部集中，进一步扩展器件的工艺窗口。
附图说明
图1为本发明的器件整体结构示意图；
图2为本发明制备方法步骤S1时的器件结构示意图；
图3为本发明制备方法步骤S2时的器件结构示意图；
图4为本发明制备方法步骤S3时的器件结构示意图；
图5为本发明制备方法步骤S4时的器件结构示意图；
图6为本发明制备方法步骤S5时的器件结构示意图；
图7为本发明引入氧化浮岛前后的电荷平衡超结结构电场分布示意图；
图8为本发明引入氧化浮岛前后的电荷非平衡超结结构电场分布示意图。
附图标记：1、漏极金属；2、衬底；3、缓冲区；4、P柱；5、N柱；6、氧化浮岛；7、补偿浮岛；8、体区；9、接触区；10、源区；11、栅氧化层；12、栅极多晶硅；13、介质层；14、源极金属。
具体实施方式
为了使本领域的技术人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1
参照图1所示，本实施例提供了一种超结VDMOS新结构，包括漏极金属1、N型重掺杂的衬底2、N型轻掺杂的缓冲区3、P柱4、N柱5、SiO2的氧化浮岛6、N型轻掺杂的补偿浮岛7、P型轻掺杂的体区8、P型重掺杂的接触区9、N型重掺杂的源区10、栅氧化层11、栅极多晶硅12、介质层13、源极金属14；所述衬底2位于所述漏极金属1上侧；所述缓冲区3位于所述衬底2上侧；所述P柱4位于所述缓冲区3上侧左方；所述N柱5位于所述缓冲区3上侧右方，并与所述P柱4接触；所述氧化浮岛6位于所述P柱4内部；所述补偿浮岛7位于所述N柱5内部；所述体区8位于所述P柱4上侧，并部分覆盖所述N柱5上侧；所述接触区9位于所述体区8的上部远离所述N柱5一侧；所述源区10位于所述体区8的上部并与所述接触区9接触；所述栅氧化层11覆盖所述N柱5上方、体区8上方以及所述源区10上侧右部；所述栅极多晶硅12位于所述栅氧化层11上侧；所述介质层13位于所述栅极多晶硅12上方并覆盖所述源区10上侧中部；所述源极金属14位于所述接触区9上方并覆盖所述源区10上侧左部。
具体来说，所述介质层13为硼磷硅玻璃（BPSG）；硼磷硅玻璃具有卓越的填孔能力，并且能够提高整个硅片表面的平坦化，从而为光刻及后道工艺提供更大的工艺范围。
所述氧化浮岛6的厚度小于所述N柱5长度的三分之一；所述补偿浮岛7的厚度小于所述N柱5长度的三分之一；从而确保超结结构中电场向中部集中，进一步扩展器件的工艺窗口。
所述补偿浮岛7的掺杂浓度为1e13cm-3～5e14cm-3。
工作原理：参照图7所示为引入氧化浮岛6前后的电荷平衡超结结构电场分布示意图；参照图8所示为引入氧化浮岛6前后的电荷非平衡超结结构电场分布示意图；
在P柱4中引入SiO2的氧化浮岛6，由于Si的介电常数约为SiO2的三倍，有高斯定理可得，Si和SiO2的交界处SiO2一侧的电场约为Si一侧电场的三倍，因此在器件反向耐压状态下，超结结构中P柱4内的电场分布向SiO2的氧化浮岛6处集中，从而抬高P柱4的中部电场；
在N柱5中部引入N型低掺杂的补偿浮岛7，形成的P+NN-结相对于原本的P+N结，N柱5中电场下降更慢，从而能够缓解超结结构中部电场凹陷，抬高N柱5中部的电场。由于避免了在N柱5中引入氧化浮岛，载流子流通路径未被截断，能够保证器件具有较低的导通电阻。
当超结区域中部的电场被抬高，靠近漏极的P柱4顶部和体区8附近的N柱5顶部电场峰值对应降低。当受到工艺控制条件使掺杂水平发生波动时，超结结构的电荷平衡水平发生变化，从而使在P柱4底部或N柱5顶部的电场增加，传统超结结构耐压因此快速降低；而在本发明的超结新结构中，由于电场相超结结构中部集中，在一定耐压范围内容许P柱4顶部或N柱5顶部有更大范围的电场增加，也即容许有更大范围的掺杂剂量波动，从而实现超结VDMOS击穿电压与动态雪崩工艺窗口的扩展。
实施例2
本实施例提供了一种超结VDMOS新结构的制备方法，包括以下步骤：
步骤S1：参照图2所示，在硅衬底2上制备缓冲区3，并在缓冲区3上方多次外延，每次外延在一侧进行一次B+离子注入形成P柱4，另一侧形成N柱5；
步骤S2：参照图3所示，在外延形成P柱4和N柱5中部区域时，在P柱4一侧注入O+离子，形成SiO2区域的氧化浮岛6；在N柱5一侧注入B+离子，形成N型低掺杂的补偿浮岛7；
步骤S3：参照图4所示，在N柱5上方热生长栅氧化层11，并在栅氧化层11上方淀积栅极多晶硅12；进行自对准体区8注入并推阱；
步骤S4：参照图5所示，光刻并离子注入在体区8上部形成接触区9和源区10，并在接触区9、源区10和上级多晶硅上方淀积硼磷硅玻璃介质层13；
步骤S5：参照图6所示，光刻并刻蚀介质层13形成接触孔，淀积源极金属14并与接触区9和源区10接触，背面金属化形成漏极金属1。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围之内。
Claims (6)
1.一种超结VDMOS新结构，其特征在于，包括漏极金属（1）、N型重掺杂的衬底（2）、N型轻掺杂的缓冲区（3）、P柱（4）、N柱（5）、SiO2的氧化浮岛（6）、N型轻掺杂的补偿浮岛（7）、P型轻掺杂的体区（8）、P型重掺杂的接触区（9）、N型重掺杂的源区（10）、栅氧化层（11）、栅极多晶硅（12）、介质层（13）、源极金属（14）；
所述衬底（2）位于所述漏极金属（1）上侧；
所述缓冲区（3）位于所述衬底（2）上侧；
所述P柱（4）位于所述缓冲区（3）上侧左方；
所述N柱（5）位于所述缓冲区（3）上侧右方，并与所述P柱（4）接触；
所述氧化浮岛（6）位于所述P柱（4）内部；
所述补偿浮岛（7）位于所述N柱（5）内部；
所述体区（8）位于所述P柱（4）上侧，并部分覆盖所述N柱（5）上侧；
所述接触区（9）位于所述体区（8）的上部远离所述N柱（5）一侧；
所述源区（10）位于所述体区（8）的上部并与所述接触区（9）接触；
所述栅氧化层（11）覆盖所述N柱（5）上方、体区（8）上方以及所述源区（10）上侧右部；
所述栅极多晶硅（12）位于所述栅氧化层（11）上侧；
所述介质层（13）位于所述栅极多晶硅（12）上方并覆盖所述源区（10）上侧中部；
所述源极金属（14）位于所述接触区（9）上方并覆盖所述源区（10）上侧左部。
2.根据权利要求1所述的一种超结VDMOS新结构，其特征在于，所述介质层（13）为硼磷硅玻璃。
3.根据权利要求1所述的一种超结VDMOS新结构，其特征在于，所述氧化浮岛（6）的厚度小于所述N柱（5）长度的三分之一。
4.根据权利要求1所述的一种超结VDMOS新结构，其特征在于，所述补偿浮岛（7）的厚度小于所述N柱（5）长度的三分之一。
5.根据权利要求1所述的一种超结VDMOS新结构，其特征在于，所述补偿浮岛（7）的掺杂浓度为1e13cm-3～5e14cm-3。
6.一种超结VDMOS新结构的制备方法，其特征在于，包括以下步骤：
步骤S1：在硅衬底（2）上制备缓冲区（3），并在缓冲区（3）上方多次外延，每次外延在一侧进行一次B+离子注入形成P柱（4），另一侧形成N柱（5）；
步骤S2：在外延形成P柱（4）和N柱（5）中部区域时，在P柱（4）一侧注入O+离子，形成SiO2区域的氧化浮岛（6）；在N柱（5）一侧注入B+离子，形成N型低掺杂的补偿浮岛（7）；
步骤S3：在N柱（5）上方热生长栅氧化层（11），并在栅氧化层（11）上方淀积栅极多晶硅（12）；进行自对准体区（8）注入并推阱；
步骤S4：光刻并离子注入在体区（8）上部形成接触区（9）和源区（10），并在接触区（9）、源区（10）和上级多晶硅上方淀积硼磷硅玻璃介质层（13）；
步骤S5：光刻并刻蚀介质层（13）形成接触孔，淀积源极金属（14）并与接触区（9）和源区（10）接触，背面金属化形成漏极金属（1）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211078330.3A CN115172466B (zh) | 2022-09-05 | 2022-09-05 | 一种超结vdmos新结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211078330.3A CN115172466B (zh) | 2022-09-05 | 2022-09-05 | 一种超结vdmos新结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115172466A CN115172466A (zh) | 2022-10-11 |
| CN115172466B true CN115172466B (zh) | 2022-11-08 |
Family
ID=83480684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211078330.3A Active CN115172466B (zh) | 2022-09-05 | 2022-09-05 | 一种超结vdmos新结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172466B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494160A (zh) * | 2002-09-25 | 2004-05-05 | ��ʽ���綫֥ | 功率半导体元件 |
| DE102004051348A1 (de) * | 2003-10-21 | 2005-06-23 | International Rectifier Corporation, El Segundo | Superjunction Vorrichtung mit verbesserter Robustheit |
| JP2007251023A (ja) * | 2006-03-17 | 2007-09-27 | Toyota Motor Corp | スーパージャンクション構造を有する半導体装置とその製造方法 |
| JP2008258442A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
| CN106816376A (zh) * | 2017-01-12 | 2017-06-09 | 中国科学院微电子研究所 | 一种超结器件耐压层的制备方法 |
| JP2017183419A (ja) * | 2016-03-29 | 2017-10-05 | ローム株式会社 | 半導体装置 |
| CN107731922A (zh) * | 2017-09-02 | 2018-02-23 | 西安交通大学 | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 |
| CN108493247A (zh) * | 2018-02-28 | 2018-09-04 | 南京邮电大学 | 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法 |
| CN109346524A (zh) * | 2018-09-30 | 2019-02-15 | 重庆大学 | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 |
| CN109713041A (zh) * | 2018-12-27 | 2019-05-03 | 四川立泰电子有限公司 | 一种适用于超结dmos器件的改良结构 |
| CN114464533A (zh) * | 2021-12-22 | 2022-05-10 | 龙腾半导体股份有限公司 | 一种改善emi的超结结构及制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10346838A1 (de) * | 2002-10-08 | 2004-05-13 | International Rectifier Corp., El Segundo | Superjunction-Bauteil |
| US7126186B2 (en) * | 2002-12-20 | 2006-10-24 | Infineon Technolgies Ag | Compensation component and process for producing the component |
-
2022
- 2022-09-05 CN CN202211078330.3A patent/CN115172466B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494160A (zh) * | 2002-09-25 | 2004-05-05 | ��ʽ���綫֥ | 功率半导体元件 |
| DE102004051348A1 (de) * | 2003-10-21 | 2005-06-23 | International Rectifier Corporation, El Segundo | Superjunction Vorrichtung mit verbesserter Robustheit |
| JP2007251023A (ja) * | 2006-03-17 | 2007-09-27 | Toyota Motor Corp | スーパージャンクション構造を有する半導体装置とその製造方法 |
| JP2008258442A (ja) * | 2007-04-05 | 2008-10-23 | Toshiba Corp | 電力用半導体素子 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
| JP2017183419A (ja) * | 2016-03-29 | 2017-10-05 | ローム株式会社 | 半導体装置 |
| CN106816376A (zh) * | 2017-01-12 | 2017-06-09 | 中国科学院微电子研究所 | 一种超结器件耐压层的制备方法 |
| CN107731922A (zh) * | 2017-09-02 | 2018-02-23 | 西安交通大学 | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 |
| CN108493247A (zh) * | 2018-02-28 | 2018-09-04 | 南京邮电大学 | 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法 |
| CN109346524A (zh) * | 2018-09-30 | 2019-02-15 | 重庆大学 | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 |
| CN109713041A (zh) * | 2018-12-27 | 2019-05-03 | 四川立泰电子有限公司 | 一种适用于超结dmos器件的改良结构 |
| CN114464533A (zh) * | 2021-12-22 | 2022-05-10 | 龙腾半导体股份有限公司 | 一种改善emi的超结结构及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115172466A (zh) | 2022-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1168455B1 (en) | Power semiconductor switching element | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| US5349224A (en) | Integrable MOS and IGBT devices having trench gate structure | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| EP1281200A2 (en) | Method of making a semiconductor device having a recessed insulating layer of varying thickness | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN216980573U (zh) | 一种半导体场效应管及电子设备 | |
| CN114792734A (zh) | 一种双沟槽碳化硅mosfet及其制备方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN117410347A (zh) | 低终端面积的超结功率器件及制备方法 | |
| CN115172466B (zh) | 一种超结vdmos新结构及其制备方法 | |
| CN110391302A (zh) | 采用屏蔽栅的超结mosfet结构和制作方法 | |
| CN115148826A (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN116404041A (zh) | AlGaN/GaN垂直型超结/半超结绝缘半导体场效应管及制作方法 | |
| CN205376537U (zh) | 改善反向恢复特性及雪崩能力的超结mos器件 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN204375757U (zh) | 能实现电流双向流通的功率mosfet器件 | |
| CN112909075A (zh) | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN109273529A (zh) | Mos型功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |