CN107731922A - 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 - Google Patents
一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 Download PDFInfo
- Publication number
- CN107731922A CN107731922A CN201710781878.7A CN201710781878A CN107731922A CN 107731922 A CN107731922 A CN 107731922A CN 201710781878 A CN201710781878 A CN 201710781878A CN 107731922 A CN107731922 A CN 107731922A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- type
- conduction
- area
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 66
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 35
- 239000001301 oxygen Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000003763 carbonization Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000005855 radiation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种带浮空区的低导通电阻碳化硅超结MOSFET器件与制备方法，器件包括源极、第一导电类型源区接触、第二导电类型基区、重掺杂第二导电类型基区、多晶硅、栅极、槽栅介质、第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区、第二导电类型柱状区、第一导电类型衬底和漏极。本发明所述第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压。
Description
技术领域
本发明属于微电子和电力电子的碳化硅功率器件领域，特别涉及一种带浮空区的低导通电阻碳化硅超结MOSFET器件与制备方法。
背景技术
宽禁带半导体碳化硅因其禁带宽度大、高热导率、高击穿场强、高电子饱和速度以及强抗辐射性，使得碳化硅功率半导体器件能够应用于高温、高压、高频以及强辐射的工作环境下。在功率电子领域，功率MOSFET凭借其驱动电路简单、开关时间短等优点被广泛应用。
功率MOSFET器件中，横向功率MOSFET因存在寄生JFET区域，使得器件导通电阻较大，而在垂直结构的功率槽栅MOSFET器件中，其结构的设计消除了JFET区域，大大降低了器件的导通电阻。因此在考虑功率损耗等方面的要求时，垂直功率槽栅MOSFET器件有更大的优势。
但是在槽栅MOSFET中，栅氧直接暴露于漂移区中，其栅氧拐角处电场集中。SiC的介电常数是SiO2介电常数的2.5倍，在关断状态，根据高斯定理，SiO2层所承受的耐压应该是漂移区SiC的2.5倍，这使得栅氧拐角处在没有达到SiC临界击穿电场时栅氧已经被提前击穿，器件可靠性下降。
为解决栅氧提前击穿的情况，一种带P+型栅氧保护区的碳化硅超结MOSFET已经被提出，该结构利用P+栅氧保护区对栅氧进行保护，使得高电场由P+栅氧保护区与N型漂移区形成的P-N结承担，降低了栅氧电场。但是随着P+栅氧保护区的引入，其在漂移区中形成的耗尽区严重影响电子的向下传输，使得器件导通电阻变大。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种带浮空区的低导通电阻碳化硅超结MOSFET器件与制备方法，带有浮空区，同时第二导电类型栅氧保护区下移，克服了带第二导电类型栅氧保护区的碳化硅超结MOSFET结构导通电阻较大的缺陷，同时设计的第二导电类型浮空区引入新电场峰，增加了器件的击穿电压。
为了实现上述目的，本发明采用的技术方案是：
一种带浮空区的低导通电阻碳化硅超结MOSFET器件，包括：
第一导电类型多晶硅栅极；
包裹第一导电类型多晶硅栅极的槽栅介质；
设置在槽栅介质两侧的对称结构的源极；
设置在源极底部的第一导电类型源接触区、第二导电类型基区和重掺杂第二导电类型基区；
自上而下依次设置在槽栅介质下方的第一导电类型漂移区、第一导电类型衬底以及漏极；
其特征在于，
所述第一导电类型多晶硅栅极下方设置有第二导电类型多晶硅栅极；所述槽栅介质包裹第二导电类型多晶硅栅极；
所述第一导电类型漂移区设置有第二导电类型栅氧保护区，所述第二导电类型栅氧保护区两侧设有第二导电类型浮空区；
所述第一导电类型漂移区设置有第二导电类型柱状区。
所述第一导电类型源接触区与源极的下部、第二导电类型基区的上部以及重掺杂第二导电类型基区的侧面接触，所述重掺杂第二导电类型基区与源极的下部、第一导电类型源接触区的侧面以及第二导电类型基区的侧面接触；重掺杂第二导电类型基区的厚度等于第一导电类型源接触区和第二导电类型基区的厚度之和；所述槽栅介质包裹第二导电类型多晶硅栅极的底部和侧面。
所述第二导电类型柱状区与第一导电类型漂移区共底面，厚度低于第一导电类型漂移区；所述第二导电类型栅氧保护区和第二导电类型浮空区位于第二导电类型柱状区的上方。
所述第二导电类型柱状区呈空心柱状，与第二导电类型栅氧保护区、第二导电类型浮空区、第一导电类型漂移区同轴设置。
所述第二导电类型浮空区与第二导电类型栅氧保护区深度相同，为0.3μm-2.5μm，所述第二导电类型浮空区与第二导电类型栅氧保护区深度相同，为0.3μm-2.5μm；所述第二导电类型浮空区与第二导电类型栅氧保护区掺杂浓度相同，为5×1017cm-3-1×1019cm-3。
深度，是指与槽栅介质的竖直间距。
所述槽栅介质为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极和第二导电类型多晶硅栅极通过淀积充满整个沟槽结构。
所述第一导电类型衬底是厚度为100μm-500μm，掺杂浓度为1×1019cm-3-1×1020cm-3碳化硅衬底片；所述第一导电类型漂移区厚度为10μm-30μm，掺杂浓度为1×1014cm-3-1×1016cm-3；所述第二导电类型柱状区厚度为5μm-20μm，掺杂浓度为1×1014cm-3-1×1016cm-3；所述第二导电类型基区厚度为0.5μm-1μm，掺杂浓度为1×1017cm-3-3×1017cm-3；所述重掺杂第二导电类型基区厚度为0.7μm-1.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3；所述第一导电类型源接触区厚度为0.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
所述第一导电类型多晶硅栅极经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015cm-3-1×1017cm-3；所述第二导电类型多晶硅栅极经淀积形成，至于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-3×1019cm-3。
对于N型沟槽功率MOS器件，所述第一导电类型指N型，第二导电类型为P型；而对于P型沟槽功率MOS器件，所述第一导电类型指P型，第二导电类型为N型。
本发明还提供了所述带浮空区的低导通电阻的超结碳化硅MOSFET器件结构的制备方法，包括以下步骤：
1)通过离子注入第二导电类型杂质，在第一导电类型碳化硅漂移层形成第二导电类型碳化硅区；
2)在第一导电类型碳化硅漂移层外延生成第一导电类型碳化硅外延，掺杂浓度与漂移区一致；
3)通过掩膜，在所述第一导电类型碳化硅区离子注入第二导电类型杂质形成第二导电类型碳化硅区；
4)在第一导电类型碳化硅漂移层外延第二导电类型碳化硅基区；
5)所述第二导电类型碳化硅外延层分别注入第一导电类型及第二导电类型杂质，形成第二导电类型碳化硅区与第一导电类型碳化硅区，第一导电类型区深度小于第二导电类型外延层；
6)通过掩膜在所述第一导电类型碳化硅区刻蚀出深度大于外延层的窗口；
7)所述窗口内表面热氧化形成栅介质层；
8)所述窗口内淀积形成多晶硅；
9)制备电极。
与现有技术相比，本发明的有益效果是：
将第二导电类型栅氧保护区下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压。
附图说明
图1为一个传统的碳化硅功率超结MOSFET结构。
图2为本发明一种带浮空区的低导通电阻的碳化硅超结MOSFET器件结构示意图。
图3为本发明一种带浮空区的低导通电阻的碳化硅超结MOSFET器件制备流程示意图。
具体实施方式
下面结合附图和实施例详细说明本发明的实施方式。
传统的碳化硅功率MOSFET结构如图1所示，包括：
第一导电类型多晶硅栅极5；
包裹第一导电类型多晶硅栅极5的槽栅介质7；
设置在槽栅介质7两侧的对称结构的源极1；
设置在源极1底部的第一导电类型源接触区2、第二导电类型基区3和重掺杂第二导电类型基区4；第一导电类型源接触区2与源极1的下部、第二导电类型基区3的上部以及重掺杂第二导电类型基区4的侧面接触，重掺杂第二导电类型基区4与源极1的下部、第一导电类型源接触区2的侧面以及第二导电类型基区3的侧面接触；重掺杂第二导电类型基区4的厚度等于第一导电类型源接触区2和第二导电类型基区3的厚度之和；
自上而下依次设置在槽栅介质7下方的第一导电类型漂移区10、第一导电类型衬底12以及漏极13。
参照图2，本发明改进在于：
在第一导电类型多晶硅栅极5下方设置有第二导电类型多晶硅栅极6；槽栅介质7包裹第二导电类型多晶硅栅极6；槽栅介质7包裹第二导电类型多晶硅栅极6的底部和侧面。槽栅介质7为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极5和第二导电类型多晶硅栅极6通过淀积充满整个沟槽结构。
在第一导电类型漂移区10设置有第二导电类型栅氧保护区9，第二导电类型栅氧保护区9两侧设有第二导电类型浮空区8；第一导电类型漂移区10设置有第二导电类型柱状区11。第二导电类型柱状区11与第一导电类型漂移区10共底面，厚度低于第一导电类型漂移区10；第二导电类型栅氧保护区9和第二导电类型浮空区8位于第二导电类型柱状区11的上方。第二导电类型柱状区11呈空心柱状，与第二导电类型栅氧保护区9、第二导电类型浮空区8、第一导电类型漂移区10同轴设置。
本发明的参数要求如下：
1、第一导电类型源接触区2厚度为0.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
2、第二导电类型基区3厚度为0.5μm-1μm，掺杂浓度为1×1017cm-3-3×1017cm-3。
3、重掺杂第二导电类型基区4厚度为0.7μm-1.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
4、第一导电类型多晶硅栅极5经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015cm-3-1×1017cm-3。
5、第二导电类型多晶硅栅极6经淀积形成，至于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-3×1019cm-3。
6、第一导电类型漂移区10厚度为10μm-30μm，掺杂浓度为1×1014cm-3-1×1016cm-3。
7、第二导电类型柱状区11厚度为5μm-20μm，掺杂浓度为1×1014cm-3-1×1016cm-3。
8、第一导电类型衬底12是厚度为100μm-500μm，掺杂浓度为1×1019cm-3-1×1020cm-3碳化硅衬底片。
9、第二导电类型浮空区8与第二导电类型栅氧保护区9深度相同，为0.3μm-2.5μm，第二导电类型浮空区8与第二导电类型栅氧保护区9厚度相同，为0.1μm-0.5μm所述第二导电类型浮空区8与第二导电类型栅氧保护区9掺杂浓度相同，为5×1017cm-3-1×1019cm-3。
根据以上结构，由于将第二导电类型栅氧保护区9下移，引入的空间电荷区对电子的阻碍减小，因此器件的导通电阻减小；第二导电类型浮空区8在漂移区中引入新的电场峰，同时对器件栅氧电场起到屏蔽作用，因此提升器件击穿电压。
因第二导电类型柱状区11与第一导电类型漂移区10在横向形成pn结，使得电场在横向有所增大，整个器件电场分布更加均匀，相较于传统结构，击穿电压得到改善。
本发明的制备方法如图3所示，包括如下步骤：
1)通过离子注入第二导电类型杂质，在第一导电类型碳化硅漂移层即第一导电类型漂移区10形成第二导电类型碳化硅区，即第二导电类型柱状区11；
2)在第一导电类型碳化硅漂移层外延生成第一导电类型碳化硅外延，掺杂浓度与漂移区一致；
3)通过掩膜，在第一导电类型漂移区10离子注入第二导电类型杂质形成第二导电类型碳化硅区，即第二导电类型栅氧保护区9和第二导电类型浮空区8；
4)在第一导电类型碳化硅漂移层外延第二导电类型碳化硅基区，即第二导电类型基区3；
5)所述第二导电类型碳化硅外延基区分别注入第一导电类型及第二导电类型杂质，形成第二导电类型碳化硅区与第一导电类型碳化硅区，即重掺杂第二导电类型基区4和第一导电类型源接触区2，第一导电类型区深度小于第二导电类型外延层；
6)通过掩膜在所述第一导电类型碳化硅区刻蚀出深度大于外延层的窗口；
7)所述窗口内表面热氧化形成栅介质层，即槽栅介质7；
8)所述窗口内淀积形成第二导电类型多晶硅及第一导电类型多晶硅，即第二导电类型多晶硅栅极6和第一导电类型多晶硅栅极5；
9)制备电极。
Claims (10)
1.一种带浮空区的低导通电阻碳化硅超结MOSFET器件，包括：
第一导电类型多晶硅栅极(5)；
包裹第一导电类型多晶硅栅极(5)的槽栅介质(7)；
设置在槽栅介质(7)两侧的对称结构的源极(1)；
设置在源极(1)底部的第一导电类型源接触区(2)、第二导电类型基区(3)和重掺杂第二导电类型基区(4)；
自上而下依次设置在槽栅介质(7)下方的第一导电类型漂移区(10)、第一导电类型衬底(12)以及漏极(13)；
其特征在于，
所述第一导电类型多晶硅栅极(5)下方设置有第二导电类型多晶硅栅极(6)；所述槽栅介质(7)包裹第二导电类型多晶硅栅极(6)；
所述第一导电类型漂移区(10)设置有第二导电类型栅氧保护区(9)，所述第二导电类型栅氧保护区(9)两侧设有第二导电类型浮空区(8)；
所述第一导电类型漂移区(10)设置有第二导电类型柱状区(11)。
2.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，所述第一导电类型源接触区(2)与源极(1)的下部、第二导电类型基区(3)的上部以及重掺杂第二导电类型基区(4)的侧面接触，所述重掺杂第二导电类型基区(4)与源极(1)的下部、第一导电类型源接触区(2)的侧面以及第二导电类型基区(3)的侧面接触；重掺杂第二导电类型基区(4)的厚度等于第一导电类型源接触区(2)和第二导电类型基区(3)的厚度之和；所述槽栅介质(7)包裹第二导电类型多晶硅栅极(6)的底部和侧面。
3.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，所述第二导电类型柱状区(11)与第一导电类型漂移区(10)共底面，厚度低于第一导电类型漂移区(10)；所述第二导电类型栅氧保护区(9)和第二导电类型浮空区(8)位于第二导电类型柱状区(11)的上方。
4.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，所述第二导电类型柱状区(11)呈空心柱状，与第二导电类型栅氧保护区(9)、第二导电类型浮空区(8)、第一导电类型漂移区(10)同轴设置。
5.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，所述第二导电类型浮空区(8)与第二导电类型栅氧保护区(9)深度相同，为0.3μm-2.5μm，所述第二导电类型浮空区(8)与第二导电类型栅氧保护区(9)厚度相同，为0.1μm-0.5μm所述第二导电类型浮空区(8)与第二导电类型栅氧保护区(9)掺杂浓度相同，为5×1017cm-3-1×1019cm-3。
6.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，所述槽栅介质(7)为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极(5)和第二导电类型多晶硅栅极(6)通过淀积充满整个沟槽结构。
7.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，所述第一导电类型衬底(12)是厚度为100μm-500μm，掺杂浓度为1×1019cm-3-1×1020cm-3碳化硅衬底片；所述第一导电类型漂移区(10)厚度为10μm-30μm，掺杂浓度为1×1014cm-3-1×1016cm-3；所述第二导电类型柱状区(11)厚度为5μm-20μm，掺杂浓度为1×1014cm-3-1×1016cm-3；所述第二导电类型基区(3)厚度为0.5μm-1μm，掺杂浓度为1×1017cm-3-3×1017cm-3；所述重掺杂第二导电类型基区(4)厚度为0.7μm-1.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3；所述第一导电类型源接触区(2)厚度为0.2μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
8.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，所述第一导电类型多晶硅栅极(5)经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015cm-3-1×1017cm-3；所述第二导电类型多晶硅栅极(6)经淀积形成，至于第一导电类型多晶硅栅极下方，厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-3×1019cm-3。
9.根据权利要求1所述带浮空区的低导通电阻碳化硅超结MOSFET器件，其特征在于，对于N型沟槽功率MOS器件，所述第一导电类型指N型，第二导电类型为P型；而对于P型沟槽功率MOS器件，所述第一导电类型指P型，第二导电类型为N型。
10.权利要求1所述的一种带浮空区的低导通电阻的超结碳化硅MOSFET器件结构的制备方法，其特征在于，包括以下步骤：
1)通过离子注入第二导电类型杂质，在第一导电类型碳化硅漂移层形成第二导电类型碳化硅区；
2)在第一导电类型碳化硅漂移层外延生成第一导电类型碳化硅外延，掺杂浓度与漂移区一致；
3)通过掩膜，在所述第一导电类型碳化硅区离子注入第二导电类型杂质形成第二导电类型碳化硅区；
4)在第一导电类型碳化硅漂移层外延第二导电类型碳化硅基区；
5)所述第二导电类型碳化硅外延层分别注入第一导电类型及第二导电类型杂质，形成第二导电类型碳化硅区与第一导电类型碳化硅区，第一导电类型区深度小于第二导电类型外延层；
6)通过掩膜在所述第一导电类型碳化硅区刻蚀出深度大于外延层的窗口；
7)所述窗口内表面热氧化形成栅介质层；
8)所述窗口内淀积形成多晶硅；
9)制备电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710781878.7A CN107731922B (zh) | 2017-09-02 | 2017-09-02 | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710781878.7A CN107731922B (zh) | 2017-09-02 | 2017-09-02 | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731922A true CN107731922A (zh) | 2018-02-23 |
| CN107731922B CN107731922B (zh) | 2019-05-21 |
Family
ID=61204846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710781878.7A Active CN107731922B (zh) | 2017-09-02 | 2017-09-02 | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731922B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148791A (zh) * | 2022-09-05 | 2022-10-04 | 深圳市威兆半导体股份有限公司 | 一种超结mosfet |
| CN115172466A (zh) * | 2022-09-05 | 2022-10-11 | 深圳市威兆半导体股份有限公司 | 一种超结vdmos新结构及其制备方法 |
| CN116031303A (zh) * | 2023-02-09 | 2023-04-28 | 上海功成半导体科技有限公司 | 超结器件及其制作方法和电子器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150069508A1 (en) * | 2013-09-06 | 2015-03-12 | SK Hynix Inc. | Semiconductor device |
| CN104851915A (zh) * | 2015-04-17 | 2015-08-19 | 西安交通大学 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
| CN105977302A (zh) * | 2016-07-06 | 2016-09-28 | 电子科技大学 | 一种具有埋层结构的槽栅型mos |
-
2017
- 2017-09-02 CN CN201710781878.7A patent/CN107731922B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150069508A1 (en) * | 2013-09-06 | 2015-03-12 | SK Hynix Inc. | Semiconductor device |
| CN104851915A (zh) * | 2015-04-17 | 2015-08-19 | 西安交通大学 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
| CN105977302A (zh) * | 2016-07-06 | 2016-09-28 | 电子科技大学 | 一种具有埋层结构的槽栅型mos |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148791A (zh) * | 2022-09-05 | 2022-10-04 | 深圳市威兆半导体股份有限公司 | 一种超结mosfet |
| CN115172466A (zh) * | 2022-09-05 | 2022-10-11 | 深圳市威兆半导体股份有限公司 | 一种超结vdmos新结构及其制备方法 |
| CN115172466B (zh) * | 2022-09-05 | 2022-11-08 | 深圳市威兆半导体股份有限公司 | 一种超结vdmos新结构及其制备方法 |
| CN116031303A (zh) * | 2023-02-09 | 2023-04-28 | 上海功成半导体科技有限公司 | 超结器件及其制作方法和电子器件 |
| CN116031303B (zh) * | 2023-02-09 | 2023-11-21 | 上海功成半导体科技有限公司 | 超结器件及其制作方法和电子器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731922B (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN107658214B (zh) | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 | |
| CN108183130B (zh) | 带有p型埋层的双栅载流子储存性igbt器件 | |
| CN107731922B (zh) | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 | |
| CN110310983A (zh) | 一种超结vdmos器件 | |
| CN109103257A (zh) | 高可靠性深沟槽功率mos器件 | |
| CN108346701B (zh) | 一种屏蔽栅功率dmos器件 | |
| CN101510558A (zh) | 半导体装置及其制造方法 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107731894A (zh) | 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法 | |
| CN103872097B (zh) | 功率半导体设备及其制造方法 | |
| CN110473917A (zh) | 一种横向igbt及其制作方法 | |
| CN115274816A (zh) | 一种高阻衬底tsv接地的超结ldmos器件及其制作方法 | |
| CN107482062B (zh) | 一种低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN106992208B (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| CN107731912B (zh) | 一种低导通电阻、小栅电荷的双沟槽碳化硅igbt器件与制备方法 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN104269441B (zh) | 等间距固定电荷区soi耐压结构及soi功率器件 | |
| CN218069857U (zh) | 具有倒t型埋层的深沟槽型功率器件 | |
| CN204102902U (zh) | 线性间距分布固定电荷岛soi耐压结构及功率器件 | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN115425065A (zh) | 一种碳化硅igbt器件及其制造方法 | |
| CN107731893A (zh) | 一种带浮空区的低导通电阻双沟槽碳化硅igbt器件与制备方法 | |
| CN107623043B (zh) | 一种含内置浮空区的低导通电阻碳化硅mosfet器件与制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200421 Address after: 523808 room 522, building G2, University Innovation City, Songshanhu high tech Zone, Dongguan City, Guangdong Province Patentee after: Dongguan Qingxin Semiconductor Technology Co., Ltd Address before: 710048 No. 28, Xianning Road, Xi'an, Shaanxi Patentee before: XI'AN JIAOTONG University |
|
| TR01 | Transfer of patent right |