CN115274816A - 一种高阻衬底tsv接地的超结ldmos器件及其制作方法 - Google Patents
一种高阻衬底tsv接地的超结ldmos器件及其制作方法 Download PDFInfo
- Publication number
- CN115274816A CN115274816A CN202110940172.7A CN202110940172A CN115274816A CN 115274816 A CN115274816 A CN 115274816A CN 202110940172 A CN202110940172 A CN 202110940172A CN 115274816 A CN115274816 A CN 115274816A
- Authority
- CN
- China
- Prior art keywords
- region
- column
- resistance substrate
- ldmos device
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 210000000746 body region Anatomy 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明公开了一种高阻衬底TSV接地的超结LDMOS器件及其制作方法，所述超结LDMOS器件包括：高阻衬底，形成于高阻衬底中的体区和漂移区，形成于体区中的体区接触区和源区，形成于体区上方衬底表面的多晶硅栅极以及形成于漂移区中的漏区；漂移区包括在栅极宽度方向间隔设置的第一柱区和第二柱区形成的超结结构；其中，第一柱区与漏区之间设置有第一缓冲层，第二柱区与漏区之间设置有第二缓冲层，且第一缓冲层和第二缓冲层包围漏区设置。本发明的超级LDMOS器件可以有效抑制衬底辅助效应，并可以实现器件击穿电压和导通电阻的最优设计，同时可以降低器件的输出电容。
Description
技术领域
本发明涉及半导体器件领域，具体为一种高阻衬底TSV接地的超结LDMOS器件及其制作方法。
背景技术
Superjunction在功率半导体器件具有优异的性能，能够打破硅材料中导通电阻和击穿电压的极限，在VDMOS/IGBT等纵向器件领域被广泛应用并取得了很大的商业成就，但是在横向器件如LDMOS，特别是RF LDMOS应用较少。实际上，superjunction结构用于RFLDMOS的漂移区同样能够改善器件Rdson和BV，并且能够让漂移区横向电场均匀分布，减少栅极边沿电场强度，能够有效抑制HCI，改善RFLDMOS器件的可靠性。
对于应用于功率领域的LDMOS器件，尤其是RF LDMOS器件，导通电阻Ron和输出电容Coss是限制器件效率的主要因素，传统的LDMOS器件，在低阻衬底上做外延层，在外延层上设计器件，通过增加漂移区掺杂浓度降低导通电阻，而直接增加掺杂浓度的负面效果是增加漂移区耗尽难度，导致漂移区电场不均匀而使击穿电压下降。通过增加G-shield场板可以增强RESURF效应，把漂移区电场调节均匀，改善漂移区掺杂浓度增加所带来的击穿电压下降等问题，但是G-shield场板所增加的寄生电容导致Coss变大。总而言之，现有技术方案的器件设计不合理，导通电阻Ron和输出电容Coss限制了器件的效率和功率密度。
发明内容
本发明的主要目的在于提供一种高阻衬底TSV接地的超结LDMOS器件及其制作方法，以解决上述问题。
为实现前述发明目的，本发明采用如下技术方案：
本发明实施例的一个方面提供了一种高阻衬底TSV接地的超结LDMOS器件，其包括：
高阻衬底，具有第一表面和第二表面，所述第一表面与第二表面相对设置；
形成于所述高阻衬底第一表面下的体区和漂移区；
形成于所述体区中的体区接触区和源区；
形成于所述体区上方衬底第一表面的多晶硅栅极；
形成于所述漂移区中的漏区；
所述漂移区包括第一柱区和第二柱区，所述第一柱区与第二柱区在栅极的宽度方向间隔设置并形成超结结构；其中，
所述第一柱区与漏区之间设置有第一缓冲层，所述第二柱区与漏区之间设置有第二缓冲层，且所述第一缓冲层和第二缓冲层包围所述漏区设置。
进一步的，所述漏区、第一柱区和第一缓冲层为第一导电类型，所述第二柱区为第二导电类型，所述第二缓冲层为第一导电类型或第二导电类型。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型，所述超结LDMOS器件为N型LDMOS器件。
进一步的，所述第一导电类型为P型，所述第二导电类型为N型，所述超结LDMOS器件为P型LDMOS器件。
进一步的，所述第一缓冲层的掺杂浓度介于第一柱区和漏区的掺杂浓度之间，所述第二缓冲层的掺杂浓度介于第二柱区和漏区的掺杂浓度之间。
进一步的，所述第一缓冲层、第二缓冲层在漏区和第一柱区之间、漏区和第二柱区之间均形成缓变结结构。
进一步的，所述任一第一柱区的两侧均设置有一个第二柱区，且所述第一柱区的宽度和间距均小于0.5μm。
进一步的，上述的超结LDMOS器件还包括：第一金属层、接触通孔和硅通孔(TSV)，所述第一金属层覆盖在所述体区的上方，并通过接触通孔与源区、体区接触区连接，以及所述第一金属层还通过硅通孔(TSV)与高阻衬底的第二表面连接。
进一步的，所述高阻衬底的第二表面上设置有第二金属层形成的GND层，所述TSV在所述高阻衬底的厚度方向经体区穿过所述高阻衬底，并与所述GND层连接。
进一步的，所述高阻衬底的电阻率大于3000ohm*cm。
本发明实施例的另一方面提供了一种上述高阻衬底TSV接地的超结LDMOS器件的制作方法，其包括：
提供一高阻衬底；
在所述高阻衬底上的选定区域加工形成多晶硅栅极；
在所述高阻衬底内的选定区域形成体区和漂移区；
将所述漂移区在栅宽方向加工成间隔排列的第一柱区和第二柱区，以形成超结结构；
在所述漂移区内的选定区域加工形成第一缓冲区域和第二缓冲区域；
在所述第一缓冲区域和第二缓冲区域内形成漏区；
在所述体区内的选定区域形成源区和体区接触区。
进一步的，上述的制作方法还包括：在第一缓冲区域与漏区之间形成第一缓冲层，在第二缓冲区域与漏区之间形成第二缓冲层。
进一步的，上述的制作方法还包括：
加工第一金属层、第二金属层、接触通孔和硅通孔(TSV)；
使所述体区接触区、源区通过接触通孔与第一金属层连接；
使所述第一金属层通过硅通孔(TSV)与所述高阻衬底第二表面的第二金属层连接。
较之现有技术，本发明实施例提供的一种高阻衬底TSV接地的超结LDMOS器件及其制作方法，至少具有如下有益效果：
1)通过在高阻衬底上实现横向的超结结构，有效地抑制衬底辅助效应，并通过该超结结构增强RESURF效应，实现了器件击穿电压和导通电阻的最优设计。
2)在上述超结结构的基础上去掉了屏蔽金属层G-shield，减少了屏蔽金属层所产生的寄生电容，降低了器件的输出电容。
3)通过在超结结构与漏极之间设置缓冲层，并通过缓冲层形成的缓变结降低器件的峰值电场，进而改善了器件的击穿电压。
附图说明
为了更清楚地说明本发明的技术方案，下面将对本发明的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中的一种高阻衬底TSV接地的超结LDMOS器件的立体结构示意图；
图2是本发明实施例中的一种高阻衬底TSV接地的超结LDMOS器件的俯视结构示意图。
附图标记说明：1.高阻衬底、10.体区、11.漂移区、101.体区接触区、102.源区、103.多晶硅栅极、104.第一金属层、105.接触通孔、106.硅通孔(TSV)、111.漏区、112.第一柱区、113.第二柱区、114.第一缓冲区域、115.第二缓冲区域。
具体实施方式
鉴于现有技术的不足，本案发明人经长期研究和实践，得以提出本发明的技术方案，如下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中”、“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1
请参阅图1-2，为本实施例提供的一种高阻衬底TSV接地的超结NLDMOS器件，其包括：
高阻衬底1，具有第一表面和第二表面，第一表面与第二表面相对设置，该高阻衬底的电阻率大于3000ohm*cm。
形成于高阻衬底1第一表面上的多晶硅栅极103；
形成于高阻衬底1内的体区10和漂移区11；
形成于体区10内的体区接触区101和源区102；
形成于漂移区11内的漏区111；
漂移区11包括N型掺杂的第一柱区112和P型掺杂的第二柱区113，第一柱区112与第二柱区113在多晶硅栅极103的宽度方向间隔设置并形成超结结构。
其中，第一柱区112与漏区111之间设置有第一缓冲层，第二柱区113与漏区111之间设置有第二缓冲层，第一缓冲层、第二缓冲层均包围所述漏区111设置，且漏区111、第一缓冲层和第二缓冲层的掺杂类型均为N型。
进一步的，该超结NLDMOS器件还包括：第一金属层104、接触通孔105和硅通孔(TSV)106，第一金属层104覆盖在体区10的上方，并通过接触通孔105与源区102、体区接触区101电连接，以及第一金属层104还通过硅通孔(TSV)106与高阻衬底1的第二表面电连接。
需要说明的是，漏区111同样通过相应的接触通孔105与于相应的金属层电连接。
进一步的，高阻衬底1的第二表面上设置有第二金属层，该第二金属层为GND层，硅通孔(TSV)106在高阻衬底1的厚度方向经体区10穿过高阻衬底1后与该GND层连接。
该NLDMOS器件的在具体工作时，通过多晶硅栅极103控制器件的开启和关闭，通过体区接触区101为体区10提供电位。当多晶硅栅极103达到一定电位后，器件开启，载流子从源区102经过多晶硅栅极103下方的沟道，进入漂移区11并到达漏区111；当多晶硅栅极103低于一定电位后，器件关闭。
进一步的，上述的第一柱区112与漏区111之间的第一缓冲层的掺杂浓度介于第一柱区112和漏区111的掺杂浓度之间，第二柱区113与漏区111之间的第二缓冲层的掺杂浓度介于第二柱区113和漏区111的掺杂浓度之间，进而在漏区111和第一柱区112之间、在漏区111和第二柱区113之间均形成有缓变结结构，此缓变结可以降低器件峰值电场，进而改善器件的击穿电压。
进一步的，上述任一第一柱区112的两侧均设置有一个第二柱区113，且第一柱区112的宽度和间距均小于0.5μm，即第一柱区112和第二柱区113的宽度均小于0.5μm。
在一种实施方式中，第一柱区112的宽度也可以介于0.5μm和5μm之间，第二柱区113的宽度介于第一柱区112宽度的十分之一和二分之一之间。
进一步的，本实施例还提供了上述超结NLDMOS器件的制作方法，其包括：
首先，提供一高阻衬底1。
进一步的，在高阻衬底1第一表面上的选定区域形成多晶硅栅极103。
进一步的，在高阻衬底1的第一表面下形成体区10和漂移区11。
进一步的，对上述漂移区11进行整体的P型离子掺杂形成P型区域，并采用版图控制的局域N型离子注入，将该P型区域在多晶硅栅极103的宽度方向分为间隔排列的第一柱区112和第二柱区113，此处的版图控制可以使用硬版图控制，可以提高光刻胶的加工精度。
在一种实施方式中，也可以对漂移区11进行整体的N型离子掺杂形成N型区域，然后采用版图控制的局域P型离子注入，将该N型区域在多晶硅栅极103的宽度方向分为间隔排列的第一柱区112和第二柱区113。
进一步的，采用版图控制的局域N型离子注入，在所述漂移区11(此时已加工为间隔排列的第一柱区112和第二柱区113)内的选定区域形成第一缓冲区域114、第二缓冲区域115，其中，第一缓冲区域114和第二缓冲区域115的注入深度小于漂移区11的厚度。
进一步的，采用版图控制的局域N型离子注入，在第一缓冲区域114和第二缓冲区域115内的选定区域形成漏区111，并在漏区111上加工制作漏极。
此时，在第一柱区112、第二柱区113与漏区111之间的第一缓冲区域114、第二缓冲区域115形成第一缓冲层、第二缓冲层，且第一缓冲层、第二缓冲层均为N型。
进一步的，采用版图控制的局域P型离子注入，在所述体区10内的选定区域形成体区接触区101，以及采用版图控制的局域N型离子注入，在所述体区10内的选定区域形成源区102，并在源区102上加工制作源极。
最后，在高阻衬底1第一表面上方形成第一金属层104，在衬底1第二表面下形成第二金属层，以及在高阻衬底1内部加工接触通孔105和硅通孔(TSV)106，并使体区接触区101、源区102通过接触通孔105与第一金属层104连接，使第一金属层104通过硅通孔(TSV)106与高阻衬底1第二表面的第二金属层连接。
其中，第一柱区112、第二柱区113的离子注入浓度要低于其对应的第一缓冲区域114、第二缓冲区域115的离子注入浓度，第一缓冲区域114和第二缓冲区域115的离子注入浓度要低于漏区111的离子注入浓度。
具体的，第一柱区112和第二柱区113的离子注入浓度均介于1E12cm-3和1E13cm-3之间，漏区103的离子注入浓度介于1E14cm-3和1E16cm-3之间。
实施例2
本实施例提供了另一种高阻衬底TSV接地的超结NLDMOS器件，与实施例1的区别在于，第二缓冲区域115，即第二柱区113与漏区111之间的第二缓冲层为P型缓冲层。
实施例3
本实施例提供了一种高阻衬底TSV接地的超结PLDMOS器件，与实施例1的区别在于，第一柱区112为P型、第二柱区113为N型，漏区111、第一柱区112与漏区111之间的第一缓冲层、第二柱区113与漏区111之间的第二缓冲层均为P型，或者，漏区111、第一柱区112与漏区111之间的第一缓冲层为P型，而第二柱区113与漏区111之间的第二缓冲层均为N型。
本发明实施例提供的一种高阻衬底TSV接地的超结NLDMOS器件，通过在高阻衬底上实现横向的超结结构，有效抑制了衬底辅助效应，并通过该超结结构增强了RESURF效应，实现了器件击穿电压BV和导通电阻Ron的最优设计；且在上述超结结构的基础上去掉了传统器件的屏蔽金属层G-shield，减少了G-shield所产生的寄生电容，降低了输出电容Coss；以及通过在超结结构与漏极之间设置缓冲层，通过该缓冲层在超结结构与漏极之间形成的缓变结降低器件的峰值电场，进而改善器件的击穿电压BV。
本发明实施例提供的一种高阻衬底TSV接地的超结NLDMOS器件，在满足击穿电压BV的情况下可以将导通电阻Ron降低约25％，输出电容降低约50％。
以上所述，仅为本发明中的具体实施例，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内。
Claims (10)
1.一种高阻衬底TSV接地的超结LDMOS器件，其特征在于包括：
高阻衬底，具有第一表面和第二表面，所述第一表面与第二表面相对设置；
形成于所述衬底第一表面上的多晶硅栅极；
形成于所述高阻衬底第一表面下的体区和漂移区；
形成于所述体区中的体区接触区和源区；
形成于所述漂移区中的漏区；
所述漂移区包括第一柱区和第二柱区，所述第一柱区与第二柱区在栅极的宽度方向间隔设置并形成超结结构；其中，
所述第一柱区与漏区之间设置有第一缓冲层，所述第二柱区与漏区之间设置有第二缓冲层，且所述第一缓冲层和第二缓冲层包围所述漏区设置。
2.根据权利要求1所述的超结LDMOS器件，其特征在于：所述漏区、第一柱区和第一缓冲层为第一导电类型，所述第二柱区为第二导电类型，所述第二缓冲层为第一导电类型或第二导电类型；和/或，所述第一导电类型为N型，所述第二导电类型为P型，所述超结LDMOS器件为N型LDMOS器件；和/或，所述第一导电类型为P型，所述第二导电类型为N型，所述超结LDMOS器件为P型LDMOS器件。
3.根据权利要求2所述的超结LDMOS器件，其特征在于：所述第一缓冲层的掺杂浓度介于第一柱区和漏区的掺杂浓度之间，所述第二缓冲层的掺杂浓度介于第二柱区和漏区的掺杂浓度之间；和/或，所述第一缓冲层、第二缓冲层在漏区和第一柱区之间、漏区和第二柱区之间均形成缓变结结构。
4.根据权利要求2所述的超结LDMOS器件，其特征在于：所述任一第一柱区的两侧均设置有一个第二柱区，且所述第一柱区的宽度和间距均小于0.5μm。
5.根据权利要求1所述的超结LDMOS器件，其特征在于还包括：第一金属层、接触通孔和硅通孔(TSV)，所述第一金属层覆盖在所述体区的上方，并通过接触通孔与源区、体区接触区电连接，以及所述第一金属层还通过硅通孔(TSV)与高阻衬底的第二表面电连接。
6.根据权利要求5所述的超结LDMOS器件，其特征在于：所述高阻衬底的第二表面上设置有第二金属层形成的GND层，所述TSV在所述高阻衬底的厚度方向经体区穿过所述高阻衬底，并与所述GND层连接。
7.根据权利要求6所述的超结LDMOS器件，其特征在于：所述高阻衬底的电阻率大于3000ohm*cm。
8.一种根据权利要求1-7任一项所述的高阻衬底TSV接地的超结LDMOS器件的制作方法，其特征在于包括：
提供一高阻衬底；
在所述高阻衬底第一表面上的选定区域加工形成多晶硅栅极；
在所述高阻衬底内的选定区域形成体区和漂移区；
将所述漂移区在栅宽方向加工成间隔排列的第一柱区和第二柱区，以形成超结结构；
在所述漂移区内的选定区域加工形成第一缓冲区域和第二缓冲区域；
在所述第一缓冲区域和第二缓冲区域内形成漏区；
在所述体区内的选定区域形成源区和体区接触区。
9.根据权利要求7所述的超结LDMOS器件的制作方法，其特征在于包括：在第一缓冲区域与漏区之间形成第一缓冲层，在第二缓冲区域与漏区之间形成第二缓冲层。
10.根据权利要求6所述的超结LDMOS器件的制作方法，其特征在于还包括：
加工第一金属层、第二金属层、接触通孔和硅通孔(TSV)；
使所述体区接触区、源区通过接触通孔与第一金属层连接；
使所述第一金属层通过硅通孔(TSV)与所述高阻衬底第二表面的第二金属层连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2021104774340 | 2021-04-29 | ||
| CN202110477434 | 2021-04-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115274816A true CN115274816A (zh) | 2022-11-01 |
Family
ID=79664805
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110672386.0A Pending CN115274849A (zh) | 2021-04-29 | 2021-06-17 | Ldmos器件 |
| CN202110672374.8A Pending CN115274815A (zh) | 2021-04-29 | 2021-06-17 | 图形化布局的夹层氧化层晶圆及其制作方法 |
| CN202110672378.6A Active CN115274848B (zh) | 2021-04-29 | 2021-06-17 | 图形化布局夹层氧化层soi的超结ldmos器件 |
| CN202110940172.7A Pending CN115274816A (zh) | 2021-04-29 | 2021-08-16 | 一种高阻衬底tsv接地的超结ldmos器件及其制作方法 |
| CN202122099659.5U Active CN215418189U (zh) | 2021-04-29 | 2021-09-01 | 图形化soi ldmos器件结构 |
| CN202111023606.3A Pending CN115274850A (zh) | 2021-04-29 | 2021-09-01 | 用于射频单芯片集成的图形化氧化夹层布局soi晶圆结构 |
| CN202111008265.2A Pending CN115274548A (zh) | 2021-04-29 | 2021-09-01 | Soi晶圆及soi晶圆中tsv的制作方法 |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110672386.0A Pending CN115274849A (zh) | 2021-04-29 | 2021-06-17 | Ldmos器件 |
| CN202110672374.8A Pending CN115274815A (zh) | 2021-04-29 | 2021-06-17 | 图形化布局的夹层氧化层晶圆及其制作方法 |
| CN202110672378.6A Active CN115274848B (zh) | 2021-04-29 | 2021-06-17 | 图形化布局夹层氧化层soi的超结ldmos器件 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122099659.5U Active CN215418189U (zh) | 2021-04-29 | 2021-09-01 | 图形化soi ldmos器件结构 |
| CN202111023606.3A Pending CN115274850A (zh) | 2021-04-29 | 2021-09-01 | 用于射频单芯片集成的图形化氧化夹层布局soi晶圆结构 |
| CN202111008265.2A Pending CN115274548A (zh) | 2021-04-29 | 2021-09-01 | Soi晶圆及soi晶圆中tsv的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (7) | CN115274849A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116153979B (zh) * | 2022-12-28 | 2023-11-03 | 苏州华太电子技术股份有限公司 | Ldmos终端结构以及ldmos终端结构的制作方法 |
| CN116995100B (zh) * | 2023-09-28 | 2024-01-23 | 粤芯半导体技术股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4618629B2 (ja) * | 2004-04-21 | 2011-01-26 | 三菱電機株式会社 | 誘電体分離型半導体装置 |
| US7791161B2 (en) * | 2005-08-25 | 2010-09-07 | Freescale Semiconductor, Inc. | Semiconductor devices employing poly-filled trenches |
| TWI455311B (zh) * | 2010-05-11 | 2014-10-01 | Sinopower Semiconductor Inc | 橫向擴散金屬氧化物半導體元件 |
| JP2014045123A (ja) * | 2012-08-28 | 2014-03-13 | Renesas Electronics Corp | 半導体装置の製造方法 |
| EP3010042B1 (en) * | 2013-06-14 | 2020-04-15 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN111755523A (zh) * | 2020-07-09 | 2020-10-09 | 重庆邮电大学 | 一种具有低阻n型电子通道的超结soi-ldmos器件 |
-
2021
- 2021-06-17 CN CN202110672386.0A patent/CN115274849A/zh active Pending
- 2021-06-17 CN CN202110672374.8A patent/CN115274815A/zh active Pending
- 2021-06-17 CN CN202110672378.6A patent/CN115274848B/zh active Active
- 2021-08-16 CN CN202110940172.7A patent/CN115274816A/zh active Pending
- 2021-09-01 CN CN202122099659.5U patent/CN215418189U/zh active Active
- 2021-09-01 CN CN202111023606.3A patent/CN115274850A/zh active Pending
- 2021-09-01 CN CN202111008265.2A patent/CN115274548A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115274849A (zh) | 2022-11-01 |
| CN115274848A (zh) | 2022-11-01 |
| CN115274850A (zh) | 2022-11-01 |
| CN115274548A (zh) | 2022-11-01 |
| CN115274848B (zh) | 2023-10-31 |
| CN215418189U (zh) | 2022-01-04 |
| CN115274815A (zh) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601334B2 (en) | Semiconductor device and the method of manufacturing the same | |
| US10062749B2 (en) | High voltage semiconductor devices and methods of making the devices | |
| US8872264B2 (en) | Semiconductor device having a floating semiconductor zone | |
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| US7372100B2 (en) | Semiconductor device | |
| US7365402B2 (en) | LDMOS transistor | |
| JP2008516451A (ja) | 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN102376762A (zh) | 超级结ldmos器件及制造方法 | |
| US20220052170A1 (en) | Mosfet with distributed doped p-shield zones under trenches | |
| CN115274816A (zh) | 一种高阻衬底tsv接地的超结ldmos器件及其制作方法 | |
| JP7106896B2 (ja) | 半導体装置 | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
| KR101127501B1 (ko) | 트렌치 게이트 구조를 가지는 전력 반도체 소자 | |
| CN109994549B (zh) | 半导体功率器件 | |
| CN113140633B (zh) | 一种半导体器件及其制造方法 | |
| CN113113464B (zh) | 一种半导体器件及其制造方法 | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 | |
| KR102078295B1 (ko) | 이너 웰을 가진 슈퍼 정션 트랜지스터 | |
| CN109994468B (zh) | 半导体超结功率器件 | |
| CN116153998A (zh) | 包括沟槽栅极结构的半导体器件 | |
| CN115763526A (zh) | 半导体结构及其形成方法 | |
| KR100763310B1 (ko) | 전력 반도체 소자 | |
| CN113140634A (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Mo Haifeng Inventor before: Mo Haifeng |