CN116153998A - 包括沟槽栅极结构的半导体器件 - Google Patents

包括沟槽栅极结构的半导体器件 Download PDF

Info

Publication number
CN116153998A
CN116153998A CN202211444353.1A CN202211444353A CN116153998A CN 116153998 A CN116153998 A CN 116153998A CN 202211444353 A CN202211444353 A CN 202211444353A CN 116153998 A CN116153998 A CN 116153998A
Authority
CN
China
Prior art keywords
region
sub
segment
semiconductor
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211444353.1A
Other languages
English (en)
Inventor
M·海尔
T·艾辛格
R·埃尔佩特
C·伦德茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116153998A publication Critical patent/CN116153998A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了包括沟槽栅极结构的半导体器件。一种包括碳化硅半导体本体中的沟槽栅极结构的半导体器件。沟槽栅极结构的至少一部分沿第一横向方向延伸。半导体器件包括第一导电类型的源极区，在沿第一横向方向的第一分段中邻接沟槽栅极结构。半导体器件包括第二导电类型的半导体区。半导体区包括布置在第一分段中的源极区下方的第一子区，和布置在沿第一横向方向直接邻接第一分段的第二分段中的第二子区。半导体器件包括第一导电类型的电流扩布区。电流扩布区包括第一子区和第二子区，第一子区在第一分段中在距半导体本体的第一表面的竖向距离处直接邻接沟槽栅极结构，第二子区在第二分段中在距第一表面的竖向距离处与沟槽栅极结构间隔开一定横向距离。

Description

包括沟槽栅极结构的半导体器件
技术领域
本公开涉及半导体器件，特别是涉及包括碳化硅SiC半导体本体中的沟槽栅极结构的半导体器件。
背景技术
新一代半导体器件——例如二极管，或者绝缘栅场效应晶体管(IGFET)，诸如金属氧化物半导体场效应晶体管(MOSFET)，或者绝缘栅双极晶体管(IGBT)——的技术发展的目的在于通过缩小器件几何尺寸来改进电器件特性并且降低成本。虽然可以通过缩小器件几何尺寸来降低成本，但是当增加每单位面积的器件功能性时，必须满足各种折衷和挑战。例如，减小特定面积导通状态电阻RonxA可能对其它电器件特性——诸如例如开关特性或短路行为——具有影响。此外，器件几何尺寸的缩小可能伴随有针对满足对器件可靠性的要求的挑战，这可能是由沟槽电介质(例如栅极电介质)中的高电场引起的。
存在针对改进半导体器件的电特性的需要。
发明内容
本公开的示例涉及一种半导体器件，其包括碳化硅SiC半导体本体中的沟槽栅极结构。沟槽栅极结构的至少一部分沿着第一横向方向延伸。半导体器件包括第一导电类型的源极区，源极区在沿着第一横向方向的第一分段中邻接沟槽栅极结构。半导体器件进一步包括第二导电类型的半导体区。半导体区进一步包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。半导体器件进一步包括第一导电类型的电流扩布区。电流扩布区包括第一子区和第二子区，第一子区在第一分段中在距SiC半导体本体的第一表面的竖向距离处直接邻接沟槽栅极结构，第二子区在第二分段中在距第一表面的竖向距离处与沟槽栅极结构间隔开一定横向距离。
本公开的另一示例涉及另一半导体器件，其包括碳化硅SiC半导体本体中的沟槽栅极结构。沟槽栅极结构的至少一部分沿着第一横向方向延伸。半导体器件包括第一导电类型的源极区，源极区在沿着第一横向方向的第一分段中邻接沟槽栅极结构。半导体器件进一步包括第二导电类型的半导体区。半导体区进一步包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。半导体器件进一步包括第一导电类型的电流扩布区。限定电流扩布区的掺杂浓度分布沿着第一横向方向从第一分段中的第一掺杂浓度水平转变成第二分段中的第二掺杂浓度水平。
本公开的示例涉及一种制造半导体器件的方法。方法包括在碳化硅SiC半导体本体中形成沟槽栅极结构。沟槽栅极结构的至少一部分沿着第一横向方向延伸。方法进一步包括形成第一导电类型的源极区，源极区在沿着第一横向方向的第一分段中邻接沟槽栅极结构。方法进一步包括形成第二导电类型的半导体区。半导体区包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。方法进一步包括形成第一导电性的电流扩布区，其中电流扩布区包括第一子区和第二子区，第一子区在第一分段中在距SiC半导体本体的第一表面的竖向距离处直接邻接沟槽栅极结构，第二子区在第二分段中在距第一表面的竖向距离处与沟槽栅极结构间隔开一定横向距离。
本公开的另一示例涉及一种制造半导体器件的方法。方法包括在碳化硅SiC半导体本体中形成沟槽栅极结构。沟槽栅极结构的至少一部分沿着第一横向方向延伸。方法进一步包括形成第一导电类型的源极区，源极区在沿着第一横向方向的第一分段中邻接沟槽栅极结构。方法进一步包括形成第二导电类型的半导体区。半导体区包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。方法进一步包括形成第一导电性的电流扩布区，其中限定电流扩布区的掺杂浓度分布沿着第一横向方向从第一分段中的第一掺杂浓度水平转变成第二分段中的第二掺杂浓度水平。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步理解并且被合并在本说明书中并且构成本说明书的一部分。附图图示半导体器件和制造半导体器件的方法的实施例，并且与描述一起用于解释实施例的原理。在以下详细描述和权利要求中描述进一步的实施例。
图1A至图1D是用于图示包括电流扩布区的半导体器件的示例的处理特征的示意性顶视图和横截面视图。
图2是用于图示电流扩布区的示例性特征的示意性横截面视图。
图3是用于图示电流扩布区的示例性特征的示意性线图。
图4A至图4D、图5A和图5B是用于图示包括电流扩布区的半导体器件的其它示例的处理特征的示意性顶视图和横截面视图。
图6A至图6D是用于图示包括电流扩布区的半导体器件的示例性晶体管单元设计的顶视图。
图7、图8和图9是用于图示制造包括电流扩布区的半导体器件的示例性处理特征的示意性横截面视图。
具体实施方式
在以下详细描述中，参照随附附图，随附附图形成在此的一部分，并且在附图中通过图示方式示出其中可以处理半导体衬底的特定示例。要理解的是，在不脱离本公开的范围的情况下，可以利用其它示例并且可以作出结构或逻辑上的改变。例如，针对一个示例图示或描述的特征可以被使用在其它示例上或与其它示例结合使用，以产生又一进一步的示例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求的范围。附图并非是按比例的，并且仅用于说明的目的。如果没有另外声明，则在不同的附图中由相同的参考标号指明对应的要素。
术语“具有”、“包含”、“包括”和“包括有”等是开放式的，并且术语指示所声明的结构、要素或特征的存在，但是不排除存在附加的要素或特征。数量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
术语“电连接”描述电连接的元件之间的永久性低电阻连接，例如所涉及的元件之间的直接接触或经由金属和/或重掺杂的半导体材料的低电阻连接。术语“电耦合”包括被适配用于信号和/或功率传输的一个或多个的(多个)中间元件可以被连接在电耦合的元件之间，例如可控制以在第一状态中临时提供低电阻连接和在第二状态中临时提供高电阻电解耦的元件。
如果两个要素A和B是使用“或”组合的，则这要被理解为公开了所有可能的组合，即，如果没有明确地或隐含地另外限定，则仅A、仅B以及A和B。用于相同的组合的替换用语是“A和B中的至少一个”或“A和/或B”。在加以必要的变更的情况下，这同样适用于多于两个要素的组合。
针对物理尺寸的给定范围包括边界值。例如，针对参数y的从a到b的范围读作a≤y≤b。这同样适用于具有一个边界值(如“至多”和“至少”)的范围。
来自化合物或合金的层或结构的主要成分是其原子形成化合物或合金的这样的元素。例如，硅(Si)和碳(C)是碳化硅(SiC)层的主要成分。
术语“在…上”不应被解释为仅意味着“直接在…上”。相反，如果一个要素位于另一要素“上”(例如，一层在另一层“上”或在衬底“上”)，则进一步的组件(例如进一步的层)可以位于两个要素之间(例如，如果一层在衬底“上”，则进一步的层可以位于该一层和所述衬底之间)。
本公开的示例涉及一种半导体器件，其包括碳化硅SiC半导体本体中的沟槽栅极结构。沟槽栅极结构的至少一部分可以沿着第一横向方向延伸。半导体器件可以包括第一导电类型的源极区，其在沿着第一横向方向的第一分段中邻接沟槽栅极结构。半导体器件可以进一步包括第二导电类型的半导体区。半导体区可以进一步包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。半导体器件可以进一步包括第一导电类型的电流扩布区。电流扩布区可以包括第一子区和第二子区，第一子区在第一分段中在距SiC半导体本体的第一表面的竖向距离处直接邻接沟槽栅极结构，第二子区在第二分段中在距第一表面的竖向距离处与沟槽栅极结构间隔开一定横向距离。
半导体器件可以是例如集成电路、或分立的半导体器件或半导体模块。半导体器件可以是或者可以包括功率半导体器件，例如，具有在第一表面和与第一表面相对的第二表面之间的负载电流的竖向功率半导体器件。半导体器件可以是或者可以包括功率半导体IGFET(例如功率半导体MOSFET)、或功率半导体IGBT、或二极管、或结型场效应晶体管(JFET)。功率半导体器件可以被配置为传导大于1A或大于10A或大于30A或大于50A或大于75A或甚至大于100A的电流，并且可以进一步被配置为阻断在负载电极之间，例如在IGBT的发射极和集电极之间，或在MOSFET的漏极和源极之间的电压，该电压在几百到几千伏特的范围内，例如400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV、10kV。例如，阻断电压可以对应于在功率半导体器件的数据表中指定的电压等级。
例如，半导体本体可以是或可以包括晶体SiC半导体材料，例如晶体SiC半导体衬底和/或晶体外延SiC层。例如，晶体SiC半导体材料可以具有六边形多型，例如4H或6H。半导体本体可以是均匀掺杂的，或者可以包括不同地掺杂的SiC层部分，例如具有在从1×1014cm-3到1×1017cm-3的范围的掺杂浓度。例如，半导体本体可以包括——即作为不同掺杂的SiC层部分——在SiC半导体衬底上的实质上均匀地掺杂的SiC半导体衬底和/或外延层或多个外延层(例如包括缓冲层)。例如，半导体本体可以包括来自另外的材料的一个或多个层，该另外的材料具有接近或高于晶体碳化硅的熔点或者至少具有超过用于处理SiC晶片或衬底的典型温度的熔点。例如，来自另外的材料的层可以被嵌入在晶体SiC半导体材料中。
例如，沟槽栅极结构可以包括栅极电介质和栅极电极。栅极电介质可以包括一个或多个的(多种)电介质材料，例如氧化物(例如SiO2)(诸如热氧化物或沉积的氧化物)、氮化物、高k或低k电介质。栅极电极可以包括一个或多个的(多种)导电材料，例如金属、金属合金、诸如高掺杂多晶硅的高掺杂半导体材料。栅极电介质可以将栅极电极和沟道区分离。施加在栅极电极和本体区之间的栅极信号可以通过例如场效应来控制沟道区中的移动电荷载流子的分布。
在锥形沟槽栅极结构的情况下，沟道区还可以具有横向延伸。在栅极沟槽结构的小的锥形角度的情况下，沟道长度可以略微大于沟道区的竖向延伸。栅极沟槽结构的锥形角度可以是由处理技术(例如沟槽蚀刻处理的纵横比)引起的，并且还可以被用于最大化取决于沟道电流沿着其流动的方向的沟道区中的电荷载流子迁移率。锥形沟槽栅极结构的另一示例是V形状的沟槽栅极结构。
例如，沟槽栅极结构可以是条带形状的，并且第一横向方向可以是例如条带形状的沟槽栅极结构的纵向方向。沟槽栅极结构在平面视图中还可以具有另外的布局或几何尺寸，例如六边形、方形、圆形、椭圆形。
例如，沿着第一横向方向的第一分段可以是在一侧上被由沟槽栅极结构在横向上界定的台面区的分段或部分。例如，第一导电类型的源极区可以是台面区中的掺杂区。
例如，半导体区的第一子区可以是本体区。例如，半导体器件的沟道区的竖向延伸可以是由第一子区的在第一子区和沟槽栅极结构之间的界面处的竖向延伸限定的。
例如，半导体区的第二子区可以是屏蔽区或本体接触区。半导体区的第二子区可以比第一子区更深地延伸到半导体本体中。第二子区还可以在沟槽栅极结构的底部侧下方延伸。第二子区还可以覆盖沟槽栅极结构的底部侧的至少一部分，或者可以覆盖在另一侧上在横向上界定台面区的第二沟槽栅极结构的底部侧的至少一部分。第二子区还可以邻接半导体本体的表面，例如第一表面或前表面或顶表面，并且可以被电连接到负载电极，例如MOSFET的源极电极或IGBT的发射极电极。例如，第二子区可以将本体区电耦合到负载电极。因此，第二子区可以被配置为本体接触区。此外，第二子区还可以被配置为下部部分中的屏蔽区，其中屏蔽区被配置为在操作期间当高阻断电压被施加到半导体器件时屏蔽沟槽栅极结构的栅极电介质免受高电场。沿着对应于半导体区的第一子区的竖向延伸的深度区段的第二导电类型的掺杂剂的竖向掺杂浓度分布可以不同于沿着深度区段的半导体区的第二子区的竖向掺杂浓度分布，其中可以在距沟槽栅极结构相同的横向距离处确定这两个分布。
例如，电流扩布区的第一子区可以限定在沟槽栅极结构处或沟槽栅极结构附近的在与半导体区的第一子区(例如本体区)的界面(例如pn结)处的沟道端部。电流扩布区的第一子区可以被布置在半导体区的第一子区(例如本体区)和半导体器件的漂移区之间。电流扩布区的第一子区的平均掺杂浓度可以大于漂移区的邻接电流扩布区的第一子区的部分的掺杂浓度。在沟槽栅极结构的底部侧的竖向水平处，电流扩布片区的第一子区和半导体区之间的pn结的第一区段可以转变成电流扩布片区的第二子区和半导体区之间的pn结的第二区段。pn结的第二区段可以沿着第一横向方向延伸，第一横向方向例如为条带形状的沟槽栅极结构的纵向方向。电流扩布区的第二子区和沟槽栅极结构之间的距离可以是沿着垂直于第一横向方向的第二横向方向的横向距离。例如，第二横向方向可以是沿着包括半导体区的台面区的宽度的方向。例如，该距离可以小于台面宽度的一半，或者可以小于台面宽度的40%，或者可以小于台面宽度的30%，或者甚至可以小于台面宽度的20%。
通过利用相反导电类型的第二子区替代第二分段中的源极区，交替的n掺杂区和p掺杂区可以被布置在半导体本体的第一表面(例如顶表面或前表面)处。与具有不间断的n条带作为源极区的设计相比，该设计可以允许从大于和小于1的比率灵活地调节沟道宽度。灵活的调节可以是通过调整源极区的沿着第一横向方向的第一延伸和半导体区的第二子区的沿着第一横向方向的第二延伸之间的比率来实现的。
提供电流扩布区的第一子区和第二子区可以允许降低特定面积导通状态电阻RonxA，这降低了静态损耗，同时沟道宽度保持不改变。例如，电流扩布区的第二子区可以改进沟道电流沿着台面区的纵向方向的扩布。此外，当引入电流扩布区的第二子区时，饱和电流可能仅几乎不改变，并且可以期待相同的短路时间。此外，栅极到漏极电容/栅极到源极电容比率CGD/CGS可能不受到或仅可忽略地受到引入电流扩布区的第二子区的影响。这可以归因于未改变的开放的沟槽区域，即与第一导电类型的半导体区接触的区域。
例如，限定电流扩布区的掺杂浓度分布可以沿着第一横向方向从第一分段中的第一掺杂浓度水平转变成第二分段中的第二掺杂浓度水平。
关于结构或功能的细节，或上面描述的特征的技术益处同样适用于下面的示例，并且反之亦然。
本公开的另一示例涉及一种半导体器件，其包括碳化硅SiC半导体本体中的沟槽栅极结构。沟槽栅极结构的至少一部分可以沿着第一横向方向延伸。半导体器件可以包括第一导电类型的源极区，其在沿着第一横向方向的第一分段中邻接沟槽栅极结构。半导体器件可以进一步包括第二导电类型的半导体区。半导体区可以进一步包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。半导体器件可以进一步包括第一导电类型的电流扩布区。限定电流扩布区的掺杂浓度分布可以沿着第一横向方向从第一分段中的第一掺杂浓度水平转变成第二分段中的第二掺杂浓度水平。
例如，半导体区的第一子区和第二子区可以被沿着第一横向方向交替地布置。同样，例如，电流扩布区的第一子区和第二子区可以被沿着第一横向方向交替地布置。
沟槽栅极结构、源极区、半导体区和电流扩布区可以是晶体管单元(例如条带形状的晶体管单元)的一部分。半导体器件可以包括晶体管单元阵列中的多个晶体管单元。晶体管单元可以被规则地布置，例如布置为多个平行的条带形状的晶体管单元。也可以使用除了条带形状以外的晶体管单元设计，例如六边形、方形、圆形、椭圆形。
例如，半导体区的第二子区可以被布置在电流扩布区的第二子区和沟槽栅极结构之间。pn结的第一区段可以位于电流扩布区的第一子区和半导体区的第二子区之间。pn结的第一区段可以沿着垂直于第一横向方向的第二横向方向延伸。pn结的第二区段可以位于电流扩布区的第二子区和半导体区的第二子区之间。pn结的第二区段可以沿着第一横向方向(例如条带形状的沟槽栅极结构的纵向方向)延伸。
例如，半导体区和电流扩布区之间的pn结到SiC半导体本体的第一表面的竖向距离可以沿着第一横向方向从第一分段中的第一竖向距离变为第二分段中的第二竖向距离。在一些示例中，第一竖向距离可以大于第二竖向距离。在一些其它示例中，第一竖向距离可以小于第二竖向距离。例如，第一竖向距离和第二竖向距离可以彼此相差小于500nm，或小于300nm，或小于100nm。
例如，限定半导体区的第一子区的掺杂剂的竖向浓度分布可以不同于限定半导体区的第二子区的掺杂剂的竖向浓度分布。例如，沿着对应于半导体区的第一子区的竖向延伸的深度区段的第二导电类型的掺杂剂的竖向掺杂浓度分布可以不同于沿着该深度区段的半导体区的第二子区的竖向掺杂浓度分布，其中这两个分布可以是在距沟槽栅极结构相同的横向距离处确定的。例如，沿着对应于半导体区的第一子区的竖向延伸的深度区段的第二导电类型的掺杂剂的竖向掺杂浓度分布可以主要或完全小于沿着该深度区段的半导体本体的第二子区竖向掺杂浓度分布，其中这两个分布可以是在距沟槽栅极结构相同的横向距离处确定的。例如，半导体区的第二子区的第二导电类型的掺杂剂的竖向掺杂浓度分布可以比半导体本体的第一子区的竖向掺杂浓度分布更深地延伸到SiC半导体本体中。
例如，限定电流扩布区的掺杂浓度分布可以沿着第一横向方向在第一分段中的第一掺杂浓度水平和第二分段中的第二掺杂浓度水平之间交替。例如，第二掺杂浓度水平可以大于第一掺杂浓度水平。例如，第二掺杂浓度水平可以是第一掺杂浓度水平的至多十倍。该关系可以关于其中存在电流扩布区的第一子区和第二子区的SiC半导体本体内的竖向水平而保持。
例如，半导体区和电流扩布区之间的pn结到第一表面的竖向距离可以在第二分段内变化。例如，pn 结可以包括沿着第二横向方向的台阶形状，第二横向方向可以是垂直于沟槽栅极结构的纵向方向的横向方向。
关于结构或功能的细节，或上面关于半导体器件描述的特征的技术益处同样适用于在此描述的示例性方法。处理SiC半导体本体可以包括对应于有关所提出的构思或者在上面或下面描述的一个或多个示例提及的一个或多个方面的一个或多个可选的附加特征。
本公开的示例涉及一种制造半导体器件的方法。方法可以包括在碳化硅SiC半导体本体中形成沟槽栅极结构，其中沟槽栅极结构的至少一部分沿着第一横向方向延伸。方法可以进一步包括形成第一导电类型的源极区，源极区在沿着第一横向方向的第一分段中邻接沟槽栅极结构。方法可以进一步包括形成第二导电类型的半导体区，其中半导体区包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。方法可以进一步包括形成第一导电性的电流扩布区，其中电流扩布区包括在第一分段中直接邻接沟槽栅极结构的第一子区，以及在第二分段中与沟槽栅极结构间隔开一定距离的第二子区。
本公开的另一示例涉及制造半导体器件的另一方法。方法可以包括在碳化硅SiC半导体本体中形成沟槽栅极结构，其中沟槽栅极结构的至少一部分沿着第一横向方向延伸。方法可以进一步包括形成第一导电类型的源极区，源极区在沿着第一横向方向的第一分段中邻接沟槽栅极结构。方法可以进一步包括形成第二导电类型的半导体区，其中半导体区包括被布置在第一分段中的源极区下方的第一子区，以及被布置在沿着第一横向方向直接邻接第一分段的第二分段中的第二子区。方法可以进一步包括形成第一导电类型的电流扩布区，其中限定电流扩布区的掺杂浓度分布沿着第一横向方向从第一分段中的第一掺杂浓度水平转变成第二分段中的第二掺杂浓度水平。
除了上面描述的掺杂区之外，可以在SiC半导体本体中形成附加的掺杂区。例如，(多个)场停止区、IGBT的集电极或背侧发射极区、或者MOSFET的漏极区可以是例如经由处理SiC半导体本体的第二表面而形成的。还可以应用(多个)晶片切分处理和/或晶片薄化技术。此外，在第一表面处处理SiC半导体本体可以包括在SiC半导体本体上方形成布线区域。布线区域可以包括一个或多于一个、例如两个、三个、四个或甚至更多个布线层级。每个布线层级可以是由单一一个导电层(例如(多个)金属层)或导电层的堆叠形成的。例如，布线层级可以被平版印刷图案化。在堆叠的布线层级之间可以布置有层间电介质。(多个)接触插塞或(多个)接触线可以被形成在层间电介质中的开口中以将不同布线层级的部分(例如金属线或接触区域)彼此电连接。
例如，形成电流扩布区的第二子区可以包括使用在处理表面(例如第一表面或顶表面)上的第一离子注入掩模的至少一个离子注入处理，并且形成半导体区的第二子区可以包括使用在处理表面上的不同于第一离子注入掩模的第二离子注入掩模的至少一个离子注入处理。形成半导体区的第二子区可以包括1个、2个、3个、4个或甚至更多的离子注入处理。离子注入处理可以在离子注入能量和/或离子注入剂量和/或离子注入掺杂物质或元素和/或离子注入倾斜角度方面不同。
例如，方法可以进一步包括在使用第一离子注入掩模的至少一个离子注入处理之后，以及在使用处理表面上方的第二离子注入掩模的至少一个离子注入处理之后，在处理表面上形成半导体层。形成栅极沟槽结构可以包括形成进入或通过半导体层的沟槽。例如，沟槽的底部侧可以在半导体区的第二子区中结束。
例如，形成半导体区的第二子区可以包括使用离子注入掩模的至少一个离子注入处理。形成电流扩布区的第二子区可以包括使用用于形成半导体区的第二子区的离子注入掩模的至少一个离子注入处理。例如，用于形成半导体区的第二子区的离子注入倾斜角度可以不同于用于形成电流扩布区的第二子区的离子注入倾斜角度。例如，用于形成半导体区的第二子区的离子注入处理的离子注入倾斜角度可以大于用于形成电流扩布区的第二子区的离子注入处理的离子注入倾斜角度。
连同先前描述的示例和各图中的一个或多个一起提及和描述的方面和特征也可以与其它示例中的一个或多个组合，以便替换其它示例的类似特征或者以便向其它示例附加地引入特征。
将领会的是，虽然方法在上面和下面被描述为一系列的步骤或事件，但是不应在限性的意义上解释所描述的这样的步骤或事件的顺序。相反，一些步骤可以以不同的顺序出现和/或与除了上面和下面描述的那些之外的其它步骤或事件同时出现。
关于上面的示例描述的功能和结构细节将同样适用于在各图中图示并且在下面进一步描述的示例。
图1A的示意性顶视图和图1B到图1D的横截面视图图示半导体器件100的示例。
参照图1A的示意性顶视图，半导体器件100包括碳化硅SiC半导体本体104中的沟槽栅极结构102。沟槽栅极结构102的至少一部分沿着第一横向方向x1延伸。例如，沟槽栅极结构102可以是沿着第一横向方向x1的条带形状的。半导体器件100包括n+掺杂的源极区105，其在沿着第一横向方向x1的第一分段1081中邻接沟槽栅极结构102。半导体器件100包括在沿着第一横向方向x1的第二分段1082中的p掺杂的半导体区110。p掺杂的半导体区110邻接沟槽栅极结构102并且邻接n+掺杂的源极区105。p掺杂的区110和源极区105形成在SiC半导体本体104的台面区107中。台面区107沿着第一横向方向x1平行于沟槽栅极结构102延伸。
图1B的视图表示沿着图1A的线AA'的示意性横截面。半导体区110包括被布置在第一分段1081中的源极区105下方的第一子区1101，例如本体区。进一步地，半导体区110包括被布置在沿着第一横向方向x1直接邻接第一分段1081的第二分段1082中的第二子区1102。
图1C的视图表示沿着图1A的线BB'的示意性横截面。半导体区110包括n掺杂的电流扩布区112。电流扩布区112包括在第一分段1081中直接邻接沟槽栅极结构102的第一子区1121。pn结114形成在电流扩布区112的第一子区1121和半导体区110的第一子区之间。
图1D的视图表示沿着图1A的线CC'的示意性横截面。半导体器件100的电流扩布区112包括在第二分段1082中与沟槽栅极结构102间隔开一定距离d的第二子区1122。例如，距离d可以是沿着第二横向方向x2的横向距离。
图2的视图表示沿着图1A的线DD'的示意性横截面。该横截面被简化，因为其仅图示p掺杂的半导体区110和电流扩布区112之间的pn结114。在图2中图示的示例中，半导体区110和电流扩布区112之间的pn结114到SiC半导体本体104的第一表面116的竖向距离沿着第一横向方向x1从第一分段1081中的第一竖向距离t1(还参见图1C)转变成第二分段1082中的第二竖向距离t2(还参见图1D)。在图2的示例中，第一竖向距离t1大于第二竖向距离t2。在其它示例中，第一竖向距离t1可以小于第二竖向距离t2，或者甚至可以等于第二竖向距离t2。通过调整竖向距离，可以优化沟道电流的电流扩布。
图3的视图是图示在电流扩布区112中沿着第一横向方向x1的掺杂浓度分布的示例的示意性线图。限定电流扩布区112的掺杂浓度分布c沿着第一横向方向x1从第一分段1081中的第一掺杂浓度水平c1(还参见图1C)转变成第二分段1082中的第二掺杂浓度水平c2。在图3的示例中，第一掺杂浓度水平c1小于第二掺杂浓度水平c2。在其它示例中，第一掺杂浓度水平c1可以大于第二掺杂浓度水平c2，或者甚至可以等于第二掺杂浓度水平c2。通过调整掺杂浓度水平，可以优化沟道电流的电流扩布。
图4A的示意性顶视图图示半导体器件100的晶体管单元阵列的一部分。沟槽栅极结构102是沿着第一横向方向x1平行延伸的条带形状的。台面区107由两个邻近的沟槽栅极结构102在横向上界定。在每个台面区107中，半导体区110的源极区105和第二子区1102被沿着第一横向方向x1交替地布置。邻近的台面区107中的源极区105被布置成具有沿着第一横向方向x1的偏移。虽然电流扩布区112的第二子区1122没有到达SiC半导体本体104的表面，但是为了说明的目的，在图4A的平面视图中示出了电流扩布区112的第二子区1122。电流扩布区112的第二子区1122和沟槽栅极结构102沿着第二横向方向x2彼此间隔开。
图4B的视图是图4A的半导体器件100的示例性示意3D视图。通过图示栅极电介质1021并且省略栅极电极来简化沟槽栅极结构102的图示。沟槽栅极结构102和电流扩布区112的第二子区1122彼此间隔开一定横向距离d，并且半导体区110的第二子区1102被布置在沟槽栅极结构102和电流扩布区112的第二子区1122之间。半导体区110的第二子区1102邻接沟槽栅极结构102的底部侧。n掺杂的电流扩布区112转变成n掺杂的漂移区113。
图4C的视图是沿着图4B的平面CP1的水平横截面。pn结114被形成在电流扩布区112的n掺杂的第一子区1121和p掺杂的半导体区110之间以及在电流扩布区112的n掺杂的第二子区1122和p掺杂的半导体区110之间。
图4D的视图是沿着图4B的平面CP2的水平横截面。半导体区110的第二子区1102被布置在电流扩布区112的第二子区1122和沟槽栅极结构102之间。pn结114的第一区段1141位于电流扩布区112的第一子区1121和半导体区110的第二子区1102之间。pn结114的第一区段114至少部分地沿着垂直于第一横向方向x1的第二横向方向x2延伸。pn结114的第二区段1142位于电流扩布区112的第二子区1122和半导体区110的第二子区1102之间。pn结114的第二区段1142沿着第一横向方向x1(例如条带形状的沟槽栅极结构102或台面区107的纵向方向)延伸。
图5A的视图是图4A的半导体器件100的另一示例性示意3D视图。图5A的半导体器件100的示例性示意3D视图与图4B的半导体器件100的示例性示意3D视图的不同之处在于，台面区107中的第一台面区中的半导体区110的第二子区1102不仅邻接沟槽栅极结构102的底部侧，而且还延伸到台面区107中的的邻近的第二台面区中并且邻接电流扩布区的第一子区1121的底部侧。
图5B的视图是沿着图5A的平面CP1的水平横截面。pn结114在横向上围绕电流扩布区112的n掺杂的第二子区1122。
图6A至图6D中的进一步的半导体器件100图示具有源极区和与电流扩布区112组合地交替布置的半导体区110的第二子区1102的晶体管单元设计。图6A的顶视图中的晶体管单元设计与图4A中图示的设计的不同之处在于，每隔一个台面区省略源极区和电流扩布区。除了条带形状的单元布局之外，可以使用诸如图6B至图6D的示例性方形布局的其它布局。
图7至图9的示意性横截面视图图示形成半导体区110的第二子区1102和电流扩布区112的第二子区1122的示例。
参照图7的示意性横截面视图，形成电流扩布区112的第二子区1122包括使用在处理表面(例如第一表面116)上的第一离子注入掩模1171(例如硬掩模和/或抗蚀剂掩模)进行至少一个离子注入处理I1，并且形成半导体区110的第二子区1102包括使用在处理表面上的不同于第一离子注入掩模1171的第二离子注入掩模1172(例如硬掩模和/或抗蚀剂掩模)进行至少一个离子注入处理I2。
参照图8的示意性横截面视图，形成电流扩布区112的第二子区1122包括使用离子注入掩模1173(例如硬掩模和/或抗蚀剂掩模)进行至少一个离子注入处理I1。形成半导体区110的第二子区1102包括使用用于形成电流扩布区112的第二子区1122的离子注入掩模1173进行至少一个离子注入处理I2。用于形成电流扩布区112的第二子区1122的离子注入倾斜角度α小于用于形成半导体区110的第二子区1102的离子注入倾斜角度。在图8的示例中，用于形成电流扩布区112的第二子区1122的离子注入倾斜角度为零。也可以使用大于零的用于形成电流扩布区112的第二子区1122的离子注入倾斜角度。离子注入倾斜角度α指代在由第二横向方向x2和竖向方向y跨经的平面中的倾斜角度。
参照图9的示意性横截面视图，在使用第一离子注入掩模1171的至少一个离子注入处理I1之后以及在使用处理表面上的第二离子注入掩模1172的至少一个离子注入处理I2之后，在处理表面上形成半导体层1041。形成栅极沟槽结构102包括形成进入或通过半导体层1041的沟槽。沟槽的底部侧在半导体区110的第二子区1102中结束。
描述和附图仅说明了本公开的原理。更进一步地，在此记述的所有示例主要明确地旨在仅用于说明的目的，以帮助读者理解本公开的原理和(多个)发明人为扩展本领域而贡献的构思。在此记述本公开的原理、方面和示例的所有叙述以及其具体示例旨在涵盖其等同物。第一导电类型可以是n型的并且第二导电类型可以是p型的。作为替换，第一导电类型可以是p型的并且第二导电类型可以是n型的。
虽然已经在此图示和描述了具体实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请旨在覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (14)

1.一种半导体器件(100)，包括：
在碳化硅SiC半导体本体(104)中的沟槽栅极结构(102)，其中沟槽栅极结构(102)的至少一部分沿着第一横向方向(x1)延伸；
第一导电类型的源极区(105)，其在沿着第一横向方向(x1)的第一分段(1081)中邻接沟槽栅极结构(102)；
第二导电类型的半导体区(110)，其中半导体区(110)包括被布置在第一分段(1081)中的源极区(105)下方的第一子区(1101)，以及被布置在沿着第一横向方向(x1)直接邻接第一分段(1081)的第二分段(1082)中的第二子区(1102)；以及
第一导电类型的电流扩布区(112)，其中电流扩布区(112)包括第一子区(1121)和第二子区(1122)，第一子区(1121)在第一分段(1081)中在距SiC半导体本体(104)的第一表面(116)的竖向距离(t)处直接邻接沟槽栅极结构(102)，第二子区(1122)在第二分段(1082)中在距第一表面(116)的竖向距离(t)处与沟槽栅极结构(102)间隔开一定横向距离(d)。
2.根据前项权利要求所述的半导体器件(100)，其中限定电流扩布区(112)的掺杂浓度分布(c)沿着第一横向方向(x1)从第一分段(1081)中的第一掺杂浓度水平(c1)转变为第二分段(1082)中的第二掺杂浓度水平(c2)。
3.一种半导体器件(100)，包括：
在碳化硅SiC半导体本体(104)中的沟槽栅极结构(102)，其中沟槽栅极结构(102)的至少一部分沿着第一横向方向(x1)延伸；
第一导电类型的源极区(105)，其在沿着第一横向方向(x1)的第一分段(1081)中邻接沟槽栅极结构(102)；
第二导电类型的半导体区(110)，其中半导体区(110)包括被布置在第一分段(1081)中的源极区(105)下方的第一子区(1101)，以及被布置在沿着第一横向方向(x1)直接邻接第一分段(1081)的第二分段(1082)中的第二子区(1102)；以及
第一导电类型的电流扩布区(112)，其中限定电流扩布区(112)的掺杂浓度分布(c)沿着第一横向方向(x1)从第一分段(1081)中的第一掺杂浓度水平(c1)转变为第二分段(1082)中的第二掺杂浓度水平(c2)。
4.根据前项权利要求所述的半导体器件(100)，其中半导体区(110)的第二子区(1102)被布置在电流扩布区(112)的第二子区(1122)和沟槽栅极结构(102)之间。
5.根据前述权利要求中的任何一项所述的半导体器件(100)，其中半导体区(110)和电流扩布区(112)之间的pn结(114)到第一表面(116)的竖向距离沿着第一横向方向(x1)从第一分段(1081)中的第一竖向距离(t1)转变成第二分段(1082)中的第二竖向距离(t2)。
6.根据前述权利要求中的任何一项所述的半导体器件(100)，其中限定半导体区(110)的第一子区(1101)的掺杂剂的竖向浓度分布(c)不同于限定半导体区(110)的第二子区(1102)的掺杂剂的竖向浓度分布。
7.根据前述权利要求中的任何一项所述的半导体器件，其中限定电流扩布区(112)的掺杂浓度分布沿着第一横向方向(x1)在第一掺杂浓度水平(c1)和第二掺杂浓度水平(c2)之间交替。
8.根据前述权利要求中的任何一项所述的半导体器件，其中半导体区(110)和电流扩布区(112)之间的pn结(114)到第一表面(116)的竖向距离在第二分段(1082)内变化。
9.一种制造半导体器件(100)的方法，包括：
在碳化硅SiC半导体本体(104)中形成沟槽栅极结构(102)，其中沟槽栅极结构(102)的至少一部分沿着第一横向方向(x1)延伸；
形成在沿着第一横向方向(x1)的第一分段(1081)中邻接沟槽栅极结构(102)的第一导电类型的源极区(105)；
形成第二导电类型的半导体区(110)，其中半导体区(110)包括被布置在第一分段(1081)中的源极区(104)下方的第一子区(1101)，以及被布置在沿着第一横向方向(x1)直接邻接第一分段(1081)的第二分段(1082)中的第二子区(1102)；以及
形成第一导电性的电流扩布区(112)，其中电流扩布区(112)包括第一子区(1121)和第二子区(1122)，第一子区(1121)在第一分段(1081)中在距第一表面(116)的竖向距离(t)处直接邻接沟槽栅极结构(102)，第二子区(1122)在第二分段(1082)中在距第一表面(116)的竖向距离(t)处与沟槽栅极结构(102)间隔开一定横向距离(d)。
10.一种制造半导体器件(100)的方法，包括：
在碳化硅SiC半导体本体(104)中形成沟槽栅极结构(102)，其中沟槽栅极结构(102)的至少一部分沿着第一横向方向(x1)延伸；
形成在沿着第一横向方向(x1)的第一分段(1081)中邻接沟槽栅极结构(102)的第一导电类型的源极区(105)；
形成第二导电类型的半导体区(110)，其中半导体区(110)包括被布置在第一分段(1081)中的源极区(104)下方的第一子区(1101)，以及被布置在沿着第一横向方向(x1)直接邻接第一分段(1081)的第二分段(1082)中的第二子区(1102)；以及
形成第一导电类型的电流扩布区(112)，其中限定电流扩布区(112)的掺杂浓度分布(c)沿着第一横向方向(x1)从第一分段(1081)中的第一掺杂浓度水平(c1)转变为第二分段(1082)中的第二掺杂浓度水平(c2)。
11.根据前述两项权利要求中的任何一项所述的方法，其中形成电流扩布区(112)的第二子区(1122)包括使用在处理表面上的第一离子注入掩模(1171)进行至少一个离子注入处理(I1)，以及形成半导体区(110)的第二子区(1102)包括使用在处理表面上的与第一离子注入掩模(1171)不同的第二离子注入掩模(1172)进行至少一个离子注入处理(I2)。
12.根据前项权利要求所述的方法，进一步包括在使用第一离子注入掩模(1171)的所述至少一个离子注入处理(I2)之后，以及在使用处理表面上的第二离子注入掩模(1172)的所述至少一个离子注入处理(I1)之后，
在处理表面上形成半导体层(1041)；并且其中
形成栅极沟槽结构(102)包括形成进入或通过半导体层(1041)的沟槽。
13.根据权利要求9或10所述的方法，其中形成半导体区(110)的第二子区(1102)包括使用离子注入掩模(1173)进行至少一个离子注入处理(I2)，并且形成电流扩布区(112)的第二子区(1122)包括使用用于形成半导体区(110)的第二子区(1102)的离子注入掩模(1173)进行至少一个离子注入处理(I1)。
14.根据前项权利要求所述的方法，其中用于形成半导体区(110)的第二子区(1102)的离子注入倾斜角度不同于用于形成电流扩布区(112)的第二子区(1122)的离子注入倾斜角度。
CN202211444353.1A 2021-11-19 2022-11-18 包括沟槽栅极结构的半导体器件 Pending CN116153998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021130312.5 2021-11-19
DE102021130312.5A DE102021130312A1 (de) 2021-11-19 2021-11-19 Graben-gate-struktur enthaltende halbleitervorrichtung

Publications (1)

Publication Number Publication Date
CN116153998A true CN116153998A (zh) 2023-05-23

Family

ID=86227137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211444353.1A Pending CN116153998A (zh) 2021-11-19 2022-11-18 包括沟槽栅极结构的半导体器件

Country Status (3)

Country Link
US (1) US20230163167A1 (zh)
CN (1) CN116153998A (zh)
DE (1) DE102021130312A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7067021B2 (ja) 2017-11-07 2022-05-16 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7139596B2 (ja) 2017-12-06 2022-09-21 富士電機株式会社 半導体装置及びその製造方法
DE102019130376A1 (de) 2019-01-04 2020-07-09 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit schottky-kontakt
DE102019121859B3 (de) 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate

Also Published As

Publication number Publication date
DE102021130312A1 (de) 2023-05-25
US20230163167A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
JP7550239B2 (ja) セグメント化されたトレンチとシールドとを伴うトレンチ型パワー・デバイス
US10361302B2 (en) High voltage MOSFET devices and methods of making the devices
US9634130B2 (en) Semiconductor device
EP1113501B1 (en) Power MOSFET having a trench gate electrode
US6906381B2 (en) Lateral semiconductor device with low on-resistance and method of making the same
US7838926B2 (en) Semiconductor device
US7067877B2 (en) MIS-type semiconductor device
US12057482B2 (en) MOSFET with distributed doped P-shield zones under trenches
US11552173B2 (en) Silicon carbide device with trench gate
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
US11316021B2 (en) High density power device with selectively shielded recessed field plate
US10692999B2 (en) High voltage MOSFET devices and methods of making the devices
KR20000029577A (ko) 선형전류-전압특성을가지는반도체부품
US20220149196A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US6930356B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same
GB2607292A (en) Semiconductor device
CN117577681A (zh) 碳化硅半导体功率晶体管及其制造方法
US20220173227A1 (en) Finfet power semiconductor devices
EP4040500A1 (en) Transistor device and method of manufacturing
US20230163167A1 (en) Semiconductor device including a trench gate structure
CN112909084A (zh) 包括绝缘栅双极晶体管的半导体器件
WO2023112547A1 (ja) 半導体装置
CN116529890B (zh) 具有绝缘沟槽栅电极的功率半导体器件
CN210325806U (zh) 一种具有jfet区布图设计的半导体器件
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination