CN111755523A - 一种具有低阻n型电子通道的超结soi-ldmos器件 - Google Patents
一种具有低阻n型电子通道的超结soi-ldmos器件 Download PDFInfo
- Publication number
- CN111755523A CN111755523A CN202010657905.1A CN202010657905A CN111755523A CN 111755523 A CN111755523 A CN 111755523A CN 202010657905 A CN202010657905 A CN 202010657905A CN 111755523 A CN111755523 A CN 111755523A
- Authority
- CN
- China
- Prior art keywords
- type
- oxide layer
- super
- region
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 241001089723 Metaphycus omega Species 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 241001354791 Baliga Species 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种具有低阻N型电子通道的超结SOI‑LDMOS器件，属于半导体技术领域。该器件包括源极接触区、栅源隔离氧化层、栅氧化层、栅极接触区、场氧化层、漏极接触区、源极P+区、源极、漏极、P‑body、N型漂移区、埋氧层、衬底、低阻N型电子通道和超结区；低阻N型电子通道左边紧邻P‑body右侧上部，右边靠近漏极的左侧，上方从左至右依次靠近栅氧化层下方的右侧部分和场氧化层的下方，下方与超结区接壤；超结区左侧紧邻P‑body右侧下部，右侧紧邻N型漂移区，下方紧邻埋氧层。本发明在提高漂移区浓度，降低Ron,sp的同时，还能增加击穿电压。
Description
技术领域
本发明属于半导体技术领域，涉及一种具有低阻N型电子通道的超结SOI-LDMOS器件。
背景技术
随着对于功率半导体器件的需求的持续增大，促进了功率半导体器件的发展。其中用于处理中低功率的横向双扩散场效应晶体管(LDMOS)在这个过程中扮演着非常重要的角色，并且LDMOS的制作工艺可以与传统的CMOS工艺相兼容，制造工艺简单而且稳定性好。由于LDMOS是一种电压控制的器件，与通过电流控制的器件(比如：功率双极型晶体管，传统的晶闸管)相比，它的输入阻抗很高，驱动电路更加的容易。而且它只有多数载流子导电，没有少数载流子存贮效应，可以获得更高的开关速度，所以其工作频率会比其它多种载流子导电的器件具有更高的工作频率。LDMOS的这些优势也使得它在功率半导体行业中具有极大的竞争力，同时推动功率半导体器件的良性发展。使用LDMOS进行中低功率处理，能够对电能的利用更加的高效，节约能源，提升效果。
另外由于SOI(Silicon-On-Insulator)基衬底独特的结构特点克服了诸多体硅材料的不足，将其使用在集成电路中能够充分发挥硅集成电路技术的潜力。基于SOI衬底的高压集成电路(High Voltage Integrated Circuit，HVIC)集SOI技术、微电子技术和功率电子技术于一体，从而得到了迅速发展，在武器装备、航空航天、工业自动化、电力电子和其它高新技术产业有着极为广泛的应用前景。SOI HVIC的基石和核心部分之一为SOI-LDMOS(Lateral Double-diffused Metal-Oxide-Semiconductor)器件，该器件目前的主要问题在于，比导通电阻Ron,sp∝BV2.5。即为获得高的击穿电压(BV)必然要求长且浓度较低的横向漂移区，因而器件比导通电阻(Ron,sp)较高，BV与Ron,sp之间矛盾较为突出。为了更好衡量器件的综合性能，使用Baliga优值成为评价器件的重要指标FOM(figure of merit)，其中FOM＝BV2/Ron,sp。
为了解决这一矛盾关系，打破这种硅器件电学性能极限，本发明设计了一种超结(Super Junction，SJ)结构，通过扩展电场区来提高BV。
发明内容
有鉴于此，本发明的目的在于提供一种具有低阻N型电子通道的超结SOI-LDMOS器件，在提高漂移区浓度，降低比导通电阻Ron,sp的同时，还能增加击穿电压。
为达到上述目的，本发明提供如下技术方案：
一种具有低阻N型电子通道的超结SOI-LDMOS器件，包括源极接触区1、栅源隔离氧化层2、栅氧化层3、栅极接触区4、场氧化层6、漏极接触区9、源极P+区10、源极11、漏极12、P-body 13、N型漂移区14、埋氧层15、衬底16、低阻N型电子通道7和超结区；
所述低阻N型电子通道7左边紧邻P-body 13右侧上部，右边靠近漏极12的左侧，上方从左至右依次靠近栅氧化层4下方的右侧部分和场氧化层6的下方，下方与超结区接壤；所述超结区左侧紧邻P-body 13右侧下部，右侧紧邻N型漂移区14，下方紧邻埋氧层15。
进一步，所述超结区包括交替排列的m个N型柱5和m个P型柱8，一个N型柱5和一个P型柱8组成一个超结柱，其中m≥2；N型柱5排最左侧，紧邻P-body13右侧下部；P型柱8排最右侧，右侧紧邻N型漂移区14。
进一步，所述超结区包括交替排列的n个A型超结柱18和n-1或n+1个B型超结柱19，其中n≥2；A型超结柱排最左侧和最右侧；A型超结柱的前面是N型掺杂，后面是P型掺杂；B型超结柱的前面是P型掺杂，后面是N型掺杂。
进一步，所述N型柱5和P型柱8各自的宽度、厚度和掺杂浓度都可以增减，同时低阻N型电子通道7的厚度也跟随其厚度呈相反变化，即N型柱5或P型柱8与低阻N型电子通道7的厚度之和等于漏极12和N型漂移区14的厚度之和。
进一步，该器件中间部分：源极P+区10右边紧邻源极11的左侧，下方与P-body 13的较低的上方接壤；源极11右边和下边靠近P-body 13的凹进部分，上方从左至右依次与源极接触区1下方的右侧部分、栅源隔离氧化层2下方和栅氧化层3下方的一部分接壤；P-body13右边从上到下依次与低阻N型电子通道7的左侧和超结区的左侧接壤，最上方与栅氧化层3的下表面接壤，P-body 13下方与埋氧层15的上表面接壤；N型漂移区14下方与埋氧层15上方的右侧部分接壤。
进一步，该器件表面部分：器件表面从左到右依次是左上角的源极接触区1，它右边紧邻栅源隔离氧化层2的左侧，下方从左往右紧邻源极P+区10上方和源极11上方的一部分；栅源隔离氧化层2右边和栅氧化层3的左侧，以及栅极接触区4的左侧接壤，下方靠近源极11上方的一部分；栅极接触区4左边紧邻栅源隔离氧化层2右侧的一部分，右边靠近场氧化层6左侧的一部分，正下方紧邻栅氧化层3的上方；栅氧化层3左边紧邻栅源隔离氧化层2右侧的一部分，右边靠近场氧化层6的左侧的一部分，下方从左往右分别和源极11上方的一部分、P-body13的最上方和低阻N型电子通道7上方的左侧段接壤；场氧化层6处于器件上表面，左边从上到下紧邻栅极接触区4的右侧、栅氧化层3的右侧，右边紧邻漏极接触区9的左侧，正下方与低阻N型电子通道7上方的大部分接壤；漏极接触区9正下方是漏极12。
进一步，该器件底部部分：埋氧层15上方从左往右依次与P-body 13的下表面、超结区下方和N型漂移区14的下表面接壤，下方与衬底16的上方接壤。
进一步，所述A型超结18和B型超结19各自的宽度和掺杂浓度都可以增减。
进一步，所述栅极接触区4的材料包括掺杂多晶硅。
本发明的有益效果在于：本发明器件在漂移区增加纵向排列的超结N型柱和超结P型柱，在反向击穿耐压时N型柱和P型柱相互耗尽，扩展电场区从而提高了BV。另外，本发明器件设计了低阻N型电子通道，在正向导通时，超结N型柱的掺杂浓度较漂移区的浓度高，为电子提供了一个低阻电子通道，从而降低了比导通电阻Ron,sp。本发明使用集成复合超结结构能够在提高有效的提高漂移区的耗尽宽度，还能够提高器件表面的平均电场，有效提高器件击穿电压。解决了传统MOSFET的导通电阻和耐压之间不可调和的矛盾关系，使得导通电阻和耐压之间关系由Ron,sp∝BV2.5改写为Ron,sp∝BV1.33，从而打破了硅极限，成为功率器件发展过程中的一个里程碑。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为本发明实施例1的SOI-LDMOS器件的结构示意图；
图2为本发明实施例2的SOI-LDMOS器件的结构示意图；
图3为本发明实施例3的SOI-LDMOS器件的结构示意图；
图4为本发明提供的新结构SOI-LDMOS器件和传统SOI-LDMOS器件、传统超结SJ-LDMOS器件在Nd＝5×1014cm-3、7×1014cm-3、9×1014cm-3和11×1014cm-3时击穿电压和比导通电阻对比图；
图5为本发明提供的新结构SOI-LDMOS器件和传统SOI-LDMOS器件、传统超结SJ-LDMOS器件在Nd＝5×1014cm-3、7×1014cm-3、9×1014cm-3和11×1014cm-3时Baliga优值FOM的对比图；
图6为本发明提供的新结构SOI-LDMOS器件和传统SOI-LDMOS器件、传统超结SJ-LDMOS器件击穿状态下在Nd＝7×1014cm-3时Y＝0.3μm处二维电场强度对比图；
图7为本发明提供的新结构SOI-LDMOS器件和传统SOI-LDMOS器件、传统超结SJ-LDMOS器件击穿状态下在Nd＝7×1014cm-3时Y＝1.2μm处二维电场强度对比图；
图8为本发明提供的新结构SOI-LDMOS器件和传统SOI-LDMOS器件、传统超结SJ-LDMOS器件击穿状态下在Nd＝7×1014cm-3时Y＝3.2μm处二维电场强度对比图；
图9为本发明提供的新结构SOI-LDMOS器件和传统SOI-LDMOS器件、传统超结SJ-LDMOS器件击穿状态下在Nd＝7×1014cm-3时Y＝5.2μm处二维电场强度对比图；
图10为本发明提供的新结构SOI-LDMOS器件在低阻N型电子通道掺杂浓度为5×1015cm-3、8×1015cm-3、1×1016cm-3、1.2×1016cm-3和1.5×1016cm-3时，击穿电压BV和比导通电阻Ron,sp的变化曲线；
图11为本发明提供的新结构SOI-LDMOS器件在低阻N型电子通道厚度为0.6μm、0.8μm、1μm、1.2μm和1.4μm时，击穿电压BV和比导通电阻Ron,sp的变化曲线；
图12为本发明提供的新结构SOI-LDMOS器件在分割数由1-8时，击穿电压BV和比导通电阻Ron,sp的变化曲线；
图13为本发明提供的SOI-LDMOS器件的主要工艺流程示意图；
附图标记：1-源极接触区、2-栅源隔离氧化层、3-栅氧化层、4-栅极接触区、5-N型柱、6-场氧化层、7-低阻N型电子通道、8-P型柱、9-漏极接触区、10-源极P+区、11-源极、12-漏极、13-P-body、14-N型漂移区、15-埋氧层、16-衬底、18-A型超结柱、19-B型超结柱。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例1：
如图1所示，本发明优选的一种具有低阻N型电子通道的超结SOI-LDMOS器件，包括：源极接触区1、栅源隔离氧化层2、栅氧化层3、栅极接触区4、N型柱5、场氧化层6、低阻N型电子通道7、P型柱8、漏极接触区9、源极P+区10、源极11、漏极12、P-body 13、N型漂移区14、埋氧层15、衬底16。
1)器件表面部分：器件表面从左到右依次是左上角的源极接触区1，它右边紧邻栅源隔离氧化层2的左侧，下方从左往右紧邻源极P+区10上方和源极11上方的一部分；栅源隔离氧化层2左边紧邻源极接触区1的右侧，右边和栅氧化层3的左侧，以及栅极接触区4的左侧接壤，下方靠近源极11上方的一部分；栅极接触区4左边紧邻栅源隔离氧化层2右侧的一部分，右边靠近场氧化层6左侧的一部分，正下方是栅氧化层3的上方；栅氧化层3左边紧邻栅源隔离氧化层2右侧的一部分，右边靠近场氧化层6的左侧的一部分，下方从左往右分别和源极11上方的一部分、P-body 13的最上方和低阻N型电子通道7上方的一段接壤；场氧化层处于器件表面，左边从上到下紧邻栅极接触区4的右侧、栅氧化层3的右侧，右边靠近漏极接触区9的左侧，正下方与低阻N型电子通道7上方的大部分接壤；漏极接触区9左边靠近场氧化层6的右侧，正下方是漏极12；
2)器件中间部分：源极P+区10上方是源极接触区1的下方，右边靠近源极11的左侧，下方与P-body 13的较低的上方接壤；源极11左边紧邻源极P+区10的右侧，右边靠近P-body 13的小部分，上方从左往右依次与源极接触区1下方的一部分、栅源隔离氧化层2下方和栅氧化层3下方的一部分接壤，下方是P-body 13较低的上方；P-body 13左边一部分紧邻源极11的右侧，右边从上到下依次和低阻N型电子通道7的左侧和N型柱5左侧接壤，最上方与栅氧化层3的下表面靠近，P-body 13稍低的上表面从左往右依次与源极P+区10和源极11两个的下表面接壤，下方与埋氧层15的上表面接壤；低阻N型电子通道7左边紧邻P-body 13右侧的小部分，右边靠近漏极12的左侧，上方从左至右依次靠近栅氧化层4下方的一小部分和场氧化层6的下方，下方从左到右依次和七个交替排列的N型柱5上方和P型柱8上方接壤；漏极12左边紧邻低阻N型电子通道7的右侧，上方是漏极接触区9的下方，下方靠近N型漂移区14上方；最左边的N型柱5的左边紧邻P-body 13右侧的大部分，右边是P型柱8的左侧，上方是低阻N型电子通道7下方的一小部分，下方与埋氧层15的上方接壤；剩余的六个漂移超结N型区5与最左边的N型柱5的距离从左往右以一个P型柱8的宽度递增，它们的左边都紧邻一个P型柱8的右侧，右边靠近另一个P型柱8的左侧，上方与低阻N型电子通道7的下方的一小部分接壤，下方与埋氧层15的一小部分接壤；最右边的P型柱8的左边紧邻一个漂移超结N型区5的右侧，右边靠近N型漂移区14的左侧，上方与低阻N型电子通道7的一小部分接壤，下方和埋氧层15的一小部分接壤；剩余的六个漂移超结P型区8与最右边的P型柱8的距离从右往左以一个N型柱5的宽度递增，它们的左边都紧邻一个N型柱5的右侧，右边靠近另一个N型柱5的左侧，上方与低阻N型电子通道7的一小部分接壤，下方与埋氧层15的一小部分接壤；N型漂移区14左边紧邻漂移超结P型区8的右侧，上方与漏极12的下方接壤，下方与埋氧层15上方的一部分接壤；
3)器件底部部分：埋氧层15上方从左往右依次与P-body 13的下表面、七个交替排列的N型柱5下方和P型柱8下方和N型漂移区14的下表面接壤，下方完全覆盖于衬底16的上表面；衬底16处于器件的最下层。
其中，衬底16为厚度为2μm的掺杂硅，宽度为20μm，掺杂选择浓度为8×1014cm-3的硼。埋氧层15是厚度为2μm的二氧化硅，宽度为20μm。
埋氧层15上表面，从左至右依次是厚度为5μm、宽度为3μm和掺杂浓度为1×1017cm-3的P-body 13，然后是七个厚度为4μm、宽度为0.5μm和掺杂浓度为2.1×1015cm-3的N型柱5，以及七个厚度为4μm、宽度为1.5μm和掺杂浓度为7×1014cm-3的P型柱8交替排列在埋氧层15上表面，接下来是厚度为4μm、宽度为3μm和掺杂浓度为7×1014cm-3的N型漂移区14。
源极P+区10位于P-body 13中的左上角，源极紧邻在它右边，也位于P-body 13中，它们的上表面都和P-body 13上表面平行。其中源极P+区10是厚度和宽度都为1μm，掺杂浓度为1×1019cm-3。源极是厚度和宽度都为1μm，掺杂浓度为1×1019cm-3。
低阻N型电子通道7完全覆盖在有七个N型柱5和七个P型柱8上表面。它的厚度为1μm，宽度为14μm，掺杂浓度为1×1016cm-3。
漏极12完全覆盖在N型漂移区14上方，左侧紧邻低阻N型电子通道7。它的厚度为1μm，宽度为3μm，掺入磷，掺杂浓度为1×1019cm-3。
源极接触区1覆盖整个源极P+区10和一部分源极11。它是厚度为0.2μm、长度为1.2μm的铝。
栅源隔离氧化层2在源极接触区1右侧，源极11的上方。它是厚度为0.2μm、长度为0.3μm的二氧化硅。
栅氧化层3覆盖了源极上表面、P-body 13和低阻N型电子通道7各自的一部分，左边紧邻栅源隔离氧化成2。它是厚度为0.1μm、宽度为1.8μm的二氧化硅。
栅极接触区4位于栅氧化层3的正上方，完全覆盖栅氧化层3。它是厚度为0.1μm、宽度为1.8μm的多晶硅。
场氧化层6的左侧紧邻栅极接触区4和栅氧化层3，它位于低阻N型电子通道7的正上方。它是厚度为0.2μm、宽度为13.7μm的二氧化硅。
漏极接触区9位于漏极12的正上方，且完全覆盖漏极12。它是厚度为0.2μm、宽度为3μm的铝。
实施例2：
如图2所示，本发明实施例优选的一种具有低阻N型电子通道的超结SOI-LDMOS器件，包括：源极接触区1、栅源隔离氧化层2、栅氧化层3、栅极接触区4、场氧化层6、低阻N型电子通道7、P型柱8、漏极接触区9、源极P+区10、源极11、漏极12、P-body 13、N型漂移区14、埋氧层15、衬底16、A型超结18，B型超结19。
在实施例1的结构基础之上，将漂移区中由七个N型柱5和七个P型柱8组成的部分从左到右用四个A型超结18和三个B型超结19交替的进行代替。其中A型超结18的前面是N型掺杂，掺杂浓度为2.1×1015cm-3，在Z方向的厚度为0.25μm；后面是P型掺杂，掺杂浓度为7×1014cm-3，在Z方向的厚度为0.75μm。B型超结19的前面是P型掺杂，掺杂浓度为7×1014cm-3，在Z方向的厚度为0.75μm；后面是N型掺杂，其中N型掺杂浓度为2.1×1015cm-3，P型掺杂浓度为7×1014cm-3。器件在Z方向上默认是1μm。
实施例3：
如图3所示，本发明实施例优选的一种具有低阻N型电子通道的超结SOI-LDMOS器件，包括源极接触区1、栅源隔离氧化层2、栅氧化层3、栅极接触区4、N型柱5、场氧化层6、低阻N型电子通道7、P型柱8、漏极接触区9、源极P+区10、源极11、漏极12、P-body 13、N型漂移区14、埋氧层15、衬底16。
在实施例1的结构基础之上，将漂移区中由七个N型柱5和七个P型柱8组成的部分从左到右的厚度变为斜线式升高，同时低阻N型电子通道7的厚度也跟随其变动，呈现斜线式下降。其中由低阻N型电子通道7的左侧厚度为4μm，右侧厚度为1μm。
仿真实验：
借助Sentaurus仿真软件可得，对传统SOI-LDMOS，传统超结SOI-LDMOS以及本发明实例1的新型SOI-LDMOS进行仿真比较，在仿真过程中四种结构的仿真参数一致，其中N-漂移区总厚度为5μm，环境温度为300K，长度为20μm，漂移区掺杂浓度Nd，低阻N型电子通道的掺杂浓度，N型柱的宽度、厚度以及掺杂浓度和P型柱的宽度、厚度以及掺杂浓度均可调。
图4是室温下T＝300K时，在漂移区浓度为5×1014cm-3、7×1014cm-3、9×1014cm-3和11×1014cm-3时，传统LDMOS(其结构如图1所示)、传统超结LDMOS(其结构如图2所示)和新结构SOI-LDMOS器件在导通时的比导通电阻和雪崩击穿状态下的耐压比较图。由Sentaurus仿真得到的数据结果再通过Origin工具绘制的对比图如图4所示，可以看出：在四种漂移区掺杂浓度下：新结构SOI-LDMOS的击穿电压高于传统SOI-LDMOS结构和传统超结SOI-LDMOS，新结构SOI-LDMOS的比导通电阻也要小于传统SOI-LDMOS结构和传统超结SOI-LDMOS，图5显示了在上述不同掺杂浓度之下，三种结构的FOM对比，表1记录了四种不同漂移区掺杂浓度下，传统的SOI-LDMOS器件、传统超结SOI-LDMOS器件和新结构SOI-LDMOS器件的FOM优值。可以看出在上述不同掺杂浓度之下，相比于传统的SOI-LDMOS和传统的超结SOI-LDMOS，新结构SOI-LDMOS的比导通电阻都等到了降低，同时器件的击穿电压也得到了明显的提升，综合来看，最终提高了新结构SOI-LDMOS的Baliga优值FOM。
表1不同漂移区掺杂浓度下，三种器件的FOM优值；
图6所示为在漂移区浓度为7×1014cm-3时传统SOI-LDMOS、传统超结SOI-LDMOS和新结构SOI-LDMOS器件在雪崩击穿状态下的Y＝0.3μm处的二维电场比较图。从图9中可以看出，新结构SOI-LDMOS在此处的电场峰值由漏端转移至源端，漂移区Y＝0.3μm处的平均电场得到提高，与X轴所围面积增大，击穿电压得到提升。
图7所示为在漂移区浓度为7×1014cm-3时传统SOI-LDMOS、传统超结SOI-LDMOS和新结构SOI-LDMOS器件在雪崩击穿状态下的Y＝1.2μm处的二维电场比较图。从图10中可以看出，新结构SOI-LDMOS在漂移区Y＝1.2μm处的平均电场得到提高，与X轴所围面积增大，击穿电压得到提升。
图8所示为在漂移区浓度为7×1014cm-3时传统SOI-LDMOS、传统超结SOI-LDMOS和新结构SOI-LDMOS器件在雪崩击穿状态下的Y＝3.2μm处的二维电场比较图。从图11中可以看出，新结构SOI-LDMOS在漂移区Y＝3.2μm处的平均电场得到提高。
图9所示为在漂移区浓度为7×1014cm-3时传统SOI-LDMOS、传统超结SOI-LDMOS和新结构SOI-LDMOS器件在雪崩击穿状态下的Y＝5.2μm处的二维电场比较图。从图12中可以看出，新结构SOI-LDMOS在漂移区Y＝5.2μm处的漂移区的平均电场得到提高。
图10仿真了在漂移区浓度为7×1014cm-3，N型柱浓度为2.1×1015cm-3，P型柱浓度为7×1014cm-3，分割数为7(即将低阻N型电子通道下方的漂移区均分成七个区域，每个区域由一个N型柱和一个P型柱组成)和低阻N型电子通道的厚度为1μm时，且低阻N型电子通道中掺杂浓度分别为5×1015cm-3，8×1015cm-3，1×1016cm-3，1.2×1016cm-3，1.5×1016cm-3时，新结构的SOI-LDMOS的击穿电压和比导通电阻Ron,sp的变化情况。在浓度为1×1016cm-3处，器件击穿电压达到一个极大值为212V，此处最小的击穿电压为81V；而Ron,sp则随浓度的增加呈现下降的趋势，大概由33mΩ·cm2下降至13mΩ·cm2左右。
图11仿真了在漂移区浓度为7×1014cm-3，N型柱浓度为2.1×1015cm-3，P型柱浓度为7×1014cm-3，分割数为7(即将低阻N型电子通道下方的漂移区均分成七个区域，每个区域由一个N型柱和一个P型柱组成)和低阻N型电子通道的浓度为1×1016cm-3时，且低阻N型电子通道的厚度分别为0.6μm，0.8μm，1μm，1.2μm，1.4μm时，新结构的SOI-LDMOS的击穿电压和比导通电阻Ron,sp的变化情况。在浓度为1×1016cm-3处，器件击穿电压达到一个极大值为210V，此处最小的击穿电压为99V；而Ron,sp则随浓度的增加呈现下降的趋势，大概由28mΩ·cm2下降至13mΩ·cm2左右。
图12仿真了在漂移区浓度为7×1014cm-3，N型柱浓度为2.1×1015cm-3，P型柱浓度为7×1014cm-3，低阻N型电子通道的厚度为1μm和低阻N型电子通道的浓度为1×1016cm-3时，且分割数分别为1，2，3，4，5，6，7和8时，新结构的SOI-LDMOS的击穿电压和比导通电阻Ron,sp的变化情况。可以看到随着分割数的增加击穿电压也在提高，最后趋向于稳定，范围大概为184-212V，在分割数为7处取得极大值212V；而Ron,sp则随分割数的增加先上升，再下降的趋势，范围大概是17mΩ·cm2至18.5mΩ·cm2。
本发明提出的一种具有低阻N型电子通道的超结SOI-LDMOS器件，以示意图1为例，其主要工艺流程如图13所示。其具体实现方法包括：选取SOI衬底，外延生长N-漂移区。其次，采用离子注入、扩散等工艺完成新型SOI-LDMOS的P-body。然后再使用离子注入、扩散等工艺完成漂移区N型柱和P型柱的制作。接下来就是采用离子注入、高温推结、扩散等工艺形成源极P+区、源极、低阻N型电子通道和漏极。接下来在表面淀积硅采用干氧氧化方式生长一层致密的栅氧化层。此后，在氧化层上形成栅电极金属，然后，再进行硅淀积，氧化。最后，打孔淀积源极金属接触和漏极金属接触。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种具有低阻N型电子通道的超结SOI-LDMOS器件，包括源极接触区(1)、栅源隔离氧化层(2)、栅氧化层(3)、栅极接触区(4)、场氧化层(6)、漏极接触区(9)、源极P+区(10)、源极(11)、漏极(12)、P-body(13)、N型漂移区(14)、埋氧层(15)、衬底(16)，其特征在于，该器件还包括低阻N型电子通道(7)和超结区；
所述低阻N型电子通道(7)左边紧邻P-body(13)右侧上部，右边靠近漏极(12)的左侧，上方从左至右依次靠近栅氧化层(4)下方的右侧部分和场氧化层(6)的下方，下方与超结区接壤；所述超结区左侧紧邻P-body(13)右侧下部，右侧紧邻N型漂移区(14)，下方紧邻埋氧层(15)。
2.根据权利要求1所述的超结SOI-LDMOS器件，其特征在于，所述超结区包括交替排列的m个N型柱(5)和m个P型柱(8)，其中一个N型柱(5)和一个P型柱(8)组成一个超结柱，其中m≥2；N型柱(5)排最左侧，紧邻P-body(13)右侧下部；P型柱(8)排最右侧，右侧紧邻N型漂移区(14)。
3.根据权利要求1所述的超结SOI-LDMOS器件，其特征在于，所述超结区包括交替排列的n个A型超结柱(18)和n-1或n+1个B型超结柱(19)，其中n≥2；A型超结柱排最左侧和最右侧；A型超结柱的前面是N型掺杂，后面是P型掺杂；B型超结柱的前面是P型掺杂，后面是N型掺杂。
4.根据权利要求2所述的超结SOI-LDMOS器件，其特征在于，所述N型柱(5)和P型柱(8)各自的宽度、厚度和掺杂浓度根据需求进行增减，同时低阻N型电子通道(7)的厚度也跟随其厚度呈相反变化，即N型柱(5)或P型柱(8)与低阻N型电子通道(7)的厚度之和等于漏极(12)和N型漂移区(14)的厚度之和。
5.根据权利要求2～4中任意一项所述的超结SOI-LDMOS器件，其特征在于，该器件中间部分：源极P+区(10)右边紧邻源极(11)的左侧，下方与P-body(13)的较低的上方接壤；源极(11)右边和下边靠近P-body(13)的凹进部分，上方从左至右依次与源极接触区(1)下方的右侧部分、栅源隔离氧化层(2)下方和栅氧化层(3)下方的一部分接壤；P-body(13)右边从上到下依次与低阻N型电子通道(7)的左侧和超结区的左侧接壤，最上方与栅氧化层(3)的下表面接壤，P-body(13)下方与埋氧层(15)的上表面接壤；N型漂移区(14)下方与埋氧层(15)上方的右侧部分接壤。
6.根据权利要求2～4中任意一项所述的超结SOI-LDMOS器件，其特征在于，该器件表面部分：器件表面从左到右依次是左上角的源极接触区(1)，它右边紧邻栅源隔离氧化层(2)的左侧，下方从左往右紧邻源极P+区(10)上方和源极(11)上方的一部分；栅源隔离氧化层(2)右边和栅氧化层(3)的左侧，以及栅极接触区(4)的左侧接壤，下方靠近源极(11)上方的一部分；栅极接触区(4)左边紧邻栅源隔离氧化层(2)右侧的一部分，右边靠近场氧化层(6)左侧的一部分，正下方紧邻栅氧化层(3)的上方；栅氧化层(3)左边紧邻栅源隔离氧化层(2)右侧的一部分，右边靠近场氧化层(6)的左侧的一部分，下方从左往右分别和源极(11)上方的一部分、P-body(13)的最上方和低阻N型电子通道(7)上方的左侧段接壤；场氧化层(6)处于器件上表面，左边从上到下紧邻栅极接触区(4)的右侧、栅氧化层(3)的右侧，右边紧邻漏极接触区(9)的左侧，正下方与低阻N型电子通道(7)上方的大部分接壤；漏极接触区(9)正下方是漏极(12)。
7.根据权利要求2～4中任意一项所述的超结SOI-LDMOS器件，其特征在于，该器件底部部分：埋氧层(15)上方从左往右依次与P-body(13)的下表面、超结区下方和N型漂移区(14)的下表面接壤，下方与衬底(16)的上方接壤。
8.根据权利要求3所述的超结SOI-LDMOS器件，其特征在于，所述A型超结(18)和B型超结(19)各自的宽度和掺杂浓度根据需求进行增减。
9.根据权利要求1或6所述的超结SOI-LDMOS器件，其特征在于，所述栅极接触区(4)的材料包括掺杂多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010657905.1A CN111755523A (zh) | 2020-07-09 | 2020-07-09 | 一种具有低阻n型电子通道的超结soi-ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010657905.1A CN111755523A (zh) | 2020-07-09 | 2020-07-09 | 一种具有低阻n型电子通道的超结soi-ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111755523A true CN111755523A (zh) | 2020-10-09 |
Family
ID=72710140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010657905.1A Pending CN111755523A (zh) | 2020-07-09 | 2020-07-09 | 一种具有低阻n型电子通道的超结soi-ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755523A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466955A (zh) * | 2020-12-04 | 2021-03-09 | 重庆邮电大学 | 一种具有体内导电沟道的薄层soi-ldmos器件 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN113097310A (zh) * | 2021-04-02 | 2021-07-09 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
| CN115274848A (zh) * | 2021-04-29 | 2022-11-01 | 苏州华太电子技术股份有限公司 | 图形化布局夹层氧化层soi的超结ldmos器件 |
-
2020
- 2020-07-09 CN CN202010657905.1A patent/CN111755523A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466955A (zh) * | 2020-12-04 | 2021-03-09 | 重庆邮电大学 | 一种具有体内导电沟道的薄层soi-ldmos器件 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN113097310A (zh) * | 2021-04-02 | 2021-07-09 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
| CN115274848A (zh) * | 2021-04-29 | 2022-11-01 | 苏州华太电子技术股份有限公司 | 图形化布局夹层氧化层soi的超结ldmos器件 |
| CN115274848B (zh) * | 2021-04-29 | 2023-10-31 | 苏州华太电子技术股份有限公司 | 图形化布局夹层氧化层soi的超结ldmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111755523A (zh) | 一种具有低阻n型电子通道的超结soi-ldmos器件 | |
| Baliga et al. | Power mosfets | |
| CN102623500B (zh) | 具有降低的导通电阻的沟槽型功率mosfet | |
| JP5272410B2 (ja) | 半導体装置およびその製造方法 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| US8558275B2 (en) | Sawtooth electric field drift region structure for power semiconductor devices | |
| Antoniou et al. | The superjunction insulated gate bipolar transistor optimization and modeling | |
| US20090008674A1 (en) | Double gate insulated gate bipolar transistor | |
| CN109065539B (zh) | 一种bcd半导体器件及其制造方法 | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| US20160111419A1 (en) | Semiconductor device | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| US20090273031A1 (en) | Semiconductor device | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| JP2016519428A (ja) | 安全動作領域を拡大したＳｉＣパワー縦型ＤＭＯＳ | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN112820775A (zh) | 一种具有电子积累效应的soi-ldmos器件 | |
| CN116598361A (zh) | 一种具有超结分裂栅的ldmos器件 | |
| JP2000243756A (ja) | 水平バイポーラ型電界効果トランジスタ及びその製造方法 | |
| US9620614B2 (en) | Sawtooth electric field drift region structure for power semiconductor devices | |
| CN113363322B (zh) | N沟道的沟槽型vdmos和沟槽型igbt | |
| Gupta et al. | The design of a new heterogate superjunction insulated-gate bipolar transistor | |
| CN113097310B (zh) | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 | |
| CN207517698U (zh) | 绝缘栅双极型晶体管器件和电力电子设备 | |
| CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |