CN105977302A - 一种具有埋层结构的槽栅型mos - Google Patents

一种具有埋层结构的槽栅型mos Download PDF

Info

Publication number
CN105977302A
CN105977302A CN201610532263.6A CN201610532263A CN105977302A CN 105977302 A CN105977302 A CN 105977302A CN 201610532263 A CN201610532263 A CN 201610532263A CN 105977302 A CN105977302 A CN 105977302A
Authority
CN
China
Prior art keywords
district
pxing
groove
buried
grooved gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610532263.6A
Other languages
English (en)
Inventor
李泽宏
陈哲
曹晓峰
李爽
陈文梅
任敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610532263.6A priority Critical patent/CN105977302A/zh
Publication of CN105977302A publication Critical patent/CN105977302A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于功率半导体技术领域，特别涉及一种具有埋层结构的槽栅型MOS。相比传统的槽栅型，本发明通过引入在示意图的x方向和y方向具有不同深度的P型体区，使得槽栅的下方仍为P型区域，降低了该结构的栅漏电容(Cgd)和栅源电容(Cgs)的比值，在x方向的倒梯形P型体区还改善了槽栅拐角区域的峰值电场。通过在外延层区域加入适当的反型埋层区域，引入了横向电场，有效地提高其耐压能力，加入的埋层结构使得槽栅下方的N‑外延层区域可以提高掺杂浓度，降低导通电阻。

Description

一种具有埋层结构的槽栅型MOS
技术领域
本发明属于功率半导体技术领域，特别涉及一种具有埋层结构的槽栅型MOS。
背景技术
功率VDMOS器件通常可以分为平面栅型VDMOS和槽栅型VDMOS器件。其中槽栅型VDMOS器件的栅极位于硅片体内，在形成反型层沟道后，为载流子提供了一条低阻通道，进入漂移区后，电流在整个元胞横截面扩展开，由于没有JFET区域，槽栅型VDMOS和平面栅型VDMOS比较具有更小的导通电阻。但槽栅型VDMOS和平面栅型VDMOS相比，其可靠性会较差。主要因为当功率槽栅VDMOS在感性负载下开关工作时，其槽栅结构的尖锐边角处会有电场尖峰产生而导致失效。
目前，槽栅型MOS通过引入浮空场板结构，体区深注入等方式提高了其耐压和可靠性。美国专利US 7,279,743 B2提出了一种闭合元胞结构的槽栅型MOS，该结构通过体区的不同深度掺杂，降低了MOS结构的栅漏电容(Cgd)，改善了槽栅边角处的峰值电场。然而，由于器件导通时，部分沟道区的电流流通路径增长，使得其沟道电阻增加较明显，器件的导通电阻也会提高。针对该问题，本专利引入了埋层结构，使得外延层的浓度设定可以提高，从而在改善器件整体的导通电阻的同时不会影响其耐压和电容。
发明内容
为了更好的降低槽栅MOS拐角处的峰值电场，同时不会引起器件结构导通电阻的大幅度提升，本发明提出一种具有埋层结构的槽栅型MOS。
本发明的技术方案如下：
一种具有埋层结构的槽栅型MOS，包括从下至上依次层叠设置的漏极电极1、N型重掺杂单晶硅衬底2和N-外延层3；所述N-外延层3上层具有第一槽栅结构61、第二槽栅结构62和P型体区4；沿器件横向方向，所述P型体区4的两侧为第一槽栅结构61，沿器件纵向方向，所述P型体区4的两侧为第二槽栅结构62，所述器件横向方向和器件纵向方向位于同一水平面且相互垂直，所述第一槽栅结构61和第二槽栅结构62均由栅氧化层7及位于栅氧化层7中的栅电极构成，所述栅氧化层7与P型体区4接触；所述P型体区4上层具有N+重掺杂区5，所述N+重掺杂区5为闭环结构，在器件的俯视图中呈“口”字形，所述N+重掺杂区5的侧面与栅氧化层7接触；所述N+重掺杂区5的部分上表面及N+重掺杂区5之间的P型体区4上表面具有源极电极8；所述N-外延层3中具有多个P+重掺杂埋层结构9，沿器件横向方向和器件纵向方向，所述P+重掺杂埋层结构9呈垂直交叉的网格状分布，且P+重掺杂埋层结构9位于栅氧化层7与P型体区4接触面的正下方；沿器件横向方向和器件纵向方向，所述P型体区4的宽度从中部到下部逐渐缩小。
进一步的，所述P型体区4结深大于第一槽栅结构和第二槽栅结构的结深。
进一步的，所述P+重掺杂埋层结构9的掺杂浓度大于N-外延层3的掺杂浓度两个数量级。
进一步的，所述P+重掺杂埋层结构9的切面形状为椭圆形、圆形、长方形中的一种，其分布为网格状分布和块状分布中的一种。
由于P+埋层结构9引入了横向电场以改善耐压，因此在保证耐压的情况下，所述N-外延层3的掺杂浓度可以适当提高，以减弱由于P+埋层结构9限制了正向导通时的电流通道而可能引起的导通电阻增加。
附图说明
图1是本发明的一种具有埋层结构的槽栅型MOS三维立体示意图；
图2是本发明的一种具有埋层结构的槽栅型MOS的俯视图；
图3是本发明的一种具有埋层结构的槽栅型MOS正向导通时的电流路径示意图；
图4是本发明的一种具有埋层结构的槽栅型MOS在反向耐压时的耗尽线示意图；
图5是本发明的具有埋层结构的槽栅型MOS的另一种结构的三维示意图；
图6是本发明的具有埋层结构的槽栅型MOS的另一种结构的俯视图；
图7是本发明的具有埋层结构的槽栅型MOS的一种P型体区掩膜版示意图；
图8是本发明的具有埋层结构的槽栅型MOS的另一种P型体区掩膜版示意图，(a)是低剂量低能量注入掩膜版，(b)是高剂量高能量注入掩膜版。
具体实施方式
下面结合附图对本发明进行详细描述
需要说明的是，如附图中的坐标轴，本发明中与坐标轴相对应的描述为，器件横向方向对应x轴方向，器件纵向方向对应y方向，器件垂直方向对应z方向。
如图1所示，本发明的一种具有埋层结构的槽栅型MOS，包括从下至上依次层叠设置的漏极电极1、N型重掺杂单晶硅衬底2和N-外延层3；所述N-外延层3上层具有第一槽栅结构61、第二槽栅结构62和P型体区4；沿器件横向方向，所述P型体区4的两侧为第一槽栅结构61，沿器件纵向方向，所述P型体区4的两侧为第二槽栅结构62，所述器件横向方向和器件纵向方向位于同一水平面且相互垂直，所述第一槽栅结构61和第二槽栅结构62均由栅氧化层7及位于栅氧化层7中的栅电极构成，所述栅氧化层7与P型体区4接触；所述P型体区4上层具有N+重掺杂区5，所述N+重掺杂区5为闭环结构，在器件的俯视图中呈“口”字形，所述N+重掺杂区5的侧面与栅氧化层7接触；所述N+重掺杂区5的部分上表面及N+重掺杂区5之间的P型体区4上表面具有源极电极8；所述N-外延层3中具有多个P+重掺杂埋层结构9，沿器件横向方向和器件纵向方向，所述P+重掺杂埋层结构9呈垂直交叉的网格状分布，且P+重掺杂埋层结构9位于栅氧化层7与P型体区4接触面的正下方；沿器件横向方向和器件纵向方向，所述P型体区4的宽度从中部到下部逐渐缩小。
本发明的工作原理为：
(1)器件的正向导通：
本发明所提供的一种具有闭合元胞结构的高可靠性的槽栅MOS，其正向导通时的电极连接方式为：源极电极8接低电位，漏极电极1接高电位，栅极6外加栅电压。
当源极8相对于漏极1加零电压，栅极6也未加电压时，P型体区4和栅氧化层6交界处没有形成反型层，无电流通道形成，因此此时没有电流流过。
当漏极1相对于源极8加正电压时，栅极6外加正电压，P型体区4与栅氧化层7相接触的表面区域形成耗尽层。当提高加在栅极6上的正电压时，P型体区4与栅氧化层7相接触的表面区域形成反型层，为载流子提供一条流动通道。如图3所示，其中在x轴方向剖面上，所述P型体区4呈倒梯形，P型体区4与栅氧化层7相接触形成的反型层载流子通道直接连通N+掺杂区5和N-外延层区3。在外加源漏电压的作用下，反型层通道内部会有导通电流通过。
在y轴方向剖面上，由于仅在栅氧化层7和P型体区4相接触的表面形成反型层，而在该剖面上P型体区4为等深度且位于槽栅6的下方，反型层通道不会直接连通N+掺杂区5和N-外延层区3。载流子将沿着所述网格状槽栅6和栅氧化层7的表面反型层，在结构体内，顺着所述槽栅结构(6-2)方向的通道流通，在P型体区4边界处，连接N-外延层区3。由于正向导通时的电流路径横截面扩大，因此电流集中效应导致的热效应降低，提高了器件的可靠性。
(2)器件的反向阻断：
本发明所提供的一种具有闭合元胞结构的高可靠性的槽栅MOS，其反向阻断时的电极连接方式为：漏极电极1接高电位，源极电极8与栅极6短接，且接零电位。
当栅极6外加零偏压时，电子的导电通路已经不存在，继续增加反向电压时，P型体区4下方的N-外延层区3将被进一步耗尽，耗尽层将向靠近漏极1一侧扩展以承受反向电压。图4为该结构在反向偏压状态时的耗尽线示意图，与普通槽栅MOS对比，倒梯形状的P型体区4的深度比槽栅6更大，使得槽栅结构6拐角处的电场线集中程度降低，从而降低拐角处的电场峰值。N-外延层3中的P+埋层结构9引入了横向电场，也将提高器件的耐压。
本发明结构可以用以下方法制备得到，工艺步骤为：
1、单晶硅准备。采用N型重掺杂单晶硅衬底2，晶向为<100>。
2、外延生长。采用气相外延VPE等方法生长一定厚度和掺杂浓度的N-外延层3。
3、P+埋层注入。在整个硅片表面淀积一层1um厚的光刻胶，用掩模版光刻出P+埋层9的图形然后高能硼离子注入，注入角度可根据要求改变，通过调整注入能量和剂量改变掺杂浓度和结深。
4、P型体区注入。得到本发明中的倒梯形体区有两种制作方法：第一种是通过设置掩膜板的形状控制杂质离子的扩散，杂质扩散深度与掩膜版上孔的密度有关，密度越大，注入杂质浓度越高，扩散深度越大，使用第一种方式掩膜版的形状具体如图7所示。第二种是通过分步注入，先通过第一道掩膜版小范围高剂量高能量注入，再通过第二道掩膜版大范围低剂量注入，使用第二种方式掩膜版的形状具体如图8所示。
5、深槽刻蚀，制备栅结构。热生长栅氧化层7，淀积多晶硅栅电极。
6、淀积栅电极6，表面平坦化。
7、注入N+重掺杂区5。
8、P型重掺杂注入。
9、正面金属化源极。在整个器件表面溅射一层金属铝，形成金属区8。
10、背面减薄、金属化，形成漏极1。

Claims (4)

1.一种具有埋层结构的槽栅型MOS，包括从下至上依次层叠设置的漏极电极(1)、N型重掺杂单晶硅衬底(2)和N-外延层(3)；所述N-外延层(3)上层具有第一槽栅结构(61)、第二槽栅结构(62)和P型体区(4)；沿器件横向方向，所述P型体区(4)的两侧为第一槽栅结构(61)，沿器件纵向方向，所述P型体区(4)的两侧为第二槽栅结构(62)，所述器件横向方向和器件纵向方向位于同一水平面且相互垂直，所述第一槽栅结构(61)和第二槽栅结构(62)均由栅氧化层(7)及位于栅氧化层(7)中的栅电极构成，所述栅氧化层(7)与P型体区(4)接触；所述P型体区(4)上层具有N+重掺杂区(5)，所述N+重掺杂区(5)为闭环结构，在器件的俯视图中呈“口”字形，所述N+重掺杂区(5)的侧面与栅氧化层(7)接触；所述N+重掺杂区(5)的部分上表面及N+重掺杂区(5)之间的P型体区(4)上表面具有源极电极(8)；所述N-外延层(3)中具有多个P+重掺杂埋层结构(9)，沿器件横向方向和器件纵向方向，所述P+重掺杂埋层结构(9)呈垂直交叉的网格状分布，且P+重掺杂埋层结构(9)位于栅氧化层(7)与P型体区(4)接触面的正下方；沿器件横向方向和器件纵向方向，沿器件垂直方向，所述P型体区(4)的宽度从中部到下部逐渐缩小。
2.根据权利要求1所述的一种具有埋层结构的槽栅型MOS，其特征在于，所述P型体区(4)结深大于第一槽栅结构和第二槽栅结构的结深。
3.根据权利要求2所述的一种具有埋层结构的槽栅型MOS，其特征在于，所述P+重掺杂埋层结构(9)的掺杂浓度大于N-外延层(3)的掺杂浓度两个数量级。
4.根据权利要求3所述的一种具有埋层结构的槽栅型MOS，其特征在于，所述P+重掺杂埋层结构(9)的切面形状为椭圆形、圆形、长方形中的一种，其分布为网格状分布和块状分布中的一种。
CN201610532263.6A 2016-07-06 2016-07-06 一种具有埋层结构的槽栅型mos Pending CN105977302A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610532263.6A CN105977302A (zh) 2016-07-06 2016-07-06 一种具有埋层结构的槽栅型mos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610532263.6A CN105977302A (zh) 2016-07-06 2016-07-06 一种具有埋层结构的槽栅型mos

Publications (1)

Publication Number Publication Date
CN105977302A true CN105977302A (zh) 2016-09-28

Family

ID=56954080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610532263.6A Pending CN105977302A (zh) 2016-07-06 2016-07-06 一种具有埋层结构的槽栅型mos

Country Status (1)

Country Link
CN (1) CN105977302A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658214A (zh) * 2017-09-02 2018-02-02 西安交通大学 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法
CN107731922A (zh) * 2017-09-02 2018-02-23 西安交通大学 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法
CN110504308A (zh) * 2019-08-29 2019-11-26 电子科技大学 一种高速低损耗的多槽栅高压功率器件
WO2020135464A1 (zh) * 2018-12-25 2020-07-02 无锡华润上华科技有限公司 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN112103346A (zh) * 2020-10-22 2020-12-18 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN114695518A (zh) * 2022-06-02 2022-07-01 绍兴中芯集成电路制造股份有限公司 沟槽型mos器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US20040188755A1 (en) * 2003-03-28 2004-09-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN102820340A (zh) * 2012-08-31 2012-12-12 电子科技大学 一种浅槽金属氧化物半导体二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US20040188755A1 (en) * 2003-03-28 2004-09-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN102820340A (zh) * 2012-08-31 2012-12-12 电子科技大学 一种浅槽金属氧化物半导体二极管

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658214A (zh) * 2017-09-02 2018-02-02 西安交通大学 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法
CN107731922A (zh) * 2017-09-02 2018-02-23 西安交通大学 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法
CN107731922B (zh) * 2017-09-02 2019-05-21 西安交通大学 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法
WO2020135464A1 (zh) * 2018-12-25 2020-07-02 无锡华润上华科技有限公司 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
CN110504308A (zh) * 2019-08-29 2019-11-26 电子科技大学 一种高速低损耗的多槽栅高压功率器件
CN112103346A (zh) * 2020-10-22 2020-12-18 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN112103346B (zh) * 2020-10-22 2024-04-19 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN114695518A (zh) * 2022-06-02 2022-07-01 绍兴中芯集成电路制造股份有限公司 沟槽型mos器件及其制造方法

Similar Documents

Publication Publication Date Title
US7368777B2 (en) Accumulation device with charge balance structure and method of forming the same
CN105977302A (zh) 一种具有埋层结构的槽栅型mos
CN103247681B (zh) 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet
CN102376762B (zh) 超级结ldmos器件及制造方法
CN108292677A (zh) 一种具有体内场板的折叠型终端
CN106098751B (zh) 一种功率半导体器件终端结构
CN112864246B (zh) 超结器件及其制造方法
CN113990757B (zh) 一种mos器件结构及制造方法
CN106098777A (zh) 一种分裂栅积累型dmos器件
CN106158973A (zh) 一种积累型dmos
CN109166924A (zh) 一种横向mos型功率半导体器件及其制备方法
CN106298939A (zh) 一种具有复合介质层结构的积累型dmos
CN105576025A (zh) 一种浅沟槽半超结vdmos器件及其制造方法
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
CN114464670B (zh) 一种超低比导的超结mosfet及其制备方法
CN108074963B (zh) 超结器件及其制造方法
CN106356401A (zh) 一种功率半导体器件的场限环终端结构
CN109166915A (zh) 一种介质超结mos型功率半导体器件及其制备方法
CN206976353U (zh) 一种优化终端结构的沟槽型半导体器件
CN108389895A (zh) 基于超结的集成功率器件及其制造方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN103730355B (zh) 一种超结结构的制造方法
CN106057906B (zh) 一种具有p型埋层的积累型dmos
CN115050811A (zh) 一种沟槽型功率半导体器件及其制造方法
CN102088031B (zh) Nldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160928