CN106356401A - 一种功率半导体器件的场限环终端结构 - Google Patents
一种功率半导体器件的场限环终端结构 Download PDFInfo
- Publication number
- CN106356401A CN106356401A CN201611047830.5A CN201611047830A CN106356401A CN 106356401 A CN106356401 A CN 106356401A CN 201611047830 A CN201611047830 A CN 201611047830A CN 106356401 A CN106356401 A CN 106356401A
- Authority
- CN
- China
- Prior art keywords
- field
- terminal
- limiting ring
- semiconductor
- terminal structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000007667 floating Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001727 in vivo Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 241001673391 Entandrophragma candollei Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件制备技术领域，特别涉及一种功率半导体器件的场限环终端结构。该终端结构的终端区域具有两个或两个以上的深度不等的沟槽，所述沟槽紧密相连且沟槽内填充有相同的绝缘介质，所述沟槽中深度最小的沟槽的上侧面与有源区的主结相邻，沟槽底部进行掺杂形成终端区浮空场环。本发明将具有水平间距的浮空场环结构向器件内部折叠，可以充分利用体内漂移区厚度，从而缩小终端的横向面积，提高了终端的利用效率。
Description
技术领域
本发明属于半导体功率器件制备技术领域，特别涉及一种功率半导体器件的场限环终端结构及其制作方法。
背景技术
在实际平面工艺制造PN结时，由于杂质不但从表面向内部作纵向扩散，同时也沿水平方向作横向扩散，所以在扩散窗口边缘形成一个柱面结，而在矩形扩散窗口四角处扩散形成了球面结。结面弯曲对PN结击穿特性的影响很大，在一定电压下，随距离变化的电场强度在结面弯曲处更加集中，此处就可在较低的反向电压下达到击穿的临界击穿电场，使PN结比理想的平面结提前击穿，使击穿电压降低。另外，PN结在半导体表面也存在弯曲现象，使表面的最大电场常大于体内最大电场，器件的耐压常常由表面击穿来决定。而且二氧化硅中存在固定正电荷，改变了半导体中电场的分布，导致器件性能不稳定，可靠性下降。构成功率器件结构的芯片上，内部各单元在表面和体内有基本相同的电位，因此内部单元之间并不存在击穿的问题。但是，在最外圈的单元与衬底之间，存在由于上述原因引起的高电场，为此，对于有一定耐压要求的器件，很有必要采取结终端技术以提高击穿耐压，使击穿电压符合要求。
功率器件设计的一个难点是合理的终端设计以保证耐压，且尽量减小面积以减小制造成本。目前已经有很多种方法应用于终端设计，比如场限环结构(FLR)、场板结构(FP)、场限环结合场板结构、结终端扩展结构(JTE)、横向变掺杂(VLD)、阻性场板(如掺氧多晶硅(SIPOS))等等，其中从工艺制造难度及器件可靠性等因素考虑，场限环和场板结构是现在产业化常用的结构。通过结构优化，终端的设计耐压能够接近理想状态值。
对于带浮置场环的P+N结，当反向电压增加到一定值时，主结上的耗尽层到达场环上，使所加电压的一部分由场环分担，将主结的电场的值限制在临界击穿电场以内，并明显的增大主结耗尽区的曲率半径，从而使击穿电压增大。然而，主结与场环间距离太小，场限环所分担的电压很小，它所起的作用不大；而间距太大，主结耗尽层达不到场限环，场限环起不到分压的作用，还浪费很大的器件面积，因此必须优化找到最佳的主结与场环间距离。场环间必须保持足够距离，这使得场限环的面积较大，增加成本，特别对于使用场限环终端结构的高压功率器件，终端所占面积会增大。
发明内容
本发明所要解决的，就是针对现有场限环终端结构占用面积较大的问题，提出一种阶梯状的场限环终端新结构，通过将位于器件表面的具有水平间距的浮空场环结构向器件内部折叠，减小终端面积，提高终端效率。
本发明的技术方案是：一种功率半导体器件的场限环终端结构，该半导体器件的场限环终端结构包括自下而上依次层叠设置的金属漏电极1、第一导电类型半导体重掺杂衬底2和第一导电类型半导体轻掺杂漂移区3；其特征在于，在该半导体器件终端区的第一导电类型半导体轻掺杂漂移区3中，具有多个沿第一导电类型半导体轻掺杂漂移区3上表面垂直向下延伸的沟槽，且相邻沟槽之间相互连接，所述沟槽的底部具有第二导电类型的半导体掺杂的浮空场环6，所述沟槽中填充有绝缘介质。
进一步的，所述不同沟槽的深度从靠近半导体器件有源区的一侧向远离半导体器件有源区的一侧逐渐增加。
进一步的，所述浮空场环6的结深小于相邻沟槽的深度差。
本发明的有益效果为，相对于传统结构，本发明将具有水平间距的浮空场环结构向器件内部折叠，可以充分利用体内漂移区厚度，从而缩小终端的横向面积，缓解了PN结终止端的电场集中，击穿点的位置从原来的PN结的终止端转移到了体内，终端的耐压近似达到平行平面结的击穿电压。本发明提出的具有阶梯状的场环终端结构的终端效率要远高于常规的浮空场环终端结构。
附图说明
图1为常规的场限环终端结构及在漏端加高压时的耗尽线示意图；
图2为实施例1的浮空场环终端结构及在漏端加高压时的耗尽线示意图；
图3为实施例1制造流程中刻蚀形成第一沟槽41后的剖视图；
图4为实施例1制造流程中在形成的梯形槽4表面生长一层薄预氧化层的剖视图；
图5为实施例1制造流程中在梯形槽4中进行垂直离子注入及热推结形成第二导电类型半导体掺杂区6的剖视图；
图6为实施例1制造流程中在梯形槽4中填充绝缘介质层并在硅片表面生长一氧化层的剖视图；
图7为实施例1制造流程中在有源区离子注入后形成第二导电类型半导体掺杂区5的剖视图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
如图2所示，一种功率半导体器件的场限环终端结构，包括第一导电类型的半导体重掺杂衬底2、位于第一导电类型的半导体重掺杂衬底2上表面的第一导电类型半导体轻掺杂漂移区3和位于第一导电类型半导体重掺杂衬底2下表面的金属漏电极1。所述位于器件有源区部分第一导电类型半导体轻掺杂漂移区3中具有第二导电类型半导体的掺杂区5，所述第二导电类型的半导体掺杂区5与第一导电类型半导体轻掺杂漂移区3形成主结，所述第二导电类型的半导体掺杂区5上表面与源金属电极7相连。所述位于器件终端区部分的第一导电类型半导体轻掺杂漂移区3中具有两个或两个以上的深度不等的沟槽，所述沟槽紧密相连且沟槽内填充有相同的绝缘介质，所述沟槽中深度最小的沟槽的上侧面与第二导电类型的半导体掺杂区5相连，所述两个或两个以上沟槽的深度从第二导电类型的半导体掺杂区5向远离第二导电类型的半导体掺杂区5的方向依次递增，所述沟槽的底部均有第二导电类型的半导体掺杂的浮空场环6。所述浮空场环6的结深小于相邻沟槽的深度差。
下面以第一导电类型半导体为N型半导体为例，说明本发明的工作原理和制造方法。
图1为常规平面型的浮空场环终端结构，当功率器件处于反向阻断状态时，在漏极金属1上接正偏压，源极金属8上接零电位，电场由N型轻掺杂区3指向P型掺杂半导体区5和P型掺杂半导体浮空场环区6，浮空场环区6分担了N型轻掺杂区3和P型掺杂半导体区5所形成的主结上承受的电势。该结构能极大的改善主结边缘处的电场集中，增大结边缘的曲率半径，提高击穿电压。但是，由于P型掺杂半导体浮空场环区6在N型轻掺杂区3的水平表面展开，需要较大的面积，特别对于高耐压需要多个半导体浮空场环区6时会占用更大的终端面积。
本例与传统结构相比，在N型轻掺杂区3和P型掺杂半导体区5所形成的主结的侧面挖一底部为阶梯形的沟槽，在沟槽中进行垂直的离子注入，在沟槽底部台阶的平台位置将形成P型半导体掺杂区6。这样，常规平面型浮空场环的水平方向的环间距被转换为了垂直方向的台阶高度，而常规平面型浮空场环的环宽由台阶宽度决定，因而充分利用了N型轻掺杂区3的厚度来扩展终端电场，有效节省了终端区的横向表面积。阶梯形的沟槽需具有合适的台阶宽度和高度以保证浮空场环具有合适的环宽和环间距，最大化击穿电压，如果台阶高度太小，即环间距太小，对主结的电势的分担有限，而且可能由于P型半导体掺杂区6的结深与台阶高度相当而使各场环连在一起，远离有源区的浮空场环起不到分压的作用，击穿电压也会降低。因此，需根据终端的耐压级别设置合适的沟槽底部阶梯形貌。
本发明的浮空场环结构的主要工艺制造流程为：
(1)在N-终端区表面淀积一层硬掩膜，如Si3N4。
(2)对硬掩膜进行光刻和刻蚀，形成第一沟槽41，如图3所示。
(3)重复步骤1、2，形成多阶梯的沟槽结构。
(4)在硅片表面生长一层薄的预氧化层，如图4所示。
(5)采用垂直于硅片表面的离子注入，在阶梯形槽4的平台处同时形成P+场限环区6，热推结使得场限环区6达到设定的结深，如图5所示。
(6)在阶梯形槽4中填充绝缘介质层(如SiO2)，并在硅片表面生长一层氧化层，如图6所示；
(7)在有源区进行光刻和P型离子注入，热推结形成P型半导体掺杂区5，如图7所示；
(8)完成终端结构的其他常规工艺步骤。
以上实施例中的场限环终端结构可应用于各种纵向功率器件中，如VDMOS，IGBT，功率二极管等纵向高耐压器件中；制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。
Claims (3)
1.一种功率半导体器件的场限环终端结构，该半导体器件的场限环终端结构包括自下而上依次层叠设置的金属漏电极(1)、第一导电类型半导体重掺杂衬底(2)和第一导电类型半导体轻掺杂漂移区(3)；其特征在于，在该半导体器件终端区的第一导电类型半导体轻掺杂漂移区(3)中，具有多个沿第一导电类型半导体轻掺杂漂移区(3)上表面垂直向下延伸的沟槽，且相邻沟槽之间相互连接，所述沟槽的底部具有第二导电类型半导体掺杂的浮空场环(6)，所述沟槽中填充有绝缘介质。
2.根据权利要求1所述的一种功率半导体器件的场限环终端结构，其特征在于，所述不同沟槽的深度从靠近半导体器件有源区的一侧向远离半导体器件有源区的一侧逐渐增加。
3.根据权利要求2所述的一种功率半导体器件的场限环终端结构，其特征在于，所述浮空场环(6)的结深小于相邻沟槽的深度差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611047830.5A CN106356401B (zh) | 2016-11-21 | 2016-11-21 | 一种功率半导体器件的场限环终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611047830.5A CN106356401B (zh) | 2016-11-21 | 2016-11-21 | 一种功率半导体器件的场限环终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106356401A true CN106356401A (zh) | 2017-01-25 |
| CN106356401B CN106356401B (zh) | 2019-11-29 |
Family
ID=57862264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611047830.5A Expired - Fee Related CN106356401B (zh) | 2016-11-21 | 2016-11-21 | 一种功率半导体器件的场限环终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106356401B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931548A (zh) * | 2019-12-16 | 2020-03-27 | 安建科技(深圳)有限公司 | 一种半导体器件结构及其制造方法 |
| CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN112310195A (zh) * | 2020-09-27 | 2021-02-02 | 东莞南方半导体科技有限公司 | 一种台阶式SiC沟槽场限环终端结构、制备方法及其器件 |
| WO2021227518A1 (zh) * | 2020-05-11 | 2021-11-18 | 华润微电子（重庆）有限公司 | 沟槽栅半导体器件及其制备方法 |
| CN114005885A (zh) * | 2021-10-29 | 2022-02-01 | 重庆平创半导体研究院有限责任公司 | 一种沟槽型肖特基二极管器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150214300A1 (en) * | 2014-01-29 | 2015-07-30 | Stmicroelectronics S.R.L. | Electronic device of vertical mos type with termination trenches having variable depth |
| US20160172437A1 (en) * | 2013-08-01 | 2016-06-16 | Sumitomo Electric Industries, Ltd. | Wide Band Gap Semiconductor Device |
| CN105830222A (zh) * | 2013-12-25 | 2016-08-03 | 丰田自动车株式会社 | 半导体装置 |
-
2016
- 2016-11-21 CN CN201611047830.5A patent/CN106356401B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160172437A1 (en) * | 2013-08-01 | 2016-06-16 | Sumitomo Electric Industries, Ltd. | Wide Band Gap Semiconductor Device |
| CN105830222A (zh) * | 2013-12-25 | 2016-08-03 | 丰田自动车株式会社 | 半导体装置 |
| US20150214300A1 (en) * | 2014-01-29 | 2015-07-30 | Stmicroelectronics S.R.L. | Electronic device of vertical mos type with termination trenches having variable depth |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931548A (zh) * | 2019-12-16 | 2020-03-27 | 安建科技(深圳)有限公司 | 一种半导体器件结构及其制造方法 |
| WO2021227518A1 (zh) * | 2020-05-11 | 2021-11-18 | 华润微电子（重庆）有限公司 | 沟槽栅半导体器件及其制备方法 |
| CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN112310195A (zh) * | 2020-09-27 | 2021-02-02 | 东莞南方半导体科技有限公司 | 一种台阶式SiC沟槽场限环终端结构、制备方法及其器件 |
| CN112310195B (zh) * | 2020-09-27 | 2022-09-30 | 东莞南方半导体科技有限公司 | 一种台阶式SiC沟槽场限环终端结构、制备方法及其器件 |
| CN114005885A (zh) * | 2021-10-29 | 2022-02-01 | 重庆平创半导体研究院有限责任公司 | 一种沟槽型肖特基二极管器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106356401B (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887173B (zh) | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet | |
| CN102738211B (zh) | 在mosfet器件中集成肖特基的方法和结构 | |
| US20170271441A1 (en) | Dual-gate trench igbt with buried floating p-type shield | |
| CN106356401A (zh) | 一种功率半导体器件的场限环终端结构 | |
| TW201909419A (zh) | 帶有改良fom的可擴展的sgt結構 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| JP2023099104A (ja) | 半導体装置 | |
| CN106024915B (zh) | 一种超级结肖特基二极管 | |
| CN101026190A (zh) | 沟槽高压n型金属氧化物半导体管及其制备工艺 | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| CN105810754A (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN103311245B (zh) | 一种逆导igbt芯片及其制备方法 | |
| CN109216452B (zh) | 沟槽型功率器件及其制备方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN109148566A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN218069857U (zh) | 具有倒t型埋层的深沟槽型功率器件 | |
| CN110429137A (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN213459746U (zh) | Mosfet晶体管 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN103545350B (zh) | 一种横向高压器件漂移区的制造方法 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN105551963A (zh) | 低压超结mosfet的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191129 |