CN105551963A - 低压超结mosfet的制造方法 - Google Patents
低压超结mosfet的制造方法 Download PDFInfo
- Publication number
- CN105551963A CN105551963A CN201510990423.7A CN201510990423A CN105551963A CN 105551963 A CN105551963 A CN 105551963A CN 201510990423 A CN201510990423 A CN 201510990423A CN 105551963 A CN105551963 A CN 105551963A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- deep trouth
- low pressure
- mosfet
- utilize
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 47
- 230000008021 deposition Effects 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000001413 cellular effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种低压超结MOSFET的制造方法，该方法为：通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。本发明能够用传统的半导体制造工艺实现，在工艺难度不加大的情况下，能够制造出具有更高耐压，更低导通电阻的低压超结型器件，提高VDMOS的性能，同时也能降低成本。
Description
技术领域
本发明涉及半导体集成电路制造领域特别是涉及一种低压超结MOSFET的制造方法，本发明还涉及一种超结VDMOS器件。
背景技术
低压超结MOSFET采用新的耐压层结构，利用一系列的阵列排列的深槽结构来在截止状态下在较低电压下就将器件P-body下方N型区载流子耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。该器件现有的结构和制作方法是在深槽结构的上部，第一次多晶硅回刻制程中，讲多晶硅回刻至深槽中间或者中间偏上部位，在生长场氧化层，将深槽分割为上下两截，在上面一届的位置制作MOSFET结构。
现有低压沟槽功率MOSFET结构及工艺：
1.深槽上端形成MOSFET器件位置的地方是采用多晶硅干法回刻的方式完成，其对多晶硅干法回刻的制程要求较高。
2.第二次多晶硅回刻形成栅极结构的时候，容易形成很大的V字型凹陷，结构形貌很难控制。
本发明采用深槽结构，利用阵列结构的深槽实现超结功能，在深槽顶部构成传统低压功率MOSFET，将超结工艺结合到低压沟槽MOSFET中，形成一种新型的具有超结功能的低压沟槽功率MOS器件。本发明在深槽超结结构的上方制作器件的时候，采用场氧化层湿法腐蚀的方式，形成MOSFET浅沟槽，于浅沟槽中填充多晶硅，干法回刻以形成器件栅极，这种制造方式流程简单，工艺稳定性高。
发明内容
有鉴于此，本发明的主要目的在于提供一种低压超结MOSFET的制造方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供一种低压超结MOSFET的制造方法，该方法为：通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。
上述方案中,该方法通过以下步骤实现：
步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽；
步骤三：利用热氧化工艺在所述深槽底部和侧壁生长场氧化层；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构；
步骤六：场氧化层的湿法腐蚀，在每个深槽上方得到两个浅槽；
步骤七：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧；
步骤八：第二次多晶硅淀积；
步骤九：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；
步骤十：P-BODY注入，形成P阱；
步骤十一：source注入，形成器件源极；
步骤十二：介质淀积；
步骤十三：通过光刻和腐蚀工艺形成形成引线孔；
步骤十四：完成孔钨填充，和表面金属工艺形成器件正面结构;
步骤十五：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。
上述方案中，所述步骤四、五中所述第一次多晶硅淀积材料采用掺杂和非掺杂的多晶硅；所述第一次多晶硅回刻可采用干法回刻或者多晶硅CMP工艺实现。
上述方案中，所述步骤六中深槽顶部的两个浅槽是用于MOSFET器件制作的位置，位于多晶硅的两边；浅槽的形成采用湿法腐蚀工艺，利用湿法腐蚀掉硅片表面的场氧，再进一步腐蚀进深槽，形成两个深度小于2微米的浅槽；利用氧化层湿法工艺不腐蚀多晶硅的特征，场氧化层的腐蚀自然形成两个浅槽，位于多晶硅两侧。
与现有技术相比，本发明的有益效果：
本发明将低压沟槽MOSFET制造技术与超结工艺结合起来，在低压功率器件上实现超结功能，以提高器件耐压、降低其导通电阻，并且具有更低的栅漏电荷。
附图说明
图1为本发明步骤一的示意图；
图2为本发明步骤二的示意图；
图3为本发明步骤三的示意图；
图4为本发明步骤四的示意图；
图5为本发明步骤五的示意图；
图6为本发明步骤六的示意图；
图7为本发明步骤七的示意图；
图8为本发明步骤八的示意图；
图9为本发明步骤九的示意图；
图10为本发明步骤十的示意图；
图11为本发明步骤十一的示意图；
图12为本发明步骤十二的示意图；
图13为本发明步骤十三的示意图；
图14为本发明步骤十四的示意图；
图15为本发明器件的截面图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种低压超结MOSFET的制造方法，该方法为：通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。
本发明实施例提供一种低压超结MOSFET的制造方法,该方法通过以下步骤实现：
步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层，如图1示；
步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽，如图2示；
步骤三：利用热氧化工艺在所述深槽底部和侧壁生长场氧化层，如图3示；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积，如图4示；
步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构如图5示；
步骤六：场氧化层的湿法腐蚀，在每个深槽上方得到两个浅槽，如图6示；
步骤七：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧，如图7示；
步骤八：第二次多晶硅淀积，如图8示；
步骤九：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，如图9示；
步骤十：P-BODY注入，形成P阱，如图10示；
步骤十一：source注入，形成器件源极，如图11示；
步骤十二：介质淀积，如图12示；
步骤十三：通过光刻和腐蚀工艺形成形成引线孔，如图13示；
步骤十四：完成孔钨填充，和表面金属工艺形成器件正面结构，如图14示;
步骤十五：最后完成背面金属工艺，形成器件漏端，完成最终器件结构，如图15示。
所述步骤四、五中所述第一次多晶硅淀积材料采用掺杂和非掺杂的多晶硅；所述第一次多晶硅回刻可采用干法回刻或者多晶硅CMP工艺实现。
所述步骤六中深槽顶部的两个浅槽是用于MOSFET器件制作的位置，位于多晶硅的两边；浅槽的形成采用湿法腐蚀工艺，利用湿法腐蚀掉硅片表面的场氧，再进一步腐蚀进深槽，形成两个深度小于2微米的浅槽；利用氧化层湿法工艺不腐蚀多晶硅的特征，场氧化层的腐蚀自然形成两个浅槽，位于多晶硅两侧。
上述制程将构成VDMOS工艺与超结工艺结合起来，形成低压超结工艺器件，本发明能够用传统的半导体制造工艺实现，在工艺难度不加大的情况下，能够制造出具有更高耐压，更低导通电阻的低压超结型器件，提高VDMOS的性能，同时也能降低成本。传统的沟槽VDMOS器件是利用光刻和沟槽腐蚀工艺形成器件沟槽（两微米以下），本发明直接利用湿法腐蚀工艺，在深槽顶部产生两个沟槽，以形成VDMOS沟槽器件的基本结构，如图6所示。
参见图15，功率器件包括元胞区和终端两部分，本发明涉及的是元胞区的制造，现有工艺是在深槽形成后，将第一次淀积的多晶硅回刻，以在深槽顶部形成大块浅槽，多晶硅回刻工艺实现的浅槽深度对器件参数影响大，故工艺要求高，还需要额外使用一块多晶硅光刻板。本发明采用多晶硅子对准技术，和场氧湿法腐蚀方式，在多晶硅两侧形成两个沟槽，无需额外使用光刻版，节省了生产成本。如图5、6所示。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (4)
1.一种低压超结MOSFET的制造方法，其特征在于，该方法为：通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件。
2.根据权利要求1所述的低压超结MOSFET的制造方法，其特征在于,该方法通过以下步骤实现：
步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；
步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽；
步骤三：利用热氧化工艺在所述深槽底部和侧壁生长场氧化层；
步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；
步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构；
步骤六：场氧化层的湿法腐蚀，在每个深槽上方得到两个浅槽；
步骤七：经过牺牲氧化、栅氧氧化，形成MOSFET器件栅氧；
步骤八：第二次多晶硅淀积；
步骤九：第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；
步骤十：P-BODY注入，形成P阱；
步骤十一：source注入，形成器件源极；
步骤十二：介质淀积；
步骤十三：通过光刻和腐蚀工艺形成形成引线孔；
步骤十四：完成孔钨填充，和表面金属工艺形成器件正面结构；
步骤十五：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。
3.根据权利要求2所述的低压超结MOSFET的制造方法，其特征在于：所述步骤四、五中所述第一次多晶硅淀积材料采用掺杂和非掺杂的多晶硅；所述第一次多晶硅回刻可采用干法回刻或者多晶硅CMP工艺实现。
4.根据权利要求2所述的低压超结MOSFET的制造方法，其特征在于：所述步骤六中深槽顶部的两个浅槽是用于MOSFET器件制作的位置，位于多晶硅的两边；浅槽的形成采用湿法腐蚀工艺，利用湿法腐蚀掉硅片表面的场氧，再进一步腐蚀进深槽，形成两个深度小于2微米的浅槽；利用氧化层湿法工艺不腐蚀多晶硅的特征，场氧化层的腐蚀自然形成两个浅槽，位于多晶硅两侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510990423.7A CN105551963A (zh) | 2015-12-25 | 2015-12-25 | 低压超结mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510990423.7A CN105551963A (zh) | 2015-12-25 | 2015-12-25 | 低压超结mosfet的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105551963A true CN105551963A (zh) | 2016-05-04 |
Family
ID=55831075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510990423.7A Pending CN105551963A (zh) | 2015-12-25 | 2015-12-25 | 低压超结mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105551963A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN111799161A (zh) * | 2019-04-08 | 2020-10-20 | 上海先进半导体制造股份有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
| CN203456470U (zh) * | 2013-09-06 | 2014-02-26 | 无锡新洁能股份有限公司 | 一种超结mosfet器件 |
| US20140084362A1 (en) * | 2012-09-26 | 2014-03-27 | Infineon Technologies Ag | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
-
2015
- 2015-12-25 CN CN201510990423.7A patent/CN105551963A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
| US20140084362A1 (en) * | 2012-09-26 | 2014-03-27 | Infineon Technologies Ag | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
| CN203456470U (zh) * | 2013-09-06 | 2014-02-26 | 无锡新洁能股份有限公司 | 一种超结mosfet器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108091573A (zh) * | 2017-12-20 | 2018-05-29 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构及其制造方法 |
| CN108091573B (zh) * | 2017-12-20 | 2020-12-18 | 西安龙腾新能源科技发展有限公司 | 屏蔽栅沟槽mosfet esd结构的制造方法 |
| CN111799161A (zh) * | 2019-04-08 | 2020-10-20 | 上海先进半导体制造股份有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
| CN111799161B (zh) * | 2019-04-08 | 2023-08-29 | 上海积塔半导体有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN102339861A (zh) | 半导体装置 | |
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN106356401B (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN104934465A (zh) | 一种超结结构的制备方法 | |
| CN106129105B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN105895533A (zh) | 超结结构的制造方法 | |
| CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
| CN104409334A (zh) | 一种超结器件的制备方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN105551963A (zh) | 低压超结mosfet的制造方法 | |
| CN203288599U (zh) | 一种新型结构的vdmos器件 | |
| CN108565286A (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN110429137A (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN107818920B (zh) | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 | |
| CN107731908B (zh) | 提高耐压的屏蔽栅mosfet结构及其制备方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN204375757U (zh) | 能实现电流双向流通的功率mosfet器件 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160504 |
|
| RJ01 | Rejection of invention patent application after publication |