CN102931090B - 一种超结mosfet的制造方法 - Google Patents

Abstract

本发明涉及一种超结MOSFET的制造方法。本发明通过以下步骤实现：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层，之后形成p阱区、复合缓冲层；在硅片上生长场氧化层；通过光刻场氧化层界定出器件元胞区，以及预留部分场氧作为源区n+注入的阻挡层；生长栅氧化层，淀积多晶硅，并通过光刻界定出多晶硅栅极的区域；用多晶硅层及场氧层作为源区n型杂质离子注入的阻挡层，并进行推阱形成源区n+；与整个半导体硅片表面淀积介质层；通过光刻，界定出接触孔区域，并进行介质层刻蚀，刻蚀出接触孔；在介质层上淀积金属层，并刻蚀。本发明可以用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低生产成本。

Description

一种超结MOSFET的制造方法

技术领域

本发明涉及一种超结MOSFET的制造方法。

发明背景

目前已有的超结MOSFET制造方法一为：先形成复合缓冲层，然后与普通MOSFET的制造过程一样：生长场氧、场氧刻蚀、形成栅氧化层（gate oxide）、栅电极（poly）、形成器件特征层（p阱区）、源区n+、金属电极等，此方法的缺点是在形成器件特征层（阱区）时会有高温退火过程，此过程会对复合缓冲层（CB层）的形貌产生影响。

目前已有的超结MOSFET制造方法二为：先在晶圆上形成器件特征层（p阱区），然后形成复合缓冲层（CB层），接着生长场氧、场氧刻蚀、形成栅氧化层（gate oxide）、栅电极（poly）、p+区、源区n+、金属电极等。此方法解决了高温退火过程，对复合缓冲层（CB层）的形貌的影响。此方法相比上述方法一,解决了形成器件特征层（阱区）时高温退火过程复合缓冲层（CB层）形貌的影响。

在器件制造中主要的生产成本来自于掩膜版的费用,上述超结MOSFET制造方法中源区n+的形成需要额外的掩膜版来界定源区n+的区域。

发明内容

本发明所解决的技术问题是提供一种在不影响器件特性的前提下可以减少器件制造中掩膜版的数量，且可以用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低生产成本的超结MOSFET的制造方法。

为解决上述的技术问题，本发明采取的技术方案：

一种超结MOSFET的制造方法，其特殊之处在于：通过以下步骤实现：

步骤一:提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；

步骤二:通过光刻界定出p-body的注入区域，进行p型杂质注入，并通过热过程推阱形成p阱区；

步骤三：通过光刻界定出形成p-colunm的区域，并通过刻蚀及外延填充形成p-column，形成复合缓冲层；

步骤四：在硅片上生长场氧化层；

步骤五：通过光刻场氧化层界定出器件元胞区，以及预留部分场氧作为源区n+注入的阻挡层；

步骤六：生长栅氧化层，淀积多晶硅，并通过光刻界定出多晶硅栅极的区域；

步骤七： 用多晶硅层及场氧层作为源区n型杂质离子注入的阻挡层，并进行推阱形成源区n+；

步骤八：与整个半导体硅片表面淀积介质层；

步骤九：通过光刻，界定出接触孔区域，并进行介质层刻蚀，可通过控制刻蚀时间与速率将场氧一并去出，从而刻蚀出接触孔；

步骤十：在介质层上淀积金属层，并刻蚀。

上述的源区n+注入时用多晶硅层及场氧层作为源区n+注入的阻挡层。

与现有技术相比，本发明中源区n+的形成不需要额外的掩膜版就可以实现，在不影响器件特性的前提下可以减少器件制造中掩膜版的数量，且这种制造方法可以用传统的半导体制造工艺实现，不会增加工艺的难度，从而降低生产成本。

附图说明

图1为本发明的步骤一的示意图；

图2为本发明的步骤二的示意图；

图3为本发明的步骤三的示意图；

图4为本发明的步骤四的示意图；

图5为本发明的步骤五的示意图；

图6为本发明的步骤六的示意图；

图7为本发明的步骤七的示意图；

图8为本发明的步骤八的示意图；

图9为本发明的步骤九的示意图；

图10为本发明的步骤十的示意图；

图11为本发明的功率器件的俯视图。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本发明器件的制造步骤为：

步骤一:提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层，如图1示。

步骤二:通过光刻界定出p-body的注入区域，进行p型杂质注入，并通过热过程推阱形成p阱区，如图2示。

步骤三：通过光刻界定出形成p-colunm的区域，并通过刻蚀及外延填充形成p-column，形成复合缓冲层，如图3示。

步骤四：在硅片上生长场氧化层，图4示。

步骤五：通过光刻场氧化层界定出器件元胞区，以及预留部分场氧作为源区n+注入的阻挡层，如图5示。

步骤六：生长栅氧化层，淀积多晶硅，并通过光刻界定出多晶硅栅极的区域。如图6示。

步骤七： 用多晶硅层及场氧层作为源区n型杂质离子注入的阻挡层，并进行推阱形成源区n+，如图7示。

步骤八：与整个半导体硅片表面淀积介质层， 如图8示

步骤九：通过光刻，界定出接触孔区域，并进行介质层刻蚀，可通过控制刻蚀时间与速率将场氧一并去出，从而刻蚀出接触孔，如图9示。

步骤十：淀积金属层，并刻蚀。如图10示。

上述的源区n+注入时用多晶硅层及场氧层作为源区n+注入的阻挡层，从而源区n+注入就不需要额外的掩膜版从而减少了一层掩膜版，节约了生产成本，如图7所示。

通过上述步骤制造的器件含有：一个第一导电类型材料的衬底层，它可以是n型半导体也可以是p型半导体，但在本发明中用n型半导体来加以说明，我们称其为n+衬底。在衬底上生长第一导电类型材料的外延层，它可以是n型半导体也可以是p型半导体，但在本发明中用n型半导体来加以说明，我们称其为n外延层。在n外延层上有许多个元胞，每一个元胞具有一个含器件特征区域的器件特征层，器件特征层起第二种导电类型材料的作用，它可以起n型半导体的作用，也可以起p型半导体的作用，但在本发明中用p型半导体来加以说明，我们将其成为p阱。在p阱与n外延层之间有一个复合缓冲层(Composite Buffer Layer) ，简称CB 层。CB 层中含有第一种导电类型材料构成的第一半导体区，此第一种导电类型的材料可以是n 型半导体也可以是p 型半导体，但在本发明中用n 型导电材料来说明。CB 层中还含有第二种导电类型材料构成的第二半导体区，此第二种导电类型的材料可以是p 型半导体也可以是n 型半导体，但在本发明中用p 型导电材料来说明。CB 层中的第一种半导体区和第二种半导体区是交替排列的，在本发明中我们将CB层中的第一种半导体区称为Ncolumn，我们将CB层中的第二种半导体区成为Pcolumn。若以MOSFET为例，如图10所示，除了包含Pcolumn、Ncolumn、p阱外，在有源区硅片的表面还需要形成：源区n+、栅氧化层（gate oxide）、栅电极（poly）、漏极（drain）、bpsg层、源极（source）。

参见图11，功率器件包括元胞区和终端两部分，本发明涉及的是元胞区的制造。传统工艺一般用场氧这层的掩膜版界定出元胞区及终端，元胞区中的场氧会被完全的刻蚀掉，但本发明元胞区的场氧不会完全刻蚀掉，会在元胞区中预留有部分的场氧化层，用此场氧来作为器件源区n+注入的阻挡层；在源区n+注入时用多晶硅层及场氧层作为源区n+注入的阻挡层，从而源区n+注入就不需要额外的掩膜版从而减少了一层掩膜版，节约了生产成本如图7所示。

源区n+注入后，需要与整个半导体硅片表面淀积BPSG层;通过光刻，界定出接触孔区域，并进行介质层刻蚀，应为BPSG质层与场氧的介质层需要的刻蚀手段相同，所以只需要在此处通过控制刻蚀时间及刻蚀速率就可将之前元胞区预留的场氧化层及接触孔处的BPSG刻蚀干净，从而刻蚀出接触孔如图8及图9所示。

Claims (1)

1.一种超结MOSFET的制造方法，其特征在于：通过以下步骤实现：

步骤一：提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；

步骤二：通过光刻界定出p体区（p-body）的注入区域，进行p型杂质注入，并通过热过程推阱形成p阱区；

步骤三：通过光刻界定出形成p柱(p-colunm)的区域，并通过刻蚀及外延填充形成p柱(p-colunm)，形成复合缓冲层；

步骤四：在硅片上生长场氧化层；

步骤五：通过光刻场氧化层界定出器件元胞区，以及预留部分场氧化层作为源区n+注入的阻挡层；

步骤六：生长栅氧化层，淀积多晶硅，并通过光刻界定出多晶硅栅极的区域；

步骤七： 用多晶硅层及场氧层作为源区n+杂质离子注入的阻挡层，并进行推阱形成源区n+；

步骤八：于整个半导体硅片表面淀积介质层；

步骤九：通过光刻，界定出接触孔区域，并进行介质层刻蚀，可通过控制刻蚀时间与速率将场氧一并去除，从而刻蚀出接触孔；

步骤十：在介质层上淀积金属层，并刻蚀。