CN204375757U - 能实现电流双向流通的功率mosfet器件 - Google Patents

Abstract

本实用新型涉及一种能实现电流双向流通的功率MOSFET器件，其元件区包括栅极金属区、源极金属区以及体极金属区，在源极金属区内包括源极金属以及元胞；元胞包括位于第一导电类型漂移区内上方的第二导电类型第一阱区、位于所述第二导电类型第一阱区内上方的第一导电类型注入区以及MOS栅结构；源极金属与第一导电类型注入区电连接，且第一导电类型注入区将源极金属与第二导电类型第一阱区隔离；体极金属区包括第二导电类型第二阱区以及体极金属，第二导电类型第二阱区与第二导电类型第一阱区等电位，且第二导电类型第二阱区与体极金属电连接。本实用新型可以实现电流在源极与漏极之间的双向流通，制造工艺简单，成本低廉，宜于批量生产。

Description

能实现电流双向流通的功率MOSFET器件

技术领域

本实用新型涉及一种半导体器件，尤其是一种能实现电流双向流通的功率MOSFET器件，属于功率半导体器件的技术领域。

背景技术

垂直双扩散金属氧化物半导体（VDMOS）是一种公知的半导体功率MOSFET器件，因其易驱动、低损耗等优点被广泛地应用于各类电子电路当中。VDMOS是一个电压驱动型的三端器件，包括栅极、源极和漏极，器件导通工作时，栅极施加一个驱动电压，在器件的源漏之间形成沟道，同时漏极施加一个相对于源极的电压Vds使得载流子在源极与漏极直接流动形成电流；器件耐压工作时，栅极上的驱动电压撤除，源漏间的沟道消失，漏源间的电压Vds通过漏源间的PN结来承受。

VDMOS器件的源极连接于源极区，漏极连接于漂移区，其中源极区和漂移区具有相同的杂质类型，源极区和漂移区之间则是被具有相反杂质类型的阱区（Body）所分隔，阱区的结深要深于源极区的结深，并且它们在栅极表面处的结深差形成沟道区，源极区-阱区-漂移区的结构还会形成一个寄生的双极型晶体管，源极区对应为发射极，阱区对应为基极，漂移区对应为集电极，为了避免这个寄生三极管在VDMOS工作时被误导通，现有的VDMOS器件结构中都会将阱区与源极区短接在一起，这样就确保了寄生三极管的发射结不会正向偏置，避免三极管的导通。广泛使用的将源极区和阱区短接在一起的方法是在器件表面设置源极接触孔，源极接触孔内填充的源极金属同时与源极区和阱区电性接触，保持它们具有相等电位，如图43中的沟槽型VDMOS（Trench VDMOS）器件和图44平面型VDMOS（Planar VDMOS）器件的元胞剖面示意图。

图43中，沟槽型VDMOS包括MOS沟槽103，所述MOS沟槽103位于沟槽P阱104内并在所述沟槽P阱104内垂直向下延伸，MOS沟槽103的槽底位于沟槽P阱104下方的N型漂移区11内。在MOS沟槽103内包括沟槽栅氧化层106以及沟槽导电多晶硅体105，沟槽栅氧化层106生长在MOS沟槽103的内壁，沟槽导电多晶体体105填充在生长有沟槽栅氧化层106的MOS沟槽103内；在MOS沟槽103的槽口设置沟槽绝缘介质体106，在MOS沟槽103外壁的侧上方均设有沟槽N型注入区107，沟槽源极金属层109覆盖在沟槽绝缘介质体106上，并分别与沟槽N型注入区107、沟槽P阱104欧姆接触，从而得到栅极端100、源极端101以及漏极端102，漏极端102与漏极金属9电连接。

如图44中，平面型VDMOS包括位于N型漂移区11上方的平面P阱110，在平面P阱110内的上方设有平面N型注入区111，所述平面N型注入区111与上方的栅结构部分交叠，栅结构包括平面栅氧化层115以及覆盖在所述平面栅氧化层115上的平面导电多晶硅体114，所述平面导电多晶硅体114以及平面栅氧化层115均被平面绝缘介质体112所包尾覆盖。在平面绝缘介质体112上设置有平面源极金属层113，所述平面源极金属层113与平面N型注入区111以及平面P阱110欧姆接触。平面导电多晶硅体114通过平面栅氧化层115还与平面P阱110以及N型漂移区11相交叠。

传统的VDMOS器件在导通工作时，载流子的移动都是单向的，即都是由器件的源极向漏极移动，因此，对于给定类型的VDMOS器件，导通工作时的电流流通也是单向的，然而在一些特定电路中，电路设计者希望MOSFET器件能够实现双向的电流流通，并且电流都是流经沟道，那么现有的VDMOS器件就无法实现。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种能实现电流双向流通的功率MOSFET器件，其可以实现电流在源极与漏极之间的双向流通，流通路径均是通过沟道，并且其制造工艺简单，成本低廉，宜于批量生产。

按照本实用新型提供的技术方案，所述能实现电流双向流通的功率MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板上的元件区以及终端保护区，所述终端保护区位于元件区的外圈，且终端保护区环绕包围元件区；在所述MOSFET器件的截面，所述半导体基板包括位于上部的第一导电类型漂移区以及位于下部的第一导电类型衬底层，所述第一导电类型衬底层邻接第一导电类型漂移区；第一导电类型漂移区的上表面形成半导体基板的第一主面，第一导电类型衬底层的下表面形成半导体基板的第二主面；其创新在于：

在所述MOSFET器件的俯视平面上，元件区包括相互绝缘隔离的栅极金属区、源极金属区以及体极金属区，在所述源极金属区内包括用于形成源极的源极金属以及位于所述源极金属下方的多个呈平行分布的元胞；

在所述MOSFET器件的截面上，元胞包括位于第一导电类型漂移区内上方的第二导电类型第一阱区、位于所述第二导电类型第一阱区内上方的第一导电类型注入区以及MOS栅结构；源极金属与第一导电类型注入区电连接，且第一导电类型注入区将源极金属与第二导电类型第一阱区隔离；

在所述MOSFET器件的截面上，体极金属区包括位于第一导电类型漂移区内上方的第二导电类型第二阱区以及位于所述第二导电类型第二阱区上方的体极金属，第二导电类型第二阱区与第二导电类型第一阱区等电位，且第二导电类型第二阱区与体极金属电连接。

在所述半导体基板的第二主面设置漏极金属，所述漏极金属与第一导电类型衬底层欧姆接触。

源极金属区内的元胞呈条形，所述MOS栅结构为沟槽型栅结构或平面型栅结构。

所述MOS栅结构为沟槽型栅结构时，所述MOS栅结构包括元胞沟槽，所述元胞沟槽由第一主面垂直向下延伸，且元胞沟槽的槽底位于第二导电类型第一阱区的下方；在元胞沟槽的内壁覆盖有沟槽绝缘栅氧化层，并在覆盖有沟槽绝缘栅氧化层的元胞沟槽内填充有沟槽导电多晶硅，在所述元胞沟槽的槽口覆盖有沟槽绝缘介质层，绝缘栅氧化层以及导电多晶硅通过沟槽绝缘介质层与源极金属相绝缘隔离。

所述MOS栅结构为平面型栅结构时，所述MOS栅结构包括位于第一主面上的平面绝缘栅氧化层，在所述平面绝缘栅氧化层上覆盖有平面导电多晶硅，所述平面绝缘栅氧化层以及平面导电多晶硅均包覆在平面绝缘介质层内，平面绝缘介质层支撑在第一主面上；平面绝缘栅氧化层与第一导电类型注入区、第一导电类型漂移区以及第二导电类型第一阱区相交叠。

所述第二导电类型第一阱区与第二导电类型第二阱区属于同一制造层，源极金属与体极金属间相互不接触。

所述“第一导电类型”和“第二导电类型”两者中，对于N型MOSFET器件，第一导电类型指N型，第二导电类型为P型；对于P型MOSFET器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。

本实用新型的优点：

对比传统的具有三个引出电极（栅电极、源电极、漏电极）的MOSFET器件，本实用新型的MOSFET器件增加了一个引出电极：体电极。本实用新型通过将源极金属区内的第二导电类型第一阱区通过第二导电类型第二阱区等电位连接后引至体极金属区，并通过体极金属引出；体区金属、源极金属、漏极金属两两互不相连，从而确保体极金属、源极金属、漏极金属可以各自具有独立的电位。

对于N型MOSFET器件和P型MOSFET器件，栅极与第二导电类型阱区在导通工作时会保持一个电位差，该电位差可以确保位于第二导电类型阱区内的沟道导通，从而保证无论是源电极对漏电极高电位，或是漏电极对源电极高电位两种情况下栅极都可以控制沟道的导通与关断，这样就可以通过设置不同的源电极、漏电极电位来实现电流的双向流通。而现有电路设计中，若要希望实现电流的双向流通，通常需要提供至少两颗独立的MOSFET器件，或是将两颗MOSFET芯片封装于一个封装体当中，使用本实用新型的MOSFET器件，一颗MOSFET器件就可以实现电流的双向流通，降低了电路的制造成本，并且一颗MOSFET芯片的封装，其对封装基岛面积、封装键合引线等工艺选择的余地会更多，封装成本也会降低。

本实用新型的MOSFET器件，通过改变元件区内的元胞结构并将元件区内的第二导电类型阱区单独引出作为一个独立的电极，而上述结构上的变动并未涉及器件的终端保护区，因此，本实用新型MOSFET器件的元件区可以和已有MOSFET器件的多种终端保护区组合而不需要额外增加光刻板，从而降低了器件的设计难度与制造成本。

本实用新型的MOSFET器件，其只是通过改变版图设计来实现上述功能，可以很好地与现有MOSFET器件的制造工艺相结合，并未增加额外的工艺步骤，因此，制造难度和成本并未增加，适宜于批量生产。

附图说明

图1为本实用新型实施例1的俯视图。

图2为图1中的A-A剖视图。

图3为图1中的B-B剖视图。

图4为图1中的C-C剖视图。

图5~图22为本实用新型实施例1的具体制造工艺步骤剖视图，其中

图5为本实用新型半导体基板的结构剖视图。

图6为本实用新型得到硬掩膜窗口后的剖视图。

图7为本实用新型得到元胞沟槽后的剖视图。

图8为本实用新型淀积导电多晶硅后的剖视图。

图9为本实用新型得到沟槽导电多晶硅后的剖视图。

图10~图12为得到P型阱区后的剖视图，其中，

图10为A-A剖视图中得到沟槽P型第一阱区后的剖视图。

图11为B-B剖视图中得到沟槽P型第二阱区后的剖视图。

图12为C-C剖视图中得到沟槽P型第二阱区后的剖视图。

图13~图16为得到沟槽N+注入区的剖视图，其中，

图13为A-A剖视图中得到N+注入区的剖视图。

图14为B-B剖视图中的剖视图。

图15为C-C剖视图中的剖视图。

图16~图18为得到接触孔后的剖视图，其中，

图16为A-A剖视图中得到源极接触孔后的剖视图。

图17为B-B剖视图中得到体极接触孔后的剖视图。

图18为C-C剖视图中同时得到源极接触孔以及体极接触孔后的剖视图。

图19~图21为得到金属区后的剖视图，其中，

图19为A-A剖视图中得到沟槽源极金属后的剖视图。

图20为B-B剖视图中得到沟槽体极金属后的剖视图。

图21为C-C剖视图中同时得到沟槽源极金属以及沟槽体极金属后的剖视图。

图22为在第二主面得到漏极金属后的剖视图。

图23为本实用新型实施例2的俯视图。

图24为图23中D-D的剖视图。

图25为图23中E-E的剖视图。

图26为图23中F-F的剖视图。

图27~图42为本实用新型实施例2的具体制造工艺步骤剖视图，其中

图27为本实用新型半导体基板的剖视图。

图28为本实用新型得到平面导电多晶硅层后的剖视图。

图29为本实用新型得到平面型MOS栅结构的剖视图。

图30~图32为得到P型阱区后的剖视图，其中，

图30为D-D剖视图中得到平面P型第一阱区后的剖视图。

图31为E-E剖视图中得到平面P型第二阱区后的剖视图。

图32为F-F剖视图中得到平面P型第二阱区后的剖视图。

图33~图35为得到平面N+注入区后的剖视图，其中

图33为D-D剖视图中得到平面N+注入区后的剖视图。

图34为E-E剖视图中得到平面N+注入区后的剖视图。

图35为F-F剖视图中得到平面N+注入区后的剖视图。

图36~图38为得到平面绝缘介质层后的剖视图，其中

图36为D-D剖视图中得到平面绝缘介质层后的剖视图。

图37为E-E剖视图中得到平面绝缘介质层后的剖视图。

图38为F-F剖视图中得到平面绝缘介质层后的剖视图。

图39为D-D剖视图中得到平面源极金属后的剖视图。

图40为D-D剖视图中得到平面体极金属后的剖视图。

图41为F-F剖视图中得到平面源极金属以及平面体极金属后的剖视图。

图42为本实用新型在半导体基板的第二主面得到漏极金属后的剖视图。

图43为现有沟槽型MOSFET器件的剖视图。

图44为现有平面型MOSFET器件的剖视图。

附图标记说明：1-元件区、2-终端保护区、3-源极金属区、4-栅极金属区、5-体极金属区、6-元胞、7-源极接触孔、8-体极接触孔、9-漏极金属、10-N型衬底、11-N型漂移区、12-沟槽P型第一阱区、13-元胞沟槽、14-沟槽绝缘栅氧化层、15-沟槽导电多晶硅、16-沟槽N+注入区、17-沟槽绝缘介质层、18-沟槽源极金属、19-沟槽P型第二阱区、20-第一主面、21-平面导电多晶硅体、22-沟槽体极金属、23-第二主面、24-硬掩膜层、25-硬掩膜窗口、26-沟槽绝缘栅氧化体、27-沟槽导电多晶硅体、28-平面源极金属、29-平面P型第一阱区、30-平面N+注入区、31-平面绝缘介质层、32-平面导电多晶硅、33-平面绝缘栅氧化层、34-平面P型第二阱区、35-平面体极金属、36-平面绝缘栅氧化体、100-栅极端、101-源极端、102-漏极端、103-MOS沟槽、104-沟槽P阱、105-沟槽栅氧化层、106-沟槽导电多晶硅体、107-沟槽N型注入区、108-沟槽绝缘介质体、109-沟槽源极金属层、110-平面P阱、111-平面N型注入区、112-平面绝缘介质体、113-平面源极金属层、114-平面导电多晶硅体以及115-平面栅氧化层。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

功率MOSFET器件可以采用沟槽型结构或平面型结构，以N型功率MOSFET器件为例，对功率MOSFET       器件分别采用沟槽型以及平面型的两个实施例进行说明。

实施例一

如图1所示，为功率MOSFET器件采用沟槽型结构时的俯视图，在所述MOSFET器件的俯视平面上，包括半导体基板上的元件区1和终端保护区2，所述终端保护区2环绕包围元件区1，所述元件区1包括栅极金属区4、源极金属区3以及体极金属区5，其中，栅极金属区4、源极金属区3以及体极金属区5之间相互绝缘隔离，栅极金属区4内包括栅极金属，通过栅极金属能形成栅电极，源极金属区3内包括沟槽源极金属18，通过沟槽源极金属18能形成源电极，体极金属区5内包括沟槽体极金属22，通过沟槽体极金属22能形成一个所需的体电极。本实用新型实施例中，源极金属区3内的沟槽源极金属18、体极金属区5内的沟槽体极金属22以及栅极金属区4内的栅极金属均不接触，栅极金属区4、体极金属区5分别位于源极金属区3的两侧，在具体实施时，栅极金属区4、源极金属区3、体极金属区5之间的相互位置关系并不限于图中的位置，可以根据需要进行设置，只要保证源极金属区3、栅极金属区4以及体极金属区5间相互绝缘隔离，即对应的金属相互不接触即可。

在源极金属区3内设置多个呈平行分布的元胞6，所述元胞6呈条形，在相邻的元胞6之间有源极接触孔7，所述源极接触孔7也呈条形，体极金属区5内设置有体区接触孔8。

如图2所示，在沿附图1中A-A方向的横截面上，所述半导体基板包括位于上部N型漂移区11以及位于下部的N型衬底层10，所述N型漂移区11与N型衬底层10相邻接，所述N型漂移区11的上表面形成半导体基板的第一主面20，所述N型衬底层10的下表面形成半导体基板的第二主面23。

在所述N型漂移区10内的上方设置有多个规则排布的沟槽P型第一阱区12，在所述沟槽P型第一阱区12的上方设置有沟槽N+注入区16，相邻两个沟槽P型第一阱区12之间间隔有沟槽栅结构，所述沟槽栅结构包括由第一主面20向下延伸的元胞沟槽13，所述元胞沟槽13深度伸入至沟槽P型第一阱区12下方的N型漂移区11内，且元胞沟槽13的槽底位于N型漂移区11内。元胞沟槽13内壁覆盖有沟槽绝缘栅氧化层14，元胞沟槽13内填充有沟槽导电多晶硅15，所述第一主面20上覆盖有沟槽绝缘介质层17，所述沟槽绝缘介质层17包裹覆盖元胞沟槽13的槽口。

所述沟槽绝缘介质层17上设置有源极接触孔7，所述源极接触孔7位于相邻两个沟槽栅之间，所述沟槽绝缘介质层17上面覆盖有沟槽源极金属18，所述沟槽源极金属18填充源极接触孔7并且与沟槽N+注入区16电性相连，所述沟槽P型第一阱区不与沟槽源极金属18相连。在相邻的两元胞沟槽13间，沟槽N+注入区16分别连接相对应的沟槽绝缘栅氧化层14，沟槽源极金属18覆盖在沟槽绝缘介质层17上，填充在沟槽源极接触孔7后与沟槽N+注入区16电连接，由于沟槽N+注入区16位于沟槽源极金属18与沟槽P型第一阱区12之间，沟槽N+注入区16将沟槽源极金属18与沟槽P型第一阱区12之间相隔离。

如图3所示，在沿附图1中B-B方向的横截面上，即体极金属区5的剖视图，其中，所述N型漂移区11上方设置有沟槽P型第二阱区19，所述第一主面20上覆盖有沟槽绝缘介质层17，所述沟槽绝缘介质层17上设置有体区接触孔8，所述沟槽绝缘介质层17上面覆盖有沟槽体极金属22，所述沟槽体极金属22填充体区接触孔8并且与下方的沟槽P型第二阱区19电性相连。本实用新型实施例中，位于体极金属区5内的沟槽P型第二阱区19与源极金属区3内的沟槽P型第一阱区12为同一制造层，且沟槽P型第二阱区19与沟槽P型第一阱区12连接成一体，以使得沟槽P型第二阱区19与沟槽P型第一阱区12间具有等电位，从而沟槽P型第一阱区12通过沟槽P型第二阱区19与体极金属区5内的沟槽体极金属22电连接。

如图4所示，在沿附图1中C-C方向的横截面上，所述N型漂移区11上方设置有P型阱区，所述P型阱区包括位于源极金属区3内的P型第一阱区12以及位于体极金属区5内的P型第二阱区19，在P型第一阱区12的上方设置有沟槽N+注入区16。所述第一主面20上覆盖有沟槽绝缘介质层17，所述沟槽绝缘介质层17上设置有源极接触孔7和体区接触孔8，所述沟槽绝缘介质层17上面覆盖有沟槽源极金属18和沟槽体极金属22，所述沟槽源极金属18填充在源极接触孔7内并且与沟槽N+注入区16电性相连，所述沟槽体极金属22填充体区接触孔8并且与沟槽P型第二阱区19电性相连，所述沟槽源极金属18和沟槽体极金属22之间互不相连。

本实用新型实施例中，源极金属区3、体极金属区5内的沟槽绝缘介质层17为同一制造层，位于源极金属区3内的接触孔形成源极接触孔7，位于体极金属区5内的接触孔形成体极接触孔8。

如图5~图22所示，上述结构的功率MOSFET器件，通过下述工艺步骤实现：

a1、提供具有两个相对主面的半导体基板，所述半导体基板包括N型衬底层10及位于所述N型衬底层10上方的N型漂移区11；所述两个相对主面包括第一主面20与第二主面23；

如图5所示，N型衬底层10与N型漂移区11邻接，N型漂移区11的上表面形成第一主面20，N型衬底层10的下表面形成第二主面20，半导体基板的材料包括硅，当然，也可以采用其他常用的半导体材料。

b1、在所述半导体基板的第一主面20上淀积硬掩膜层24；所述硬掩膜层24的材料为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。

c1、选择性的掩蔽和刻蚀硬掩膜层24，形成沟槽刻蚀的硬掩膜窗口25；

如图6所示，硬掩膜窗口25贯通硬掩膜层24，得到硬掩膜窗口25为工艺过程为本技术领域常规的工艺，此处不再赘述。

d1、利用上述硬掩膜窗口25，在第一主面20上各向异性干法刻蚀半导体基板，形成元胞沟槽13，所述元胞沟槽13深度小于N型漂移区11厚度；

如图7所示，由于第一主面20上覆盖有硬掩膜层24，在硬掩膜层24的遮挡作用下，将硬掩膜窗口25下方的半导体基板进行刻蚀，得到元胞沟槽13，具体过程为本技术领域人员所熟知。

e1、去除第一主面上的硬掩膜层24，在第一主面20上及元胞沟槽13内壁生长沟槽绝缘栅氧化体26；

所述沟槽绝缘栅氧化体26可以为二氧化硅，通过热氧化等工艺使得沟槽绝缘栅氧化体26生长在第一主面20以及元胞沟槽13的内壁，通过沟槽绝缘栅氧化体26用于形成沟槽绝缘栅氧化层14。

f1、在所述第一主面20上淀积导电多晶硅，所述导电多晶硅同时填充内壁生长有沟槽绝缘栅氧化体26的元胞沟槽13；

淀积导电多晶硅后得到沟槽导电多晶硅体27，所述沟槽导电多晶硅体27覆盖在沟槽绝缘栅氧化体26上。

g1、刻蚀去除第一主面20上面的导电多晶硅，得到元胞沟槽13内的导电多晶硅；

如图9所示，去除第一主面20上的沟槽导电多晶体27以及沟槽绝缘氧化体26后，得到位于元胞沟槽13内的沟槽绝缘栅氧化层14以及沟槽导电多晶硅15，即形成沟槽栅结构。

h1、在所述第一主面20上，自对准注入P型杂质离子，并通过高温推结形成P型阱区；

如图10、图11和图12所示，自对准P型杂质离子，并通过高温推结形成P型阱区的过程为本技术领域人员所熟知，具体工艺条件及过程不再赘述。在形成P型阱区后，在源极金属区3内形成沟槽P型第一阱区12，在体极金属区5内形成沟槽P型第二阱区19，沟槽P型第一阱区12与沟槽P型第二阱区19相互连接成一体。本实用新型实施例中，元胞6呈条形，主要是使得沟槽P型第一阱区12与沟槽P型第二阱区19间能相互连接成一体；当然，元胞6也可以采用其他的形状，只要能保证沟槽P型第一阱区12与沟槽P型第二阱区19间相互连接成一体，保证沟槽P型第一阱区12与沟槽P型第二阱区19间的等电位状态即可。

i1、在所述第一主面20上，进行源区光刻，并注入高浓度的N型杂质离子，并通过高温推结形成N+注入区；

如图13、图14和图15所示，进行源区光刻，注入高浓度的N型杂质离子，再通过高温推结形成N+注入区的过程为本技术领域人员所熟知，此处不再赘述。所述N+注入区包括沟槽N+注入区16，所述沟槽N+注入区16位于源极金属区3。

j1、在上述第一主面20上，淀积得到沟槽绝缘介质层17，所述沟槽绝缘介质层17为硅玻璃（USG）、硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）。

k1、在所述沟槽绝缘介质层17上进行接触孔光刻和刻蚀，形成源极接触孔7和体极接触孔8，所述源极接触7孔位于相邻两个沟槽导电多晶硅15之间，

如图16、图17和图18所示，对沟槽绝缘介质层17进行接触孔光刻和刻蚀为本技术领域常规的制备工艺，此处不再赘述。源极接触孔7与体极接触孔8均通过沟槽绝缘介质层17。

l1、在上述覆盖有沟槽绝缘介质层17的第一主面上20淀积金属，进行金属光刻与刻蚀，形成沟槽源极金属18和沟槽体极金属22，所述沟槽源极金属18同时填充源极接触孔7并与沟槽N+注入区16电性连接，所述沟槽体极金属22同时填充体极接触孔8并与沟槽P型第二阱区19电性连接，所述沟槽源极金属18与沟槽体极金属22互不相连，如附图19、图20以及图21所示；所述沟槽源极金属18和沟槽体极金属22包括铝或铝加钨。

m1、在所述半导体基板的第二主面23上淀积漏极金属9，如附图22所示，漏极金属9包括钛、镍、银或金或金的合金。

实施例二：

如图23所示，为功率MOSFET器件采用平面型结构的俯视图，在所述MOSFET器件的俯视平面上，包括半导体基板上的元件区1和终端保护区2，所述终端保护区2环绕包围元件区1，所述元件区1包括栅极金属区4、源极金属区3和体极金属区5，所述源极金属区3内设置有多个相互平行的条形元胞6，相邻元胞6之间设置有条形源极接触孔7，所述体极金属区5内设置有体极接触孔8。

如图24所示，在沿附图23中D-D方向的横截面上，所述半导体基板包括N型漂移区11和N型衬底层10，所述N型漂移区11与N型衬底层10相连接，所述N型漂移区11的上表面为半导体基板的第一主面20，所述N型衬底层10的下表面为半导体基板的第二主面23。在所述N型漂移区11上方设置有多个规则排布的P型阱区，所述P型阱区包括平面P型第一阱区29以及平面P型第二阱区34，在所述平面P型第一阱区29的上方设置有平面N+注入区30，相邻两个平面P型第一阱区29之间间隔有平面栅结构，所述平面栅结构包括第一主面20上方的平面导电多晶硅32，所述平面导电多晶硅32与第一主面20之间设置有平面绝缘栅氧化层33，所述第一主面20上设置有平面绝缘介质层31，所述平面绝缘介质层31包裹覆盖平面导电多晶硅32，所述平面绝缘介质层31上设置有源极接触孔7，所述平面绝缘介质层31上面覆盖有平面源极金属28，所述平面源极金属28填充源极接触孔7并且与平面N+注入区30电性连接，所述平面P型第一阱区29不与平面源极金属28相连；

如附图25所示，在沿附图23中E-E方向的横截面上，所述N型漂移区11上方设置有平面P型第二阱区34，所述第一主面20上覆盖有平面绝缘介质层31，所述平面绝缘介质层31上设置有体极接触孔8，所述平面绝缘介质层31上面覆盖有平面体极金属35，所述平面体极金属35填充体极接触孔8并且与平面P型第二阱区34电性相连；

如图26所示，在沿附图23中F-F方向的横截面上，所述N型漂移区11上方设置有P型阱区，所述P型阱区包括平面P型第一阱区29以及平面P型第二阱区34，在所述平面P型第一阱区29上方设置有平面N+注入区30，所述第一主面20上覆盖有平面绝缘介质层31，所述平面绝缘介质层31上设置有源极接触孔7和体极接触孔8，所述平面绝缘介质层31上面覆盖有平面源极金属28和平面体极金属35，所述平面源极金属28填充源极接触孔7并且与平面N+注入区30电性相连，所述平面体极金属28填充体极接触孔8并且与平面P型第二阱区34电性相连，所述平面源极金属28和平面体极金属35之间互不相连。

如图27~图42所示，上述结构的功率MOSFET器件，通过下述工艺步骤实现：

a2、提供具有两个相对主面的半导体基板，所述半导体基板包括N型衬底层10及位于所述N型衬底层10上方的N型漂移区11；所述两个相对主面包括第一主面20与第二主面23，如图27所示；

b2、在所述半导体基板的第一主面20上生长绝缘栅氧化层，即在第一主面20上生长平面绝缘栅氧化体36。

c2、在上述生长有平面绝缘栅氧化体36的第一主面20上淀积导电多晶硅，如图28所示，淀积导电多晶硅后得到平面导电多晶硅体21。

d2、选择性的刻蚀上述导电多晶硅，得到平面绝缘栅氧化层33以及平面导电多晶硅32，如图29所示；

e2、在所述第一主面20上，自对准注入P型杂质离子，并通过高温推结形成P型阱区，如图30、图31和图32所示，得到的P型阱区包括位于源极金属区3内的平面P型第一阱区29以及位于体极金属区5内的平面P型第二阱区34；

f2、在所述第一主面20上，进行源区光刻，并注入高浓度的N型杂质离子，并通过高温推结形成N型注入区，如图33、图34和图35；所述平面N+注入区30位于源极金属区3。

g2、在上述第一主面20上，淀积平面绝缘介质层31；

h2、在所述平面绝缘介质层31上进行接触孔光刻和刻蚀，形成源极接触孔7和体极接触孔8，所述源极接触孔7位于相邻两个平面导电多晶硅32之间，如图36、图37和图38所示；

i2、在上述覆盖有平面绝缘介质层31的第一主面20上淀积金属，进行金属光刻与刻蚀，形成平面源极金属28和平面体极金属35，所述平面源极金属28同时填充源极接触孔7并与平面N+注入区30电性连接，所述平面体极金属35同时填充体极接触孔8并与平面P型第二阱区34电性连接，所述平面源极金属28与平面体极金属35互不相连，如图39、图40以及图41所示；

j2、在所述半导体基板的第二主面20上淀积漏极金属9，如图42所示，通过漏极金属9能形成功率MOSFET器件的漏极端。

本实用新型MOSFET器件的工作机理为：通过体极金属能形成体电极，通过源极金属能形成源电极，通过漏极金属9能形成漏电极。由于体极金属区5的体极金属、源极金属区3的源极金属、漏极金属9间两两互不相连，因此，MOSFET器件的体电极、源电极和漏电极可以施加各自独立的电位。

对于N型MOSFET器件，器件在导通工作时，体电极上的电位与源电极、漏电极两者中具有更低电位的一个电极的电位相等，栅电极上施加一个正电压，使得栅电极对体电极具有一个高电位，并且所述高电位能够确保位于体电极内的沟道完全导通，此时，电子会通过沟道从源电极与漏电极两者中具有低电位的一端流向另一端，具体来讲，当体电极与源电极具有低电位，漏电极具有高电位时，电子由源电极通过沟道流向漏电极，当体电极与漏电极具有低电位，源电极具有高电位时，电子由漏电极通过沟道流向源电极。

器件在截止耐压工作时，具体来讲，当体电极与源电极具有低电位，漏电极具有高电位时，漏电极与体极形成的PN结反向偏置，从而产生耗尽层来支持器件耐压，当体电极与漏电极具有低电位，源电极具有高电位时，源电极与体电极形成的PN结反向偏置，从而产生耗尽层来支持器件耐压。

对于P型MOSFET器件，器件在导通工作时，体电极上的电位与源电极、漏电极两者中具有更高电位的一个电极的电位相等，栅电极上施加一个负电压，使得栅电极对体极具有一个低电位，并且所述低电位能够确保位于体极金属区5内的沟道完全导通，此时，空穴会通过沟道从源电极与漏电极两者中具有高电位的一端流向另一端，具体来讲，当体电极与源电极具有高电位，漏电极具有低电位时，空穴由源电极通过沟道流向漏电极，当体电极与漏电极具有高电位，源电极具有低电位时，空穴由漏电极通过沟道流向源电极。

器件在截止耐压工作时，具体来讲，当体电极与源电极具有高电位，漏电极具有低电位时，漏电极与体电极形成的PN结反向偏置，从而产生耗尽层来支持器件耐压，当体电极与漏电极具有高电位，源电极具有低电位时，源电极与体电极形成的PN结反向偏置，从而产生耗尽层来支持器件耐压。

Claims (6)

1.一种能实现电流双向流通的功率MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板上的元件区以及终端保护区，所述终端保护区位于元件区的外圈，且终端保护区环绕包围元件区；在所述MOSFET器件的截面，所述半导体基板包括位于上部的第一导电类型漂移区以及位于下部的第一导电类型衬底层，所述第一导电类型衬底层邻接第一导电类型漂移区；第一导电类型漂移区的上表面形成半导体基板的第一主面，第一导电类型衬底层的下表面形成半导体基板的第二主面；其特征是：

在所述MOSFET器件的俯视平面上，元件区包括相互绝缘隔离的栅极金属区、源极金属区以及体极金属区，在所述源极金属区内包括用于形成源极的源极金属以及位于所述源极金属下方的多个呈平行分布的元胞；

在所述MOSFET器件的截面上，元胞包括位于第一导电类型漂移区内上方的第二导电类型第一阱区、位于所述第二导电类型第一阱区内上方的第一导电类型注入区以及MOS栅结构；源极金属与第一导电类型注入区电连接，且第一导电类型注入区将源极金属与第二导电类型第一阱区隔离；

在所述MOSFET器件的截面上，体极金属区包括位于第一导电类型漂移区内上方的第二导电类型第二阱区以及位于所述第二导电类型第二阱区上方的体极金属，第二导电类型第二阱区与第二导电类型第一阱区等电位，且第二导电类型第二阱区与体极金属电连接。

2.根据权利要求1所述的能实现电流双向流通的功率MOSFET器件，其特征是：在所述半导体基板的第二主面设置漏极金属，所述漏极金属与第一导电类型衬底层欧姆接触。

3.根据权利要求1所述的能实现电流双向流通的功率MOSFET器件，其特征是：源极金属区内的元胞呈条形，所述MOS栅结构为沟槽型栅结构或平面型栅结构。

4.根据权利要求3所述的能实现电流双向流通的功率MOSFET器件，其特征是：所述MOS栅结构为沟槽型栅结构时，所述MOS栅结构包括元胞沟槽，所述元胞沟槽由第一主面垂直向下延伸，且元胞沟槽的槽底位于第二导电类型第一阱区的下方；在元胞沟槽的内壁覆盖有沟槽绝缘栅氧化层，并在覆盖有沟槽绝缘栅氧化层的元胞沟槽内填充有沟槽导电多晶硅，在所述元胞沟槽的槽口覆盖有沟槽绝缘介质层，绝缘栅氧化层以及导电多晶硅通过沟槽绝缘介质层与源极金属相绝缘隔离。

5.根据权利要求3所述的能实现电流双向流通的功率MOSFET器件，其特征是：所述MOS栅结构为平面型栅结构时，所述MOS栅结构包括位于第一主面上的平面绝缘栅氧化层，在所述平面绝缘栅氧化层上覆盖有平面导电多晶硅，所述平面绝缘栅氧化层以及平面导电多晶硅均包覆在平面绝缘介质层内，平面绝缘介质层支撑在第一主面上；平面绝缘栅氧化层与第一导电类型注入区、第一导电类型漂移区以及第二导电类型第一阱区相交叠。

6.根据权利要求1所述的能实现电流双向流通的功率MOSFET器件，其特征是：所述第二导电类型第一阱区与第二导电类型第二阱区属于同一制造层，源极金属与体极金属间相互不接触。