CN109309086A - 一种阴极短路栅控晶闸管版图设计方法 - Google Patents

一种阴极短路栅控晶闸管版图设计方法 Download PDF

Info

Publication number
CN109309086A
CN109309086A CN201810970618.9A CN201810970618A CN109309086A CN 109309086 A CN109309086 A CN 109309086A CN 201810970618 A CN201810970618 A CN 201810970618A CN 109309086 A CN109309086 A CN 109309086A
Authority
CN
China
Prior art keywords
cellular
edge
internal
latch
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810970618.9A
Other languages
English (en)
Inventor
陈万军
左慧玲
刘超
刘亚伟
邓操
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810970618.9A priority Critical patent/CN109309086A/zh
Publication of CN109309086A publication Critical patent/CN109309086A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature

Abstract

本发明属于功率半导体器件技术领域，涉及一种阴极短路栅控晶闸管(CS‑MCT)的版图设计方法。本发明的方法主要是，使得元胞的栅结构形成沿水平方向的条形栅结构；将和结终端相连的一圈元胞定义为边缘元胞，其他元胞定义为内部元胞；其中，边缘元胞的半导体掺杂区通过条形的接触孔与阴极连接，内部元胞通过方形的接触孔与阴极连接。此种改进措施增大了边缘元胞的闩锁电流，延长边缘元胞进入闩锁的时间；同时，减小栅电容，提前内部元胞进入闩锁的时间；另外，在水平方向的中部，条形栅极沿垂直方向还具有金属叉指，可以减小多晶硅上寄生的栅电阻，也能提前内部元胞进入闩锁的时间。总之，使边缘元胞和内部元胞尽量同时触发闩锁，使电流分布均匀。

Description

一种阴极短路栅控晶闸管版图设计方法
技术领域
本发明属于功率半导体器件技术领域，涉及一种阴极短路栅控晶闸管(CS-MCT)的版图设计方法。
背景技术
随着国防军事防御中引信系统的升级换代，脉冲功率技术得到了迅速的发展。此外，在食品加工、医疗、废水处理，废气处理，臭氧制备、发电机点火、离子注入、材料加工等民用领域，脉冲功率技术的应用也很广泛。(于明伟.LCC谐振式脉冲电流源设计[D].哈尔滨工业大学,2015.)而脉冲功率开关作为脉冲功率电源的关键器件起着举足轻重的地位。
目前，常用的半导体脉冲功率开关包括晶闸管(SCR)、绝缘栅双极晶体管(IGBT)、MOS 控制晶闸管(MCT)。上述这些半导体脉冲功率开关各有优缺点，而新发展起来的阴极短路栅控晶闸管(CS-MCT)巧妙地集合了上述几种器件的优点。CS-MCT属于压控器件，与SCR等流控型器件相比，大大简化了栅极驱动电路，而且不像MCT需要异号栅压驱动，CS-MCT 在栅极零偏时就能耐受高压，进一步简化了栅极驱动电路；与栅极驱动电路相似的IGBT相比，CS-MCT具有晶闸管结构，触发后存在NPN管和PNP管的正反馈作用，使其电导调制程度更高，具有良好的低阻特性，导通功耗更小，而IGBT的电导调制程度受到漂移区和P 型基区反偏PN结的限制，导致器件的导通功耗较大；此外，IGBT的导通受栅压控制，最大电流也受饱和电流的限制；CS-MCT还能缓解晶闸管的电流集中效应，提高电流上升率 (di/dt)。(Chen W,et al.Experimentally demonstrate a cathode short MOS-controlled thyristor(CS-MCT)for single or repetitive pulse applications[C].ISPSD,2016 28thInternational Symposium on.IEEE,2016:311-314.)。可见，CS-MCT以其优越的脉冲性能成为脉冲功率系统中开关器件的重要替代品。
作为新兴的脉冲功率开关器件，其可靠性的研究也正在逐步进行。大量实验结果表明，在重复大电流脉冲条件下，峰值电流大于5000A，周期为10s时，栅电阻较大的器件能承受的脉冲次数较少，反之，栅电阻小的器件能承受的脉冲次数较多。其中，将版图按照区域划分为内部元胞和边缘元胞，边缘元胞为和结终端相连的元胞一圈元胞，剩下的元胞均为内部元胞。对失效的器件进行无损的EMMI分析，结果表明失效位置均位于边缘元胞的阴极拐点处；在失效处解剖进行SEM分析，得到其失效的直接原因是大电流导致器件烧毁。而实验的 10个器件中失效的3个器件的失效情况均相同，说明此失效是必然失效，具有重要的研究意义。
经过仿真分析，得到失效原因：其根本原因是内部元胞和边缘元胞的寄生栅电阻不同，导致边缘元胞和内部元胞非同时触发闩锁。由于边缘元胞栅信号延迟小，在初期的IGBT模式下，边缘元胞导通更好，使得边缘元胞比内部元胞优先触发闩锁。而器件工作在脉冲条件下，短时间内载流子不能及时扩散，又在正反馈机制下，使得优先闩锁的元胞电流持续增加，造成过大的电流集中分布在优先触发闩锁的边缘元胞的阴极拐点，在此处形成局部热积累，以至于烧毁器件；其次，随着内部栅电阻的增大，内部元胞对栅信号的延迟效果增强，内部元胞触发闩锁的时刻逐渐延后，会进一步加剧边缘元胞和内部元胞的非同时触发效应。当内部栅电阻达到一定值，超前闩锁的边缘元胞电阻很小时，内部元胞还未触发闩锁，就会使得电流全部流入低阻的边缘元胞，造成电流分布的极度不均匀，从而更快的烧毁边缘元胞。
发明内容
本发明所要解决的，就是尽量缩短边缘元胞和内部元胞触发闩锁的时间差，提出一种适用于大电流重复脉冲应用的CS-MCT版图设计。
本发明技术方案如下：
一种阴极短路栅控晶闸管版图设计方法，其特征在于，将版图的俯视图定义为直角坐标平面，沿垂直方向，将元胞以平行于水平方向的方式依次并列设置，使得元胞的栅结构形成沿水平方向的条形栅结构；
将和结终端相连的一圈元胞定义为边缘元胞，其他元胞定义为内部元胞；沿垂直方向，在条形栅结构之间为器件阴极，其中，边缘元胞的半导体掺杂区通过条形的接触孔与阴极连接，与边缘元胞不同的是，内部元胞通过方形的接触孔与阴极连接；
在水平方向的中部，条形栅极沿垂直方向还具有金属叉指。
下面给出本发明方法设计出的器件的具体结构，以便更形象的对本发明的方案进行表述：
内部元胞元胞结构包括自下而上依次层叠的阳极1、P+阳极区2和漂移区3；所述漂移区的上层具有P阱区4，在P阱区4上依次有N阱区5和位于N阱区5上层的P+区6，且P+ 区6靠近器件栅极；在漂移区3上表面两端还分别具有栅氧化层7及其上表面的多晶硅栅极 8，和阴极9；所述栅结构为条形栅结构，其中N阱区5和阴极9之间有一个方形的接触孔，使得P阱区4能与阴极9接触。
边缘元胞元胞结构包括自下而上依次层叠的阳极1、P+阳极区2和漂移区3；所述漂移区的上层具有P阱区4和P环11，在P阱区4上依次有N阱区5和位于N阱区5上层的P+区 6，且P+区6靠近器件栅极；在漂移区3上表面两端还分别具有栅氧化层7及其上表面的多晶硅栅极8，阴极9以及场氧化层10；所述栅结构为条形栅结构，且覆盖连接到场氧化层之上；其中N阱区5和阴极9之间有一个条形的接触孔，增大了P阱区4与阴极9接触的面积。
本发明总的技术方案，提出了一种适用于大电流重复脉冲应用的CS-MCT版图设计方案。本发明在原版图上做了两点改动：一是将内部元胞和边缘元胞原有的十字形栅改成条形栅，并将边缘元胞中P阱区与阴极的接触孔由原来的方形增大到了条形；二是在条形栅之间增加金属叉指。条形栅结构的边缘元胞的闩锁电流比十字形元胞的大，能延长边缘元胞进入闩锁的时间；同时，条形栅结构的内部元胞栅电容减半，能提前内部元胞进入闩锁的时间；增加栅极叉指，可以减小多晶硅上寄生的栅电阻，也能使内部元胞进入闩锁的时刻提前，这两种改进措施，均能缩短边缘元胞和内部元胞闩锁的时间差，使得器件在脉冲放电时，边缘元胞和内部元胞能尽量同时触发闩锁，使电流均匀分布在边缘元胞和内部元胞中，可以有效降低局部热量积累。此改进措施可从根本上避免了器件在大电流重复脉冲应用下的热失效情况。
本发明的有益效果为，提供了一种适用于大电流重复脉冲应用的CS-MCT的版图规划，解决了CS-MCT在大电流重复脉冲应用下的热失效的问题；同时具有与传统器件相同的制作工艺。它基本可以完全利用现有成熟的IGBT制作工艺，为商用生产提供了有利条件。本发明的版图设计能有效缩短边缘元胞和内部元胞闩锁的时间差，使器件脉冲放电时电流分布更加均匀，可以有效降低局部热量积累。此改进措施从根本上避免了器件在大电流重复脉冲应用下的热失效情况。
附图说明
图1为CS-MCT的版图中poly层的示意图，其中，(a)原来的版图中的poly层和(b)本发明所提出的版图中poly层；
图2为本发明所提出的CS-MCT的(a)内部元胞和(b)边缘元胞的结构示意图；
图3为原来的CS-MCT的(a)内部元胞和(b)边缘元胞的结构示意图；
图4是瞬态仿真下CS-MCT器件工作的拓扑电路示意图；
图5为原来的CS-MCT的阳极电流在边缘元胞和内部元胞中的分配情况；
图6为本发明所提出的CS-MCT的阳极电流在边缘元胞和内部元胞中的分配情况；
图7为原来的CS-MCT的晶格温度在边缘元胞和内部元胞中的分布情况；
图8为本发明所提出的CS-MCT的晶格温度在边缘元胞和内部元胞中的分布情况；
图9为原来的CS-MCT和本发明所提出的CS-MCT的测试的栅电阻的分布情况；
图10为原来的CS-MCT和本发明所提出的CS-MCT在重复脉冲条件下由红外热像仪记录的温度积累情况。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
结合图1、图2和图3，本发明的改进之处在于：所有的元胞的栅极均由原来的十字形栅改成了条形栅；内部元胞的接触孔未变，依旧都是方形；边缘元胞的接触孔由原来的方形改成了条形。边缘元胞的条形元胞和条形接触孔提高了闩锁电流，延长了边缘元胞进入闩锁的时间；此外，条形栅结构大大减小了内部元胞的栅电容，能提前内部元胞进入闩锁的时间；整体布局上增加了栅极叉指，可以减小多晶硅上寄生的栅电阻，也能使内部元胞进入闩锁的时间提前，这些改进措施，均能缩短边缘元胞和内部元胞闩锁的时间差，使得内部元胞和边缘元胞触发闩锁的时间尽量一致，保证器件中电流均匀分布。
实施例：
以元胞宽度50μm的器件为例，耐压为1700V。图4为瞬态仿真下CS-MCT器件工作的拓扑电路示意图。其中，器件工作在RLC回路中，电容C为0.72μF，充电1100V，电感LA和LC均为20nH，Rgex为5Ω，栅压为10V，改变Rgin的值，以失效时的栅寄生电阻为基准进行归一化处理，得到CS-MCT器件在大电流脉冲下的放电情况，以此为例，直观地展示出本发明版图设计相对于常规CS-MCT的版图设计在此应用领域所具有的性能优势。
对比图5和图6中，改进前后的阳极电流在脉冲放电过程中在内部元胞和边缘元胞中的分布情况，明显可以看出：改进后电流分布不均匀现象已经得到了改进，新版图下，电流在各个元胞中分布均匀。
对比图7和图8中，改进前后的晶格温度在脉冲放电过程中在内部元胞和边缘元胞中的分布情况，明显可以看出：改进后内部元胞中的晶格温度变化很小，边缘元胞中的晶格温度相比老版图有了明显降低，这是因为新版图下，更多的电流流过了内部元胞，内部元胞的数目占整体的95％，能承担更大的电流而不会使得元胞温度有大幅度升高，边缘元胞中电流较小，发热也很少。
图9为原来的CS-MCT(Old Device)和本发明所提出的CS-MCT(New Device)的测试的栅电阻的分布情况。可以看出：新版图下的栅电阻阻值更小，且一致性更好。
图10为原来的CS-MCT(Old Device)和本发明所提出的CS-MCT(New Device)在重复脉冲条件下由红外热像仪记录的温度积累情况。其中，老版图下的器件放电周期是10秒一次，为了加速实验，新版图下的器件将放电周期提高到1秒一次，通过红外热像仪记录的温度积累情况可以看出：老版图下的器件在脉冲放电15次时就已失效，在阴极拐点处由于电流集中，使得温度过高而局部炸裂；而新版图下的器件在重复放电1200次之后仍然完好，且温度升高很小。
应当说明，本发明的核心发明点在于针对于重复大电流脉冲应用对CS-MCT器件的版图进行了改进，提出了一种适用于此应用的CS-MCT的版图规划，解决了CS-MCT在大电流重复脉冲应用下的热失效的问题。说明书中所举仿真结果只为更具体明了的阐述本发明所具有的优势，并不代表已经达到了最优值，本领域技术人员可以通过对本发明各参数的优化来获得更好地结果。本发明的制备工艺是在器件整体结构完成以后再进行的工序，具有很多种变化，形成过程也有多种。本发明不可能也没有必要一一列举，但本领域技术人员应当理解在本发明的基础上所做出的各种版图或工艺上的变化，均在本发明申请保护的范围之内。

Claims (1)

1.一种阴极短路栅控晶闸管版图设计方法，其特征在于，将版图的俯视图定义为直角坐标平面，沿垂直方向，将元胞以平行于水平方向的方式依次并列设置，使得元胞的栅结构形成沿水平方向的条形栅结构；
将和结终端相连的一圈元胞定义为边缘元胞，其他元胞定义为内部元胞；沿垂直方向，在条形栅结构之间为器件阴极，其中，边缘元胞的半导体掺杂区通过条形的接触孔与阴极连接，与边缘元胞不同的是，内部元胞通过方形的接触孔与阴极连接；
在水平方向的中部，条形栅极沿垂直方向还具有金属叉指。
CN201810970618.9A 2018-08-24 2018-08-24 一种阴极短路栅控晶闸管版图设计方法 Pending CN109309086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810970618.9A CN109309086A (zh) 2018-08-24 2018-08-24 一种阴极短路栅控晶闸管版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810970618.9A CN109309086A (zh) 2018-08-24 2018-08-24 一种阴极短路栅控晶闸管版图设计方法

Publications (1)

Publication Number Publication Date
CN109309086A true CN109309086A (zh) 2019-02-05

Family

ID=65223955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810970618.9A Pending CN109309086A (zh) 2018-08-24 2018-08-24 一种阴极短路栅控晶闸管版图设计方法

Country Status (1)

Country Link
CN (1) CN109309086A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628497A (zh) * 2022-05-16 2022-06-14 成都蓉矽半导体有限公司 一种集成栅控二极管的碳化硅mosfet元胞版图结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771084A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种横向功率器件版图结构
CN202373581U (zh) * 2011-12-20 2012-08-08 上海华虹Nec电子有限公司 深槽型的超级结半导体器件的版图结构
US20140175541A1 (en) * 2012-12-21 2014-06-26 Stmicroelectronics S.R.L. Manufacturing of electronic devices in a wafer of semiconductor material having trenches with different directions
CN104393034A (zh) * 2014-11-25 2015-03-04 电子科技大学 一种mos栅控晶闸管及其制造方法
CN204375757U (zh) * 2015-01-09 2015-06-03 无锡新洁能股份有限公司 能实现电流双向流通的功率mosfet器件
US20150372089A1 (en) * 2014-06-24 2015-12-24 General Electric Company Cellular layout for semiconductor devices
CN107863383A (zh) * 2016-09-22 2018-03-30 常州中明半导体技术有限公司 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771084A (zh) * 2010-01-20 2010-07-07 电子科技大学 一种横向功率器件版图结构
CN202373581U (zh) * 2011-12-20 2012-08-08 上海华虹Nec电子有限公司 深槽型的超级结半导体器件的版图结构
US20140175541A1 (en) * 2012-12-21 2014-06-26 Stmicroelectronics S.R.L. Manufacturing of electronic devices in a wafer of semiconductor material having trenches with different directions
US20150372089A1 (en) * 2014-06-24 2015-12-24 General Electric Company Cellular layout for semiconductor devices
CN104393034A (zh) * 2014-11-25 2015-03-04 电子科技大学 一种mos栅控晶闸管及其制造方法
CN204375757U (zh) * 2015-01-09 2015-06-03 无锡新洁能股份有限公司 能实现电流双向流通的功率mosfet器件
CN107863383A (zh) * 2016-09-22 2018-03-30 常州中明半导体技术有限公司 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628497A (zh) * 2022-05-16 2022-06-14 成都蓉矽半导体有限公司 一种集成栅控二极管的碳化硅mosfet元胞版图结构
CN114628497B (zh) * 2022-05-16 2022-08-05 成都蓉矽半导体有限公司 一种集成栅控二极管的碳化硅mosfet元胞版图结构

Similar Documents

Publication Publication Date Title
US8809903B2 (en) Semiconductor device and power conversion apparatus using the same
CN106062964B (zh) 功率用半导体装置
CN101887913B (zh) 一种具有改善型集电极结构的igbt
CN105940495A (zh) 电力用半导体装置
CN105940496A (zh) 电力用半导体装置
CN102867846A (zh) 半导体器件
JP2008021918A (ja) 半導体装置
CN105185826A (zh) 一种横向rc-igbt器件
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN105023943A (zh) 一种纵向rc-igbt器件
CN102916042A (zh) 逆导igbt器件结构及制造方法
CN108321193A (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN113394278A (zh) 逆导型igbt及其制备方法
CN104779279B (zh) 一种能抑制负阻效应的rc‑igbt
CN104795438B (zh) 一种能抑制负阻效应的sa‑ligbt
CN109309086A (zh) 一种阴极短路栅控晶闸管版图设计方法
CN103872097A (zh) 功率半导体设备及其制造方法
CN103594504A (zh) 具有半超结结构的igbt
US20150187922A1 (en) Power semiconductor device
CN106409895B (zh) 一种绝缘栅双极晶体管及其制造方法
JP5832670B2 (ja) 電力用半導体装置
CN103579323B (zh) 一种宽元胞绝缘栅双极型晶体管
CN102956687A (zh) 一种基于双沟道结构的soi-ligbt器件
CN204029814U (zh) 具有终端结构的场截止型igbt器件
CN108899364A (zh) 一种集成肖特基二极管的mos栅控晶闸管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190205