CN113394278A - 逆导型igbt及其制备方法 - Google Patents
逆导型igbt及其制备方法 Download PDFInfo
- Publication number
- CN113394278A CN113394278A CN202010167943.9A CN202010167943A CN113394278A CN 113394278 A CN113394278 A CN 113394278A CN 202010167943 A CN202010167943 A CN 202010167943A CN 113394278 A CN113394278 A CN 113394278A
- Authority
- CN
- China
- Prior art keywords
- region
- drift layer
- substrate
- conductive type
- reverse conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000011084 recovery Methods 0.000 claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000001459 lithography Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000001413 cellular effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供一种逆导型IGBT及其制备方法。该逆导型IGBT包括第一导电类型衬底；位于所述衬底上方的第一导电类型漂移层；其中,所述漂移层包括元胞区和位于所述元胞区周围的终端区，所述终端区包括设置于所述漂移层表面内的第一导电类型截止环区和位于所述元胞区与所述截止环区之间的第二导电类型JTE区；位于所述衬底下方的第二导电类型集电区和与所述集电区相邻接的第一导电类型短路区；其中，所述短路区与所述JTE区对齐，以使所述JTE区、所述漂移层、所述衬底和所述短路区构成快速恢复二极管。该结构使得元胞区的背面即元胞区对应的衬底下方全是集电极区，有效的抑制了逆导型IGBT的回跳现象，而且可另外采用局域寿命控制的方法进行二极管参数的优化。
Description
技术领域
本公开涉及半导体器件技术领域，具体涉及一种逆导型IGBT及其制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由BJT(双极性晶体管)和MOSFET(金属氧化物半导体场效应晶体管)组成的复合全控型电压驱动式功率半导体器件，作为弱电控制强电的核心半导体器件，被广泛应用于工业、4C(通信、计算机、消费电子、汽车电子)、家电等产业领域。通常在IGBT的应用中，需要反并联相应规格的快速恢复二极管(Fast Recovery Diode,FRD)作为关断时的电流泄放回路，与其配套使用，起到续流保护IGBT芯片的作用。为降低成本以及减少封装带来的各种寄生效应的考虑，可将IGBT与FRD集成在同一个芯片中，即逆导型IGBT(Reverse Conducting IGBT,RC-IGBT)。
传统的逆导型IGBT的结构，如图1所示，集成了IGBT与FRD两种器件的功能，采用逆导型IGBT，可以将原本的IGBT+FRD的结构用逆导型IGBT替换，其成本也相对降低，应用领域也更加灵活多样。但由于逆导型IGBT背面结构(短路区位于元胞区的背面)的原因，逆导型IGBT的VCE电压存在回跳现象，原因是因为其从MOS模式进入IGBT模式，导通电阻的突然降低导致。
发明内容
针对上述问题，本公开提供了一种逆导型IGBT及其制备方法，解决了现有技术中逆导型IGBT存在回跳现象以及无法采用局域寿命控制的方法优化快速恢复二极管参数的问题。
第一方面，本公开提供一种逆导型IGBT，包括：
第一导电类型衬底；
位于所述衬底上方的第一导电类型漂移层；其中,所述漂移层包括元胞区和位于所述元胞区周围的终端区，所述终端区包括设置于所述漂移层表面内的第一导电类型截止环区和位于所述元胞区与所述截止环区之间的第二导电类型JTE区；
位于所述衬底下方的第二导电类型集电区和与所述集电区相邻接的第一导电类型短路区；其中，所述短路区与所述JTE区对齐，以使所述JTE区、所述漂移层、所述衬底和所述短路区构成快速恢复二极管。
根据本公开的实施例，优选地，所述JTE区的离子掺杂浓度为7E12cm-3至9E12cm-3。
根据本公开的实施例，优选地，所述JTE区的深度为7um至8um。
根据本公开的实施例，优选地，所述JTE区的宽度为100um至200um。
根据本公开的实施例，优选地，所述短路区的离子掺杂浓度为4E15cm-3至6E15cm-3。
根据本公开的实施例，优选地，所述截止环区的宽度为6um至11um。
根据本公开的实施例，优选地，所述元胞区包括多个间隔设置于所述漂移层表面内的沟槽栅、位于相邻两个所述沟槽栅之间且设置于所述漂移层表面内的第二导电类型阱区和位于所述阱区表面内并配置在所述沟槽栅两侧的第一导电类型源区；
其中，所述沟槽栅的深度大于所述阱区的深度，所述沟槽栅包括栅极沟槽、设置于所述栅极沟槽内的栅极和设置于所述栅极沟槽和所述栅极之间的栅极绝缘层。
根据本公开的实施例，优选地，所述元胞区包括多个间隔设置于所述漂移层表面内的第二导电类型阱区、间隔设置于所述阱区表面内的第一导电类型源区、在所述漂移层上覆盖相邻两个所述阱区之间的区域以及与靠近该区域的部分所述阱区和部分所述源区的栅极绝缘层，以及位于所述栅极绝缘层上方的栅极。
根据本公开的实施例，优选地，位于所述集电区和所述短路区下方并与所述集电区和所述短路区形成电连接的集电极金属层。
第二方面，本公开提供一种如第一方面任一项所述的逆导型IGBT的制备方法，包括：
提供第一导电类型衬底；
在所述衬底上方形成第一导电类型漂移层；
在所述漂移层上形成元胞区；
在所述漂移层上方采用第一掩膜版光刻形成第一离子注入窗口，通过所述第一离子注入窗口注入第一导电类型高能离子到所述漂移层，以在所述漂移层表面内于所述元胞区的周围形成第一导电类型截止环区；
在所述漂移层上方采用第二掩膜版光刻形成第二离子注入窗口，通过所述第二离子注入窗口注入第二导电类型高能离子到所述漂移层，以在所述漂移层表面内于所述元胞区和所述截止环区之间形成第二导电类型JTE区；
在所述衬底下方采用第三掩膜版光刻形成第三离子注入窗口，通过所述第三离子注入窗口注入第二导电类型高能离子到所述衬底，以在所述衬底下方形成第二导电类型集电极区；
在所述衬底下方采用所述第二掩膜版光刻形成第四离子注入窗口，通过所述第四离子注入窗口注入第一导电类型高能离子到所述衬底，以在所述衬底下方形成与所述集电极区邻接并与所述JTE区对齐的第一导电类型短路区。
采用上述技术方案，至少能够达到如下技术效果：
本公开提供一种逆导型IGBT及其制备方法，通过在所述衬底下方形成与所述终端区的所述JTE区对齐的短路区，以使所述JTE区、所述漂移层、所述衬底和所述短路区构成快速恢复二极管。该结构使得所述衬底下方所述元胞区的背面全是集电极区，有效的抑制了逆导型IGBT的回跳现象。而且形成的快速恢复二极管的结构为区域一致对应的结构，可另外采用局域寿命控制的方法进行快速恢复二极管参数的优化。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是传统的沟槽栅结构的逆导型IGBT的剖面结构示意图；
图2是本公开一示例性实施例示出的一种沟槽栅结构的逆导型IGBT的正面俯视示意图；
图3是本公开一示例性实施例示出的一种沟槽栅结构的逆导型IGBT的剖面结构示意图；
图4是本公开一示例性实施例示出的一种平面栅结构的逆导型IGBT的剖面结构示意图；
图5是本公开一示例性实施例示出的一种沟槽栅结构的逆导型IGBT的制备方法流程示意图；
图6-图12是本公开一示例性实施例示出的一种沟槽栅结构的逆导型IGBT的制备方法的相关步骤形成剖面结构示意图。
具体实施方式
以下将结合附图及实施例来详细说明本公开的实施方式，借此对本公开如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本公开实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本公开的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述本公开的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本公开的范围。
为了彻底理解本公开，将在下列的描述中提出详细的结构以及步骤，以便阐释本公开提出的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
实施例一
如图2和图3所示，本公开实施例提供一种沟槽栅结构的逆导型IGBT 200，包括衬底201、漂移层202、集电极区203、短路区204和集电极金属层205。
示例性地，衬底201为第一导电类型的碳化硅衬底201。
漂移层202为第一导电类型的漂移层202，位于衬底201上方。根据芯片耐压能力不同，调整漂移层202的掺杂浓度和厚度。
漂移层202包括元胞区210和终端区220，终端区220位于元胞区210周围。
元胞区210包括沟槽栅(图中未标注)、阱区2103、源区2104和发射极金属层2105。
沟槽栅包括栅极沟槽(图中未标注)、栅极绝缘层2101和栅极2102。
多个沟槽栅间隔设置于漂移层202表面内，栅极绝缘层2101覆盖于栅极沟槽的壁部和底部，将设置在栅极沟槽中的栅极2102与源区2104、阱区2103以及漂移层202隔离。
阱区2103为第二导电类型的阱区，位于漂移层202表面内、相邻两个沟槽栅之间，且上表面与漂移层202上表面相平齐。阱区2103的深度小于沟槽栅的深度。
源区2104为第一导电类型的源区，位于阱区2103表面内、沟槽栅两侧，且上表面与漂移层202上表面相平齐。源区2104的一侧与沟槽栅的栅极绝缘层2101接触。
发射极金属层2105位于阱区2103和源区2104上方，并同时与源区2104形成电连接。
可以理解，上述IGBT元胞区210为一种沟槽栅结构的IGBT元胞区。
终端区220包括截止环区2202和JTE区2201。
截止环区2202为第一导电类型截止环区，截止环区2202设置于漂移层202表面内且位于芯片最外围，宽度为6um至11um，离子掺杂浓度较高，截止环区2202的作用是当水平方向的耗尽层延伸至截止环区2202位置时，由于耗尽层离子掺杂浓度较高，在截止环区2202内的耗尽层宽度会大大缩短，电场在截止环区2202内终止，不继续向外延伸。
JTE区2201为第二导电类型的JTE终端区，JTE区2201设置于漂移层202表面内且位于截止环区2202与元胞区210之间。JTE区2201的离子掺杂浓度为7E12cm-3至9E12cm-3，深度为7um至8um，宽度为100um至200um。
IGBT工艺上最常用的终端结构是场扳(Field Plate，FP)、场环(Guard Rings，GR)、结终端扩展(Junction Termination Extension Technique，JTE)等终端结构，而本公开中，采用的是JTE结构。
短路区204为第一导电类型的短路区204，离子掺杂浓度为4E15cm-3至6E15cm-3。
集电极区203为第二导电类型的集电极区203。
集电极区203和短路区204均设置于衬底201下方，且集电极区203和短路区204相邻接。其中，短路区204与设置于漂移层202表面内的JTE区2201对齐设置，以使该逆导型IGBT内元胞区210的背面，即在衬底201下方与元胞区210相对的位置全是集电极区203(区别于传统的逆导型IGBT元胞区背面存在短路区的结构)，以有效地抑制逆导型IGBT的回跳现象。
传统的逆导型IGBT在低电流时是MOS(单极型器件)模式，其导通电阻随着电流大小线性增长。当电流继续增大时，流经背面集电极区的电压降大于0.7V，背面PN结开启，逆导型IGBT进入IGBT(双极型器件)模式，此时器件中同时存在电子流和空穴流，产生电导调制作用，其导通电阻迅速减小，出现电压折回的现象，即回跳现象。
相对于传统的逆导型IGBT(短路区位于元胞区背面的结构)，本实施例中，元胞区210对应的背面结构中集电极区203的宽度增大，可以增加集电极区203的电阻，在很低的电流时即可使集电极区203的电压降大于0.7V，从而使逆导型IGBT在进入IGBT模式时，回跳现象得到抑制。
而且JTE区2201、漂移层202、衬底201和短路区204形成集总式的快速恢复二极管(FRD)，区域规则且固定，可另外采用局域寿命控制的方法进行快速恢复二极管参数的优化，比如H+离子注入技术。
除此而外，由于JTE区2201和短路区204对齐设置，所以在器件制备过程中，在进行JTE区2201和短路区204的离子注入时，可以采用同一掩膜版，减少成本。
集电极金属层205位于集电区203和短路区204下方并与集电区203和短路区204形成电连接。
在本实施例中，第一导电类型和所述第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。
本实施例提供一种沟槽栅结构的逆导型IGBT，通过在所述衬底201下方形成与所述终端区220的所述JTE区2201对齐的短路区204，以使JTE区2201、漂移层202、衬底201和短路区204构成快速恢复二极管。该结构使得元胞区210的背面即元胞区210对应的衬底201下方全是集电极区203，有效的抑制了逆导型IGBT的回跳现象。而且形成的快速恢复二极管的结构为区域一致对应的结构，可另外采用局域寿命控制的方法进行快速恢复二极管参数的优化。
实施例二
如图4所示，本公开实施例提供一种平面栅结构的逆导型IGBT 300，包括衬底301、漂移层302、集电极区303、短路区304和集电极金属层305。
需要说明的是，本实施例中，平面栅结构的逆导型IGBT 300的正面俯视示意图与实施例一中沟槽栅结构的逆导型IGBT 200的正面俯视示意图相同，所以本实施例中，不再赘述。
示例性地，衬底301为第一导电类型的碳化硅衬底301。
漂移层302为第一导电类型的漂移层302，位于衬底301上方。根据芯片耐压能力不同，调整漂移层302的掺杂浓度和厚度。
漂移层202包括元胞区210和终端区220，终端区320位于元胞区310周围。
元胞区310包括栅极绝缘层3101、栅极3102、阱区3103、源区3104和发射极金属层3105。
阱区3103为第二导电类型的阱区，多个阱区3103间隔设置于漂移层302表面内，且上表面与漂移层302上表面相平齐。
源区3104为第一导电类型的源区，间隔设置于阱区3103表面内且上表面与漂移层302上表面相平齐。
栅极绝缘层3101位于相邻两个阱区3103之间的漂移层上方，同时覆盖相邻两个阱区3103之间的漂移层区域(图中未示出)以及靠近该区域的部分阱区3103和部分源区3104，但不与发射极金属层3105接触。栅极绝缘层3101将栅极3102与漂移层302、阱区3103和源区3104隔离开。
栅极3102位于栅极绝缘层3101上方。
发射极金属层3105位于阱区3103和源区3104上方，并同时与源区3104形成电连接。
可以理解，上述IGBT元胞区310为一种平面栅结构的元胞区。
终端区320包括截止环区3202和JTE区3201。
截止环区3202为第一导电类型截止环区，截止环区3202设置于漂移层302表面内且位于芯片最外围，宽度为6um至11um，离子掺杂浓度较高，截止环区3202的作用是当水平方向的耗尽层延伸至截止环区3202位置时，由于耗尽层离子掺杂浓度较高，在截止环区3202内的耗尽层宽度会大大缩短，电场在截止环区3202内终止，不继续向外延伸。
JTE区3201为第二导电类型的JTE终端区，JTE区3201设置于漂移层302表面内且位于截止环区3202与元胞区310之间。JTE区3201的离子掺杂浓度为7E12cm-3至9E12cm-3，深度为7um至8um，宽度为100um至300um。
IGBT工艺上最常用的终端结构是场扳(Field Plate，FP)、场环(Guard Rings，GR)、结终端扩展(Junction Termination Extension Technique，JTE)等终端结构，而本公开中，采用的是JTE结构。
短路区304为第一导电类型的短路区304，离子掺杂浓度为4E15cm-3至6E15cm-3。
集电极区303为第二导电类型的集电极区303。
集电极区303和短路区304均设置于衬底301下方，且集电极区303和短路区304相邻接。其中，且短路区304与设置于漂移层302表面内的JTE区3201对齐设置，以使该逆导型IGBT内元胞区310的背面，即在衬底301下方与元胞区310相对的位置全是集电极区303，以有效地抑制逆导型IGBT的回跳现象。
传统的逆导型IGBT在低电流时是MOS(单极型器件)模式，其导通电阻随着电流大小线性增长。当电流继续增大时，流经背面集电极区的电压降大于0.7V，背面PN结开启，逆导型IGBT进入IGBT(双极型器件)模式，此时器件中同时存在电子流和空穴流，产生电导调制作用，其导通电阻迅速减小，出现电压折回的现象，即回跳现象。
相对于传统的逆导型IGBT，本实施例中，元胞区310对应的背面结构中集电极区303的宽度增大，可以增加集电极区303的电阻，在很低的电流时即可使集电极区303的电压降大于0.7V，从而使逆导型IGBT在进入IGBT模式时，回跳现象得到抑制。
而且JTE区3201、漂移层302、衬底301和短路区304形成集总式的快速恢复二极管(FRD)，区域规则且固定，可另外采用局域寿命控制的方法进行快速恢复二极管参数的优化，比如H+离子注入技术。
除此而外，由于JTE区3201和短路区304对齐设置，所以在器件制备过程中，JTE区3201和短路区304的离子注入过程中，可以采用同一掩膜版，减少成本。
集电极金属层305位于集电区303和短路区304下方并与集电区303和短路区304形成电连接。
在本实施例中，第一导电类型和所述第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。
本实施例提供一种平面栅结构的逆导型IGBT，通过在所述衬底301下方形成与所述终端区320的所述JTE区3201对齐的短路区304，以使JTE区3201、漂移层302、衬底301和短路区304构成快速恢复二极管。该结构使得元胞区310的背面即元胞区310对应的衬底301下方全是集电极区303，有效的抑制了逆导型IGBT的回跳现象。而且形成的快速恢复二极管的结构为区域一致对应的结构，可另外采用局域寿命控制的方法进行快速恢复二极管参数的优化。
实施例三
在实施例一的基础上，本实施例提供一种沟槽栅结构的逆导型IGBT 200的制备方法。图5是本公开实施例示出的一种沟槽栅结构的逆导型IGBT 200的制备方法流程示意图。图6-图12是本公开实施例示出的一种沟槽栅结构的逆导型IGBT 200的制备方法的相关步骤形成的剖面结构示意图。下面，参照图5和图6-图12来描述本公开实施例提出的沟槽栅结构的逆导型IGBT 200的制备方法一个示例性方法的详细步骤。
如图5所示，本实施例的沟槽栅结构的逆导型IGBT 200的制备方法，包括如下步骤：
步骤S101：提供第一导电类型衬底201。
衬底201为外延硅片或者区熔法(即FZ法)生长的硅片。
步骤S102：如图6所示，在衬底201上方形成第一导电类型漂移层202。
漂移层202的形成采用CVD外延方式。可根据芯片耐压能力不同，调整漂移层202的掺杂浓度和厚度。
步骤S103：如图7所示，在漂移层202上形成元胞区210。
步骤S103具体包括步骤步骤S103a至S103d：
S103a：在漂移层202表面内形成多个间隔设置的沟槽栅(图中未标注)；
S103b：在漂移层202上方注入第二导电类型高能离子，以在漂移层202表面内于相邻两个沟槽栅之间形成第二导电类型阱区2103；
S103c：在阱区2103内注入第一导电类型高能离子，以在阱区2103表面内于沟槽栅两侧形成第一导电类型源区2104；
S103d：在阱区2103上方形成发射极金属层2105，其中，所述发射极金属层与源区2104形成电连接。
其中，沟槽栅包括栅极沟槽(图中未标注)、栅极绝缘层2101和栅极2102。阱区2103的深度小于沟槽栅的深度。
步骤S104：如图8所示，在漂移层202上方采用第一掩膜版光刻形成第一离子注入窗口，通过所述第一离子注入窗口注入第一导电类型高能离子到漂移层202，以在漂移层202表面内于元胞区210的周围形成第一导电类型截止环区2202。
步骤S105：如图9所示，在漂移层202上方采用第二掩膜版光刻形成第二离子注入窗口，通过所述第二离子注入窗口注入第二导电类型高能离子到漂移层202，以在漂移层202表面内于元胞区210和截止环区2202之间形成第二导电类型JTE区2201，从而形成终端区220。
终端区220包括截止环区2202和JTE区2201。
步骤S106：如图10所示，在衬底201下方采用第三掩膜版光刻形成第三离子注入窗口，通过所述第三离子注入窗口注入第二导电类型高能离子到衬底201，以在衬底201下方形成第二导电类型集电极区203。
集电极区203位于元胞区210背面和截止环区2202背面。
步骤S107：如图11所示，在衬底201下方采用所述第二掩膜版光刻形成第四离子注入窗口，通过所述第四离子注入窗口注入第一导电类型高能离子到衬底201，以在衬底201下方形成与集电极区203邻接并与JTE区2201对齐的第一导电类型短路区204。
步骤S107中采用的掩膜版与步骤S105中相同，所以形成的短路区204与JTE区2201对齐。采用同一掩膜版，可以减少工艺成本。
而且相对于传统的逆导型IGBT(短路区位于元胞区背面的结构)，本实施例中，元胞区210对应的背面结构中集电极区203的宽度增大，可以增加集电极区203的电阻，在很低的电流时即可使集电极区203的电压降大于0.7V，从而使逆导型IGBT在进入IGBT模式时，回跳现象得到抑制。
而且JTE区2201、漂移层202、衬底201和短路区204形成集总式的快速恢复二极管(FRD)，区域规则且固定，可另外采用局域寿命控制的方法进行快速恢复二极管参数的优化，比如H+离子注入技术。
步骤S108：如图12所示，在集电极区203和短路区204下方形成与集电极区203和短路区204电连接的集电极金属层205。
具体的，通过溅射法在集电极区203和短路区204下方形成与集电极区203和短路区204电连接的集电极金属层205。集电极金属层212可以为钛、镍、金等金属。
需要说明的是，集电极区203和短路区204的制备方法不限于上述方法中提到的。可以不采用第三掩膜版光刻形成第三离子注入窗口，直接在衬底201下方注入第二导电类型高能离子形成整面的第二导电类型的集电极区，然后再在衬底201下方采用所述第二掩膜版光刻形成第四离子注入窗口，通过所述第四离子注入窗口注入第一导电类型高能离子到衬底201，以在衬底201下方于整面的集电极区内形成与JTE区2201对齐的第一导电类型短路区204，当然短路区204的深度不小于集电极区。所以最终整面的集电极区只剩下位于元胞区210和截止环区背面的部分即图11中所示的集电极区203，且短路区204与集电极区203邻接。
在本实施例中，第一导电类型和所述第二导电类型相反。例如，第一导电类型为N型时，第二导电类型为P型；第一导电类型为P型时，第二导电类型为N型。具体地，根据实际需要制备的器件类型进行合理选择即可。
除此之外，实施例二中所述的平面栅结构的逆导型IGBT 300的制备方法除元胞区310与沟槽栅结构的逆导型IGBT 200的元胞区210的制备方法不同外，其它部分均相同，所以此处不再赘述。
综上，本公开提供一种逆导型IGBT及其制备方法，通过在所述衬底下方形成与所述终端区的所述JTE区对齐的短路区，以使所述JTE区、所述漂移层、所述衬底和所述短路区构成快速恢复二极管。该结构使得所述衬底下方所述元胞区的背面全是集电极区，有效的抑制了逆导型IGBT的回跳现象。而且形成的快速恢复二极管的结构为区域一致对应的结构，可另外采用局域寿命控制的方法进行快速恢复二极管参数的优化。
以上仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。虽然本公开所公开的实施方式如上，但的内容只是为了便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属技术领域内的技术人员，在不脱离本公开所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种逆导型IGBT，其特征在于，包括：
第一导电类型衬底；
位于所述衬底上方的第一导电类型漂移层；其中,所述漂移层包括元胞区和位于所述元胞区周围的终端区，所述终端区包括设置于所述漂移层表面内的第一导电类型截止环区和位于所述元胞区与所述截止环区之间的第二导电类型JTE区；
位于所述衬底下方的第二导电类型集电区和与所述集电区相邻接的第一导电类型短路区；其中，所述短路区与所述JTE区对齐，以使所述JTE区、所述漂移层、所述衬底和所述短路区构成快速恢复二极管。
2.根据权利要求1所述的逆导型IGBT，其特征在于，所述JTE区的离子掺杂浓度为7E12cm-3至9E12 cm-3。
3.根据权利要求1所述的逆导型IGBT，其特征在于，所述JTE区的深度为7um至8um。
4.根据权利要求1所述的逆导型IGBT，其特征在于，所述JTE区的宽度为100um至200um。
5.根据权利要求1所述的逆导型IGBT，其特征在于，所述短路区的离子掺杂浓度为4E15cm-3至6E15 cm-3。
6.根据权利要求1所述的逆导型IGBT，其特征在于，所述截止环区的宽度为6um至11um。
7.根据权利要求1所述的逆导型IGBT，其特征在于，所述元胞区包括多个间隔设置于所述漂移层表面内的沟槽栅、位于相邻两个所述沟槽栅之间且设置于所述漂移层表面内的第二导电类型阱区和位于所述阱区表面内并配置在所述沟槽栅两侧的第一导电类型源区；
其中，所述沟槽栅的深度大于所述阱区的深度，所述沟槽栅包括栅极沟槽、设置于所述栅极沟槽内的栅极和设置于所述栅极沟槽和所述栅极之间的栅极绝缘层。
8.根据权利要求1所述的逆导型IGBT，其特征在于，所述元胞区包括多个间隔设置于所述漂移层表面内的第二导电类型阱区、间隔设置于所述阱区表面内的第一导电类型源区、在所述漂移层上覆盖相邻两个所述阱区之间的区域以及与靠近该区域的部分所述阱区和部分所述源区的栅极绝缘层，以及位于所述栅极绝缘层上方的栅极。
9.根据权利要求1所述的逆导型IGBT，其特征在于，还包括：
位于所述集电区和所述短路区下方并与所述集电区和所述短路区形成电连接的集电极金属层。
10.一种如权利要求1至9中所述的逆导型IGBT的制备方法，其特征在于，包括：
提供第一导电类型衬底；
在所述衬底上方形成第一导电类型漂移层；
在所述漂移层上形成元胞区；
在所述漂移层上方采用第一掩膜版光刻形成第一离子注入窗口，通过所述第一离子注入窗口注入第一导电类型高能离子到所述漂移层，以在所述漂移层表面内于所述元胞区的周围形成第一导电类型截止环区；
在所述漂移层上方采用第二掩膜版光刻形成第二离子注入窗口，通过所述第二离子注入窗口注入第二导电类型高能离子到所述漂移层，以在所述漂移层表面内于所述元胞区和所述截止环区之间形成第二导电类型JTE区；
在所述衬底下方采用第三掩膜版光刻形成第三离子注入窗口，通过所述第三离子注入窗口注入第二导电类型高能离子到所述衬底，以在所述衬底下方形成第二导电类型集电极区；
在所述衬底下方采用所述第二掩膜版光刻形成第四离子注入窗口，通过所述第四离子注入窗口注入第一导电类型高能离子到所述衬底，以在所述衬底下方形成与所述集电极区邻接并与所述JTE区对齐的第一导电类型短路区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010167943.9A CN113394278A (zh) | 2020-03-11 | 2020-03-11 | 逆导型igbt及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010167943.9A CN113394278A (zh) | 2020-03-11 | 2020-03-11 | 逆导型igbt及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113394278A true CN113394278A (zh) | 2021-09-14 |
Family
ID=77615445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010167943.9A Pending CN113394278A (zh) | 2020-03-11 | 2020-03-11 | 逆导型igbt及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394278A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115117152A (zh) * | 2022-08-26 | 2022-09-27 | 深圳芯能半导体技术有限公司 | 一种逆导型igbt器件及制备方法 |
| CN116435353A (zh) * | 2023-06-08 | 2023-07-14 | 广东巨风半导体有限公司 | 一种逆导绝缘栅双极型晶体管结构及其制备方法 |
| CN117650163A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100308370A1 (en) * | 2009-06-04 | 2010-12-09 | Force-Mos Technology Corporation | Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up |
| CN103311245A (zh) * | 2013-06-08 | 2013-09-18 | 株洲南车时代电气股份有限公司 | 一种逆导igbt芯片及其制备方法 |
| CN105244274A (zh) * | 2015-11-19 | 2016-01-13 | 株洲南车时代电气股份有限公司 | 一种逆导型igbt器件及其制作方法 |
-
2020
- 2020-03-11 CN CN202010167943.9A patent/CN113394278A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100308370A1 (en) * | 2009-06-04 | 2010-12-09 | Force-Mos Technology Corporation | Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up |
| CN103311245A (zh) * | 2013-06-08 | 2013-09-18 | 株洲南车时代电气股份有限公司 | 一种逆导igbt芯片及其制备方法 |
| CN105244274A (zh) * | 2015-11-19 | 2016-01-13 | 株洲南车时代电气股份有限公司 | 一种逆导型igbt器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张波 等: "《功率半导体器件电场优化技术》", 31 December 2015 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115117152A (zh) * | 2022-08-26 | 2022-09-27 | 深圳芯能半导体技术有限公司 | 一种逆导型igbt器件及制备方法 |
| CN116435353A (zh) * | 2023-06-08 | 2023-07-14 | 广东巨风半导体有限公司 | 一种逆导绝缘栅双极型晶体管结构及其制备方法 |
| CN117650163A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323509B1 (en) | Power semiconductor device including a free wheeling diode and method of manufacturing for same | |
| CN104576720A (zh) | 半导体器件和逆导igbt | |
| WO2007013367A1 (ja) | 半導体素子及び電気機器 | |
| CN113394278A (zh) | 逆导型igbt及其制备方法 | |
| US11398472B2 (en) | RC IGBT with an IGBT section and a diode section | |
| CN214848639U (zh) | 半导体器件的元胞结构及半导体器件 | |
| CN111201611B (zh) | 具有高dv/dt能力的功率开关装置及制造这种装置的方法 | |
| CN112271218A (zh) | 功率半导体器件及其制备方法 | |
| CN112786679A (zh) | 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件 | |
| CN112201688B (zh) | 逆导型igbt芯片 | |
| CN113054015B (zh) | 碳化硅mosfet芯片 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN104078494A (zh) | 功率半导体设备及其制作方法 | |
| CN113394277B (zh) | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt | |
| JP2024516286A (ja) | 逆導通型横型絶縁ゲートバイポーラトランジスタ | |
| CN113053991A (zh) | 逆导型igbt的元胞结构及逆导型igbt | |
| US10600898B2 (en) | Vertical bidirectional insulated gate turn-off device | |
| CN112002751A (zh) | 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件 | |
| CN213752716U (zh) | 金属氧化物场效应晶体管器件和电子设备 | |
| CN114651335B (zh) | 绝缘栅双极晶体管 | |
| CN217239468U (zh) | Mosfet装置和电子装置 | |
| US11538906B2 (en) | Diode with structured barrier region | |
| US20240072178A1 (en) | Diode and manufacturing method therefor, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210914 |