JP2024516286A - 逆導通型横型絶縁ゲートバイポーラトランジスタ - Google Patents

逆導通型横型絶縁ゲートバイポーラトランジスタ Download PDF

Info

Publication number
JP2024516286A
JP2024516286A JP2023567960A JP2023567960A JP2024516286A JP 2024516286 A JP2024516286 A JP 2024516286A JP 2023567960 A JP2023567960 A JP 2023567960A JP 2023567960 A JP2023567960 A JP 2023567960A JP 2024516286 A JP2024516286 A JP 2024516286A
Authority
JP
Japan
Prior art keywords
region
well
well region
bipolar transistor
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023567960A
Other languages
English (en)
Inventor
セン ジャン
ヤン グ
シュ チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of JP2024516286A publication Critical patent/JP2024516286A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本発明の実施例によって提供される逆導通型横型絶縁ゲートバイポーラトランジスタは、基板に形成されたドリフト領域と、前記ドリフト領域に位置するゲートと、ドリフト領域に位置するとともにゲートに近い側に位置するエミッタ領域と、ドリフト領域に位置するとともにゲートから遠い側に位置するコレクタ領域と、を含み、ドリフト領域のコレクタ領域が位置する一方側には、間隔をあけて配置された２つ以上のＮウェル領域が設けられ、間隔をあけて配置された２つ以上のＮウェル領域同士の間には、Ｐウェル領域が設けられ、Ｎウェル領域には、Ｐ＋接触領域が設けられ、Ｐウェル領域には、Ｎ＋接触領域が設けられ、Ｐ＋接触領域及びＮ＋接触領域は、いずれもコレクタ引出端子に電気的に接続される。

Description

本発明は、半導体デバイスの技術分野に関し、特に、逆導通型横型絶縁ゲートバイポーラトランジスタに関する。
本出願は、２０２１年５月３１に中国特許庁に提出された、出願番号２０２１１０６００４８９６、発明名称が「逆導通型横型絶縁ゲートバイポーラトランジスタ」である中国特許出願に基づき優先権を主張し、その内容全体を参照により本出願に組み込む。
ここでの説明は、本発明に関連する背景情報を提供するものに過ぎず、必ずしも例示的な技術を構成するものではない。
横型絶縁ゲートバイポーラトランジスタ(Ｌａｔｅｒａｌ Ｉｎｓｕｌａｔｅｄ－Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ，ＬＩＧＢＴ)は、ＭＯＳ管とバイポーラトランジスタの長所を併せ持つトランジスタである。絶縁基板上シリコン(Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ，ＳＯＩ)技術は、その理想的な誘電体分離性能で、パワー集積回路の製造に広く応用されている。ＳＯＩ－ＬＩＧＢＴデバイスは、ＳＯＩ技術に基づいて製造されたＬＩＧＢＴデバイスである。
インテリジェントパワーモジュール(ＩＰＭ)は、現在、電動機の駆動とモータの駆動に広く用いられており、中程度の電力の条件ではそのパワースイッチング素子として完全に集積されたＳＯＩ－ＬＩＧＢＴを使用する場合が多く、ＬＩＧＢＴを高電圧還流ダイオード(ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ)と並列に接続したものが最も典型的なスイッチング素子構造である。ＬＩＧＢＴが順方向にターンオンすると、正孔が注入されて大電流のターンオンが形成されて、誘導性負荷を駆動して正常に動作させる。ＬＩＧＢＴがターンオフすると、誘導性負荷は、その電流が急激に変化することができないため、還流するための回路が必要であり、この時、並列に接続されたＦＷＤは還流の役割を果たし、次の段階でＬＩＧＢＴのゲートが開くと、ＦＷＤは逆方向に回復した後、再びオフ状態に戻り、これで１つの動作周期が終了する。
集積パワーモジュールの設計では、ＬＩＧＢＴとＦＷＤとが異なる種類の２つのデバイスであるため、動作時にスイッチングの特性を正常に保証するためには高度なマッチングが必要である。そのため、デバイスの設計では、ＬＩＧＢＴがターンオフした時のＥｏｆｆとＦＷＤが逆方向に回復する時のｔｒｒとの関係を考慮する必要があり、さもなければ過大な損失及びより長い遅延をもたらしやすく、ＬＩＧＢＴモジュールの信頼性に影響を与える。
ターンオフ損失を低減するために、特許文献ＣＮ１１１８１６６９９Ａは、主にツェナーダイオードの集積による自己適応性を有するＳＯＩ ＬＩＧＢＴデバイスを提案した。ツェナーダイオードはコレクタ電圧の上昇にしたがって自己適応的に逆方向ブレークダウンによってターンオンするため、ターンオフ過程にもドリフト領域内に記憶された正孔を迅速に抽出するために追加の経路を提供する。当該特許文献では、コレクタ構造がコレクタＮＭＯＳ構造であり、Ｎ型バッファ層には第２のＰ型ウェル領域とＰ＋ウェル電位領域とＮ＋コレクタ領域とコレクタトレンチゲートとをさらに有し、Ｐ＋電位領域はＰ＋ウェル電位領域に短絡されて、コレクタとＰ＋ウェル電位領域との電位差もより小さくなり、第２のＰウェル領域に反転層を形成することができず、Ｎ＋コレクタ領域とＮ型バッファ層との間の導電経路が遮断され、デバイスが単極導電モードに入ってデバイスが順方向にターンオンする時のｓｎａｐ－ｂａｃｋ効果を除去することができない。しかしながら、当該特許文献の構造ではツェナーダイオードが導入され、ツェナーダイオードは、一般的にツェナー型のトンネルブレークダウンであるため、逆導通型ＬＩＧＢＴにおける還流ダイオードとして使用される場合、逆方向ブレークダウン時に高電圧又は超高電圧の条件で使用されると限界がある。また、当該特許文献のツェナーダイオードは、順方向ターンオンのｓｎａｐ－ｂａｃｋ効果を抑制するにはある程度の効果があるが、より速く回復する特性が得られず、そのコレクタ構造の設計により、ＬＩＧＢＴの逆方向回復段階のスイッチングのターンオフ速度を依然として改善する必要がある。
本発明のいくつかの実施例によると、逆導通型横型絶縁ゲートバイポーラトランジスタを提供する。
基板に形成されたドリフト領域と、前記ドリフト領域に位置するゲートと、前記ドリフト領域に位置するとともに前記ゲートに近い側に位置するエミッタ領域と、前記ドリフト領域に位置するとともに前記ゲートから遠い側に位置するコレクタ領域と、を含む逆導通型横型絶縁ゲートバイポーラトランジスタであって、前記ドリフト領域の前記コレクタ領域が位置する一方側には、間隔をあけて配置された２つ以上のＮウェル領域が設けられ、 間隔をあけて配置された２つ以上の前記Ｎウェル領域同士の間には、Ｐウェル領域が設けられ、前記Ｎウェル領域には、Ｐ＋接触領域が設けられ、前記Ｐウェル領域には、Ｎ＋接触領域が設けられ、前記Ｐ＋接触領域及び前記Ｎ＋接触領域は、いずれもコレクタ引出端子に電気的に接続される。
選択的な一実施例において、間隔をあけて設けられた２つ以上の前記Ｎウェル領域は、少なくとも、第１のＮウェル領域と第２のＮウェル領域とを含み、前記Ｐウェル領域は、少なくとも、前記第１のＮウェル領域と前記第２のＮウェル領域との間に設けられた第１のＰウェル領域を含み、前記第１のＮウェル領域と前記第２のＮウェル領域とは面積が等しく、前記第１のＮウェル領域と前記第２のＮウェル領域は、前記第１のＰウェル領域に対して対称的に分布する。
選択的な一実施例において、前記基板が位置する平面と平行な方向に沿って、前記Ｎ＋接触領域の周囲は、前記Ｐウェル領域によって被覆される。
選択的な一実施例において、前記Ｎ＋接触領域は、第１の部分と第２の部分とを含み、前記第１の部分は、側壁部及び底部を含み、前記側壁部は、前記基板が位置する平面に垂直な方向に沿って延在し、前記底部の前記基板に近い面は、前記側壁部に接続され、前記第２の部分の前記基板から遠い面は、前記側壁部に接続され、前記側壁部の深さは、前記第２の部分の深さよりも大きい。
選択的な一実施例において、前記側壁部の深さは、前記Ｐ＋接触領域の深さよりも大きい。
選択的な一実施例において、前記Ｐウェル領域内には、溝が形成され、前記第１の部分の前記側壁部及び前記底部は、それぞれ、前記溝の側面及び底面をドーピングすることにより形成される。
選択的な一実施例において、前記溝内には、充填構造が形成され、前記第２の部分は、前記充填構造上に位置する。
選択的な一実施例において、前記充填構造の材料は、絶縁材料及び/又は多結晶シリコンを含む。
選択的な一実施例において、前記Ｐウェル領域の数は、複数であり、複数のＮ＋接触領域は、それぞれ、複数の前記Ｐウェル領域内に位置し、複数のＮ＋接触領域と前記Ｐ＋接触領域とは、前記基板と平行な平面上で交互に分布する。
選択的な一実施例において、間隔をあけて設けられた２つ以上の前記Ｎウェル領域と複数の前記Ｐウェル領域とは、前記基板と平行な平面上で交互に分布する。
本発明の１つ又は複数の実施例の詳細は、以下の図面及び説明で示される。本発明の他の特徴、目的、及び利点は、明細書、図面、及び特許請求の範囲から明らかになる。
以下、本発明の実施例又は例示的な技術における技術的解決策をより明確に説明するために、実施例又は例示的な技術の説明に必要な図面について簡単に説明する。以下の説明における図面は、本発明のいくつかの実施例にすぎず、当業者であれば、創造的な努力を払わずにこれらの図面に基づいて他の図面を得ることができることが明らかであろう。
従来の横型絶縁ゲートバイポーラトランジスタの断面模式図である。 一関連実施例によって提供される逆導通型横型絶縁ゲートバイポーラトランジスタの断面模式図である。 第１の実施例によって提供される逆導通型横型絶縁ゲートバイポーラトランジスタの断面模式図である。 第２の実施例によって提供される逆導通型横型絶縁ゲートバイポーラトランジスタの断面模式図である。 選択的な一実施例における逆導通型横型絶縁ゲートバイポーラトランジスタのコレクタ領域の平面模式図である。 選択的な一実施例における逆導通型横型絶縁ゲートバイポーラトランジスタのコレクタ領域の平面模式図である。 選択的な一実施例における逆導通型横型絶縁ゲートバイポーラトランジスタのコレクタ領域の平面模式図である。
以下、本発明への理解を容易にするために、関連図面を参照して本発明をより完全に説明する。本発明の好適な実施例を図面に示す。しかしながら、本発明は、多くの異なる形態で実施することができ、本明細書に記載の実施例に限定されない。逆に、これらの実施例は、本発明の開示内容をより徹底的かつ完全的にすることを目的として提供される。
特に定義しない限り、本明細書で使用される全ての技術用語及び科学用語は、当業者によって一般的に理解されるような意味を有する。本明細書において、本発明の明細書で使用される用語は、具体的な実施例を説明する目的のみで使用され、本発明を限定することを意図するものではない。
理解すべきものとして、要素又は層が他の要素又は層「...上にある」、「...に隣接する」、「に接続される」、又は「に結合される」と呼ばれる場合、直接他の要素又は層上にあるか、直接他の要素又は層に隣接するか、直接他の要素又は層に接続又は結合されてもよいし、或は、介在する要素又は層が存在してもよい。逆に、要素が他の要素又は層に対して「直接...上にある」、「直接...に接触する」、「に直接接続される」、又は「に直接結合される」と呼ばれる場合には、介在する要素又は層が存在しない。理解すべきものとして、第１、第２、第３などの用語を使用して様々な要素、部品、領域、層、ドーピング種類及び/又は部分を説明するが、これらの要素、部品、領域、層、ドーピング種類及び/又は部分は、これらの用語によって限定されるべきではない。これらの用語は、１つの要素、部品、領域、層、ドーピング種類又は部分と、他の要素、部品、領域、層、ドーピング種類又は部分とを区分するために用いられる。したがって、本明細書の教示から逸脱することなく、後述する第１の要素、部品、領域、層、ドーピング種類又は部分は、第２の要素、部品、領域、層、ドーピング種類又は部分として表すことができる。
「...下にある」、「...下方にある」、「の下の」、「...の下にある」、「...の上にある」、「の上の」等の空間関係用語は、ここでは、図面に示された１つの要素又は特徴と他の要素又は特徴との関係を説明するために用いられる。理解すべきものとして、図面に示された方位に加えて、空間関係用語は、使用及び動作中のデバイスの異なる方位を更に含む。例えば、図面のデバイスが反転する場合、「他の要素の下にある」、「その下にある」、又は「その下方にある」要素又は特徴の方位が他の要素又は特徴の「上にある」に変えることとして説明される。したがって、例示的な用語である「...下方にある」及び「...下にある」は、上及び下のような２つの方位を含むことができる。なお、デバイスは、他の方位(例えば、９０度回転又は他の方位)を含んでもよく、ここで使用される空間用語もそれに応じて解釈される。
本明細書で使用される場合、単数形の「一」、「１つ」、及び「前記/当該」は、文脈で明らかにそうでないことを示していない限り、複数形も含むことができる。更に理解すべきものとしては、「含む／含有する」又は「有する」などの用語は、説明される特徴、全体、ステップ、操作、部品、部分、又はそれらの組み合わせの存在を指定するが、１つ又は複数の別の特徴、全体、ステップ、操作、部品、部分、又はそれらの組み合わせの存在又は付加の可能性を排除しない。それと同時に、本明細書において、用語「及び/又は」は、関連する列挙された項目の任意の及び全ての組み合わせを含む。
まず、図１を参照する。図１は、従来の横型絶縁ゲートバイポーラトランジスタの断面模式図である。図面に示されたように、当該横型絶縁ゲートバイポーラトランジスタは、(底部シリコン層１００、埋め込み酸化膜層１１０、及び上部シリコン層１２０を含む)ＳＯＩ基板と、上部シリコン層１２０に位置するドリフト領域１２１と、フィールド酸化層１３０と、ゲート１４０と、コレクタにおける多結晶シリコンフィールド板１５０と、ドリフト領域１２１上に位置するとともにゲートに近い側に位置するエミッタ領域と、ドリフト領域１２１上に位置するとともにゲートから遠い側に位置するコレクタ領域と、を含む。ここで、エミッタ領域には、チャネル領域１６１が設けられ、当該チャネル領域１６１は、ＬＩＧＢＴにおいて横型ＭＯＳの導電性チャネルとして機能し、具体的にはＰウェル領域である。チャネル領域１６１上には、基板オーミック接触領域１７１及びソースオーミック接触領域１７２が設けられ、且つ、基板オーミック接触領域１７１及びソースオーミック接触領域１７２は、いずれもエミッタ引出端子に電気的に接続される。コレクタ領域には、Ｎ型バッファ領域(以下、Ｎウェル領域１６２と呼ぶ)が設けられ、Ｎウェル領域１６２には、Ｐ＋接触領域１７３が設けられ、Ｐ＋接触領域１７３及び多結晶シリコンフィールド板１５０は、いずれもコレクタ引出端子に電気的に接続される。
上記構造では、ＬＩＧＢＴはＦＷＤに並列に接続される必要がある。ＬＩＧＢＴが順方向にターンオンすると、正孔が注入されて大電流のターンオンが形成され、誘導性負荷を駆動して正常に動作させる。ＬＩＧＢＴがターンオフすると、誘導性負荷は、その電流が急激に変化することができないため、還流するための回路が必要であり、この時、並列に接続されたＦＷＤは還流の役割を果たし、次の段階でＬＩＧＢＴのゲートが開くと、ＦＷＤは逆方向に回復した後、再びターンオフ状態に戻り、これで１つの動作周期が終了する。しかしながら、ＬＩＧＢＴとＦＷＤとが異なる種類の２つのデバイスであるため、スイッチング特性を正常に保証するためには動作時に高度なマッチングが必要である。そのため、独立するＦＷＤとＬＩＧＢＴとを集積するのは、当該分野の重要な研究方向となっている。
上記の構造では、コレクタがＰ＋(図１のＰ＋接触領域１７３を参照)であるため、ＬＩＧＢＴには電流を放出する経路がなく、並列に接続されたダイオード(即ちＦＷＤ)からしか流れ出ないことを考慮したうえで、本発明は、まず、逆導通型横型絶縁ゲートバイポーラトランジスタを提供する関連実施例を提案する。ＬＩＧＢＴのコレクタ構造を改良することにより、ＬＩＧＢＴのスイッチング時の特性が改善される。具体的には、図２を参照すると、図面に示されたように、当該関連実施例において、Ｎウェル領域１６２内には、Ｐ＋接触領域１７３に加えて、Ｎ＋接触領域１７４が設けられ、即ち、コレクタ領域にはＮ＋接触領域が追加される。また、Ｎ＋接触領域１７４の下端は、Ｐウェル領域１６３によって囲まれている。したがって、ＬＩＧＢＴが正常にターンオンすると、Ｐ＋接触領域１７３の正孔がＮウェル領域１６２及びドリフト領域１２１に注入されてコンダクタンス変調効果が発生し、ＰＮＰ三極管がトリガーされた後に電流が急激に上昇し、ＬＩＧＢＴは順方向のターンオン動作に入る。この時、Ｎ＋接触領域１７４及びＰウェル領域１６３は、逆バイアス状態であり、電子は空乏層を超えてＬＤＭＯＳを形成できないので、ＬＩＧＢＴが順方向にターンオンする時に、正常な起動動作に影響を与えない。ＬＩＧＢＴが逆方向にターンオフすると、ＬＩＧＢＴのコレクタは電圧を失いゼロ電位となり、この時、駆動される誘導性負荷の電流は急激に変化できないため、エミッタのＰ＋(図２の基板オーミック接触領域１７１を参照)を通って流入する。従来技術の通常構造と比較すると、当該関連実施例によって提供される構造では、Ｎ＋接触領域１７４の存在により、還流時にコイルに戻る電流経路を有するので、還流するための追加のＦＷＤが並列に接続される必要がなく、モジュール動作時のレイアウト面積を大幅に節約し、ＬＩＧＢＴの信頼性を向上させる。
しかしながら、図２に示された関連実施例において、Ｐ＋接触領域１７３、Ｎ＋接触領域１７４、及びＰウェル領域１６３は、いずれも同じＮウェル領域１６２に設けられ、ＬＩＧＢＴが逆方向に回復する時に、少数キャリアである正孔が超える電位障壁がより高く、ＬＩＧＢＴの逆方向の回復段階でのスイッチングのターンオフ速度を改善する必要がある。
これに鑑み、本発明は、以下の実施例を提供する。即ち、逆導通型横型絶縁ゲートバイポーラトランジスタは、基板上に形成されたドリフト領域と、ドリフト領域に位置するゲートと、ドリフト領域に位置するとともにゲートに近い側に位置するエミッタ領域と、ドリフト領域に位置するとともにゲートから遠い側に位置するコレクタ領域と、を含む。ここで、ドリフト領域のコレクタ領域が位置する一方側には、間隔をあけて配置された２つ以上のＮウェル領域が設けられ、間隔をあけて配置された２つ以上のＮウェル領域同士の間には、Ｐウェル領域が設けられ、Ｎウェル領域には、Ｐ＋接触領域が設けられ、Ｐウェル領域には、Ｎ＋接触領域が設けられ、Ｐ＋接触領域及びＮ＋接触領域は、いずれもコレクタ引出端子に電気的に接続される。
理解されるように、従来技術と比較すると、本発明の実施例は、ＬＩＧＢＴのコレクタ領域の構造を改良することによって、改良後のデバイス構造では、還流するための追加のＦＷＤが並列に接続される必要がなくなり、モジュールの動作時にレイアウト面積を大幅に節約し、ＬＩＧＢＴの信頼性を向上させることができるだけでなく、間隔をあけて配置されたＮウェル領域の構造を有し、Ｐウェル領域が間隔をあけて配置されたＮウェル領域同士の間に設けられるため、ＬＩＧＢＴの逆方向の回復段階でのスイッチングのターンオフ速度を更に向上させ、デバイス全体のスイッチング特性を向上させる。
まず、図３を参照して本発明の実施例を更に解釈して説明する。図３は、本発明の第１の実施例によって提供される逆導通型横型絶縁ゲートバイポーラトランジスタの断面模式図である。図面に示されたように、当該逆導通型横型絶縁ゲートバイポーラトランジスタは、ＳＯＩ基板を含み、即ち、底部シリコン層１００と、埋め込み酸化膜層１１０と、上部シリコン層１２０と、を含む。
底部シリコン層１００は、第１導電型、具体的には、例えばＰ型であり、即ち、底部シリコン層１００は、Ｐ型基板(Ｐｓｕｂ)である。その材料は、シリコンである。当然ながら、本発明の実施例は、これに限定されなく、本発明の実施例におけるＳＯＩ基板の底部基板の材料として、炭化ケイ素、砒化ガリウム、リン化インジウム、又はゲルマニウムシリコン等の当該分野で一般的に用いられる材料を使用することも可能である。
埋め込み酸化膜層１１０は、底部シリコン層１００上に位置し、その材料は、一般的に二酸化ケイ素等のシリコンの酸化物である。埋め込み酸化膜層１１０は、一般に機能上の名称(ＢＯＸ)であり、具体的には１層の絶縁層であり、その材料は二酸化ケイ素に限らず他の絶縁材料であってもよい。
上部シリコン層１２０は、埋め込み酸化膜層１１０上に位置し、具体的には、第２導電型のエピタキシャル層であってもよく、デバイスを製造する層として機能する。上部シリコン層１２０は、ＬＩＧＢＴデバイスにおいてドリフト領域(図面ではドリフト領域１２１で示される)として機能する。第２導電型は、具体的にＮ型であってもよく、ドリフト領域として、その導電型は底部シリコン層１００とは逆の導電型である。ドリフト領域１２１は、具体的にはＮ－領域である。上部シリコン層１２０の材料は、シリコンである。当然ながら、本発明の実施例はこれに限定されなく、本発明の実施例におけるＳＯＩ基板の上部基板の材料として、炭化ケイ素、砒化ガリウム、リン化インジウム、又はゲルマニウムシリコン等の当該分野で一般的に用いられる材料を使用することも可能である。
フィールド酸化層１３０は、ドリフト領域１２１上に形成され、フィールド酸化層１３０の材料は、二酸化ケイ素などのシリコンの酸化物であってもよい。フィールド酸化層１３０は、ＬＩＧＢＴのフィールド領域であり、デバイスの横方向の分離部材として機能する。
フィールド酸化層１３０上には、ゲート１４０が形成され、ゲート１４０の材料は、例えば多結晶シリコンであり、ＬＩＧＢＴのゲートとして機能する。
フィールド酸化層１３０上には、ＬＩＧＢＴのコレクタにおける多結晶シリコンフィールド板として機能する、コレクタにおける多結晶シリコンフィールド板１５０が更に形成される。
チャネル領域１６１及びＮウェル領域１６２は、いずれも、ドリフト領域１２１に位置するとともに、図面の第１の方向に沿って間隔をあけて設けられる。チャネル領域１６１は、ゲート１４０に近い側に位置し、チャネル領域１６１は、第１導電型、具体的には例えばＰウェルである。チャネル領域１６１は、横型ＭＯＳの導電性チャネルを形成する。Ｎウェル領域１６２は、ゲート１４０から遠い側に位置する。Ｎウェル領域１６２は、ＬＩＧＢＴのコレクタ領域においてＬＩＧＢＴのＮ型バッファ層として機能して、パンチスルーを防止する。
チャネル領域１６１内には、第１導電型の基板オーミック接触領域１７１及び第２導電型のソースオーミック接触領域１７２が設けられる。基板オーミック接触領域１７１は、具体的にはＰ＋型領域であり、基板の引出端子として機能する。ソースオーミック接触領域１７２は、具体的にはＮ＋型領域であり、ＭＯＳのソースオーミック接触として機能する。ソースオーミック接触領域１７２は、チャネル領域１６１内にチャネルを誘導させるように、ゲート１４０に向かう側でチャネル領域１６１に接触する。
ドリフト領域１２１のコレクタ領域(例えば図面では破線で示される)が位置する側には、間隔をあけて配置された２つ以上のＮウェル領域(図３では、第１のＮウェル領域１６２１及び第２のＮウェル領域１６２２を例として示される)が設けられ、当該Ｎウェル領域はＬＩＧＢＴのバッファ領域として機能する。本実施例によって提供される逆導通型ＬＩＧＢＴにおいて、バッファ領域が分離されて、間隔をあけて配置された２つ以上のＮウェル領域に分けられることにより、独立したＬＩＧＢＴユニットとなる。
Ｎウェル領域には、Ｐ＋接触領域１７３が設けられ、Ｐ＋接触領域１７３は、コレクタオーミック接触領域とも呼ばれてもよく、ＬＩＧＢＴのコレクタオーミック接触として、電極の引出端子を提供する。具体的には、各Ｎウェル領域には、それぞれ独立したＰ＋接触領域が設けられてもよい。各Ｐ＋接触領域は、図３に示されたように、それぞれ対応する各Ｎウェル領域内に位置してもよい。Ｐ＋接触領域の側面及び底部は、いずれもＮウェル領域によって被覆される。各Ｐ＋接触領域は、それぞれ対応する各Ｎウェル領域に位置し、底部のみがＮウェル領域によって被覆されてもよい。
間隔をあけて配置された２つ以上のＮウェル領域同士の間(例えば、第１のＮウェル領域１６２１と第２のＮウェル領域１６２２との間)には、Ｐウェル領域１６３が設けられ、当該Ｐウェル領域１６３は、順方向のターンオンカットオフＰウェルである。
当該Ｐウェル領域１６３には、Ｎ＋接触領域１７４が設けられ、当該Ｎ＋接触領域１７４は、ＬＩＧＢＴのコレクタ端のＮ＋引出端子として機能し、逆方向のターンオン時に発生したダイオードのカソードである。
図面に示されたように、Ｐ＋接触領域１７３及びＮ＋接触領域１７４は、いずれもコレクタ引出端子に電気的に接続される。
このように、ＬＩＧＢＴのエミッタ(Ｅｍｉｔ)、コレクタ(Ｃｏｌｌｅｃｔｏｒ)、及びゲート(Ｇａｔｅ)は、図面に示されている。
ここで、基板が位置する平面に垂直な方向を、第３の方向、即ち各層構造の積層方向と定義し、基板と平行な平面において互いに垂直な２つの第１の方向及び第２の方向を定義する。
本発明の実施例において、関連実施例におけるＮウェル領域１６２全体を分割して、いくつかの独立した領域に変更し(図３には模式的に２つのＮウェル領域のみを示すが、実際の応用では少なくとも間隔をあけている２つのＮウェル領域であってもよい)、このようにすると、還流するための追加のＦＷＤを並列に接続する必要がなくなるだけでなく、ＬＩＧＢＴの逆方向の回復段階でのスイッチングのターンオフ速度を向上させることができる。
ここで、理解すべきものとして、Ｎ＋接触領域１７４の少なくとも一部(具体的には、例えば上面以外の部分)は、Ｐウェル領域１６３の少なくとも一部と直接接触し、両者の間には、ＰＮ接合、具体的にはＰ/Ｎ＋が形成される。Ｐウェル領域１６３の少なくとも一部(少なくとも下面が位置する部分を含む)は、ドリフト領域１２１と直接接触し、両者の間には、ＰＮ接合、具体的にはＰ/Ｎ－が形成される。Ｐウェル領域１６３とドリフト領域１２１との間の電位障壁は、関連実施例におけるＰウェル領域１６３とＮウェル領域１６２との間の電位障壁より明らかに低い。
引き続き図３を参照すると、間隔をあけて設けられた２つ以上のＮウェル領域は、少なくとも、第１のＮウェル領域１６２１及び第２のＮウェル領域１６２２を含み、Ｐウェル領域１６３は、少なくとも、第１のＮウェル領域１６２１と第２のＮウェル領域１６２２との間に設けられた第１のＰウェル領域(図３に示された断面には１つのＰウェル領域しか存在しないため、図面のＰウェル領域１６３を参考すればよい)を含み、第１のＮウェル領域１６２１と第２のＮウェル領域１６２２とは面積が等しく、第１のＮウェル領域１６２１と第２のＮウェル領域１６２２は、第１のＰウェル領域に対して対称的に分布する。
理解されるように、第１のＮウェル領域と第２のＮウェル領域とは面積が等しく、第１のＮウェル領域と第２のＮウェル領域は第１のＰウェル領域に対して対称的に分布するため、デバイスが順方向にターンオンすると、電流はコレクタ領域の各Ｐ＋接触領域により均一に流れることができ、デバイスのターンオン特性がより安定になり、逆に、非対称且つ不均一に分布すると、デバイスがＰＮＰ段階を経てる前に早期に起動され、デバイス全体がコンダクタンス変調効果を失ってＬＤＭＯＳになりやすい。逆方向の還流時にも同様の問題が生じ、不均一に分布すると、逆導通型のダイオードの還流特性が低下し、抵抗が大きくなって迅速に回復しにくくなるが、第１のＮウェル領域と第２のＮウェル領域とは面積が等しくて対称的に分布すると、還流特性がより良く、回復がより速い。
第１のＮウェル領域１６２１、第１のＰウェル領域、及び第２のＮウェル領域１６２２は、例えば第１の方向に沿って順に配置される。当該第１の方向は、エミッタ領域からコレクタ領域への方向でもある。第１のＮウェル領域１６２１、第１のＰウェル領域、及び第２のＮウェル領域１６２２は、面積を節約するように順に隣接してもよい。
基板が位置する平面と平行な方向に沿って、Ｎ＋接触領域１７４の周囲は、Ｐウェル領域１６３によって被覆される。理解されるように、Ｐウェル領域１６３はＮ＋接触領域１７４を被覆した後、ＬＩＧＢＴの起動初期には、一般的なＬＩＧＢＴのようにｓｎａｐ－ｂａｃｋ現象(即ち、順方向の電圧がある程度になると、電流が大きくなるが電圧が下がる現象)が発生することはない。これは、Ｎ＋接触領域１７４は、ＬＩＧＢＴの順方向の起動時の動作に参加しなく、この時、パンチスルーされたＬＩＧＢＴのように動作し、順方向のターンオンの電圧降下が小さいので、より小さいＶｃｅｓａｔ特性を有するためである。それと同時に、ターンオフ時に、一部の少数キャリアがＮ＋接触領域１７４とＰウェル領域１６３によって形成されたＰＮ接合の電位障壁を超えて、Ｎ＋接触領域１７４と再結合したため、ＬＩＧＢＴの尾引き現象を低減し、ターンオフの損失を低減する。
図４は、第２の実施例によって提供される逆導通型横型絶縁ゲートバイポーラトランジスタの断面模式図である。図面に示されたように、当該実施例において、Ｎ＋接触領域１７４は、第１の部分１７４２及び第２の部分１７４４を含み、第１の部分１７４２は、側壁部及び底部を含み、側壁部は、基板が位置する平面に垂直な方向に沿って延在し、底部の基板に近い面は、側壁部に接続され、第２の部分１７４４の基板から遠い面は、側壁部に接続され、側壁部の深さは、第２の部分１７４４の深さよりも大きい。
ここで、第２の部分１７４４及び第１の部分１７４２の底部は、ＬＩＧＢＴのコレクタ端の横方向のＮ＋引出端子として機能してもよく、第１の部分１７４２の側壁部は、ＬＩＧＢＴのコレクタ端の縦方向のＮ＋引出端子として機能してもよく、以上はいずれも逆方向のターンオン時に発生したダイオードのカソードである。
当該第２の実施例は、更に以下の有益な効果を実現する。一方では、コレクタ領域においてＮ＋の接触面積、即ち横方向のＮ＋及び縦方向のＮ＋を増加し、そして、Ｎ＋接触領域の上面において導電接触を行う。Ｎ＋の接触面積が大きいため、逆方向のダイオードとしてのＮ＋の役割を大きく生かすことができ、逆方向のターンオンのＬＩＧＢＴの逆方向の還流能力を大幅に向上させる。それと同時に、ダイオードとしての逆方向の回復時には、側壁部に沿って移動する少数キャリアである正孔の数が上面に沿って移動する数よりも多いため、少数キャリアの移動経路が短く、正孔の再結合の効率を更に向上させ、逆方向の回復時間ｔｒｒを長くし、逆方向の回復時のピーク電流Ｉｒｒを小さくする。もう一方では、ＬＩＧＢＴのコレクタ領域の面積を大きく削減することができる。第１の部分１７４２を形成する構造(具体的には溝構造)のピッチ (ｐｉｔｃｈ、即ち間隔)を非常に小さく設計することができ、同じ深さの場合にＮ＋注入面積を減らさないため、コレクタ領域の面積を削減することでＬＩＧＢＴ全体の面積を削減することができる。
実際の製造過程において、まず、Ｐウェル領域１６３内で溝を形成し、溝の側面及び底面をドーピングして上記の第１の部分１７４２を形成し、次に、当該溝を充填し、溝の頂部に上記の第２の部分１７４４を形成することができる。ここで、ドーピングは、例えばイオン注入等のプロセスによって実施することができる。
デバイス構造では、Ｐウェル領域１６３内に溝が形成され、第１の部分１７４２の側壁部及び底部はそれぞれ溝の側面及び底面をドーピングすることにより形成される。このようにすると、第１の部分１７４２の断面形状は、形成された溝の形状に類似した形状、例えばＵ字型にすることができる。
溝内には、充填構造１８０が形成され、第２の部分１７４４は、充填構造１８０上に位置する。
上記充填構造１８０の材料は、絶縁材料及び/又は多結晶シリコンを含む。選択的な一実施例において、充填構造１８０の材料は、絶縁材料、具体的には、例えば酸化シリコンを含む。また、絶縁材料上に、多結晶シリコンを更に充填し、更に多結晶シリコン中に第２の部分１７４４を形成することができる。選択的なもう一実施例において、溝内に直接多結晶シリコンを充填し、多結晶シリコンの上面に第２の部分１７４４を形成してもよい。
このようにすると、第１の部分１７４２と第２の部分１７４４との間、即ちＮ＋接触領域１７４内部は、少なくとも充填材料を含む。
本実施例において、第１の部分１７４２の上記の側壁部の深さは、例えばＰ＋接触領域１７３の深さよりも大きい。
図５ａ～図５ｃは、選択的な一実施例における逆導通型横型絶縁ゲートバイポーラトランジスタのコレクタ領域の平面模式図である。
まず、図５ａを参照する。図面に示されたように、上記Ｐウェル領域の数は、複数であってもよく、複数のＮ＋接触領域は、それぞれ、複数のＰウェル領域内に位置し、複数のＮ＋接触領域とＰ＋接触領域とは、基板と平行な平面上で交互に分布する。
ここで、Ｐ＋接触領域を明確に示していないが、理解されるように、第１の方向においても第２の方向においても、隣接する２つのＮ＋接触領域同士の間には、Ｐ＋接触領域が存在する。更に、隣接する２つのＮ＋接触領域同士の間には、Ｐ＋接触領域が存在し、且つ、隣接する２つのＰ＋接触領域同士の間には、Ｎ＋接触領域が存在する。
これに対して、図５ｂは、ある可能な場合即ち、Ｐ＋接触領域は、各Ｎ＋接触領域同士の間に位置し、具体的には各Ｐウェル領域同士の間に位置する場合を示す。Ｐ＋接触領域は、全体として接続され、各Ｐウェル領域及び対応するＰウェル領域内に位置するＮ＋接触領域は、Ｐ＋接触領域内に島状に分布する。
理解されるように、正方形の格子状のレイアウト(或はマトリクスアレイ配置)と比較すると、交互に分布した構造は、高電流密度の場合により適しており、大電流のＬＩＧＢＴはエミッタ領域でｓｎａｐ－ｂａｃｋ現象が発生しやすいが、Ｎ＋とＰ＋の交互の分布により、デバイスのｓｎａｐ－ｂａｃｋが発生する条件を大きく排除することができ、ＰＮ接合がターンオンしにくくなるため、ＬＩＧＢＴの安全動作領域を向上させる。
図５ａ及び図５ｂではデバイスの内部(上部シリコン層１２０の内部)が示されていないため、図５ｃの破線で上部シリコン層１２０の内部に位置するＮウェル領域を示す。図５ｃに示されたように、間隔をあけて設けられた２つ以上のＮウェル領域と複数のＰウェル領域とは基板と平行な平面上で交互に分布することができる。
具体的な一実施例において、第１の方向に沿って、複数のＮウェル領域と複数のＰウェル領域は、「Ｎウェル領域－Ｐウェル領域－Ｎウェル領域……」という方式に従って配置され、第２の方向に沿って、複数のＮウェル領域と複数のＰウェル領域は、同様に「Ｎウェル領域－Ｐウェル領域－Ｎウェル領域……」という方式に従って配置される。
理解されるように、図５ｂに示された、Ｐ＋接触領域は上部シリコン層１２０の上面で全体として接続されている構造でも、各Ｎウェル領域はＰ＋接触領域の下方に間隔をあけて設けられるべきである。
Ｎウェル領域は、Ｐウェル領域に隣接してもよく、当然ながら、本発明は、両者の間に隙間がある場合を排除しない。上部シリコン層１２０の上面において、Ｐウェル領域は露出する部分があるはずであり、Ｎウェル領域は露出しなくてもよい。
本発明の各実施例で言及された上面は、対応する構造の基板から離れた表面として理解されるものとし、これに対応して、下面は対応する構造の基板に近い表面として理解されるものとする。
説明すべきものとして、本発明の実施例は、ここで示された領域の特定の形状に限定されるべきではなく、例えば製造技術による形状偏差を含むものである。例えば、矩形として示される注入領域は、通常、注入領域から非注入領域への二次元変化ではなく、そのエッジに丸みを帯びた又は湾曲した特徴及び/又は注入濃度勾配を有する。同様に、注入によって形成される埋込領域は、当該埋込領域と注入時に通過する表面との間の領域のうちのいくつかの注入をもたらすことができる。したがって、図面に示された領域は、基本的には模式的であり、それらの形状はデバイスの領域の実際の形状を示すものではなく、本発明の範囲を限定するものではない。
本明細書の記載において、「一実施例において」、「選択的な一実施例において」、「他の実施例において」等の表現による記載は、当該実施例又は例示を組み合わせて説明する具体的な特徴、構造、材料は本発明の少なくとも１つの実施例又は例に含まれることを意図している。本明細書において、上記の用語に対する模式的な記載は、必ずしも同一の実施例又は例を意味するものではない。
以上説明した実施例の各技術的特徴は、任意に組み合わせることが可能であり、説明を簡潔にするために、上記実施例における各技術的特徴の全ての可能な組み合わせについては説明していないが、これらの技術的特徴の組み合わせに矛盾がない限り、本明細書に記載される範囲内であると考えられるべきである。
上記の実施例は、本願のいくつかの実施形態を示しているに過ぎず、その叙述は具体的かつ詳細であるが、本願の発明の範囲を限定するものとして理解されるべきではない。当業者であれば、本願の思想から逸脱することなく、本願の範囲に含まれるいくつかの変形および改善を行うことができることに留意されたい。したがって、本願の特許の範囲は、添付の特許請求の範囲に従うものとする。

Claims (15)

  1. 基板に形成されたドリフト領域と、前記ドリフト領域に位置するゲートと、前記ドリフト領域に位置するとともに前記ゲートに近い側に位置するエミッタ領域と、前記ドリフト領域に位置するとともに前記ゲートから遠い側に位置するコレクタ領域と、を含む逆導通型横型絶縁ゲートバイポーラトランジスタであって、
    前記ドリフト領域の前記コレクタ領域が位置する一方側には、間隔をあけて配置された２つ以上のＮウェル領域が設けられ、
    間隔をあけて配置された２つ以上の前記Ｎウェル領域同士の間には、Ｐウェル領域が設けられ、
    前記Ｎウェル領域には、Ｐ＋接触領域が設けられ、
    前記Ｐウェル領域には、Ｎ＋接触領域が設けられ、
    前記Ｐ＋接触領域及び前記Ｎ＋接触領域は、いずれもコレクタ引出端子に電気的に接続される
    ことを特徴とする逆導通型横型絶縁ゲートバイポーラトランジスタ。
  2. 間隔をあけて設けられた２つ以上の前記Ｎウェル領域は、少なくとも、第１のＮウェル領域と第２のＮウェル領域とを含み、前記Ｐウェル領域は、少なくとも、前記第１のＮウェル領域と前記第２のＮウェル領域との間に設けられた第１のＰウェル領域を含み、前記第１のＮウェル領域と前記第２のＮウェル領域とは面積が等しく、前記第１のＮウェル領域と前記第２のＮウェル領域は、前記第１のＰウェル領域に対して対称的に分布する
    ことを特徴とする請求項１に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  3. 前記エミッタ領域から前記コレクタ領域への方向に沿って、前記第１のＮウェル領域、前記第１のＰウェル領域、及び前記第２のＮウェル領域は、順に配置される
    ことを特徴とする請求項２に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  4. 前記基板が位置する平面と平行な方向に沿って、前記Ｎ＋接触領域の周囲は、前記Ｐウェル領域によって被覆される
    ことを特徴とする請求項１に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  5. 前記Ｎ＋接触領域は、第１の部分と第２の部分とを含み、前記第１の部分は、側壁部及び底部を含み、前記側壁部は、前記基板が位置する平面に垂直な方向に沿って延在し、前記底部の前記基板に近い面は、前記側壁部に接続され、前記第２の部分の前記基板から遠い面は、前記側壁部に接続され、前記側壁部の深さは、前記第２の部分の深さよりも大きい
    ことを特徴とする請求項１に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  6. 前記側壁部の深さは、前記Ｐ＋接触領域の深さよりも大きい
    ことを特徴とする請求項５に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  7. 前記Ｐウェル領域内には、溝が形成され、前記第１の部分の前記側壁部及び前記底部は、それぞれ、前記溝の側面及び底面をドーピングすることにより形成される
    ことを特徴とする請求項５に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  8. 前記溝内には、充填構造が形成され、前記第２の部分は、前記充填構造上に位置する
    ことを特徴とする請求項７に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  9. 前記充填構造の材料は、絶縁材料及び/又は多結晶シリコンを含む
    ことを特徴とする請求項８に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  10. 前記Ｐウェル領域の数は、複数であり、複数のＮ＋接触領域は、それぞれ、複数の前記Ｐウェル領域内に位置し、複数のＮ＋接触領域と前記Ｐ＋接触領域とは、前記基板と平行な平面上で交互に分布する
    ことを特徴とする請求項１に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  11. 間隔をあけて設けられた２つ以上の前記Ｎウェル領域と複数の前記Ｐウェル領域とは、前記基板と平行な平面上で交互に分布する
    ことを特徴とする請求項１０に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  12. 前記Ｐウェル領域と前記ドリフト領域との間の電位障壁は、前記Ｐウェル領域と前記Ｎウェル領域との間の電位障壁よりも低い
    ことを特徴とする請求項１に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  13. 前記ドリフト領域に位置するとともに前記ゲートが位置する一方側に近いチャネル領域を更に含み、前記チャネル領域は、導電性チャネルを形成し、前記Ｎウェル領域は、前記逆導通型横型絶縁ゲートバイポーラトランジスタのＮ型バッファ層として、前記チャネル領域に対して間隔をあけて設けられる
    ことを特徴とする請求項１に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  14. 前記チャネル領域内には、第１導電型の基板オーミック接触領域と第２導電型のソースオーミック接触領域とが設けられ、前記ソースオーミック接触領域は、前記チャネル領域内にチャネルを誘導させるように、前記ゲートに向かう側で前記チャネル領域に接触する
    ことを特徴とする請求項１３に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
  15. 前記ドリフト領域と前記ゲートとの間に形成されたフィールド酸化層を更に含み、前記フィールド酸化層は、前記ドリフト領域と前記ゲートとの間の分離フィールド領域として機能する
    ことを特徴とする請求項１に記載の逆導通型横型絶縁ゲートバイポーラトランジスタ。
JP2023567960A 2021-05-31 2022-01-24 逆導通型横型絶縁ゲートバイポーラトランジスタ Pending JP2024516286A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110600489.6 2021-05-31
CN202110600489.6A CN115483281A (zh) 2021-05-31 2021-05-31 逆导型横向绝缘栅双极型晶体管
PCT/CN2022/073350 WO2022252654A1 (zh) 2021-05-31 2022-01-24 逆导型横向绝缘栅双极型晶体管

Publications (1)

Publication Number Publication Date
JP2024516286A true JP2024516286A (ja) 2024-04-12

Family

ID=84322571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023567960A Pending JP2024516286A (ja) 2021-05-31 2022-01-24 逆導通型横型絶縁ゲートバイポーラトランジスタ

Country Status (3)

Country Link
JP (1) JP2024516286A (ja)
CN (1) CN115483281A (ja)
WO (1) WO2022252654A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190369B (zh) * 2023-02-28 2023-11-03 海信家电集团股份有限公司 智能功率模块和具有其的电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605446B2 (en) * 2006-07-14 2009-10-20 Cambridge Semiconductor Limited Bipolar high voltage/power semiconductor device having first and second insulated gated and method of operation
CN101969050B (zh) * 2010-08-27 2013-04-24 东南大学 一种绝缘体上硅可集成大电流n型组合半导体器件
CN103413824B (zh) * 2013-07-17 2015-12-23 电子科技大学 一种rc-ligbt器件及其制作方法
CN105990408A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管
CN110400840B (zh) * 2019-08-06 2020-12-29 电子科技大学 一种抑制电压回折现象的rc-ligbt器件

Also Published As

Publication number Publication date
CN115483281A (zh) 2022-12-16
WO2022252654A1 (zh) 2022-12-08

Similar Documents

Publication Publication Date Title
US6051850A (en) Insulated gate bipolar junction transistors having built-in freewheeling diodes therein
US9070735B2 (en) Lateral power semiconductor transistors
US6091107A (en) Semiconductor devices
EP2342753B1 (en) Insulated gate bipolar transistor
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
JP2006210547A (ja) 絶縁ゲート型半導体装置とその製造方法
JPH10178176A (ja) トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
US20150187877A1 (en) Power semiconductor device
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
US9806152B2 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
US7989921B2 (en) Soi vertical bipolar power component
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
KR100278526B1 (ko) 반도체 소자
CN113394278A (zh) 逆导型igbt及其制备方法
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
KR20150061971A (ko) 전력 반도체 소자 및 그의 제조 방법
US6864535B2 (en) Controllable semiconductor switching element that blocks in both directions
JP2024516286A (ja) 逆導通型横型絶縁ゲートバイポーラトランジスタ
CN108122962B (zh) 一种绝缘栅双极型晶体管
US11742417B2 (en) Power semiconductor device including first and second trench structures
US20150187922A1 (en) Power semiconductor device
US11575032B2 (en) Vertical power semiconductor device and manufacturing method
JP2000311998A (ja) 絶縁ゲートターンオフサイリスタ
CN111211167B (zh) 一种消除负阻效应的rc-igbt器件结构
CN115411100A (zh) 横向绝缘栅双极型晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231102