CN115411100A - 横向绝缘栅双极型晶体管 - Google Patents

横向绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN115411100A
CN115411100A CN202110589549.9A CN202110589549A CN115411100A CN 115411100 A CN115411100 A CN 115411100A CN 202110589549 A CN202110589549 A CN 202110589549A CN 115411100 A CN115411100 A CN 115411100A
Authority
CN
China
Prior art keywords
sub
region
contact
ohmic contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110589549.9A
Other languages
English (en)
Inventor
宋华
顾炎
陈思宇
何乃龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202110589549.9A priority Critical patent/CN115411100A/zh
Priority to PCT/CN2022/073064 priority patent/WO2022247322A1/zh
Publication of CN115411100A publication Critical patent/CN115411100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请实施例提供的横向绝缘栅双极型晶体管，包括形成于衬底上的漂移区，位于漂移区上的场氧化层，沿第一方向间隔设置的第一阱区和第二阱区；在第一阱区内设置有具有第一导电类型的衬底欧姆接触区和具有第二导电类型的源极欧姆接触区；第二导电类型和第一导电类型相反；衬底欧姆接触区和源极欧姆接触区之间具有接触面，接触面包括两个以上子接触面，各子接触面不连续和/或不共面；各子接触面沿平行于衬底所在的平面方向上具有各子延伸长度，各子延伸长度之和大于衬底欧姆接触区沿第二方向上的延伸长度，并且大于源极欧姆接触区沿第二方向上的延伸长度；如此，提升了LIGBT的抗冲击特性。

Description

横向绝缘栅双极型晶体管
技术领域
本申请涉及半导体器件技术领域，特别是涉及一种横向绝缘栅双极型晶体管。
背景技术
横向绝缘栅双极型晶体管(Lateral Insulated-Gate Bipolar Transistor，LIGBT)，是一种将MOS管和双极晶体管优点集于一身的晶体管。而绝缘衬底上硅(Siliconon Insulator，SOI)技术以其理想的介质隔离性能，广泛应用于功率集成电路制造中。SOI-LIGBT器件是一种基于SOI技术制造的LIGBT器件。
智能功率模块(IPM)现广泛用于电机驱动和马达驱动中，在中功率的条件下经常会使用全集成的SOI-LIGBT作为其功率开关器件，而LIGBT并联高压续流二极管(FWD)为最经典的开关器件结构。当LIGBT正向导通时，空穴注入形成大电流导通，驱动感性负载正常工作；当LIGBT关断时，感性负载因其电流不能突变，需要有一个回路来续流，此时并联的FWD就起到了续流作用，当下一个阶段LIGBT的栅极打开，FWD经反向恢复后，重新回到截止状态，一个工作周期结束。
在集成功率模块设计时，由于LIGBT和FWD驱动感性负载，当开关过程处于关断时，感性负载中未能突变的电流将方向作用于LIGBT和FWD，此时FWD承担大部分的电流，但在它发生续流之时，反向恢复的电流Irr会同时作用在并联的LIGBT上，由于Irr是一个极短时间内的尖峰电流，通常就把这个电流的作用过程称为LIGBT的抗冲击。当驱动时的电压和电流均较大时，这个冲击电流就非常容易将LIGBT打坏，所以在驱动电路要求较高时，抗冲击特性是衡量一个LIGBT的重要特性。如何提升LIGBT的抗冲击特性一直是本领域技术人员致力解决的技术问题。
发明内容
基于此，有必要针对现有技术中的如何进一步提升LIGBT的抗冲击特性问题提供一种横向绝缘栅双极型晶体管结构。
为了实现上述目的，本申请实施例提供了一种横向绝缘栅双极型晶体管，包括：
形成于衬底上的漂移区，位于所述漂移区上的场氧化层，位于所述场氧化层上的栅极，沿第一方向间隔设置的第一阱区和第二阱区；所述第一阱区和所述第二阱区均位于所述漂移区上，且所述第一阱区位于靠近所述栅极所在的一侧，所述第二阱区位于远离所述栅极所在的一侧；在所述第一阱区内设置有具有第一导电类型的衬底欧姆接触区和具有第二导电类型的源极欧姆接触区；所述第二导电类型和所述第一导电类型相反；其中，
所述衬底欧姆接触区和所述源极欧姆接触区之间具有接触面，所述接触面包括两个以上子接触面，各所述子接触面不连续和/或不共面；各所述子接触面沿平行于所述衬底所在的平面方向上具有各子延伸长度，各所述子延伸长度之和大于所述衬底欧姆接触区沿第二方向上的延伸长度，并且大于所述源极欧姆接触区沿第二方向上的延伸长度；所述第一方向和所述第二方向均平行于所述衬底所在的平面，且所述第一方向和所述第二方向彼此垂直。
在一可选实施例中，各所述子接触面至少包括彼此不平行的第一子接触面和第二子接触面。
在一可选实施例中，所述第一子接触面平行于所述第一方向，所述第二子接触面平行于所述第二方向。
在一可选实施例中，各所述子接触面具体为连续但不共面；
所述衬底欧姆接触区中形成各所述子接触面的部分和所述源极欧姆接触区中形成各所述子接触面的部分彼此穿插咬合。
在一可选实施例中，所述衬底欧姆接触区包括第一主体区和两个以上第一分支区，各所述第一分支区沿所述第二方向排布，所述第一主体区和所述两个以上第一分支区之间沿所述第一方向连接；
所述源极欧姆接触区包括第二主体区和两个以上第二分支区，各所述第二分支区沿所述第二方向排布，所述两个以上第二分支区和所述第二主体区之间沿所述第一方向连接；
所述两个以上第一分支区作为所述衬底欧姆接触区中形成各所述子接触面的部分，所述两个以上第二分支区作为所述源极欧姆接触区中形成各所述子接触面的部分；
所述衬底欧姆接触区中形成各所述子接触面的部分和所述源极欧姆接触区中形成各所述子接触面的部分彼此穿插咬合，具体通过各所述第一分支区分别与各所述第二分支区接触而实现；
沿所述第一方向，所述第一主体区和所述第二主体区分别位于所述接触面的两侧，且所述第二主体区位于比所述第一主体区更靠近所述场氧化层的一侧。
在一可选实施例中，各所述子接触面具体包括不连续的子接触面；
所述源极欧姆接触区包括若干分立设置的第一子接触区，各所述第一子接触区呈阵列排布；所述衬底欧姆接触区位于各所述第一子接触区之间。
在一可选实施例中，各所述第一子接触区的顶表面均呈正方形且各正方形的边长相等；其中，所述顶表面为远离所述衬底的表面；
各所述第一子接触区呈阵列排布，具体为各所述第一子接触区呈矩阵排布。
在一可选实施例中，各所述子接触面具体包括不连续的子接触面；
所述衬底欧姆接触区包括若干分立设置的第二子接触区，各所述第二子接触区呈阵列排布并嵌于所述源极欧姆接触区内。
在一可选实施例中，各所述第二子接触区的顶表面均呈正方形且各正方形的边长相等；其中，所述顶表面为远离所述衬底的表面；
各所述第二子接触区呈阵列排布，具体为各所述第二子接触区呈矩阵排布。
在一可选实施例中，各所述第二子接触区的朝向所述场氧化层的一侧被所述源极欧姆接触区包覆；所述源极欧姆接触区的朝向所述场氧化层的一侧被所述第一阱区包覆。
相比于现有技术，本申请实施例提供的横向绝缘栅双极型晶体管，包括：形成于衬底上的漂移区，位于漂移区上的场氧化层，位于场氧化层上的栅极，沿第一方向间隔设置的第一阱区和第二阱区；第一阱区和第二阱区均位于漂移区上，且第一阱区位于靠近栅极所在的一侧，第二阱区位于远离栅极所在的一侧；在第一阱区内设置有具有第一导电类型的衬底欧姆接触区和具有第二导电类型的源极欧姆接触区；第二导电类型和第一导电类型相反；其中，衬底欧姆接触区和源极欧姆接触区之间具有接触面，接触面包括两个以上子接触面，各子接触面不连续和/或不共面；各子接触面沿平行于衬底所在的平面方向上具有各子延伸长度，各子延伸长度之和大于衬底欧姆接触区沿第二方向上的延伸长度，并且大于源极欧姆接触区沿第二方向上的延伸长度；第一方向和第二方向均平行于衬底所在的平面，且第一方向和第二方向彼此垂直；如此，通过改进衬底欧姆接触区和源极欧姆接触区的结构，增加了衬底欧姆接触区与源极欧姆接触区之间的接触面面积，即在冲击电流流经的路径上增加了PN结的截面面积，让冲击电流通过PN结的势垒来吸收大部分的少子，从而使得冲击电流在通过LIGBT内部时已经变得较小，不容易再对内部的阱和漂移区造成冲击损伤，从而提升了LIGBT的开关抗冲击特性。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种横向绝缘栅双极型晶体管的剖面示意图；
图2为一种传统的横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图；
图3为一实施例中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图；
图4为第一具体实施方式中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图；
图5a为第一具体实施方式中衬底欧姆接触区的俯视示意图；图5b为第一具体实施方式中源极欧姆接触区的俯视示意图；
图6为第二具体实施方式中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图；
图7为第三具体实施方式中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...接触”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
首先，请参考图1。图1为一种横向绝缘栅双极型晶体管的剖面示意图，如图所示，该横向绝缘栅双极型晶体管包括：SOI衬底(包括底硅层100、埋氧层110和顶硅层120)，场氧化层130，栅极140，集电极处多晶硅场板150，第一阱区161，第二阱区162，衬底欧姆接触区171，源极欧姆接触区172，集电极欧姆接触区173。
底硅层100具有第一导电类型，具体例如为P型，即底硅层100为P型衬底(Psub)。其材料为硅；当然，本申请实施例也不限于此，本领域中常用的材料，如碳化硅、砷化镓、磷化铟或锗硅等，也可以作为本申请实施例中SOI衬底的底层衬底的材料。
埋氧层110位于底硅层100上，其材料通常为硅的氧化物，例如二氧化硅。埋氧层110一般为从功能上而言的命名(BOX)，具体为一层绝缘层，其材料也可以为不限于二氧化硅的其他绝缘材料。
顶硅层120位于埋氧层110上，具体可以为具有第二导电类型的外延层，其作为制作器件的层。顶硅层120在LIGBT器件中作为漂移区(图中用漂移区121表示)。第二导电类型具体可以为N型，作为漂移区，具有的导电类型与底硅层100的导电类型相反。漂移区121具体为N-区。顶硅层120的材料为硅；当然，本申请实施例也不限于此，本领域中常用的材料，如碳化硅、砷化镓、磷化铟或锗硅等，也可以作为本申请实施例中SOI衬底的顶层衬底的材料。
场氧化层130形成于漂移区121上，场氧化层130的材料可以为硅的氧化物，例如二氧化硅。场氧化层130为LIGBT的场区，作为器件的横向隔离。
在场氧化层130上形成有栅极140，栅极140的材料例如为多晶硅，作为LIGBT的栅极。
在场氧化层130上还形成有集电极处多晶硅场板150，其作为LIGBT集电极处的多晶硅场板。
第一阱区161和第二阱区162均位于漂移区121上，且二者沿图中第一方向间隔设置。第一阱区161位于靠近栅极140所在的一侧；第一阱区161具有第一导电类型，具体例如为P阱。第一阱区161形成横向MOS的导电沟道。第二阱区162位于远离栅极140所在的一侧；第二阱区162具有第二导电类型，具体例如为N阱。第二阱区162在LIGBT的集电极区域，作为LIGBT的N型缓冲层，以防止穿通。
在第一阱区161内设置有具有第一导电类型的衬底欧姆接触区171和具有第二导电类型的源极欧姆接触区172。衬底欧姆接触区171具体为P+型区域，作为衬底引出。源极欧姆接触区172具体为N+型区域，作为MOS的源端欧姆接触。源极欧姆接触区172在朝向场氧化层130的一侧与第一阱区161接触，以在第一阱区161内感生出沟道。
集电极欧姆接触区173具体为P+型区域，作为LIGBT的集电极欧姆接触，提供电极引出。
如此，LIGBT的发射极(Emit)、集电极(Collector)、栅极(Gate)已在图1中示出。
图2示出了一种传统的横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图，即示出了LIGBT的发射极P+N+结构(对应于图1中虚线框区域内结构)。在传统结构中，发射极的P+N+设计成分别独立的两个条状。在LIGBT开关过程中，它们各司其职，但P+和N+的接触面形成的PN结面只有中间的一条位置，在接受开关电流Irr反向冲击时空穴电流的通过的路径太少而表现不理想，同时在电流加大时，传统结构还容易产生闩锁(latch up)的现象。
基于此，本申请实施例提供了一种横向绝缘栅双极型晶体管，请继续参考图1，该横向绝缘栅双极型晶体管包括：形成于衬底上的漂移区121，位于漂移区121上的场氧化层130，位于场氧化层130上的栅极140，沿第一方向间隔设置的第一阱区161和第二阱区162；第一阱区161和第二阱区162均位于漂移区121上，且第一阱区161位于靠近栅极140所在的一侧，第二阱区162位于远离栅极140所在的一侧；在第一阱区161内设置有具有第一导电类型的衬底欧姆接触区171和具有第二导电类型的源极欧姆接触区172；第二导电类型和第一导电类型相反；其中，衬底欧姆接触区171和源极欧姆接触区172之间具有接触面200，接触面200包括两个以上子接触面，各子接触面不连续和/或不共面；各子接触面沿平行于衬底所在的平面方向上具有各子延伸长度，各子延伸长度之和大于衬底欧姆接触区171沿第二方向上的延伸长度，并且大于源极欧姆接触区172沿第二方向上的延伸长度；第一方向和第二方向均平行于衬底所在的平面，且第一方向和第二方向彼此垂直。
可以理解地，本申请实施例通过改进衬底欧姆接触区和源极欧姆接触区的结构，增加了衬底欧姆接触区与源极欧姆接触区之间的接触面面积，即在冲击电流流经的路径上增加了PN结的截面面积，从而使得冲击电流在通过LIGBT内部时已经变得较小，不容易再对内部的阱和漂移区造成冲击损伤，从而提升了LIGBT的开关抗冲击特性。
这里，将垂直于衬底所在的平面的方向定义为第三方向，即各层结构的堆叠方向。在平行于衬底所在的平面上定义两彼此垂直的第一方向和第二方向。
请参考图3，图3为一实施例中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图。如图所示，在传统的LIGBT发射极的P+N+独立条形结构的基础上，将N+和P+设置为沿第一方向延伸且沿第二方向间隔排布。如此，在传统的发射极结构的基础上，增加P+N+接触面积，当LIGBT在开态时，N+产生MOS电流，P+因N+等电位，不会产生latch up情况；当LIGBT在关断时，反向恢复的峰值电流Irr会从LIGBT的P+进入LIGBT体内，在第二方向产生电流通过截面让P+N+产生的PN结势垒进行复合，由于这个势垒的缓冲区存在，Irr的反向峰值电流会被削弱，从而提升了LIGBT抗冲击特性。
在图3所示的结构中，衬底欧姆接触区与源极欧姆接触区之间的接触面由传统技术中的纵向接触面(沿第二方向延伸的接触面)转换成了横向接触面(沿第一方向延伸的接触面)，且具有多段这样的接触面。然而，这种结构增加了衬底欧姆接触区(图中P+)的面积，而在右侧的沟道方向损失了一部分MOS沟道，因而降低了LIGBT的MOS电流密度，当LIGBT要求较高驱动电流情况下工作时，这种结构难以满足需求。
本申请实施例提出了更优的解决方式。作为一种可选实施例，各子接触面至少包括彼此不平行的第一子接触面和第二子接触面。即，本实施例提供的LIGBT中包括不止一个方向的衬底欧姆接触区与源极欧姆接触区之间的接触面。
进一步地，第一子接触面和第二子接触面彼此垂直。更进一步地，第一子接触面可以平行于第一方向，第二子接触面可以平行于第二方向。如此，衬底欧姆接触区与源极欧姆接触区之间的接触面既可以具有纵向接触面又可以具有横向接触面。并且，通过纵向接触面和横向接触面长度的叠加，可以获得大于传统结构中接触面长度的PN结的截面。
可以理解地，各子接触面不连续和/或不共面，是用以划分子接触面的条件，即，根据不连续性或者不共面性，可以将接触面划分为若干子接触面。比如，如果出现了不连续的位置，则不连续位置的两侧属于不同的子接触面；或者出现了连续但延伸方向发生角度变化的位置，则角度变化的两侧属于不同的子接触面。无论对于哪种情况，各子接触面至少包括彼此不平行的第一子接触面和第二子接触面的进一步限定均可以适用。
下面，结合几种具体的实施方式详细描述本申请的技术方案。
请参考图4，图4为第一具体实施方式中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图。如图所示，接触面200包括两个以上子接触面(例如图中子接触面201、202、203、204、205……)，各子接触面具体为连续但不共面；衬底欧姆接触区(P+区)中形成各子接触面的部分和源极欧姆接触区(N+区)中形成各子接触面的部分彼此穿插咬合。
具体地，请结合图5a和图5b；其中，图5a为第一具体实施方式中衬底欧姆接触区的俯视示意图；图5b为第一具体实施方式中源极欧姆接触区的俯视示意图。
如图5a所示，衬底欧姆接触区包括第一主体区1715和两个以上第一分支区1711，各第一分支区1711沿第二方向排布，第一主体区1715和两个以上第一分支区1711之间沿第一方向连接。
如图5b所示，源极欧姆接触区包括第二主体区1725和两个以上第二分支区1722，各第二分支区1722沿第二方向排布，两个以上第二分支区1722和第二主体区1725之间沿第一方向连接。
两个以上第一分支区1711作为衬底欧姆接触区中形成各子接触面的部分，两个以上第二分支区1722作为源极欧姆接触区中形成各子接触面的部分；衬底欧姆接触区中形成各子接触面的部分和源极欧姆接触区中形成各子接触面的部分彼此穿插咬合，具体通过各第一分支区1711分别与各第二分支区1722接触而实现；沿第一方向，第一主体区1715和第二主体区1725分别位于接触面200的两侧，且第二主体区1725位于比第一主体区1715更靠近场氧化层的一侧。
可以理解地，在该第一具体实施方式中，将一部分纵向P+N+接触面转为横向截面，当LIGBT要求较高驱动电流情况下工作时，则该第一具体实施方式更可以满足其电流特性。进一步通过调整第二方向P+和N+的比例则可以匹配图3中结构的抗冲击能力，在某些工作条件下，该第一具体实施方式所提供的结构更具有优势。
虽然，图4、图5a和图5b中示出各第一分支区1711和各第二分支区1722具有基本呈矩形的截面，但应当理解，本申请实施例并不限于此，P+区中形成各子接触面的部分和N+区中形成各子接触面的部分也可以以其他形状彼此咬合。例如，各第一分支区1711和各第二分支区1722具有基本呈三角形的截面，从而P+区和N+区呈锯齿形咬合。
为了尽可能避免沟道损失，第二分支区1722的数量可以大于第一分支区1711的数量，从而在第二方向上，包括位于首尾的两第二分支区1722，各第一分支区1711被包覆于首尾的两第二分支区1722以及其余第二分支区1722之间。
图6为第二具体实施方式中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图。如图所示，接触面200包括两个以上子接触面(例如图中子接触面201、202、203、204……)，各子接触面具体包括不连续的子接触面(201与202连续但不共面，203与204连续但不共面，201和202与203和204之间不连续)。
源极欧姆接触区包括若干分立设置的第一子接触区1720，各第一子接触区1720呈阵列排布；衬底欧姆接触区171位于各第一子接触区1720之间。
进一步地，各第一子接触区1720的顶表面均呈正方形且各正方形的边长相等；其中，顶表面为远离衬底的表面。各第一子接触区1720呈阵列排布，具体为各第一子接触区1720呈矩阵排布；换言之，各第一子接触区1720之间的间距相等。
在本实施方式中，衬底欧姆接触区171可以具有连续结构。位于朝向场氧化层的一侧的第一子接触区1720，至少外露于衬底欧姆接触区171。
为了减少沟道损失，第一子接触区1720对应的正方形的边长可以大于各第一子接触区1720之间的间距。
沿第二方向上，可以包括位于首尾的两第一子接触区1720，位于首尾的两第一子接触区1720与衬底欧姆接触区171之间分别仅形成两个子接触面。位于首尾的两第一子接触区1720之间的第一子接触区1720可以与衬底欧姆接触区171之间分别至少形成三个子接触面。
可以理解地，该第二具体实施方式是在图3结构的基础上，在LIGBT的发射极将P+和N+均匀的排布，在横向和纵向均形成近乎相同的PN截面；再通过每个区域均匀的设计接触孔，从而好处在于可以充分利用面积来让区域内的PN截面的最大化，同时因为截面在横向和纵向的均匀分布，面积上的PN电阻也分布均匀，当受到反向冲击电流时，电流的流经路径更加平均，减少了局部电流聚集而导致偶然失效的风险，同时这种设计通过调整N+P+的比例可更容易抑制LIGBT在正向导通时发生latch up的风险。
图7为第三具体实施方式中横向绝缘栅双极型晶体管的衬底欧姆接触区与源极欧姆接触区的俯视示意图。如图所示，接触面200包括两个以上子接触面(例如图中子接触面201、202、203、204、205……)，各子接触面具体包括不连续的子接触面(201、202、203与204四个子接触面之间连续但不共面，这四个子接触面与205之间不连续)。
衬底欧姆接触区包括若干分立设置的第二子接触区1710，各第二子接触区1710呈阵列排布并嵌于源极欧姆接触区172内。
在本实施方式中，源极欧姆接触区172可以具有连续结构。
进一步地，各第二子接触区1710的顶表面均呈正方形且各正方形的边长相等；其中，顶表面为远离衬底的表面；各第二子接触区1710呈阵列排布，具体为各第二子接触区1710呈矩阵排布。
为了减少沟道损失，各第二子接触区1710的朝向场氧化层130的一侧被源极欧姆接触区172包覆；源极欧姆接触区172的朝向场氧化层的一侧被第一阱区161包覆(请结合图1)。
可以理解地，在该第三具体实施方式中，把P+缩进在N+的区域内，作为岛状分布，如此，保留了第二具体实施方式中均匀分布的特点，此外，还完整的保留了LIGBT的MOS电流沟道。在实际应用中，可以根据冲击电流的流经来确定P+岛(即第二子接触区1710)的大小。进一步地，各第二子接触区1710的顶表面均呈正方形，因其面积大小和PN结接触面具有最好的配比折中，所以效果更佳。
应当说明的是，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
在本说明书的描述中，参考术语“在一实施例中”、“在一可选实施例中”、“在其他实施例中”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种横向绝缘栅双极型晶体管，其特征在于，包括：形成于衬底上的漂移区，位于所述漂移区上的场氧化层，位于所述场氧化层上的栅极，沿第一方向间隔设置的第一阱区和第二阱区；所述第一阱区和所述第二阱区均位于所述漂移区上，且所述第一阱区位于靠近所述栅极所在的一侧，所述第二阱区位于远离所述栅极所在的一侧；在所述第一阱区内设置有具有第一导电类型的衬底欧姆接触区和具有第二导电类型的源极欧姆接触区；所述第二导电类型和所述第一导电类型相反；其中，
所述衬底欧姆接触区和所述源极欧姆接触区之间具有接触面，所述接触面包括两个以上子接触面，各所述子接触面不连续和/或不共面；各所述子接触面沿平行于所述衬底所在的平面方向上具有各子延伸长度，各所述子延伸长度之和大于所述衬底欧姆接触区沿第二方向上的延伸长度，并且大于所述源极欧姆接触区沿第二方向上的延伸长度；所述第一方向和所述第二方向均平行于所述衬底所在的平面，且所述第一方向和所述第二方向彼此垂直。
2.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于，各所述子接触面至少包括彼此不平行的第一子接触面和第二子接触面。
3.根据权利要求2所述的横向绝缘栅双极型晶体管，其特征在于，所述第一子接触面平行于所述第一方向，所述第二子接触面平行于所述第二方向。
4.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于，各所述子接触面具体为连续但不共面；
所述衬底欧姆接触区中形成各所述子接触面的部分和所述源极欧姆接触区中形成各所述子接触面的部分彼此穿插咬合。
5.根据权利要求4所述的横向绝缘栅双极型晶体管，其特征在于，
所述衬底欧姆接触区包括第一主体区和两个以上第一分支区，各所述第一分支区沿所述第二方向排布，所述第一主体区和所述两个以上第一分支区之间沿所述第一方向连接；
所述源极欧姆接触区包括第二主体区和两个以上第二分支区，各所述第二分支区沿所述第二方向排布，所述两个以上第二分支区和所述第二主体区之间沿所述第一方向连接；
所述两个以上第一分支区作为所述衬底欧姆接触区中形成各所述子接触面的部分，所述两个以上第二分支区作为所述源极欧姆接触区中形成各所述子接触面的部分；
所述衬底欧姆接触区中形成各所述子接触面的部分和所述源极欧姆接触区中形成各所述子接触面的部分彼此穿插咬合，具体通过各所述第一分支区分别与各所述第二分支区接触而实现；
沿所述第一方向，所述第一主体区和所述第二主体区分别位于所述接触面的两侧，且所述第二主体区位于比所述第一主体区更靠近所述场氧化层的一侧。
6.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于，各所述子接触面具体包括不连续的子接触面；
所述源极欧姆接触区包括若干分立设置的第一子接触区，各所述第一子接触区呈阵列排布；所述衬底欧姆接触区位于各所述第一子接触区之间。
7.根据权利要求6所述的横向绝缘栅双极型晶体管，其特征在于，各所述第一子接触区的顶表面均呈正方形且各正方形的边长相等；其中，所述顶表面为远离所述衬底的表面；
各所述第一子接触区呈阵列排布，具体为各所述第一子接触区呈矩阵排布。
8.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于，各所述子接触面具体包括不连续的子接触面；
所述衬底欧姆接触区包括若干分立设置的第二子接触区，各所述第二子接触区呈阵列排布并嵌于所述源极欧姆接触区内。
9.根据权利要求8所述的横向绝缘栅双极型晶体管，其特征在于，各所述第二子接触区的顶表面均呈正方形且各正方形的边长相等；其中，所述顶表面为远离所述衬底的表面；
各所述第二子接触区呈阵列排布，具体为各所述第二子接触区呈矩阵排布。
10.根据权利要求8所述的横向绝缘栅双极型晶体管，其特征在于，各所述第二子接触区的朝向所述场氧化层的一侧被所述源极欧姆接触区包覆；所述源极欧姆接触区的朝向所述场氧化层的一侧被所述第一阱区包覆。
CN202110589549.9A 2021-05-28 2021-05-28 横向绝缘栅双极型晶体管 Pending CN115411100A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110589549.9A CN115411100A (zh) 2021-05-28 2021-05-28 横向绝缘栅双极型晶体管
PCT/CN2022/073064 WO2022247322A1 (zh) 2021-05-28 2022-01-21 横向绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110589549.9A CN115411100A (zh) 2021-05-28 2021-05-28 横向绝缘栅双极型晶体管

Publications (1)

Publication Number Publication Date
CN115411100A true CN115411100A (zh) 2022-11-29

Family

ID=84155556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110589549.9A Pending CN115411100A (zh) 2021-05-28 2021-05-28 横向绝缘栅双极型晶体管

Country Status (2)

Country Link
CN (1) CN115411100A (zh)
WO (1) WO2022247322A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053303A (zh) * 2023-03-17 2023-05-02 泰科天润半导体科技（北京）有限公司 一种抑制热纵向扩散的横向功率碳化硅mosfet的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431096A (zh) * 2008-12-11 2009-05-13 电子科技大学 一种soi ligbt器件
CN101901830B (zh) * 2009-11-09 2012-02-22 苏州博创集成电路设计有限公司 绝缘体上硅的正反导通横向绝缘栅双极晶体管
JP5551790B2 (ja) * 2009-12-03 2014-07-16 エプコス アクチエンゲゼルシャフト 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法
CN104425579B (zh) * 2013-08-28 2017-09-29 无锡华润上华半导体有限公司 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法
CN104916674B (zh) * 2015-04-17 2017-10-31 东南大学 一种电流增强型横向绝缘栅双极型晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053303A (zh) * 2023-03-17 2023-05-02 泰科天润半导体科技（北京）有限公司 一种抑制热纵向扩散的横向功率碳化硅mosfet的制造方法

Also Published As

Publication number Publication date
WO2022247322A1 (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
CN102593168B (zh) 半导体器件和逆导igbt
CN105322002B (zh) 反向传导igbt
CN104299997B (zh) 电荷补偿半导体器件
EP2342753B1 (en) Insulated gate bipolar transistor
CN103915485B (zh) 电荷补偿半导体器件
CN113451400A (zh) 沟槽栅逆导型igbt器件
US5414290A (en) IGBT with self-aligning cathode pattern and method for producing it
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
EP0615292A1 (en) Insulated gate bipolar transistor
CN102386220A (zh) 一种具有背注增强结构的igbt及其制造方法
US20140167150A1 (en) Power semiconductor device and method of manufacturing the same
JPH03194974A (ja) Ｍｏｓ型半導体装置
WO2022247322A1 (zh) 横向绝缘栅双极型晶体管
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
US9806181B2 (en) Insulated gate power device using a MOSFET for turning off
KR20140074971A (ko) 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ｍｃｔ 소자
CN108122962B (zh) 一种绝缘栅双极型晶体管
US20220216331A1 (en) Semiconductor device and method for designing thereof
CN111211167B (zh) 一种消除负阻效应的rc-igbt器件结构
CN114464669A (zh) 超结frd结构及其制作方法
EP4084084A1 (en) Cellular structure of reverse conduction igbt and reverse conduction igbt
JP3111725B2 (ja) デュアルゲート半導体装置
JPS63173365A (ja) ラテラル形絶縁ゲート半導体装置とその製法
CN111640786A (zh) 一种具有多沟槽的ligbt器件
CN111430454A (zh) 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination