CN104425579B - 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 - Google Patents
绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104425579B CN104425579B CN201310383065.4A CN201310383065A CN104425579B CN 104425579 B CN104425579 B CN 104425579B CN 201310383065 A CN201310383065 A CN 201310383065A CN 104425579 B CN104425579 B CN 104425579B
- Authority
- CN
- China
- Prior art keywords
- regions
- emitter
- layer
- collector
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012212 insulator Substances 0.000 title claims description 25
- 238000002360 preparation method Methods 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002347 injection Methods 0.000 claims description 48
- 239000007924 injection Substances 0.000 claims description 48
- 239000012535 impurity Substances 0.000 claims description 47
- 230000015572 biosynthetic process Effects 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 18
- 238000009826 distribution Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000010992 reflux Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- -1 boron ion Chemical class 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical group [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种SOI RC LIGBT，包括：衬底；隔离氧化层；形成于N型漂移区一端的P+区域；形成于P阱区域的P+发射极区域；形成于P+发射极区域和P阱区域交界处N+发射极区域；形成于N型漂移区远离P+发射极区域一端的集电极区域；设于N型漂移区上的场氧化层；设于场氧化层上的栅氧化层；设于栅氧化层上的多晶硅栅电极；设于栅氧化层上的介质层；设于P+发射极区域上的发射极金属层；设于集电极区域上的集电极金属层。上述SOI RC LIGBT由于在集电极区域设置了N+集电极区域，实现了反向导通能力。N+集电极区域、N型漂移区、和P阱区域构成内置二极管，应用时不需要另外设计反并联二极管单元，节省了芯片面积，同时消除了IGBT与二极管反并联时的寄生参数。
Description
技术领域
本发明涉及电导体领域，特别是涉及一种绝缘体上硅反向导通横向绝缘栅双极晶体管（Silicon On Insulator Reverse Conduction Lateral Insulated Gate BipolarTransistor，SOI RC LIGBT）及其制备方法。
背景技术
横向绝缘栅双极晶体管（Lateral Insulated-Gate Bipolar Transistor，LIGBT）具有电流处理能力大、饱和压降低、开关损耗小、驱动电路简单和驱动功率小等优点，是目前最理想的功率开关器件。广泛应用于电极控制、中频开关电源、逆变器和空调器等领域。绝缘衬底上的硅（Silicon-On-Insulator，SOI）技术是在顶层硅和背衬底之间引入了一层埋氧化层。SOI技术以其理想的截止隔离性能，广泛用于功率集成电路制造中。
传统的横向绝缘栅双极晶体管通常采用埋氧结构，且不具有反向导通能力，需要配置额外的二极管配合IGBT的应用，浪费芯片的面积，且寄生参数大。
发明内容
基于此，有必要提供一种能够消除寄生参数的绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法。
一种绝缘体上的硅反向导通横向绝缘栅双极晶体管，包括：
衬底，所述衬底包括依次层叠的P型本体区、埋氧化层、P型埋层和N型漂移区；
隔离氧化层，所述N型漂移区和所述P型埋层形成有穿通所述N型漂移区和所述P型埋层的沟槽，所述沟槽的底部为所述埋氧化层，所述隔离氧化层填满所述沟槽，所述隔离氧化层将所述N型漂移区和所述P型埋层隔离为多个硅岛；
形成于所述N型漂移区一端的P+区域，所述P+区域延伸至所述P型埋层内；
形成于所述N型漂移区一端的P阱区域，所述P阱区域和所述P+区域形成于所述N型漂移区的同一端，所述P阱区域和所述P+区域接触；
形成于所述P阱区域的P+发射极区域，所述P+发射极区域和所述P+区域接触；
形成于所述P+发射极区域和所述P阱区域交界处N+发射极区域；
形成于所述N型漂移区远离所述P+发射极区域一端的集电极区域，所述集电极区域包括P+集电极区域和N+集电极区域，所述N+集电极区域被所述P+集电极区域间隔设置；
设于所述N型漂移区上的场氧化层，所述场氧化层覆盖所述N型漂移区和所述集电极区域的一部分；
设于所述场氧化层上的栅氧化层，所述栅氧化层覆盖所述场氧化层、所述P阱区域和所述N+发射极区域的一部分；
设于所述栅氧化层上的多晶硅栅电极，所述多晶硅栅电极覆盖所述栅氧化层对应所述P阱区域的一端；
设于所述栅氧化层上的介质层，所述介质层覆盖所述多晶硅栅电极、N+发射极区域的一部分和所述栅氧化层的一部分；
设于所述P+发射极区域上的发射极金属层，所述发射极金属层覆盖所述P+发射极区域和所述N+发射极区域的一部分，所述发射极金属层和所述介质层接触；
设于所述集电极区域上的集电极金属层，所述集电极金属层覆盖所述集电极区域和所述栅氧化层的一部分，所述集电极金属层和所述介质层接触。
在其中一个实施例中，所述P+集电极区域呈条状，所述N+集电极区域呈条状，所述P+集电极区域和所述N+集电极区域横向交替分布。
在其中一个实施例中，所述P+集电极区域呈条状，所述N+集电极区域呈条状，所述P+集电极区域和所述N+集电极区域纵向交替分布。
在其中一个实施例中，所述埋氧化层的材质为二氧化硅。
在其中一个实施例中，所述栅氧化层的材质为二氧化硅。
在其中一个实施例中，所述介质层的材质为硼磷硅玻璃。
一种绝缘体上硅反向导通横向绝缘栅双极晶体管的制备方法，包括以下步骤：
提供衬底，所述衬底包括依次层叠的P型本体区、埋氧化层、P型埋层和N型漂移区；
在抛光好的衬底的所述N型漂移区和所述P型埋层形成穿通所述N型漂移区和所述P型埋层的沟槽，所述沟槽的底部为所述埋氧化层，接着在所述沟槽中形成硅的氧化物形成隔离氧化层，所述隔离氧化层和所述埋氧化层接触并将所述N型漂移区和所述P型埋层隔离为多个硅岛；
在所述N型漂移区的表面形成发射极窗口，往所述发射极窗口注入P型杂质，推阱后形成P+区域，所述P+区域形成于所述N型漂移区的一端，且所述P+区域延伸至所述P型埋层内；
在所述N型漂移区上形成第一氧化物层，刻蚀除去所述第一氧化物层两端的氧化物后形成场氧化层；
在所述场氧化层上依次形成第二氧化物层和多晶硅层，刻蚀所述多晶硅层形成多晶硅栅电极，刻蚀所述第二氧化物层形成栅氧化层，所述多晶硅栅电极覆盖所述栅氧化层的一部分，所述多晶硅栅电极靠近所述P+区域，所述栅氧化层覆盖所述场氧化层和所述N型漂移区的一部分；
在所述N型漂移区的表面形成P阱注入窗口，往所述P阱注入窗口内注入P型杂质，推阱后形成P阱区域，所述P阱区域和所述P+区域接触，且所述P阱区域延伸至和所述栅氧化层接触；
在所述P阱区域表面形成N+发射极注入窗口，往所述N+发射极注入窗口内注入N型杂质，推阱后形成N+发射极区域，所述N+发射极区域延伸至和所述栅氧化层接触；
在所述P阱区域表面形成P+发射极注入窗口，往所述P+发射极注入窗口内注入P型杂质，推阱后形成P+发射极区域，所述P+发射极区域和所述P+区域接触，且所述P+发射极区域和所述N+发射极区域接触，所述P+发射极区域位于所述N+发射极区域远离所述N型漂移区的一端；
在所述N型漂移区远离所述P+发射极区域的一端的表面形成P+集电极注入窗口，往所述P+集电极注入窗口内注入P型杂质，推阱后形成P+集电极区域；
在所述N型漂移区远离所述P+发射极区域的一端的表面形成N+集电极注入窗口，往所述N+集电极注入窗口注入N型杂质，推阱后形成N+集电极区域，所述N+集电极区域被所述P+集电极区域间隔设置；
在所述多晶硅层上形成第三氧化物层，并进行热回流工艺；
刻蚀所述第三氧化物层形成介质层，所述刻蚀去除的第三氧化物层的部分形成发射极接触孔和集电极接触孔，所述发射极接触孔将所述P+发射极区域和所述N+发射极区域短接，所述集电极接触孔将所述P+集电极区域和所述N+集电极区域短接；
形成金属层，刻蚀所述金属层形成发射极金属层和集电极金属层，所述发射极金属层填满所述发射极接触孔，所述集电极金属层填满所述集电极接触孔。
在其中一个实施例中，所述埋氧化层采用注氧氧化或者键合方法形成。
在其中一个实施例中，所述N型漂移区采用外延法制备。
在其中一个实施例中，还包括以下步骤：淀积钝化层，刻蚀金属压焊点接触窗口。
上述绝缘体上硅反向导通横向绝缘栅双极晶体管由于在集电极区域设置了N+集电极区域，实现了反向导通能力。N+集电极区域、N型漂移区、和P阱区域构成内置二极管，应用时不需要另外设计反并联二极管单元，节省了芯片面积，同时消除了IGBT与二极管反并联时的寄生参数。
附图说明
图1为一实施方式的绝缘体上硅反向导通横向绝缘栅双极晶体管的结构示意图；
图2为一实施方式的P+集电极区域和N+集电极区域的分布示意图；
图3为另一实施方式的P+集电极区域和N+集电极区域的分布示意图；
图4为另一实施方式的P+集电极区域和N+集电极区域的分布示意图；
图5为另一实施方式的P+集电极区域和N+集电极区域的分布示意图；
图6为另一实施方式的P+集电极区域和N+集电极区域的分布示意图；
图7为另一实施方式的P+集电极区域和N+集电极区域的分布示意图；
图8为一实施方式的绝缘体上硅反向导通横向绝缘栅双极晶体管的等效电路图；
图9为一实施方式的绝缘体上硅反向导通横向绝缘栅双极晶体管的制备方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
如图1所示，一实施方式的绝缘体上硅反向导通横向绝缘栅双极晶体管，包括衬底10、隔离氧化层（图未示）、P+区域20、P阱区域24、P+发射极区域30、N+发射极区域34、集电极区域40、场氧化层50、栅氧化层54、多晶硅栅电极60、介质层64、发射极金属层70、集电极金属层80。
衬底10包括依次层叠的P型本体区12、埋氧化层14、P型埋层16和N型漂移区18。
埋氧化层14的材质可以为二氧化硅。埋氧化层14的厚度可以为0.5μm～2μm。传统的LIGBT的埋氧化层的厚度比较大，自加热严重影响其温度特性参数，相比之下，该SOI RCLIGBT的埋氧化层14的厚度较薄，能够减轻SOI RC LIGBT的自加热现象，改善其温度特性参数。
P型埋层16具有逆向杂质浓度分布。这里所说的逆向杂质浓度分布是指P型埋层16中的掺杂浓度向远离埋氧层14的方向依次降低的分布。N型漂移区18中掺杂的N型杂质分布均匀。P型埋层16中掺杂的P型杂质可以为硼离子等。N型漂移区18掺杂的N型杂质可以为磷离子等。埋氧化层14的厚度可以为0.5μm～2μm。P型埋层16的厚度可以为2μm～5μm。
N型漂移区18和P型埋层16形成有穿通N型漂移区18和P型埋层16的沟槽，沟槽的底部为埋氧化层14，隔离氧化层填满沟槽，隔离氧化层将N型漂移区18和P型埋层16隔离为多个硅岛。
P+区域20形成于N型漂移区18的一端。P+区域20延伸至P型埋层16内。P+区域20和P型埋层16互相渗透。P+区域20和P型埋层16互相渗透可以用于提高SOI RC LIGBT的耐压和减弱SOI RC LIGBT的自加热。P+区域20中掺杂的P型杂质可以为硼离子等。掺杂的P型杂质的浓度可以为1×1016离子/cm3～5×1019离子/cm3。
P阱区域24形成于N型漂移区18的一端，且P阱区域24和P+区域20形成于N型漂移区18的同一端。P阱区域24和P+区域20接触。P阱区域24掺杂的P型杂质可以为硼离子等。掺杂的P型杂质的浓度可以为1×1015离子/cm3～5×1017离子/cm3。
P+发射极区域30形成于P阱区域24，P+发射极区域30和P+区域20接触。P+发射极区域30可以防止闩锁效应的发生。P+发射极区域30掺杂的P型杂质可以为硼离子等。掺杂的P型杂质的浓度可以为1×1016离子/cm3～5×1019离子/cm3。
N+发射极区域34形成于P+发射极区域30和P阱区域24交界处。N+发射极区域34掺杂的N型杂质可以为磷离子或砷离子等。掺杂的N型杂质的浓度可以为1×1018离子/cm3～5×1020离子/cm3。
集电极区域40形成于N型漂移区18远离P+发射极区域30的一端。集电极区域40包括P+集电极区域42和N+集电极区域44。N+集电极区域44被P+集电极区域42间隔设置。结合图2，P+集电极区域42可以呈条状，N+集电极区域44可以呈条状，P+集电极区域42和N+集电极区域44横向交替分布。结合图3，P+集电极区域42可以呈条状，N+集电极区域44可以呈条状，P+集电极区域42和N+集电极区域44也可以纵向交替分布。P+集电极区域42和N+集电极区域44的分布情况并不限于上述两种情况，请参考图4～图7，P+集电极区域42和N+集电极区域44还可以按照图4～图7的方式分布，当然，P+集电极区域42和N+集电极区域44还可以是其他分布方式。
P+集电极区域42掺杂的P型杂质可以为硼离子等。掺杂的P型杂质的浓度可以为1×1018离子/cm3～5×1020离子/cm3。N+集电极区域44掺杂的N型杂质可以为磷离子或砷离子等。掺杂的N型杂质的浓度可以为1×1016离子/cm3～5×1018离子/cm3。
继续参考图1，场氧化层50设于N型漂移区18上。场氧化层50覆盖N型漂移区18和集电极区域40的一部分。场氧化层50的材质可以为硅的氧化物。场氧化层50的厚度可以为0.5μm～2μm。
栅氧化层54设于场氧化层50上。栅氧化层54覆盖场氧化层50、P阱区域24和N+发射极区域34的一部分。栅氧化层54的材质可以为硅的氧化物。栅氧化层54的厚度可以为
多晶硅栅电极60设于栅氧化层54上。多晶硅栅电极60覆盖栅氧化层54对应P阱区域24的一端。多晶硅栅电极60的厚度可以为
介质层64设于栅氧化层54上。介质层64覆盖多晶硅栅电极60、N+发射极区域34的一部分和栅氧化层54的一部分。介质层的材质可以为硼磷硅玻璃。介质层64的厚度可以为
发射极金属层70设于P+发射极区域30上。发射极金属层70覆盖P+发射极区域30和N+发射极区域34的一部分。发射极金属层70和介质层64接触。发射极金属层70材质可以为AlSiCu合金。发射极金属层70的厚度可以为2μm～4μm。
集电极金属层80设于集电极区域40上。集电极金属层80覆盖集电极区域40和栅氧化层54的一部分。集电极金属层80和介质层64接触。集电极金属层80的材质可以为AlSiCu合金。集电极金属层80的厚度可以为2μm～4μm。
上述SOI RC LIGBT由于在集电极区域40设置了N+集电极区域44，实现了反向导通能力。N+集电极区域44、N型漂移区18和P阱区域24构成内置二极管。其中，集电极金属层80为内置二极管的阴极，发射极金属层70为内置二极管的阳极。因此，应用时不需要另外设计反并联二极管单元，一方面可以节省芯片面积，另一方面消除了IGBT与二极管反并联时的寄生参数。上述SOIRC LIGBT的等效电路图如图8所示。
同时，上述绝缘体上硅反向导通横向绝缘栅双极晶体管由于采用了P埋层结构，一方面可以提高器件的纵向耐压能力，另一方面还可以降低埋氧化层的厚度，改善SOI器件的自加热能力严重的问题，提高器件的可靠性。
如图9所示，一实施方式的绝缘体上硅反向导通横向绝缘栅双极晶体管的制备方法，包括以下步骤：
S10、提供衬底，衬底包括依次层叠的P型本体区、埋氧化层、P型埋层和N型漂移区。
埋氧化层14可以采用注氧氧化或者键合的方式制备。
N型漂移区18可以采用外延法制备。
S15、在抛光好的衬底的N型漂移区和P型埋层形成穿通N型漂移区和P型埋层的沟槽，沟槽的底部为埋氧化层，接着在沟槽中沉积硅的氧化物形成隔离氧化层，隔离氧化层和埋氧化层接触并将N型漂移区和P型埋层隔离为多个硅岛。
在抛光好的衬底的N型漂移区18上形成沟槽的工艺步骤为：在抛光好的衬底的N型漂移区18上采用氧化法或者氮化法形成掩膜层，接着采用光刻法在掩膜层形成沟槽图形。然后在衬底上刻蚀形成沟槽。沟槽可以采用干法刻蚀形成。
S20、在N型漂移区的表面形成发射极窗口，往发射极窗口注入P型杂质，推阱后形成P+区域。
P+区域20形成于N型漂移区18的一端，且P+区域20延伸至P型埋层16内。P+区域20和P型埋层16互相渗透。P+区域20和P型埋层16互相渗透可以用于提高SOI RC LIGBT的耐压和降弱SOI RC LIGBT的自加热。
在N型漂移区18的表面形成发射极窗口的工艺步骤为：在S15制备得到的器件的N型漂移区18上采用旋涂工艺形成光刻胶层，再进行掩膜曝光，在N型漂移区18一端的表面上的光刻胶层上形成发射极窗口的图案，从而形成发射极窗口。
注入的P型杂质可以为硼离子。注入的P型杂质的表面浓度可以为1×1016离子/cm3～5×1019离子/cm3。离子注入的能量可以为120KeV～2000KeV。
S25、在S20得到的器件的N型漂移区上形成第一氧化物层，刻蚀除去第一氧化物层两端的氧化物后形成场氧化层。
第一氧化物层可以采用干法氧化或湿法氧化形成。场氧化层50的材质可以为二氧化硅。第一氧化物层的厚度可以为0.5μm～2μm。
S30、在S25形成的场氧化层上依次形成第二氧化物层和多晶硅层，刻蚀多晶硅层形成多晶硅栅电极，刻蚀第二氧化物层形成栅氧化层。
多晶硅栅电极60覆盖栅氧化层54的一部分，多晶硅栅电极60靠近P+区域20，栅氧化层54覆盖场氧化层50和N型漂移区18的一部分。
第二氧化物层可以采用干法氧化或先干法氧化后湿法氧化形成。栅氧化层54的材质可以为硅的氧化物。栅氧化层54的厚度可以为多晶硅层可以采用化学气相沉积法形成。多晶硅层的厚度可以为
S35、在S30得到的器件的N型漂移区表面形成P阱注入窗口，往P阱注入窗口内注入P型杂质，推阱后形成P阱区域。
P阱区域24和P+区域20接触，且P阱区域24延伸至和栅氧化层54接触。
在S30得到的器件的N型漂移区18表面形成P阱注入窗口的工艺步骤为：在N型漂移区18表面采用旋涂工艺形成光刻胶层，再进行掩膜曝光，在光刻胶层上形成P阱注入窗口的图案，从而在N型漂移区18表面形成P阱注入窗口。
P型杂质可以为硼离子等。注入的P型杂质的浓度可以为1×1015离子/cm3～5×1017离子/cm3。离子注入的能量可以为60KeV～80KeV。
S40、在S35得到的器件的P阱区域表面形成N+发射极注入窗口，往N+发射极注入窗口内注入N型杂质，推阱后形成N+发射极区域。
N+发射极区域34延伸至和栅氧化层54接触。
在S35得到的器件的P阱区域24表面形成N+发射极注入窗口的工艺步骤为：在S35制备得到的器件的表面采用旋涂工艺形成光刻胶层，再进行掩膜曝光，在P阱区域24表面的光刻胶层上形成N+发射极注入窗口的图案，从而在P阱区域24表面形成N+发射极注入窗口。
N型杂质可以为磷离子或砷离子等。注入的N型杂质的浓度可以为1×1018离子/cm3～5×1020离子/cm3。离子注入的能量可以为50KeV～120KeV。
S45、在S40得到的器件的P阱区域表面形成P+发射极注入窗口，往P+发射极注入窗口内注入P型杂质，推阱后P+发射极区域。
P+发射极区域30和P+区域20接触，且P+发射极区域30和N+发射极区域34接触，P+发射极区域30位于N+发射极区域34远离N型漂移区18的一端。
在S40得到的器件的P阱区域24表面形成P+发射极注入窗口的工艺步骤为：在S40得到的器件的表面采用旋涂工艺形成光刻胶层，再进行掩膜曝光，在P阱区域24表面的光刻胶层上形成P+发射极注入窗口的图案，从而在P阱区域24表面形成P+发射极注入窗口。
P型杂质可以为硼离子等。注入的P型杂质的浓度可以为1×1016离子/cm3～5×1019离子/cm3。离子注入的能量可以为100KeV～160KeV。
S50、在S45得到的器件的N型漂移区远离P+发射极区域的一端的表面形成P+集电极注入窗口，往P+集电极注入窗口内注入P型杂质，推阱后形成P+集电极区域。
在S45得到的器件的N型漂移区18远离P+发射极区域30的一端的表面形成P+集电极注入窗口的工艺步骤为：在S45得到的器件的表面采用旋涂工艺形成光刻胶层，再进行掩膜曝光，N型漂移区18远离P+发射极区域30的一端的表面的光刻胶层上形成P+集电极注入窗口的图案，从而在N型漂移区18远离P+发射极区域30的一端的表面形成P+集电极注入窗口。
P型杂质可以为硼离子等。注入的P型杂质的浓度可以为1×1018离子/cm3～5×1020离子/cm3。离子注入的能量可以为30KeV～60KeV。
S55、在S50得到的器件的N型漂移区远离P+发射极区域的一端的表面形成N+集电极注入窗口，往N+集电极注入窗口注入N型杂质，推阱后形成N+集电极区域。
N+集电极区域44被P+集电极区域42间隔设置。
在S50得到的器件的N型漂移区18远离P+发射极区域30的一端的表面形成N+集电极注入窗口的工艺步骤为：在S50得到的器件的表面采用旋涂工艺形成光刻胶层，再进行掩膜曝光，在N型漂移区18远离P+发射极区域30的一端的表面的光刻胶层上形成N+集电极注入窗口的图案，从而在N型漂移区18远离P+发射极区域30的一端的表面形成N+集电极注入窗口。
N型杂质可以为磷离子或砷离子等。注入的N型杂质的浓度可以为1×1016离子/cm3～5×1018离子/cm3。离子注入的能量可以为40KeV～80KeV。
结合图2，P+集电极区域42可以呈条状，N+集电极区域44可以呈条状，P+集电极区域42和N+集电极区域44横向交替分布。结合图3，P+集电极区域42可以呈条状，N+集电极区域44可以呈条状，P+集电极区域42和N+集电极区域44也可以纵向交替分布。P+集电极区域42和N+集电极区域44的分布情况并不限于上述两种情况，请参考图4～图7，P+集电极区域42和N+集电极区域44还可以按照图4～图7的方式分布，当然，P+集电极区域42和N+集电极区域44还可以是其他分布方式。
S60、在S55得到的器件的多晶硅层上形成第三氧化物层，并进行热回流工艺。
热回流工艺可以激活P型杂质和N型杂质。热回流工艺的温度可以为650℃～900℃。热回流工艺的时间可以为20min～60min
第三氧化物层可以采用化学汽相淀积制备。第三氧化物层的材质可以为硼磷硅玻璃。
S65、刻蚀第三氧化物层形成介质层，刻蚀去除的第三氧化物层的部分形成发射极接触孔和集电极接触孔。
发射极接触孔将P+发射极区域30和N+发射极区域34短接，集电极接触孔将所述P+集电极区域42和N+集电极区域44短接。
介质层64覆盖多晶硅栅电极60、N+发射极区域34的一部分和栅氧化层54的一部分。介质层的材质可以为硼磷硅玻璃。介质层的厚度为
S70、在S65得到的器件上形成金属层，刻蚀金属层形成发射极金属层和集电极金属层。
发射极金属层70填满发射极接触孔，集电极金属层80填满集电极接触孔。
金属层的材质为铝。金属层可以采用真空蒸镀或磁控溅射法制备。发射极金属层70的厚度为2μm～4μm。集电极金属层80的厚度为2μm～4μm。
此外，上述SOI RC LIGBT的制备方法还包括以下步骤：
在S70得到的器件上淀积钝化层，刻蚀金属压焊点接触窗口。
钝化层的材质可以为氮化硅或者二氧化硅。
上述SOI RC LIGBT的制备方法，S50和S55的顺序可以进行调换，不影响SOI RCLIGBT的制备。
上述SOI RC LIGBT的制备方法通过在N集电极区域40设置N+集电极区域44，从而使制备得到的SOI RC LIGBT中的N+集电极区域44、N型漂移区18和P阱区域2424构成内置二极管，应用时不需要另外设计反并联二极管单元，一方面可以节省芯片面积，另一方面消除了IGBT与二极管反并联时的寄生参数。同时，该SOI RC LIGBT的制备方法的工艺步骤简单，容易实现。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种绝缘体上的硅反向导通横向绝缘栅双极晶体管，其特征在于，包括：
衬底，所述衬底包括依次层叠的P型本体区、埋氧化层、P型埋层和N型漂移区；
隔离氧化层，所述N型漂移区和所述P型埋层形成有穿通所述N型漂移区和所述P型埋层的沟槽，所述沟槽的底部为所述埋氧化层，所述隔离氧化层填满所述沟槽，所述隔离氧化层将所述N型漂移区和所述P型埋层隔离为多个硅岛；
形成于所述N型漂移区一端的P+区域，所述P+区域延伸至所述P型埋层内；
形成于所述N型漂移区一端的P阱区域，所述P阱区域和所述P+区域形成于所述N型漂移区的同一端，所述P阱区域和所述P+区域接触；
形成于所述P阱区域的P+发射极区域，所述P+发射极区域和所述P+区域接触；
形成于所述P+发射极区域和所述P阱区域交界处N+发射极区域；
形成于所述N型漂移区远离所述P+发射极区域一端的集电极区域，所述集电极区域包括P+集电极区域和N+集电极区域，所述N+集电极区域被所述P+集电极区域间隔设置；
设于所述N型漂移区上的场氧化层，所述场氧化层覆盖所述N型漂移区和所述集电极区域的一部分；
设于所述场氧化层上的栅氧化层，所述栅氧化层覆盖所述场氧化层、所述P阱区域和所述N+发射极区域的一部分；
设于所述栅氧化层上的多晶硅栅电极，所述多晶硅栅电极覆盖所述栅氧化层对应所述P阱区域的一端；
设于所述栅氧化层上的介质层，所述介质层覆盖所述多晶硅栅电极、N+发射极区域的一部分和所述栅氧化层的一部分；
设于所述P+发射极区域上的发射极金属层，所述发射极金属层覆盖所述P+发射极区域和所述N+发射极区域的一部分，所述发射极金属层和所述介质层接 触；
设于所述集电极区域上的集电极金属层，所述集电极金属层覆盖所述集电极区域和所述栅氧化层的一部分，所述集电极金属层和所述介质层接触；
所述P型埋层中的掺杂浓度向远离所述埋氧化层的方向依次降低的分布。
2.根据权利要求1所述的绝缘体上的硅反向导通横向绝缘栅双极晶体管，其特征在于，所述P+集电极区域呈条状，所述N+集电极区域呈条状，所述P+集电极区域和所述N+集电极区域横向交替分布。
3.根据权利要求1所述的绝缘体上的硅反向导通横向绝缘栅双极晶体管，其特征在于，所述P+集电极区域呈条状，所述N+集电极区域呈条状，所述P+集电极区域和所述N+集电极区域纵向交替分布。
4.根据权利要求1所述的绝缘体上的硅反向导通横向绝缘栅双极晶体管，其特征在于，所述埋氧化层的材质为二氧化硅。
5.根据权利要求1所述的绝缘体上的硅反向导通横向绝缘栅双极晶体管，其特征在于，所述栅氧化层的材质为二氧化硅。
6.根据权利要求1所述的绝缘体上的硅反向导通横向绝缘栅双极晶体管，其特征在于，所述介质层的材质为硼磷硅玻璃。
7.一种绝缘体上硅反向导通横向绝缘栅双极晶体管的制备方法，其特征在于，包括以下步骤：
提供衬底，所述衬底包括依次层叠的P型本体区、埋氧化层、P型埋层和N型漂移区，所述P型埋层中的掺杂浓度向远离所述埋氧化层的方向依次降低的分布；
在抛光好的衬底的所述N型漂移区和所述P型埋层形成穿通所述N型漂移区和所述P型埋层的沟槽，所述沟槽的底部为所述埋氧化层，接着在所述沟槽中形成硅的氧化物形成隔离氧化层，所述隔离氧化层和所述埋氧化层接触并将所述N型漂移区和所述P型埋层隔离为多个硅岛；
在所述N型漂移区的表面形成发射极窗口，往所述发射极窗口注入P型杂质，推阱后形成P+区域，所述P+区域形成于所述N型漂移区的一端，且所述P+区域延伸至所述P型埋层内；
在所述N型漂移区上形成第一氧化物层，刻蚀除去所述第一氧化物层两端的氧化物后形成场氧化层；
在所述场氧化层上依次形成第二氧化物层和多晶硅层，刻蚀所述多晶硅层形成多晶硅栅电极，刻蚀所述第二氧化物层形成栅氧化层，所述多晶硅栅电极覆盖所述栅氧化层的一部分，所述多晶硅栅电极靠近所述P+区域，所述栅氧化层覆盖所述场氧化层和所述N型漂移区的一部分；
在所述N型漂移区的表面形成P阱注入窗口，往所述P阱注入窗口内注入P型杂质，推阱后形成P阱区域，所述P阱区域和所述P+区域接触，且所述P阱区域延伸至和所述栅氧化层接触；
在所述P阱区域表面形成N+发射极注入窗口，往所述N+发射极注入窗口内注入N型杂质，推阱后形成N+发射极区域，所述N+发射极区域延伸至和所述栅氧化层接触；
在所述P阱区域表面形成P+发射极注入窗口，往所述P+发射极注入窗口内注入P型杂质，推阱后形成P+发射极区域，所述P+发射极区域和所述P+区域接触，且所述P+发射极区域和所述N+发射极区域接触，所述P+发射极区域位于所述N+发射极区域远离所述N型漂移区的一端；
在所述N型漂移区远离所述P+发射极区域的一端的表面形成P+集电极注入窗口，往所述P+集电极注入窗口内注入P型杂质，推阱后形成P+集电极区域；
在所述N型漂移区远离所述P+发射极区域的一端的表面形成N+集电极注入窗口，往所述N+集电极注入窗口注入N型杂质，推阱后形成N+集电极区域，所述N+集电极区域被所述P+集电极区域间隔设置；
在所述多晶硅层上形成第三氧化物层，并进行热回流工艺；
刻蚀所述第三氧化物层形成介质层，所述刻蚀去除的第三氧化物层的部分形成发射极接触孔和集电极接触孔，所述发射极接触孔将所述P+发射极区域和所述N+发射极区域短接，所述集电极接触孔将所述P+集电极区域和所述N+集电极区域短接；
形成金属层，刻蚀所述金属层形成发射极金属层和集电极金属层，所述发射极金属层填满所述发射极接触孔，所述集电极金属层填满所述集电极接触孔。
8.根据权利要求7所述的绝缘体上硅反向导通横向绝缘栅双极晶体管的制备方法，其特征在于，所述埋氧化层采用注氧氧化或者键合方法形成。
9.根据权利要求7所述的绝缘体上硅反向导通横向绝缘栅双极晶体管的制备方法，其特征在于，所述N型漂移区采用外延法制备。
10.根据权利要求7所述的绝缘体上硅反向导通横向绝缘栅双极晶体管的制备方法，其特征在于，还包括以下步骤：淀积钝化层，刻蚀金属压焊点接触窗口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310383065.4A CN104425579B (zh) | 2013-08-28 | 2013-08-28 | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310383065.4A CN104425579B (zh) | 2013-08-28 | 2013-08-28 | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425579A CN104425579A (zh) | 2015-03-18 |
| CN104425579B true CN104425579B (zh) | 2017-09-29 |
Family
ID=52974076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310383065.4A Active CN104425579B (zh) | 2013-08-28 | 2013-08-28 | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425579B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298900A (zh) * | 2016-10-09 | 2017-01-04 | 电子科技大学 | 一种高速soi‑ligbt |
| CN107170802B (zh) * | 2017-06-07 | 2020-01-17 | 电子科技大学 | 一种短路阳极soi ligbt |
| CN107240603A (zh) * | 2017-06-07 | 2017-10-10 | 电子科技大学 | 一种薄soi短路阳极ligbt |
| CN115411100A (zh) * | 2021-05-28 | 2022-11-29 | 无锡华润上华科技有限公司 | 横向绝缘栅双极型晶体管 |
| KR102470681B1 (ko) | 2022-06-14 | 2022-11-25 | (주) 트리노테크놀로지 | 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101431096A (zh) * | 2008-12-11 | 2009-05-13 | 电子科技大学 | 一种soi ligbt器件 |
| CN101901830A (zh) * | 2009-11-09 | 2010-12-01 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 |
| CN102157550A (zh) * | 2011-03-10 | 2011-08-17 | 杭州电子科技大学 | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 |
| CN102169893A (zh) * | 2011-03-10 | 2011-08-31 | 杭州电子科技大学 | 一种具有p埋层的横向沟道soi ligbt器件单元 |
-
2013
- 2013-08-28 CN CN201310383065.4A patent/CN104425579B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101431096A (zh) * | 2008-12-11 | 2009-05-13 | 电子科技大学 | 一种soi ligbt器件 |
| CN101901830A (zh) * | 2009-11-09 | 2010-12-01 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 |
| CN102157550A (zh) * | 2011-03-10 | 2011-08-17 | 杭州电子科技大学 | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 |
| CN102169893A (zh) * | 2011-03-10 | 2011-08-31 | 杭州电子科技大学 | 一种具有p埋层的横向沟道soi ligbt器件单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425579A (zh) | 2015-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| CN105027292B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN107710418A (zh) | 多屏蔽沟槽栅极场效应晶体管 | |
| CN101288176B (zh) | Soi沟槽横型igbt | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| CN104425579B (zh) | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 | |
| CN103250254B (zh) | 沟槽栅极功率半导体装置及其制造方法 | |
| JP2009260208A (ja) | 半導体装置 | |
| CN102163623B (zh) | 半导体元件及半导体元件的制造方法 | |
| CN206022371U (zh) | 绝缘栅双极晶体管(igbt) | |
| CN113838922A (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| JP3369388B2 (ja) | 半導体装置 | |
| CN109979936A (zh) | 一种集成半导体器件和电子装置 | |
| CN205488135U (zh) | 具有载流子存储结构的igbt器件 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| JP5087816B2 (ja) | 半導体装置およびその製造方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| WO2015014289A1 (zh) | 绝缘栅双极型晶体管的制造方法 | |
| CN206194743U (zh) | 具有低导通压降的绝缘栅双极型晶体管器件 | |
| CN108346692A (zh) | 功率半导体器件及其制造方法 | |
| JP3646343B2 (ja) | 半導体装置の製造方法 | |
| TW201114035A (en) | Improved trench termination structure | |
| JP3435632B2 (ja) | 双方向電流阻止機能を有する電界効果トランジスタ及びその製造方法 | |
| CN105378933A (zh) | 半导体装置 | |
| CN102569350A (zh) | 具有背封的igbt器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171017 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| TR01 | Transfer of patent right |