CN102163623B - 半导体元件及半导体元件的制造方法 - Google Patents

半导体元件及半导体元件的制造方法 Download PDF

Info

Publication number
CN102163623B
CN102163623B CN201110045393.4A CN201110045393A CN102163623B CN 102163623 B CN102163623 B CN 102163623B CN 201110045393 A CN201110045393 A CN 201110045393A CN 102163623 B CN102163623 B CN 102163623B
Authority
CN
China
Prior art keywords
semiconductor regions
electrode
recess
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110045393.4A
Other languages
English (en)
Other versions
CN102163623A (zh
Inventor
百田圣自
藤井岳志
上岛聪
浅井诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Publication of CN102163623A publication Critical patent/CN102163623A/zh
Application granted granted Critical
Publication of CN102163623B publication Critical patent/CN102163623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体元件及半导体元件的制造方法，其抑制寄生元件所产生的影响，并且能够防止导通电压增大。在n-型的漂移区域(1)的表面层设有p型的基极区域(2)。在半导体基板的表面上设有贯通基极区域(2)且到达漂移区域1的沟槽(3)。在沟槽(3)的内部隔着栅极绝缘膜(4)而设有栅电极(5)。在基极区域(2)的表面层选择性地设有第一凹部(6)。即，基极区域(2)的表面呈由第一凹部(6)和未设有第一凹部(6)的凸部构成的凹凸形状。第一凹部(6)与沟槽(3)相接。此外，与栅电极(5)的上端相比，第一凹部(6)的底面设置为距基板表面更深。源电极(8)与基极区域(2)的凸部相接，且埋入第一凹部(6)的内部。

Description

半导体元件及半导体元件的制造方法
技术领域
本发明涉及一种半导体元件及半导体元件的制造方法。
背景技术
作为在电动车(EV：Electric Vehicle)等中使用的电力变换装置，消耗电力少且由电压控制容易驱动的绝缘栅型半导体元件最为普及。作为绝缘栅型半导体元件，已知有绝缘栅型电场效应晶体管(MOSFET：MetalOxide Semiconductor Field Effect Transistor)或绝缘栅型双极晶体管(IGBT：Insulated Gate Bipolar Transistor)等。
以下，在本说明书及附图中，在冠以n或p的层或区域中，分别表示电子或空穴为多个载流子。另外，赋予n或p的+及-分别表示与未标注的层或区域相比为高杂质浓度及低杂质浓度。
图17是表示现有的半导体元件的剖视图。作为现有的绝缘栅型半导体元件，例如对沟槽栅结构的MOSFET进行说明。在构成n-型的漂移区域101的半导体基板的表面上设有p型的基极区域102。另外，设有贯通基极区域102而到达漂移区域101的沟槽103。在沟槽103的内部隔着栅极绝缘膜104而设有栅电极105。在基极区域102的表面层选择性地设有与沟槽103相接的n+型的源极区域106。源电极108与基极区域102及源极区域106相接。另外，源电极108通过层间绝缘膜107而与栅电极105电绝缘。在半导体基板的背面设有漏电极109。
这样的半导体元件如下所示动作。源电极108形成接地的状态或被施加负的电压的状态。漏电极109形成被施加正的电压的状态。此处，在对栅电极105施加比阈值低的电压的情况下，由基极区域102和漂移区域101构成的pn接合被反向偏压，因此在源极·漏极之间未流有电流。也就是说，半导体元件维持截止状态。另一方面，在对栅电极105施加超过阈值的电压的情况下，p型的基极区域102之中的、与源极区域106下的沟槽103相接的区域反转，形成n型的沟道区域。由此，从源电极108发出的电子通过由沟道区域及漂移区域101构成的n型区域而向漏电极109移动，在源极/漏极之间流有电流。也就是说，半导体元件成为导通状态。
作为此种半导体元件，提出如下构成的装置，绝缘栅型电场效应晶体管包括：作为漏极区域的第一传导型的半导体基体、形成在半导体基体的主表面上的第二传导型的沟道区域、形成在沟道区域内的源极区域、以跨源极区域和漏极区域的方式摄制的栅极绝缘膜及栅电极、与被栅电极包围的窗部接触的源电极，在该绝缘栅型电场效应晶体管中，在由栅电极包围的窗部的沟道区域中，形成比栅极绝缘膜正下的沟道区域面更深、且带有至少到达栅电极端部正下的宽度的凹部，并向凹部的底边部区域导入反向栅极区域，并在上述凹部设置硅化物层或者金属层的源极区域，且仅沟道区域及反向栅极区域与源极区域的内面相接(例如参照下述专利文献1)。
接着，对图17所示的现有的绝缘栅型半导体元件的制造方法进行说明。首先，在构成n-型的漂移区域101的半导体基板的表面形成p型的基极区域102。接着，形成贯通基极区域102并到达漂移区域101的沟槽103。接着，隔着栅极绝缘膜104在沟槽103的内部形成栅电极105。接着，在基极区域102的表面层选择性地形成与沟槽103相接的n+型的源极区域106。接着，在半导体基板的表面选择性形成例如由PSG(Phospho SilicateGlass：磷硅酸盐玻璃)膜等构成的层间绝缘膜107，覆盖栅电极105的表面。接着，形成与在半导体基板的表面露出的基极区域102及源极区域106相接的源电极108。接着，在半导体基板的背面形成与漂移区域101相接的漏电极109。由此，完成图17所示的沟槽栅结构的MOSFET。
【专利文献1】：日本专利3197054号公报
然而，在现有的MOSFET或IGBT等绝缘栅型半导体元件中，除了半导体元件原有的结构要素以外，还附随形成有寄生双极晶体管或寄生闸流晶体管等寄生元件。这样的寄生元件在半导体元件内流有过电流的异常时等容易动作。另外，存在寄生元件的动作对原有的半导体元件的动作带来恶劣的影响的问题。
例如，在图17所示的半导体元件中，形成有由漂移区域101、基极区域102及源极区域106构成的寄生双极晶体管121。在半导体元件中流有过电流等异常电流而使沟道区域的电压下降超过硅二极管的顺向电压0.7V(因二极管的固有电压为0.6V)的情况下，寄生双极晶体管121动作，成为引发封闭锁定或短路的原因。寄生双极晶体管121的动作无法通过控制施加于栅电极105的电压来进行控制。由此，可能在半导体元件超过了安全动作区域时产生破坏。
作为避免这样的问题的半导体元件，已知例如通过使源极区域106的宽度狭窄形成等，从而实现微细化的方法。不过，通过使半导体元件微细化，会使半导体元件内的电流密度增加，寄生双极晶体管121变得容易动作。另外，作为其他的方法，已知以高的杂质浓度来形成基极区域102的半导体元件。不过，在这样的半导体元件中，在导通状态下，沟道区域无法充分地反转。由此，产生导通电压增大的问题。
发明内容
本发明就是为了消除所述的现有技术引起的问题点而作出的，其目的在于，提供一种能够消除寄生元件带来的影响的半导体元件及半导体元件的制造方法。另外，该发明的目的在于，提供一种能够防止导通电压增大的半导体元件及半导体元件的制造方法。
为了解决所述的问题而实现目的，在第一方面的发明中的半导体元件具有以下的特征。具有：第一导电型的第一半导体区域；设置在所述第一半导体区域的表面，且具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域；贯通所述第二半导体区域并到达所述第一半导体区域的沟槽；在所述沟槽的内部隔着绝缘膜设置的第一电极；在所述第二半导体区域的表面层以与所述沟槽相接的方式设置成比所述第一电极的上端深的第一凹部；埋入所述第一凹部中的第二电极。
另外，第二方面的发明中的半导体元件是在第一方面的发明的基础上，其特征在于，所述第一凹部设置成距所述第一电极的上端为0.05μm以上且1μm以下的深度。
另外，第三方面的发明中的半导体元件的具有以下特征，第一导电型的第一半导体区域；选择性地设置在所述第一半导体区域的表面层，且具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域；以覆盖所述第二半导体区域的表面的一部分的方式隔着绝缘膜而设置的第一电极；在所述第二半导体区域的表面层以占据所述第一电极之下的区域的一部分的方式设置的第二凹部；埋入所述第二凹部中的第二电极。
另外，第四方面的发明中的半导体元件的制造方法是在第三方面的发明的基础上，其特征在于，所述第二凹部以距所述第一电极的该第二凹部侧的端部为0.05μm以上且1μm以下的宽度占据该第一电极之下的区域。
另外，在第五方面的发明中的半导体元件是在第一方面至第四方面的发明的基础上，具有以下的特征。还具有：设置在所述第一半导体区域的背面的第三电极；设置在所述第一半导体区域和所述第三电极之间，且具有比该第一半导体区域高的杂质浓度的第二导电型的第三半导体区域。
另外，在第六方面的发明中的半导体元件的制造方法具有以下特征。首先进行在第一导电型的第一半导体区域的表面形成具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域的工序。接着，进行形成贯通所述第二半导体区域并到达所述第一半导体区域的沟槽的工序。接着，进行隔着绝缘膜而将第一电极埋入所述沟槽的内部的工序。接着向所述第二半导体区域的表面层选择性地导入杂质，而形成比所述第一电极的上端深且具有比该第二半导体区域高的杂质浓度的杂质区域的工序。接着，进行通过蚀刻除去所述杂质区域而形成第一凹部的工序。接着进行将第二电极埋入所述第一凹部的内部的工序。
另外，第七方面的发明中的半导体元件的制造方法是在第六方面发明的基础上，其特征在于，以所述第一凹部与所述沟槽相接的方式形成所述杂质区域。
另外，第八方面的发明中的半导体元件的制造方法是在第六或第七方面发明的基础上，其特征在于，所述杂质区域形成为距所述第一电极的上端为0.05μm以上且1μm以下的深度。
另外，第九方面的发明中的半导体元件的制造方法具有如下特征。首先，进行在第一导电型的第一半导体区域的表面选择性形成具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域的工序。接着，进行向所述第二半导体区域的表面层选择性地导入杂质，形成具有比该第二半导体区域高的杂质浓度的杂质区域的工序。接着，进行以覆盖所述第二半导体区域及所述杂质区域的一部分的方式隔着绝缘膜而形成第一电极的工序。接着，进行通过蚀刻除去所述杂质区域，而以占据所述第一电极之下的区域的一部分的方式形成第二凹部的工序。接着进行将第二电极埋入所述第二凹部的内部的工序。
另外，第十方面的发明中的半导体元件的制造方法是在第九方面发明的基础上，其特征在于，所述第一电极形成为以0.05μm以上且1μm以下的宽度覆盖所述杂质区域的该第一电极侧的端部。
另外，第十一方面的发明中的半导体元件的制造方法是在第六至十方面发明的基础上，其特征在于，进行在所述第一半导体区域的背面形成具有比该第一半导体区域高的杂质浓度的第二导电型的第三半导体区域的工序。接着进行在所述第三半导体区域的表面形成第三电极的工序。
根据上述的第一、二方面的发明，在第二半导体区域的表面层不设置源极区域，而设置比所述第一电极的上端深的第一凹部。此外，在第一凹部的内部埋入第2电极。因此，在半导体元件中未形成由第一半导体区域、第二半导体区域及源极区域构成的寄生双极晶体管(寄生元件)。并且，半导体元件与原来同样地动作。
根据上述的第三、四方面的发明，在第二半导体区域的表面层不设置源极区域，而设置占据所述第一电极之下的区域的一部分的第二凹部。此外，在第二凹部的内部埋入第二电极。因此，在半导体元件中未形成由第一半导体区域、第二半导体区域及源极区域构成的寄生双极晶体管(寄生元件)。并且，半导体元件与原来同样地动作。
根据上述第五方面的发明，在第二半导体区域的表面层未设置发射极区域。因此，未形成由第三半导体区域、第一半导体区域、第二半导体区域及发射极区域构成的寄生闸流晶体管(寄生元件)。并且，半导体元件与原来同样地动作。
此外，根据上述第一至五方面的发明，由于半导体元件中未形成寄生元件，因此，在半导体元件的微细化时，不需要提高第二半导体区域的杂质浓度。由此，不需提高导通电压就能够使沟道区域足够反转。
此外，根据第六至八、十一方面的发明，在第二半导体区域的表面层上形成比第一电极的上端深且具有比第二半导体区域高的杂质浓度的杂质区域。由此，能够利用蚀刻仅除去杂质区域，能够在第二半导体区域的表面层上形成比第一电极的上端深的第一凹部。而且，通过在第一凹部的内部埋入第二电极，能够制作未形成寄生元件的半导体元件。
此外，根据第九至十一方面的发明，在第二半导体区域的表面层上形成具有比第二半导体区域高的杂质浓度的杂质区域，且以覆盖杂质区域的一部分的方式形成第一电极。由此，能够通过蚀刻仅除去杂质区域，并在第二半导体区域的表面层上形成占据第一电极之下的区域的一部分的第二凹部。而且，通过在第二凹部的内部埋入第二电极，能够制作未形成寄生元件的半导体元件。
根据本发明的半导体元件及半导体元件的制造方法，能够抑制由寄生元件所产生的影响。此外，能够防止导通电压增大。
附图说明
图1是表示第一实施方式中的半导体元件的剖视图。
图2是表示第一实施方式中的半导体元件的制造方法的剖视图。
图3是表示第一实施方式中的半导体元件的制造方法的剖视图。
图4是表示第一实施方式中的半导体元件的制造方法的剖视图。
图5是表示第一实施方式中的半导体元件的制造方法的剖视图。
图6是表示第二实施方式中的半导体元件的制造方法的剖视图。
图7是表示第二实施方式中的半导体元件的制造方法的剖视图。
图8是表示第三实施方式中的半导体元件的制造方法的剖视图。
图9是表示第三实施方式中的半导体元件的制造方法的剖视图。
图10是表示第四实施方式中的半导体元件的剖视图。
图11是表示第四实施方式中的半导体元件的制造方法的剖视图。
图12是表示第四实施方式中的半导体元件的制造方法的剖视图。
图13是表示第四实施方式中的半导体元件的制造方法的剖视图。
图14是表示第四实施方式中的半导体元件的制造方法的剖视图。
图15是表示第四实施方式中的半导体元件的制造方法的剖视图。
图16是示意表示实施方式中的半导体元件的剖面的示意图。
图17是表示现有的半导体元件的剖视图。
附图标号
1  漂移区域
2  基极区域
3  沟槽
4  栅极绝缘膜
5  栅电极
6  凹部
7  层间绝缘膜
8  源电极
9  漏电极
11 沟道区域
d  第一距离(栅电极的上端至第一凹部的底面的距离)
具体实施方式
以下，参考附图对本发明中的半导体元件及半导体元件的制造方法的最佳实施方式进行详细地说明。而且，在以下的实施方式的说明及附图中，对于同样的结构标以相同的标号，而省略其重复的说明。
(第一实施方式)
图1是表示第一实施方式中的半导体元件的剖视图。在图1所示的半导体元件中，在构成n-型(第一导电型)的漂移区域1的半导体基板的表面层设有p型(第二导电型)的基极区域2。基极区域2具有比漂移区域1高的杂质浓度。在半导体基板的表面设有贯通基极区域2并到达漂移区域1的沟槽3。在沟槽3的内部隔着栅极绝缘膜4而设有栅电极5。栅电极5的表面由层间绝缘膜7覆盖。漂移区域1相当于第一半导体区域。基极区域2相当于第二半导体区域。栅极绝缘膜4相当于绝缘膜。栅电极5相当于第一电极。
在基极区域2的表面层上选择性地设有第一凹部6。也就是说，基极区域2构成凹凸状的表面形状，该凹凸状的表面形状由第一凹部6和未设有第一凹部6的凸部来构成。第一凹部6与沟槽3相接。基极区域2中与第一凹部6下的沟槽3相接的区域为沟道区域11。此外，与栅电极5和设置在栅电极5上端的层间绝缘膜7的界面(以下设为“栅电极5的上端”)相比，第一凹部6的底面被设置为距基板表面的距离深。其理由如下。如后所述，在第一凹部6的内部埋入有源电极8。从而，第一凹部6的底面成为源电极8与基极区域2的界面。在第一凹部6的底面比栅电极5的上端距基板表面浅的位置的情况下，设置在第一凹部6内的源电极8隔着栅极绝缘膜4而与栅电极5相邻的情况未形成。因此，半导体元件不动作。
此外，期望第一凹部6设置为距栅电极5的上端为0.05μm以上1μm以下的深度。其理由如下。从栅电极5的上端至第一凹部6的底面的深度即第一距离d小于0.05μm的情况下，设置在第一凹部6内的源电极8隔着栅极绝缘膜4而与栅电极5相邻的距离变短。因此，半导体元件的动作变得不稳定。另一方面，在第一距离d比1μm大的情况下，与第一凹部6的深度相应地，第一凹部6的宽度变宽，因此，无法形成基极区域2的凸部。这是由形成第一凹部6时的处理导致的。
源电极8与基极区域2的凸部相接，且埋入第一凹部6的内部。也就是说，源电极8设置为沿着形成在基极区域2的表面的凹凸并覆盖基极区域2。此外，源电极8利用层间绝缘膜7而与栅电极5电绝缘。虽然省略图示，但基极区域2的凸部的表面层也可设置p+型的接触区域，该接触区域与第一凹部6相接，且具有比基极区域2高的杂质浓度。源电极8相当于第二电极。在半导体基板的背面设有漏电极9。
对此种半导体元件的制造方法进行说明。图2～图5是表示第一实施方式中的半导体元件的制造方法的剖视图。首先，如图2所示，例如利用外延成长法，在作为n-型的漂移区域1的半导体基板的表面层叠p型的基极区域2。接着，例如利用光刻，形成贯通基极区域2并到达漂移区域1的沟槽3。接着，例如利用热氧化法，在沟槽3的侧面及底面上形成由薄的二氧化硅膜(SiO2)构成的栅极绝缘膜4。接着，隔着栅极绝缘膜4，在沟槽3的内部埋入例如多晶硅(Poly-Si)等而形成栅电极5。
接着，如图3所示，在基极区域2的表面层，将杂质导入到比栅电极5的上端深的区域，形成杂质区域16。此时，以比基极区域2高的杂质浓度形成与沟槽3相接的杂质区域16。此处，期望杂质区域16形成为距栅电极5的上端0.05μm以上1μm以下的深度。如上述，其理由为无法形成基极区域2的凸部的缘故。进而，在将杂质区域16形成为距栅电极5的上端深于1μm的情况下，杂质区域16表面的杂质浓度变得比基极区域2的杂质浓度低的缘故。杂质区域16的导电型既可是n型也可是p型。杂质的导入既可使用热扩散法也可使用离子注入法。例如，也可向p型的基极区域2的表面离子注入磷(P)等，形成n+型的杂质区域16。在基极区域2的表面层设置接触区域(未图示)的情况下，以比接触区域高的杂质浓度来形成杂质区域16。
接着，如图4所示，例如使用包含氢氟酸(HF)及硝酸(HNO3)的混合酸或氢氧化钾水溶液(KOH)来进行蚀刻，除去杂质区域16。此时，由于基极区域2比杂质区域16的杂质浓度低，因而不被除去而残留。由于在沟槽3的侧壁上形成有栅极绝缘膜4，因此栅极绝缘膜4及栅电极5不被除去。因此，不用在基极区域2的表面上选择性地形成例如掩模等，而是仅进行蚀刻就能够只除去杂质区域16。由此，能够在基极区域2的表面层形成与沟槽3相接的第一凹部6，且留有基极区域2的凸部。蚀刻既可是湿式蚀刻也可是干式蚀刻。
接着，如图5所示，在半导体基板的表面选择性形成例如由PSG膜等构成的层间绝缘膜7，并覆盖栅电极5的表面。接着，例如通过镀敷法，形成埋入第一凹部6的内部，且与基板表面上露出的基极区域2相接触的源电极8。源电极8的形成除了镀敷法以外，既可使用化学气相成长(CVD：Chemical Vapor Deposition)法，也可使用溅射法。作为源电极8使用的金属材料，也可使用镍(Ni)或钨(W)、铝(Al)等。
此外，源电极8也可是层叠有多个金属电极层的结构。此时，也可以将形成方法或金属材料进行各种变更，并层叠构成源电极8的多个金属电极层。例如，可以是，埋入第一凹部6的内部的源电极8采用CVD法而层叠钨电极层，接着，形成在基板表面的源电极8采用溅射法或镀敷法而层叠铝电极层。期望的是，至少最下层的金属电极层采用CVD法来形成钨电极层。由此，即便在第一凹部6的底面的角部等也能够将构成源电极8的金属材料精度良好地埋入。由此，能够避免例如源电极8发生剥离等的问题。
接着，在半导体基板的背面形成与漂移区域1相接的漏电极9。由此，完成图1所示的沟槽栅结构的MOSFET。
如以上说明，根据第一实施方式，在基极区域2的表面层未设置源极区域(图17的源极区域106)，而设置比栅电极5的上端深的第一凹部6。此外，将源电极8埋入第一凹部6的内部。因此，在半导体元件中未形成由漂移区域1、基极区域2及源极区域构成的寄生双极晶体管(寄生元件)。并且，半导体元件与以往同样地动作。从而，能够抑制寄生元件所产生的影响。由此，当半导体元件中流有异常电流时，能够防止半导体元件被破坏。此外，由于半导体素子中未形成寄生元件，因此在半导体元件的微细化时，不需要提高基极区域的杂质浓度。由此，不用提高导通电压就能够将沟道区域充分地反转。从而，能够防止导通电压增大。此外，在基极区域2的表面层形成有比栅电极5的上端深且具有比基极区域2高的杂质浓度的杂质区域16。由此，利用蚀刻能够仅将在基极区域2的表面层形成的杂质区域16除去，并能够在基极区域2的表面层形成比栅电极5的上端深的第一凹部6。而且，通过在第一凹部6的内部埋入源电极8，能够制作未形成有寄生元件的半导体元件。
(第二实施方式)
图6及图7是表示第二实施方式中的半导体元件的制造方法的剖视图。在第一实施方式的半导体元件的制造方法中，也可将层间绝缘膜7作为掩模进行蚀刻，并形成第一凹部6。
在第二实施方式中，首先，与第一实施方式同样，在作为漂移区域1的半导体基板的表面形成基极区域2、沟槽3、栅极绝缘膜4及栅电极5(参照图2)。接着，如图6所示，在半导体基板的表面选择性地形成层间绝缘膜7。层间绝缘膜7具有使基极区域2的表面的一部分露出的开口部17。此外，层间绝缘膜7覆盖栅电极5。接着，如图7所示，将层间绝缘膜7作为掩模进行蚀刻，除去开口部17露出的基极区域2。此时，以与第一实施方式中形成在基极区域2的表面的杂质区域(参照图3、4)同样的深度来除去基极区域2。由此，与第一实施方式同样，形成第一凹部6。接着，除去残留在基极区域2的凸部表面的层间绝缘膜7，仅留下覆盖栅电极5的层间绝缘膜7。接着，与第一实施方式同样，形成源电极8。由此，成为与图5所示的制造中途的半导体元件同样的状态。接着，与第一实施方式同样进行其后的处理，并完成图1所示的半导体元件。其他的结构与第一实施方式同样。
如以上说明，根据第二实施方式，能够得到与第一实施方式同样的效果。
(第三实施方式)
图8及图9是表示第三实施方式中的半导体元件的制造方法的剖视图。在第一实施方式的半导体元件的制造方法中例如也可将光刻抗蚀剂等的膜作为掩模进行蚀刻，并形成第一凹部6。
在第三实施方式中，首先，与第一实施方式同样，在作为漂移区域1的半导体基板的表面形成基极区域2、沟槽3、栅极绝缘膜4及栅电极5(参照图2)。接着，如图8所示，在半导体基板的表面选择性地形成抗蚀剂掩模18。抗蚀剂掩模18具有使基极区域2的表面的一部分露出的开口部19。接着，如图9所示，将抗蚀剂掩模18作为掩模进行蚀刻，并除去在开口部19露出的基极区域2。此时，以与在第一实施方式中基极区域2的表面形成的杂质区域(参照图3、4)同样的深度来来除去基极区域2。由此，与第一实施方式同样，形成第一凹部6。接着，除去全部抗蚀剂掩模18。由此，成为与图4所示的制造中途的半导体元件同样的状态。接着，与第一实施方式同样进行其后的处理(参照图5)，完成图1所示的半导体元件。其他的结构与第一实施方式同样。此外，在形成第一凹部6时使用的掩模并不限于抗蚀剂掩模18，也可使用相对于蚀刻液具有耐性的其他的材料作为掩模。
如以上说明，根据第三实施方式，能够得到与第一实施方式同样的效果。
(第四实施方式)
图10是表示第四实施方式中的半导体元件的剖视图。在图10所示的半导体元件中，在作为n-型的漂移区域21的半导体基板的表面层选择性地设有p型的基极区域22。基极区域22具有比漂移区域21高的杂质浓度。漂移区域21相当于第一半导体区域。基极区域22相当于第二半导体区域。
在基极区域22的表面层设有第二凹部26。也就是说，基极区域22呈凹凸状的表面形状，该表面形状由第一凹部6和未设有第一凹部6的凸部来构成。在半导体基板的表面隔着栅极绝缘膜24而设有栅电极25，该栅电极25覆盖基极区域22的凸部并伸出到第二凹部26。也就是说，第二凹部26被设置为占有栅电极25之下的区域的一部分。此外，从第二凹部26的侧壁至伸出到第二凹部26一侧的栅电极25的端部为止的第二距离w期望为0.05μm以上1μm以下。其理由与第一实施方式中将第一凹部(参照图1)设置成第一距离的理由相同。基极区域22中与栅电极25下的栅极绝缘膜24相接的区域为沟道区域31。栅极绝缘膜24相当于绝缘膜。栅电极25相当于第一电极。
源电极28被埋入第二凹部26的内部，且与基极区域22相接。此外，源电极28利用层间绝缘膜27而与栅电极25电绝缘。源电极28相当于第二电极。在半导体基板的背面设有漏电极29。
对此种半导体元件的制造方法进行说明。图11～图15是表示第四实施方式中的半导体元件的制造方法的剖视图。首先，如图11所示，在作为n-型的漂移区域21的半导体基板的表面层离子注入例如硼(B)等，选择性地形成p型的基极区域22。接着，向基极区域22的表面层选择性地导入杂质，形成杂质区域36。此时，杂质区域36形成为具有比基极区域22高的杂质浓度。杂质区域36的导电型既可是n型，也可是p型。杂质区域36的形成方法与第一实施方式的杂质区域的形成方法相同。
接着，如图12所示，例如通过热氧化法，在半导体基板的表面形成作为栅极绝缘膜24的绝缘膜。接着，例如通过溅射法，在栅极绝缘膜24的表面形成栅电极25，该栅电极25覆盖基极区域22及杂质区域36的一部分。此时，栅电极25形成为，栅电极25的杂质区域36侧的端部以0.05μm以上1μm以下的宽度来覆盖杂质区域36的端部。接着，将半导体基板的表面以由例如PSG膜等构成的层间绝缘膜27来覆盖。接着，如图13所示，例如利用光刻将栅极绝缘膜24及层间绝缘膜27的一部分除去，并使杂质区域36的表面的一部分露出。
接着，如图14所示，利用蚀刻将杂质区域36除去，并在基极区域22的表面层形成第二凹部26。蚀刻条件与第一实施方式相同。由此，以使第二距离w变为0.05μm以上1μm以下的方式，能够形成占据栅电极25之下的区域的第二凹部26。接着，如图15所示，在第二凹部26的内部埋入源电极28。源电极28的形成方法与第一实施方式同样。接着，在半导体基板的背面形成与漂移区域21相接的漏电极29。由此，完成如图10所示的平面构造的MOSFET。
如以上说明，根据第四实施方式，在基极区域22的表面层不设置源极区域而以占据栅电极25之下的区域的一部分的方式设置第二凹部26。此外，在第二凹部26的内部埋入源电极28。由此，能够得到与第一实施方式同样的效果。此外，在基极区域22的表面层形成具有比基极区域22高的杂质浓度的杂质区域36，且以覆盖杂质区域36的一部分的方式形成栅电极25。由此，通过进行蚀刻，能够在基极区域22的表面层形成占据栅电极25之下的区域的一部分的第二凹部26，并能够得到与第一实施方式同样的效果。
(实施例)
图16是示意表示实施方式中的半导体元件的剖面的示意图。在此，按照第一实施方式中的半导体元件的制造方法，制作了沟槽栅结构的半导体元件。首先，形成贯通基极区域42并到达漂移区域(未图示)的沟槽43。沟槽43的深度及宽度分别设为5μm及1.2μm。沟槽43间的宽度设为2.8μm。在沟槽43的内部隔着栅极绝缘膜44而形成栅电极45。接着，在基极区域42的表面层形成杂质区域(未图示)。
接着，进行蚀刻。可知能够利用蚀刻仅除去形成在基极区域42的表面层的杂质区域(未图示)，并能够形成如图16所示的第一凹部46。然后，使用镀敷法进行镀镍，形成源电极48。可知，如图16所示，能够在第一凹部46的内部埋入源电极48。利用层间绝缘膜47，使源电极48与栅电极45绝缘。接着，进行如此制作的半导体元件的动作确认。可知半导体元件与以往的半导体元件同样地动作。
在上述的各实施方式中，也可在漂移区域与背面电极之间设置p型的集电极区域，该集电极区域具有比漂移区域高的杂质浓度，形成沟槽栅结构的IGBT。在该情况下，未形成由集电极区域、漂移区域、基极区域及发射极区域构成的寄生闸流晶体管(寄生元件)。因此，能够得到与上述的各实施方式同样的效果。此处，背面电极为集电极。集电极相当于第三电极。集电极区域相当于第三半导体区域。
在以上的本发明中，以在半导体基板上设置一个半导体元件而构成的电路为例进行了说明，但并不局限于上述的实施方式，也能够适用于在同一基板上设置多个半导体元件而构成的集成电路(IC：Integrated Circuit)。另外，也可以是使半导体元件的各区域中的n型和p型全部逆转的结构。
【工业上的可利用性】
如上所述，本发明中的半导体元件及半导体元件的制造方法在制造大功率的半导体元件中有用，特别是，适用于制造MOSFET或IGBT等绝缘栅型半导体元件中。

Claims (14)

1.一种半导体元件，其特征在于，具有：
第一导电型的第一半导体区域；
设置在所述第一半导体区域的表面，且具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域；
贯通所述第二半导体区域并到达所述第一半导体区域的沟槽；
隔着绝缘膜设置在所述沟槽的内部的第一电极；
以与所述沟槽相接触的方式设置在所述第二半导体区域的表面层的比所述第一电极的上端深的第一凹部；
埋入所述第一凹部中的第二电极，
其中，所述第二半导体区域形成凹凸状的表面形状，该凹凸状的表面形状由所述第一凹部和未设有所述第一凹部的凸部来构成。
2.如权利要求1所述的半导体元件，其特征在于，
所述第一凹部设置成距所述第一电极的上端为0.05μm以上且1μm以下的深度。
3.如权利要求1或2所述的半导体元件，其特征在于，还具有：
设置在所述第一半导体区域的背面的第三电极；
设置在所述第一半导体区域和所述第三电极之间，且具有比该第一半导体区域高的杂质浓度的第二导电型的第三半导体区域。
4.一种半导体元件，其特征在于，具有：
第一导电型的第一半导体区域；
选择性地设置在所述第一半导体区域的表面层，且具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域；
以覆盖所述第二半导体区域的表面的一部分的方式隔着绝缘膜而设置的第一电极；
以占据所述第一电极之下的区域的一部分的方式设置在所述第二半导体区域的表面层的第二凹部；
埋入所述第二凹部中的第二电极。
5.如权利要求4所述的半导体元件，其特征在于，
所述第二凹部从所述第一电极的位于该第二凹部侧的端部起算以0.05μm以上且1μm以下的宽度占据该第一电极之下的区域。
6.如权利要求4或5所述的半导体元件，其特征在于，还具有：
设置在所述第一半导体区域的背面的第三电极；
设置在所述第一半导体区域和所述第三电极之间，且具有比该第一半导体区域高的杂质浓度的第二导电型的第三半导体区域。
7.一种半导体元件的制造方法，其特征在于，包括：
在第一导电型的第一半导体区域的表面形成具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域的工序；
形成贯通所述第二半导体区域并到达所述第一半导体区域的沟槽的工序；
隔着绝缘膜而将第一电极埋入所述沟槽的内部的工序；
向所述第二半导体区域的表面层选择性地导入杂质，而形成比所述第一电极的上端深且具有比该第二半导体区域高的杂质浓度的杂质区域的工序；
通过蚀刻除去所述杂质区域而在第二半导体区域的表面层上形成第一凹部的工序；
将第二电极埋入所述第一凹部的内部的工序，
其中，所述第二半导体区域形成凹凸状的表面形状，该凹凸状的表面形状由所述第一凹部和未设有所述第一凹部的凸部来构成。
8.如权利要求7所述的半导体元件的制造方法，其特征在于，
以所述第一凹部与所述沟槽相接触的方式形成所述杂质区域。
9.如权利要求7所述的半导体元件的制造方法，其特征在于，
所述杂质区域形成为距所述第一电极的上端为0.05μm以上且1μm以下的深度。
10.如权利要求8所述的半导体元件的制造方法，其特征在于，
所述杂质区域形成为距所述第一电极的上端为0.05μm以上且1μm以下的深度。
11.如权利要求7～10中任一项所述的半导体元件的制造方法，其特征在于，还包括：
在所述第一半导体区域的背面形成具有比该第一半导体区域高的杂质浓度的第二导电型的第三半导体区域的工序；
在所述第三半导体区域的表面形成第三电极的工序。
12.一种半导体元件的制造方法，其特征在于，包括：
在第一导电型的第一半导体区域的表面选择性地形成具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域的工序；
向所述第二半导体区域的表面层选择性地导入杂质，形成具有比该第二半导体区域高的杂质浓度的杂质区域的工序；
以覆盖所述第二半导体区域及所述杂质区域的一部分的方式隔着绝缘膜而形成第一电极的工序；
通过蚀刻除去所述杂质区域，并以占据所述第一电极之下的区域的一部分的方式形成第二凹部的工序；
将第二电极埋入所述第二凹部的内部的工序。
13.如权利要求12所述的半导体元件的制造方法，其特征在于，
所述第一电极形成为以0.05μm以上且1μm以下的宽度覆盖所述杂质区域的该第一电极侧的端部。
14.如权利要求12或13所述的半导体元件的制造方法，其特征在于，还包括：
在所述第一半导体区域的背面形成具有比该第一半导体区域高的杂质浓度的第二导电型的第三半导体区域的工序；
在所述第三半导体区域的表面形成第三电极的工序。
CN201110045393.4A 2010-02-23 2011-02-22 半导体元件及半导体元件的制造方法 Active CN102163623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-037535 2010-02-23
JP2010037535A JP5149922B2 (ja) 2010-02-23 2010-02-23 半導体素子

Publications (2)

Publication Number Publication Date
CN102163623A CN102163623A (zh) 2011-08-24
CN102163623B true CN102163623B (zh) 2015-09-16

Family

ID=44356972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110045393.4A Active CN102163623B (zh) 2010-02-23 2011-02-22 半导体元件及半导体元件的制造方法

Country Status (4)

Country Link
US (2) US8253222B2 (zh)
JP (1) JP5149922B2 (zh)
CN (1) CN102163623B (zh)
DE (1) DE102011004476B4 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939846B2 (ja) * 2012-03-09 2016-06-22 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
JP6311723B2 (ja) * 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014107994A1 (de) 2014-06-05 2015-12-17 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP2017050331A (ja) * 2015-08-31 2017-03-09 株式会社東芝 半導体装置および半導体装置の製造方法
CN107481929B (zh) * 2016-06-08 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US10340372B1 (en) * 2017-12-20 2019-07-02 Semiconductor Components Industries, Llc Transistor device having a pillar structure
US10950494B2 (en) * 2018-01-19 2021-03-16 Infineon Technologies Ag Semiconductor device including first and second contact layers and manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447987A (zh) * 2000-06-23 2003-10-08 硅无线公司 功率mosfet及其形成和工作方法
CN101075581A (zh) * 2003-08-04 2007-11-21 国际整流器公司 集成的场效应晶体管和肖特基器件及其制造方法
JP2009246224A (ja) * 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983535A (en) 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
DE3904830A1 (de) 1988-02-23 1989-08-31 Asea Brown Boveri Feldeffektgesteuertes leistungshalbleiterbauelement
JPH0283982A (ja) * 1988-09-21 1990-03-26 Nissan Motor Co Ltd 電界効果型トランジスタ
JPH03102819A (ja) * 1989-09-18 1991-04-30 Nissan Motor Co Ltd 半導体装置の製造方法
JPH03197054A (ja) 1989-12-26 1991-08-28 Graphtec Corp サーマルヘッドアレイの製造方法
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
JP3197054B2 (ja) * 1992-03-25 2001-08-13 新電元工業株式会社 絶縁ゲ−ト型電界効果トランジスタとその製造方法
US6346726B1 (en) * 1998-11-09 2002-02-12 International Rectifier Corp. Low voltage MOSFET power device having a minimum figure of merit
CN101019236A (zh) 2004-07-15 2007-08-15 斯平内克半导体股份有限公司 金属源极功率晶体管及其制造方法
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
US20080133977A1 (en) * 2006-05-12 2008-06-05 Electronics And Telecommunications Research Institute Non-stop debugging apparatus for correcting errors in embedded systems and method thereof
JP5132123B2 (ja) * 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
US7800185B2 (en) * 2007-01-28 2010-09-21 Force-Mos Technology Corp. Closed trench MOSFET with floating trench rings as termination
US7732285B2 (en) * 2007-03-28 2010-06-08 Intel Corporation Semiconductor device having self-aligned epitaxial source and drain extensions
JP4564514B2 (ja) * 2007-05-18 2010-10-20 株式会社東芝 半導体装置
US20090035911A1 (en) * 2007-07-30 2009-02-05 Willy Rachmady Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions
JP5165995B2 (ja) * 2007-11-07 2013-03-21 株式会社東芝 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447987A (zh) * 2000-06-23 2003-10-08 硅无线公司 功率mosfet及其形成和工作方法
CN101075581A (zh) * 2003-08-04 2007-11-21 国际整流器公司 集成的场效应晶体管和肖特基器件及其制造方法
JP2009246224A (ja) * 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
US8691635B2 (en) 2014-04-08
DE102011004476A1 (de) 2011-08-25
JP2011176027A (ja) 2011-09-08
DE102011004476A8 (de) 2012-03-01
US20120289012A1 (en) 2012-11-15
US8253222B2 (en) 2012-08-28
US20110204485A1 (en) 2011-08-25
CN102163623A (zh) 2011-08-24
JP5149922B2 (ja) 2013-02-20
DE102011004476B4 (de) 2024-04-18

Similar Documents

Publication Publication Date Title
CN102163623B (zh) 半导体元件及半导体元件的制造方法
JP6418340B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
US9653599B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100697149B1 (ko) 반도체 장치 및 그 제조 방법
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
CN106024894B (zh) 沟槽栅功率mosfet结构及其制造方法
CN114937692B (zh) 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法
JP2018107167A (ja) 半導体装置および半導体装置の製造方法
JP5564902B2 (ja) 半導体装置およびその製造方法
CN102163552B (zh) 半导体元件的制造方法
CN104425579B (zh) 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法
CN103178115A (zh) 半导体装置及其制造方法
CN104900717A (zh) 半导体装置
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN113224135A (zh) 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法
JP4246334B2 (ja) 電界効果トランジスタ
CN105336774A (zh) 垂直双扩散场效应晶体管及其制作方法
CN111384149A (zh) 沟槽型igbt及其制备方法
CN214956891U (zh) 一种高雪崩耐量的屏蔽栅mosfet器件
CN115274828B (zh) 一种rc-ligbt器件及其制备方法、芯片
JP5599835B2 (ja) 半導体素子の製造方法
CN109103177B (zh) 集成肖特基结的功率器件结构及其制造方法
JP6286824B2 (ja) 半導体装置およびその製造方法
CN114171386A (zh) 一种载流子存储槽栅双极型晶体管结构的工艺优化方法
CN113540227A (zh) 一种带载流子存储层的沟槽式分离栅igbt结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20120301

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120301

Address after: Kawasaki, Japan

Applicant after: Fuji Electric Co., Ltd.

Co-applicant after: Denso Co., Ltd.

Address before: Japan Osaki Tokyo Shinagawa, 1 chome 11 No. 2

Applicant before: Fuji Electric Systems Co., Ltd.

Co-applicant before: Denso Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant