CN214956891U - 一种高雪崩耐量的屏蔽栅mosfet器件 - Google Patents

Abstract

本实用新型公开了一种高雪崩耐量的屏蔽栅MOSFET器件，屏蔽栅MOSFET器件分为终端区和原胞区，且终端区和原胞区均主要包括依次设置的衬底层和外延层，外延层上设置有沟槽；其制造方法包括如下步骤：在选定的外延硅衬底上进行沟槽刻蚀；生长牺牲氧化层；利用一块掩膜版去掉原胞区的牺牲氧化层，保留终端沟槽中的氧化层；通过热氧化或热氧化加沉积氧化层方式制备场氧化层；屏蔽栅多晶硅填充；栅氧化层生长；栅多晶硅填充；体区注入及退火；光刻源区并进行源区注入；光刻接触孔，刻蚀绝缘层，溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，完成顶层结构的制作；最后进行圆片减薄以及背面金属淀积。

Description

一种高雪崩耐量的屏蔽栅MOSFET器件

技术领域

本实用新型涉及半导体技术领域，具体涉及一种高雪崩耐量的屏蔽栅MOSFET器件。

背景技术

屏蔽栅MOSFET器件和传统的沟槽型MOSFET相比具有导通电阻低，开关损耗低的优点，因此在中低压功率半导体市场的应用逐渐增加。近年来，屏蔽栅MOSFET器件作为开关器件在新能源电动汽车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统中的应用越来越广泛，作为核心功率控制部件，对其性能和可靠性的要求越来越高。而在实际的可靠性测试和系统应用中发现，具有高雪崩耐量的器件是高可靠性器件的重要指标。造成器件雪崩耐量低的原因有很多，其中一种就是击穿不均匀导致的EAS失效，目前业界量产的屏蔽栅MOSFET器件的终端区都是采用与原胞区类似的沟槽结构，这种结构的终端区尤其在转角处会造成电场更集中，所以击穿会首先发生在终端区。终端区只占器件面积的很小部分，雪崩电流在终端区集中，导致终端区温度迅速上升从而导致器件烧毁，所以器件的雪崩耐量会比较低。因此在器件的设计过程中应该避免击穿发生在器件的终端区。

发明内容

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种与现有工艺兼容且更加安全可靠的高雪崩耐量的屏蔽栅MOSFET器件及其制作方法。

本实用新型的目的是通过如下技术方案来完成的，一种高雪崩耐量的屏蔽栅MOSFET器件，包括MOSFET器件本体，所述MOSFET器件本体分为终端区和原胞区，且所述终端区和原胞区均主要包括依次设置的衬底层和外延层，该外延层上设置有向内凹陷的沟槽；所述终端区的沟槽内设置有屏蔽栅多晶硅及布置在屏蔽栅多晶硅和沟槽之间的终端厚场氧化层，终端区的上表面由内到外依次设置有牺牲氧化层、场氧化层、栅氧化层及介质层；所述原胞区的沟槽内设置有屏蔽栅多晶硅及布置在屏蔽栅多晶硅和沟槽之间的场氧化层，原胞区的上表面刻蚀有与原胞区内的沟槽连通的刻蚀槽，该刻蚀槽内布置有栅多晶硅和栅氧化层，且相邻两刻蚀槽之间设置有上下依次布置的源区和体区；所述栅多晶硅和栅氧化层的上表面设置有介质层，该介质层内设置有若干接触孔。

进一步地，所述终端区内的终端厚场氧化层包括由内到外依次设置的牺牲氧化层和场氧化层，终端区内介质层的厚度大于牺牲氧化层、场氧化层和栅氧化层的厚度之和；所述原胞区内的刻蚀槽深度为0~1um。

一种屏蔽栅MOSFET器件的制作方法，主要包括如下步骤：

1）在选定的N外延硅衬底上淀积厚度为1~1.5um的氧化层作为硬掩模，使用第一张掩膜版在N外延硅衬底上光刻出沟槽并进行深沟槽刻蚀，同时形成原胞区和终端区的沟槽；

2）进行牺牲氧化层生长，即在原胞区和终端区的沟槽及硅表面生成厚度约500A~3000A的热氧化层；

3）利用第二张掩膜版选择性的在去掉原胞区沟槽及硅表面的牺牲氧化层，保留终端区沟槽及硅表面的牺牲氧化层；

4）根据器件击穿电压的需求，在原胞区和终端区的上表面和沟槽内通过热氧化或热氧化加沉积氧化层的方式制备相应厚度的场氧化层，且终端区沟槽内的牺牲氧化层和场氧化层的厚度之和大于原胞区沟槽内的场氧化层厚度；

5）在终端区和原胞区的沟槽内淀积屏蔽栅多晶硅，并通过化学机械抛光或湿法刻蚀回刻到硅表面；

6）利用第三张掩膜版进行有源区的光刻，并刻蚀掉原胞区上表面及原胞区沟槽内一定深度的场氧化层；

7）在终端区和原胞区的上表面通过热氧化方式生长栅氧化层；

8）淀积栅多晶硅，之后利用第四张掩膜版定义出栅多晶硅引出区，并通过干法刻蚀回刻到硅表面；

9）进行体区注入和退火以形成器件的P型体区；

10）使用第五张掩膜版进行源区光刻，注入N型杂质并退火形成重掺杂N型源区；

11）沉积介质层，然后使用第六张掩膜版进行接触孔光刻，并刻蚀形成源极、栅极及屏蔽栅极接触孔；

12）溅射顶层金属，使用第七张掩膜版光刻刻蚀顶层金属，形成器件的源极、栅极；淀积氧化层作为钝化层，使用第八张掩膜版光刻刻蚀钝化层，完成顶层结构的制作；

13）硅片背面减薄到特定厚度，通过溅射或者蒸发的方法淀积背面金属形成器件的漏极。

本实用新型的有益技术效果在于：本实用新型通过器件和工艺制作设计在终端区的沟槽中形成厚度相对较厚的场氧化层，使器件的雪崩击穿发生在器件的原胞区，从而避免了雪崩电流不均匀和雪崩电流集中在器件终端而遭造成的EAS失效，有效提高了器件的雪崩耐量。

附图说明

图1为深沟槽刻蚀的示意图；

图2为牺牲氧化层生长的示意图；

图3为原胞区牺牲氧化层去除的示意图；

图4为场氧化层生长的示意图；

图5为屏蔽栅多晶硅填充的示意图；

图6为场氧化层刻蚀的示意图；

图7为栅多晶硅沉积和刻蚀的示意图；

图8为体区注入和退火的示意图；

图9为源区注入和退火的示意图；

图10为接触孔刻蚀的示意图。

具体实施方式

为使本领域的普通技术人员更加清楚地理解本实用新型的目的、技术方案和优点，以下结合附图和实施例对本实用新型做进一步的阐述。

在本实用新型的描述中，需要理解的是，“上”、“下”、“左”、“右”、“内”、“外”、“横向”、“竖向”等术语所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型，而不是指示或暗示所指的装置或原件必须具有特定的方位，因此不能理解为对本实用新型的限制。

如图1-10所示，本实用新型提出了一种高雪崩耐量的屏蔽栅MOSFET器件，通过工艺和制作方法的设计使器件的击穿发生在原胞区，从而使器件具有较高的雪崩耐量。本实用新型是增加一块掩膜版,使终端区域沟槽中屏蔽栅氧化层的厚度大于原胞区沟槽中屏蔽栅氧化层的厚度，从而增加终端区的击穿电压，使雪崩击穿先发生在原胞区，进而提高器件的雪崩耐量。本实用新型所提出的制备方法与现有工艺兼容，且安全可靠。

本实用新型所述的一种高雪崩耐量的屏蔽栅MOSFET器件，包括MOSFET器件本体，所述MOSFET器件本体分为终端区和原胞区，且所述终端区和原胞区均主要包括依次设置的衬底层1和外延层2，该外延层2上设置有向内凹陷的沟槽3；所述终端区的沟槽3内设置有屏蔽栅多晶硅4及布置在屏蔽栅多晶硅4和沟槽3之间的终端厚场氧化层，终端区的上表面由内到外依次设置有牺牲氧化层5、场氧化层6、栅氧化层7及介质层8；所述原胞区的沟槽3内设置有屏蔽栅多晶硅4及布置在屏蔽栅多晶硅4和沟槽3之间的场氧化层6，原胞区的上表面刻蚀有与原胞区内的沟槽3连通的刻蚀槽，该刻蚀槽内布置有栅多晶硅9和栅氧化层7，且相邻两刻蚀槽之间设置有上下依次布置的源区10和体区11；所述栅多晶硅9和栅氧化层7的上表面设置有介质层8，该介质层8内设置有若干接触孔12。

所述终端区内的终端厚场氧化层包括由内到外依次设置的牺牲氧化层5和场氧化层6，终端区内介质层8的厚度大于牺牲氧化层5、场氧化层6和栅氧化层7的厚度之和；所述原胞区内的刻蚀槽深度为0~1um。

一种屏蔽栅MOSFET器件的制作方法，主要包括如下步骤：

1）在选定的N外延硅衬底上淀积厚度为1~1.5um的氧化层作为硬掩模，使用第一张掩膜版在N外延硅衬底上光刻出沟槽并进行深沟槽刻蚀，同时形成原胞区和终端区的沟槽，如图1所示；

2）进行牺牲氧化层生长，即在原胞区和终端区的沟槽及硅表面生成厚度约500A~3000A的热氧化层，如图2所示；

3）利用第二张掩膜版选择性的在去掉原胞区沟槽及硅表面的牺牲氧化层，保留终端区沟槽及硅表面的牺牲氧化层，如图3所示；

4）根据器件击穿电压的需求，在原胞区和终端区的上表面和沟槽内通过热氧化或热氧化加沉积氧化层的方式制备相应厚度的场氧化层，且终端区沟槽内的牺牲氧化层和场氧化层的厚度之和大于原胞区沟槽内的场氧化层厚度，如图4所示；

5）在终端区和原胞区的沟槽内淀积屏蔽栅多晶硅，并通过化学机械抛光或湿法刻蚀回刻到硅表面，如图5所示；

6）利用第三张掩膜版进行有源区的光刻，并刻蚀掉原胞区上表面及原胞区沟槽内一定深度的场氧化层，该刻蚀深度为0~1um，如图6所示；

7）在终端区和原胞区的上表面通过热氧化方式生长栅氧化层；

8）淀积栅多晶硅，之后利用第四张掩膜版定义出栅多晶硅引出区，并通过干法刻蚀回刻到硅表面，如图7所示；

9）进行体区注入和退火以形成器件的P型体区，如图8所示；

10）使用第五张掩膜版进行源区光刻，注入N型杂质并退火形成重掺杂N型源区，如图9所示；

11）沉积介质层，然后使用第六张掩膜版进行接触孔光刻，并刻蚀形成源极、栅极及屏蔽栅极接触孔，如图10所示；

12）溅射顶层金属，使用第七张掩膜版光刻刻蚀顶层金属，形成器件的源极、栅极；淀积氧化层作为钝化层，使用第八张掩膜版光刻刻蚀钝化层，完成顶层结构的制作；

13）硅片背面减薄到特定厚度，通过溅射或者蒸发的方法淀积背面金属形成器件的漏极。

本实用新型通过器件和工艺制作设计在终端区的沟槽中形成厚度相对较厚的场氧化层，使器件的雪崩击穿发生在器件的原胞区，从而避免了雪崩电流不均匀和雪崩电流集中在器件终端而遭造成的EAS失效，有效提高了器件的雪崩耐量。

本文中所描述的具体实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (2)

1.一种高雪崩耐量的屏蔽栅MOSFET器件，包括MOSFET器件本体，其特征在于：所述MOSFET器件本体分为终端区和原胞区，且所述终端区和原胞区均主要包括依次设置的衬底层和外延层，该外延层上设置有向内凹陷的沟槽；所述终端区的沟槽内设置有屏蔽栅多晶硅及布置在屏蔽栅多晶硅和沟槽之间的终端厚场氧化层，终端区的上表面由内到外依次设置有牺牲氧化层、场氧化层、栅氧化层及介质层；所述原胞区的沟槽内设置有屏蔽栅多晶硅及布置在屏蔽栅多晶硅和沟槽之间的场氧化层，原胞区的上表面刻蚀有与原胞区内的沟槽连通的刻蚀槽，该刻蚀槽内布置有栅多晶硅和栅氧化层，且相邻两刻蚀槽之间设置有上下依次布置的源区和体区；所述栅多晶硅和栅氧化层的上表面设置有介质层，该介质层内设置有若干接触孔。

2.根据权利要求1所述的屏蔽栅MOSFET器件，其特征在于：所述终端区内的终端厚场氧化层包括由内到外依次设置的牺牲氧化层和场氧化层，终端区内介质层的厚度大于牺牲氧化层、场氧化层和栅氧化层的厚度之和；所述原胞区内的刻蚀槽深度为0~1um。

Images