DE102011004476A1 - Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung - Google Patents
Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung Download PDFInfo
- Publication number
- DE102011004476A1 DE102011004476A1 DE102011004476A DE102011004476A DE102011004476A1 DE 102011004476 A1 DE102011004476 A1 DE 102011004476A1 DE 102011004476 A DE102011004476 A DE 102011004476A DE 102011004476 A DE102011004476 A DE 102011004476A DE 102011004476 A1 DE102011004476 A1 DE 102011004476A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor region
- region
- electrode
- impurity
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 239000002344 surface layer Substances 0.000 claims abstract description 33
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 31
- 230000003071 parasitic effect Effects 0.000 description 24
- 239000010410 layer Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 16
- 238000009413 insulation Methods 0.000 description 14
- 108091006146 Channels Proteins 0.000 description 12
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000011118 potassium hydroxide Nutrition 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101001094044 Mus musculus Solute carrier family 26 member 6 Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
- Hintergrund der Erfindung
- 1. Bereich der Erfindung
- Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung und auf ein Verfahren zur Herstellung einer Halbleitereinrichtung.
- 2. Beschreibung des Standes der Technik
- Für Vorrichtungen zur Wandlung elektrischer Energie bzw. Leistung, die bei elektrischen Fahrzeugen (EV, usw.) verwendet werden, haben die am häufigsten verwendeten Halbleitereinrichtungen mit isoliertem Gate einen niedrigen Leistungs- bzw. Energieverbrauch und werden einfach in einer spannungsgesteuerten Weise betrieben. Halbleitereinrichtungen mit isoliertem Gate sind als ein Feldeffekttransistor mit isoliertem Gate (Feldeffekttransistoren mit Metall-Oxid-Halbleiter-Struktur) (MOSFET)), ein bipolarer Transistor mit isoliertem Gate (IGBT), usw., bekannt.
- In der vorliegenden Beschreibung und den begleitenden Darstellungen bedeuten die Präfixe ”n” und ”p” von Schichten und Bereichen, dass die Majorität von Ladungsträgern ein Elektron bzw. ein Loch ist. Angehängte ”+” und ”–” an ein ”n” oder ein ”p” bedeuten, dass die Verunreinigungs- bzw. Dotierungskonzentration höher bzw. niedriger als bei einer Schicht bzw. einem Bereich ohne ”+” und ”–” ist.
- Die
6 ist eine querschnittliche Ansicht einer herkömmlichen Halbleitereinrichtung. Zum Beispiel wird ein MOSFET einer Graben-Gate-Struktur als eine Halbleitereinrichtung mit isoliertem Gate der üblichen Art beschrieben. Ein Basisbereich102 vom p-Typ ist auf einer Oberfläche eines Halbleitersubstrats, das einen Driftbereich101 vom n–-Typ bildet, angeordnet. Ein Graben103 ist vorgesehen, der den Basisbereich102 durchdringt und den Driftbereich101 erreicht. Eine Gateelektrode105 ist innerhalb des Grabens103 via einem Gate-Isolationsfilm104 bzw. von diesem umgeben, vorgesehen. Ein Sourcebereich106 vom n+-Typ ist selektiv auf einer Oberflächenschicht des Basisbereichs102 angeordnet, um so in Kontakt zu dem Graben103 zu sein. Eine Sourceelektrode103 berührt den Basisbereich102 und den Sourcebereich106 . Die Sourceelektrode108 ist elektrisch von der Gateelektrode105 durch einen Zwischenschichtisolationsfilm107 isoliert bzw. getrennt. Eine Drain-Elektrode109 ist auf der Rückseite des Halbleitersubstrats angeordnet. Eine derartige Halbleitereinrichtung funktioniert wie folgt. Die Sourceelektrode108 ist in einem Zustand, in welchem sie an die Erde angeschlossen ist, oder in welchem eine negative Spannung daran angelegt ist. Die Drain-Elektrode109 ist in einem Zustand, in dem eine positive Spannung daran angelegt ist. Falls eine Spannung niedriger als ein Schwellenwert an die Gateelektrode105 angelegt ist, fließt kein Strom zwischen der Source und der Drain, weil ein p-n-Kontakt, der aus dem Basisbereich102 und dem Driftbereich101 hergestellt ist, invers vorbelastet bzw. vorgespannt ist. Deshalb verbleibt die Halbleitereinrichtung in einem ausgeschalteten Zustand. Wenn andererseits eine Spannung, die den Schwellwert übersteigt, an die Gateelektrode105 in dem Basisbereich102 vom p-Typ angelegt wird, wird ein Bereich, der in Kontakt zu dem Graben103 unterhalb des Source-Bereiches106 ist, invertiert und wird zu einem Kanalbereich vom n-Typ. Dies veranlasst, dass ein Elektron die Sourceelektrode108 verlasst, um zu der Drain-Elektrode109 über einen Bereich vom n-Typ, der aus dem Kanalbereich und dem Driftbereich101 besteht, zu wandeln und Strom fließt zwischen der Source und der Drain, wodurch die Halbleitereinrichtung eingeschaltet wird. - Als eine derartige Halbleitereinrichtung wird eine Vorrichtung vorgeschlagen, die als ein Feldeffekttransistor mit isoliertem Gate konstruiert ist, der aufweist, ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, das eine Drainbereich ausbildet, einen Kanalbereich mit einer zweiten Leitfähigkeit, der auf einer Hauptoberfläche des Halbleitersubstrates ausgebildet ist; einen Sourcebereich, der in dem Kanalbereich ausgebildet ist; einen das Gate isolierenden Film bzw. Schicht und einen Gateelektrode, die über dem Sourcebereich und dem Drainbereich angeordnet sind; und eine Sourceelektrode, die in Kontakt mit einem Fenster ist, das durch die Gateelektrode umgeben wird, wobei in dem Kanalbereich des Fensters, das von der Gateelektrode umgeben ist, ein Ausnehmungsabschnitt tiefer als eine Oberfläche eines Kanalbereiches unmittelbar unter dem Gateisolierfilm ausgebildet ist, der eine Breite hat, die zumindest sofort unter ein Ende der Gateelektrode reicht. Ein hinterer Gatebereich wird in einen unteren Seitenbereich des Ausnehmungsabschnittes eingeführt, und ein Sourcebereich von einer Silizidschicht oder einer Metallschicht ist in dem Ausnehmungsabschnitt angeordnet, so dass nur der Kanalbereich und der hintere bzw. Rückgatebereich in Kontakt mit einer inneren Oberfläche des Source-Bereiches sind (siehe z. B. die
Japanische Patentoffenlegungsschrift Nr. 3197054 - Ein Verfahren zur Herstellung der Halbleitereinrichtung mit isoliertem Gate, die in
17 abgebildet ist, wird nun beschrieben. Der Basisbereich102 vom p-Typ wird zuerst auf der Oberfläche des Halbleitersubstrates, das den Driftbereich101 vom n–-Typ hergestellt. Der Graben103 wird dann ausgebildet, welcher Graben den Basisbereich102 durchdringt und den Driftbereich101 erreicht. Die Gateelektrode105 wird innerhalb des Grabens103 via den Gateisolierfilm104 ausgebildet. Der Sourcebereich106 vom n+-Typ wird wahlweise auf der Oberflächenschicht des Basisbereichs102 ausgebildet, um so mit dem Graben103 in Kontakt zu sein. Der Zwischenschichtisolierfilm107 , der aus einem Film hergestellt ist, wie etwa ein Phosphorsilikatglas (PSG) wird wahlweise auf der Oberfläche des Halbleitersubstrates ausgebildet, um eine Oberfläche der Gateelektrode105 zu bedecken. Die Sourceelektrode108 wird ausgebildet, so dass diese den Basisbereich102 und den Sourcebereich106 , freigelegt auf der Oberfläche des Halbleitersubstrats, kontaktiert. Die Drain-Elektrode109 ist in Kontakt zu dem Driftbereich101 auf der Rückseite des Halbleitersubstrats ausgebildet. Die vervollständigt den MOSFET der Graben-Gate-Struktur, die in17 wiedergegeben ist. - Jedoch werden in herkömmlichen Halbleitereinrichtungen mit isoliertem Gate, wie etwa einem MOSFET und einem IGBT, ein parasitäres Element, wie etwa ein parasitärer bipolarer Transistor bzw. ein parasitärer Thyristor gleichzeitig zusätzlich zu ursprünglichen ausbildenden Elementen der Halbleitereinrichtungen hergestellt. Ein derartiges parasitäres Element wird wahrscheinlich zu Unzeiten arbeiten, wie etwa wenn ein zu hoher Strom in der Halbleitereinrichtung fließt. Es ist problematisch, dass der Betrieb des parasitären Elements die Funktion der ursprünglichen Halbleitereinrichtungen nachteilig beeinflusst bzw. beeinträchtigt.
- Zum Beispiel wird in der Halbleitereinrichtung, die in
17 dargestellt ist, ein parasitärer bipolarer Transistor121 ausgebildet, der aus dem Driftbereich101 , dem Basisbereich102 und dem Sourcebereich106 zusammengesetzt ist. Falls ein abnormer Strom wie etwa ein zu hoher Strom in der Halbleitereinrichtung fließt und ein Spannungsabfall in einem Kanalbereich eine Vorwärtsspannung einer Siliziumdiode übersteigt, welche 0,7 Volt beträgt (weil eine eingebaute Spannung der Diode 0,6 Volt beträgt), funktioniert der parasitäre bipolarer Transistor121 und verursacht einen Einklinkeffekt und einen Kurzschluss. Der Betrieb des parasitären bipolaren Transistors121 kann nicht durch Steuerung der an die Gateelektrode105 angelegten Spannung gesteuert werden. Deshalb kann eine Zerstörung auftreten, falls die Halbleitereinrichtung einen sicheren Funktionsbereich verlässt. - Eine Halbleitereinrichtung, die ein solches Problem vermeidet, ist bekannt, wobei eine Größenverringerung erzielt wird, in dem der Sourcebereich
106 ausgebildet wird, um z. B. eine schmälere Breite zu haben. Jedoch wird die Stromdichte in einer auf diese Weise hergestellten Halbleitereinrichtung durch die Größenverringerung erhöht und es wird wahrscheinlicher, dass der parasitäre bipolare Transistor121 dazu kommt, betrieben zu werden. Ein anderer Ansatz ist bekannt, bei dem der Basisbereich102 eine Halbleitereinrichtung ausgebildet wird, wobei eine größere Verunreinigungs- bzw. Dotierungskonzentration verwendet wird. Jedoch wird eine Halbleitereinrichtung auf diese Weise hergestellt, die die Fähigkeit verliert, den Kanalbereich hinreichend in einem eingeschalteten Zustand zu invertieren. Deshalb wird die Einspannung bzw. Einschaltspannung in einer problematischen Weise erhöht. Ein solches Problem tritt auch in einem IGBT mit der Graben-Gate-Struktur auf. - Um die Probleme der oben beschriebenen herkömmlichen Technologien zu lösen, ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung und ein Verfahren dafür zur Verfügung zu stellen, die dazu in der Lage sind, den Einfluss eines parasitären Elementes zu steuern. Eine anderen Aufgabe der vorliegenden Erfindung ist es, eine Halbleitereinrichtung und ein Verfahren zu deren Herstellung zur Verfügung zu stellen, die dazu in der Lage sind, eine Erhöhung einer Einschaltspannung bzw. einer Ein-Spannung zu verhindern.
- Zusammenfassung der Erfindung
- Es ist eine Aufgabe der vorliegenden Erfindung, zumindest einige der oben aufgeführten Probleme im herkömmlichen Stand der Technik zumindest teilweise zu beseitigen.
- Gemäß einem Gesichtspunkt der vorliegenden Erfindung wird eine Halbleitereinrichtung vorgeschlagen, die Folgendes enthält: Einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps; einen zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps der auf einer Oberfläche des ersten Halbleiterbereichs angeordnet ist und eine Verunreinigungskonzentration hat, die größer als die des ersten Halbleiterbereichs ist; einen Graben, der den zweiten Halbleiterbereich durchdringt, um den ersten Halbleiterbereich zu erreichen; eine erste Elektrode, die innerhalb des Grabens via einen isolierenden Film bzw. eine isolierende Schicht angeordnet ist; einen ersten Ausnehmungsabschnitt, der tiefer als ein oberes Ende der ersten Elektrode in einer Oberflächenschicht des zweiten Halbleiterbereichs angeordnet ist, um so in Kontakt zu dem Graben zu sein; und eine zweite Elektrode, die in dem ersten Ausnehmungsabschnitt eingebettet ist.
- Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden insbesondere in der nachfolgenden, im einzelnen dargelegten Beschreibung der Erfindung dargelegt oder werden daraus ersichtlich, wenn diese in Verbindung mit den leitenden Darstellungen gelesen wird.
- Kurzbeschreibung der Darstellungen
-
1 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß einer Ausführungsform; -
2 bis5 sind querschnittliche Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren dafür gemäß einer ersten Ausführungsform dar; -
6 und7 sind querschnittliche Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren dafür gemäß einer zweiten Ausführungsform dar; -
8 und9 sind querschnittliche Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren gemäß einer dritten Ausführungsform dar; -
10 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß einer vierten Ausführungsform; -
11 bis15 sind querschnittliche Ansichten der Halbleitereinrichtung gemäß einer vierten Ausführungsform und stellen ein Herstellungsverfahren dafür dar; -
16 ist ein schematisches Diagramm, das ein Konzept eines Querschnittes einer Halbleitereinrichtung nach den Ausführungsformen darstellt; und -
17 ist eine querschnittliche Ansicht einer einer herkömmlichen Halbleitereinrichtung. - Beschreibung bevorzugter Ausführungsformen im Einzelnen
- Bezugnehmend auf die begleitenden Darstellungen werden exemplarische Ausführungsformen gemäß der vorliegenden Erfindung im Einzelnen unten erläutert. Im Hinblick auf die Ausführungsformen und Darstellungen sind gleichen Bestandteilen die gleichen Bezugsziffern zugeordnet und redundante Erklärungen werden weggelassen.
- In
1 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß der Ausführungsform dargestellt. Die Halbleitereinrichtung, die in1 dargestellt ist, weist einen Basisbereich2 (zweiter Leitfähigkeitstyp) vom p-Typ auf, der auf einer Oberfläche eines Halbleitersubstrats angeordnet ist, das einen Driftbereich1 vom n–-Typ (erster Leitfähigkeitstyp) ausbildet. Der Basisbereich2 hat eine Verunreinigungskonzentration, die größer als die des Driftbereiches1 ist. Auf einer Oberfläche des Halbleitersubstrats ist ein Graben3 angeordnet, der den Basisbereich2 durchdringt, um den Driftbereich1 zu erreichen. In dem Graben3 ist eine Gateelektrode5 via bzw. über einen Gateisolierfilm4 angeordnet. Eine Oberfläche der Gateelektrode5 ist durch einen Zwischenschichtisolierfilm7 bedeckt. Der Driftbereich1 entspricht einem ersten Halbleiterbereich. der Basisbereich entspricht einem zweiten Halbleiterbereich. - Ein erster Ausnehmungsabschnitt
6 ist selektiv in der Oberflächenschicht des Basisbereichs2 angeordnet. Der Basisbereich2 hat eine ungleichmäßige Oberflächenform, die aus dem ersten Ausnehmungsabschnitt6 und einem Projektionsabschnitt bzw. abstehenden Abschnitt ohne den ersten Ausnehmungsabschnitt6 aufgebaut ist. Der erste Ausnehmungsabschnitt6 ist in Kontakt zu dem Graben3 . Der Kanalbereich11 ist ein Bereich des Basisbereichs2 , der in Kontakt mit dem Graben3 unter dem ersten Ausnehmungsabschnitt6 ist. Die Grundfläche bzw. die Bodenoberfläche des ersten Ausnehmungsabschnitts6 ist tiefer von der Substratoberfläche angeordnet als eine Schnittstelle bzw. Zwischenfläche zwischen der Gateelektrode5 und dem Zwischenschichtisolierfilm7 , der auf dem oberen Ende der Gateelektrode5 angeordnet ist (im Folgenden ”oberes Ende der Gateelektrode5 ”). Der Grund ist wie folgt: Wie später beschrieben wird, ist eine Sourceelektrode8 innerhalb des ersten Ausnehmungsabschnitt6 eingebettet. Deshalb ist die Grundfläche des ersten Ausnehmungsabschnitts6 eine Schnittstelle bzw. eine Grenzfläche zwischen der Sourceelektrode8 und dem Basisbereich2 . Falls die Grundfläche des ersten Ausnehmungsabschnitts6 flacher von der Substratoberfläche als das obere Ende der Gateelektrode5 angeordnet ist, ist die Sourceelektrode8 , die in dem ersten Ausnehmungsabschnitt11 angeordnet ist, nicht benachbart zu der Gateelektrode5 via dem Gateisolierfilm4 ausgebildet. Im Ergebnis funktioniert die Halbleitereinrichtung nicht. - Bevorzugt ist der erste Ausnehmungsabschnitt
6 bei einer Tiefe angeordnet, die gleich oder größer ist als 0,05 μm und gleich oder kleiner als 1 μm von dem oberen Ende der Gateelektrode5 . Der Grund dafür ist Folgender: Falls ein erster Abstand d eine Tiefe von dem oberen Ende der Gateelektrode5 zu der Grundfläche des ersten Ausnehmungsabschnitts6 ist, und kleiner als 0,05 μm ist, ist die Sourceelektrode8 , die in dem ersten Ausnehmungsabschnitt6 benachbart zu der Gateelektrode5 via den Gateisolierfilm4 über einen kürzeren Abstand angeordnet. Deshalb wird der Betrieb der Halbleitereinrichtung instabil. Andererseits wird, falls der erste Abstand d größer als 1 μm ist, der hervorstehende Abschnitt bzw. der fortgesetzte Abschnitt des Basisbereichs2 nicht mehr ausgebildet, weil die Breite des ersten Ausnehmungsabschnitts6 entsprechend zu der Tiefe des ersten Ausnehmungsabschnitts6 verbreitert wird. Dies ist einem Verfahren zur Ausbildung des ersten Ausnehmungsabschnitts6 zuzuschreiben. - Die Sourceelektrode
8 ist in Kontakt zu dem vorstehenden bzw. fortgesetzten Abschnitt des Basisbereichs2 und ist innerhalb des ersten Ausnehmungsabschnitts6 eingebettet. Deshalb ist die Sourceelektrode8 angeordnet, um den Basisbereich2 entlang der Unebenheit zu bedecken, die auf der Oberfläche des Basisbereichs2 gebildet ist. Die Sourceelektrode8 ist elektrisch von der Gateelektrode5 durch den Zwischenschichtisolierfilm getrennt. Obwohl es nicht dargestellt wird, kann ein Kontaktbereich vom p+-Typ, der eine Verunreinigungskonzentration hat, die größer als die des Basisbereichs2 ist, in einer Oberflächenschicht des hervorstehenden bzw. fortgesetzten Abschnitts des Basisbereichs2 angeordnet sein, um so in Kontakt mit dem ersten Ausnehmungsabschnitt zu sein. Die Sourceelektrode8 entspricht einer zweiten Elektrode. Eine Drain-Elektrode9 ist auf der Rückseite des Halbleitersubstrats angeordnet. - Ein Verfahren zur Herstellung einer derartigen Halbleitereinrichtung wird nun beschrieben. Die
2 bis5 sind querschnittlichen Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren dafür gemäß der ersten Ausführungsform dar. Zunächst wird, wie in2 gezeigt, der Basisbereich2 vom p-Typ mittels eines epitaktischen Aufwachsverfahrens als einem Beispiel auf der Oberfläche des Halbleitersubstrats aufgeschichtet, welches den Driftbereich1 vom n–-Typ ausbildet. Zum Beispiel wird eine Photolithographie verwendet, um den Graben3 auszubilden, der den Basisbereich2 durchdringt, um den Driftbereich1 zu erreichen. Der Gateisolierfilm4 , der aus einer dünnen Siliziumdioxidschicht (SiO2) hergestellt ist, wird dann auf der Seitenfläche und der Grundfläche bzw. Bodenoberfläche des Grabens3 z. B. mittels eines thermischen Oxidationsverfahrens ausgebildet. Die Gateelektrode5 wird innerhalb des Grabens3 via den Gateisolierfilm4 durch Einbettung z. B. in Polysilizium (Poly-Si) ausgebildet. Wie in3 dargestellt, wird dann ein Verunreinigungsbereich16 in der Oberflächenschicht des Basisbereichs2 durch Einbringen einer Verunreinigung bzw. Dotierung in einen Bereich ausgebildet, der tiefer als das obere Ende der Gateelektrode5 ist. Der Verunreinigungsbereich16 wird mit einer Verunreinigungs- bzw. Dotierungskonzentration ausgebildet, die des Basisbereichs2 ist, um so in Kontakt zu dem Graben3 zu sein. Bevorzugt wird der Verunreinigungsbereich16 mit einer Tiefe ausgebildet, die gleich oder größer als 0,5 μm und gleich oder geringer als 1 μm von dem oberen Ende der Gateelektrode5 ist. Ein Grund ist, dass der erstreckte bzw. fortgesetzte Abschnitt des Basisbereichs2 nicht wie oben ausgebildet werden kann. Ein anderer Grund ist, dass die Verunreinigungskonzentration von der Oberfläche von dem Verunreinigungsbereich16 niedriger wird als die Verunreinigungskonzentration des Basisbereichs2 , falls der Verunreinigungsbereich16 tiefer als 1 μm von dem oberen Ende der Gateelektrode5 ausgebildet wird. Der Leitfähigkeitstyp des Verunreinigungsbereichs16 kann der n-Typ oder der p-Typ sein. Die Verunreinigung bzw. Dotierung kann mittels eines thermischen Diffusionsverfahrens oder eines Ionenimplantationsverfahrens durchgeführt werden. Zum Beispiel kann der Verunreinigungsbereich16 vom n+-Typ in der Oberfläche des Basisbereichs vom p-Typ durch Ionenimplantation von Phosphor (P), usw. ausgebildet werden. Falls ein Kontaktbereich (nicht dargestellt) auf der Oberflächenschicht des Basisbereichs2 angeordnet ist, wird der Verunreinigungsbereich16 mit einer Verunreinigungskonzentration ausgebildet, die größer als die des Kontaktbereiches ist. - Wie in
4 angezeigt, wird dann der Verunreinigungsbereich16 durch Ätzen unter Verwendung einer Säuremischung oder einer wässrigen Kaliumhydroxidlösung bzw. Ätzkalilösung (KOH), die beispielhaft eine Flusssäure (HF) und/oder eine Salpetersäure (HNO3) enthält, entfernt. Der Basisbereich2 wird nicht entfernt und verbleibt, weil die Verunreinigungskonzentration niedriger als die des Verunreinigungsbereichs16 ist. Weil der Gate-Isolationsfilm4 auf der Seitenwand des Grabens3 ausgebildet ist, werden der Gateisolierfilm4 und die Gateelektrode5 nicht entfernt. Deshalb kann nur der Verunreinigungsbereich16 entfernt werden, indem einfach die Ätzung ohne z. B. selektives ausbilden einer Maske auf der Oberfläche des Basisbereichs2 durchgeführt wird. Im Ergebnis kann der erste Ausnehmungsabschnitt6 in Kontakt zum Graben3 in der Oberflächenschicht des Basisbereichs2 derart ausgebildet werden, dass der Erstreckungs- bzw. Fortsetzungsabschnitt des Basisbereichs2 verbleibt. Die Ätzung kann eine Nassätzung oder eine Trockenätzung sein. - Wie in
5 dargestellt, ist der Zwischenschichtisolierfilm7 , z. B. ein PSG-Film, ein selektiv auf der Oberfläche des Halbleitersubstrats ausgebildet, um die Oberfläche der Gateelektrode5 zu bedecken. Zum Beispiel wird ein Beschichtungsverfahren oder ein galvanisches Beschichtungsverfahren verwendet, um die Sourceelektrode8 auszubilden, die innerhalb des ersten Ausnehmungsabschnitts6 eingebettet ist, um in Kontakt zu dem Basisbereich2 zu sein, der auf der Substratoberfläche freigelegt ist. Die Sourceelektrode8 kann durch Verwendung eines chemischen Dampfabschneidungsverfahrens (CVD-Verfahren) oder durch ein Spatter-Verfahren anstelle des Beschichtungsverfahrens bzw. galvanischen Beschichtungsverfahrens ausgebildet sein. Nickel (Ni), Wolfram (W), Aluminium (Al), usw., Legierungen oder Mischungen von Schichten hiervon können als Metallmaterialien für die Sourceelektrode8 verwendet werden. - Die Sourceelektrode
8 kann eine Konfiguration aufweisen, bei welcher mehrere Metallelektrodenschichten übereinander gelegt sind. In diesem Fall können die Schichten der Elektrode aus Metall, die die Sourceelektrode ausbilden, mit Ausbildungsverfahren und Metallmaterialien abgelegt bzw. abgeschieden werden, die vielfach abgeändert werden können. Zum Beispiel kann eine Wolframelektrodenschicht unter Verwendung des CVD-Verfahrens für die Sourceelektrode8 , die innerhalb des ersten Ausnehmungsabschnitts6 eingebettet ist, verwendet werden und einen Elektrodenschicht aus Aluminium kann nachfolgend abgeschieden werden, indem das Spatter-Verfahren oder ein Beschichtungsverfahren bzw. galvanisches Beschichtungsverfahren für die Sourceelektrode8 verwendet werden, die auf der Substratoberfläche ausgebildet wird. Bevorzugt wird zumindest die Metallelektrodenschicht der grundlegenden Schicht als eine Elektrodenschicht aus Wolfram unter Verwendung des späteren CVD-Verfahrens ausgebildet. Dies ermöglicht es, einem Metallmaterial der Sourceelektrode8 genau in Ecken, usw. der Grundfläche des ersten Ausnehmungsabschnitts6 eingebettet bzw. eingefüllt zu werden. Deshalb werden z. B. Probleme, wie etwa ein Abschälen der Sourceelektrode8 , vermieden. - Die Drain-Elektrode
9 , die in Kontakt zu dem Driftbereich1 ist, wird auf der Rückseite des Halbleitersubstrats ausgebildet. Dies vervollständigt den MOSFET der Graben-Gate-Struktur, die in1 dargestellt ist. - Wie oben beschrieben, ist gemäß der ersten Ausführungsform der erste Ausnehmungsabschnitt
6 tiefer als das obere Ende der Gateelektrode5 in der Oberflächenschicht des Basisbereichs2 ausgebildet, ohne einen Sourcebereich anzuordnen (der Sourcebereich106 nach17 ). Die Sourceelektrode8 wird innerhalb des ersten Ausnehmungsabschnitt6 eingebettet. Deshalb wird kein parasitärer Bipolartransistor (parasitäres Element) in der Halbleitereinrichtung ausgebildet, der aus dem Driftbereich1 , dem Basisbereich2 und dem Sourcebereich besteht. Die Halbleitereinrichtung funktioniert in einer herkömmlichen Weise. Deshalb kann der Einfluss des parasitären Elementes gesteuert werden. Im Ergebnis kann die Halbleitereinrichtung davor bewahrt werden, zerstört zu werden, wenn ein abnormer Strom in der Halbleitereinrichtung fließt. Da ein parasitäres Element nicht in der Halbleitereinrichtung ausgebildet wird, ist es nicht nötig, die Verunreinigungskonzentration in dem Basisbereich zu erhöhen, wenn die Halbleitereinrichtung verkleinert wird. Im Ergebnis kann der Kanalbereich ausreichend invertiert werden, ohne die Einschaltspannung zu erhöhen. Deshalb kann die Einschaltspannung davor bewahrt werden, erhöht zu werden. In der Oberflächenschicht des Basisbereichs2 wird der Verunreinigungsbereich16 tiefer als da obere Ende der Gateelektrode5 mit einer Verunreinigungskonzentration, die höher als die des Basisbereichs2 ist, ausgebildet. Im Ergebnis wird nur der Verunreinigungsbereich16 , der in der Oberflächenschicht des Basisbereichs2 ausgebildet ist, durch Ätzung entfernt und der erste Ausnehmungsabschnitt6 wird tiefer als das obere Ende der Gateelektrode5 in der Oberflächenschicht des Basisbereichs2 ausgebildet. Durch Einbetten der Sourceelektrode8 innerhalb des ersten Ausnehmungsabschnitts6 kann die Halbleitereinrichtung ohne Ausbildung eines parasitären Elements hergestellt werden. - Die
6 und7 sind querschnittliche Ansichten einer Einrichtung und stellen ein Herstellungsverfahren für diese gemäß einer zweiten Ausführungsform dar. Bei dem Herstellungsverfahren gemäß der ersten Ausführungsform kann die Ätzung durchgeführt werden, in dem der Zwischenschichtisolierfilm7 als eine Maske eingesetzt wird, um den ersten Ausnehmungsabschnitt6 zu bilden. - Bei der zweiten Ausführungsform werden wie in dem Fall der ersten Ausführungsform der Basisbereich
2 , der Graben3 , der Gateisolierfilm4 und die Gateelektrode5 auf der Oberfläche des Halbleitersubstrats, das den Driftbereich1 findet (siehe1 ), hergestellt. Wie in6 gezeigt, wird der Zwischenschichtisolierfilm7 selektiv auf der Oberfläche des Halbleitersubstrats ausgebildet. Der Zwischenschichtisolierfilm7 weist eine Öffnung17 auf, die einen Abschnitt der Oberfläche des Basisbereichs2 freilegt. Der Zwischenschichtisolierfilm7 bedeckt die Gateelektrode5 . Wie in7 dargestellt, wird die Ätzung durch Verwendung des Zwischenschichtisolierfilms7 als einer Maske durchgeführt, um den Basisbereich2 , der von der Öffnung17 freigelegt wird, zu entfernen. In diesem Fall wird der Basisbereich2 bis zu der gleichen Tiefe wie der Verunreinigungsbereich (siehe3 und4 ) entfernt, der in der Oberfläche des Basisbereichs2 in der ersten Ausführungsform ausgebildet ist. Im Ergebnis wird der erste Ausnehmungsabschnitt in der gleichen Weise wie bei der ersten Ausführungsform ausgebildet. Der Zwischenschichtisolierfilm7 (ein Film kann auch als eine Schicht bezeichnet werden), der auf der Oberfläche des vorstehenden bzw. erstreckten Abschnitts des Basisbereichs2 verbleibt, wird entfernt, um nur den Zwischenschichtisolierfilm7 zurückzulassen, der die Gateelektrode5 bedeckt. Die Sourceelektrode8 wird dann wie in dem Fall der ersten Ausführungsform ausgebildet. Dies führt zu dem gleichen Zustand, wie bei einer Halbleitereinrichtung, die, wie in5 dargestellt, hergestellt ist. Der nachfolgende Prozess wird in der gleichen Weise wie bei der ersten Ausführungsform durchgeführt, um die in1 dargestellte Halbleitereinrichtung zu vervollständigen. Andere Anordnungen sind die gleichen wie bei der ersten Ausführungsform. - Wie oben beschrieben, können gemäß der zweiten Ausführungsform die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt werden.
- Die
8 und9 sind querschnittliche Ansichten einer Halbleitereinrichtung und zeigen ein Herstellungsverfahren dafür gemäß einer dritten Ausführungsform. Bei dem Herstellungsverfahren gemäß der ersten Ausführungsform kann die Ätzung unter Verwendung eines Photoresists, wie etwa einer Maske, durchgeführt werden, um den ersten Ausnehmungsabschnitt6 auszubilden. - Bei der dritten Ausführungsform sind wie in dem Fall der ersten Ausführungsform, der Basisbereich
2 , der Graben3 , der Gateisolierfilm4 und die Gateelektrode auf der Oberfläche des Halbleitersubstrats, das den Driftbereich1 ausbildet (siehe2 ), ausgebildet. Wie in8 dargestellt, ist eine Resistmaske18 selektiv auf der Oberfläche des Halbleitersubstrats hergestellt. Die Resistmaske18 weist eine Öffnung19 auf, die einen Abschnitt der Oberfläche des Basisbereichs2 freigibt. Wie in9 dargestellt, wird die Ätzung unter Verwendung der Resistmaske18 als eine Maske durchgeführt, um den Basisbereich2 , der von der Öffnung19 freigelegt wird, zu entfernen. In diesem Falle wird der Basisbereich2 bis zu der gleichen Tiefe wie der Verunreinigungsbereich (siehe3 und4 ), der auf der Oberfläche des Basisbereichs2 in der ersten Ausführungsform ausgebildet ist, entfernt. Es ist der erste Ausnehmungsbereich6 in der gleichen Weise wie die erste Ausführungsform ausgebildet. Die Resistmaske18 wird vollständig entfernt. Dies führt zu dem gleichen Zustand wie bei einer Halbleitereinrichtung, die hergestellt worden ist, wie dies in4 gezeigt ist. Das Verfahren wird in der Weise wie bei der ersten Ausführungsform (siehe5 ) durchgeführt, um die Halbleitereinrichtung zu vervollständigen, die in1 dargestellt ist. Andere Anordnungen sind gleich wie bei der ersten Ausführungsform. Ferner ist die Maske, die verwendet wird, um den ersten Ausnehmungsabschnitt6 auszubilden, nicht auf die Resistmaske18 beschränkt und ein anderes Material, das gegen einer Ätzlösung widerstandsfähig ist, kann verwendet werden. - Wie oben beschrieben, können gemäß der dritten Ausführungsform die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt werden.
- Die
10 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß einer vierten Ausführungsform. Bei der in10 dargestellten Halbleitereinrichtung wird ein Basisbereich22 von einem p-Typ selektiv auf einer Oberflächenschicht eines Halbleitersubstrats, das als ein Driftbereich21 vom n–-Typ arbeitet, angeordnet. Der Basisbereich22 weist eine Verunreinigungskonzentration auf, die größer als die des Driftbereichs21 ist. Der Driftbereich21 entspricht dem eines ersten Halbleiterbereichs. Der Basisbereich22 entspricht dem eines zweiten Halbleiterbereichs. - Ein zweiter Ausnehmungsabschnitt
22 wird in der Oberflächenschicht des Basisbereichs22 ausgebildet. Deshalb hat der Basisbereich22 eine ungleichmäßige Oberflächenform, die in Verbindung mit dem ersten Ausnehmungsabschnitt6 und einem ersten Fortsetzungs- bzw. Erstreckungsabschnitt ohne den ersten Ausnehmungsabschnitt6 aufgebaut ist. In der Oberfläche des Halbleitersubstrats ist eine Gateelektrode25 via einen Gateisolierfilm24 angeordnet, um den Fortsetzungs- bzw. Erstreckungsabschnitt des Basisbereichs22 zu bedecken und um sich in den zweiten Ausnehmungsabschnitt26 zu erstrecken. Deshalb ist der zweite Ausnehmungsabschnitt26 angeordnet, um einen Abschnitt eines Bereiches unter der Gateelektrode25 zu besetzen. Bevorzugt ist ein zweiter Abstand w von einer Seitenwand des zweiten Ausnehmungsabschnitts26 zu einer Ebene, die ein Ende der Gateelektrode25 , die sich in den zweiten Ausnehmungsabschnitt26 erstreckt, umgibt bzw. einfasst, gleich oder größer als 0,05 μm und gleich oder kleiner zu 1 μm. Der Grund ist der gleiche, wie der Grund zur Anordnung des ersten Ausnehmungsabschnitts (siehe1 ), so dass der erste Abstand bei der ersten Ausführungsform entsprechend erzielt wird. Ein Kanalbereich31 ist ein Bereich des Basisbereichs22 , der in Kontakt zu dem Gateisolierfilm24 unter der Gateelektrode25 ist. Der Gateisolierfilm24 entspricht einem Isolierfilm bzw. einer Isolierschicht. Die Gateelektrode25 entspricht einer ersten Elektrode. - Eine Sourceelektrode
28 wird innerhalb des zweiten Ausnehmungsabschnitts26 eingebettet und ist in Kontakt zu dem Basisbereich22 . Die Sourceelektrode28 ist elektrisch von der Gateelektrode25 mittels eines Zwischenschichtisolierfilms27 isoliert. Die Sourceelektrode28 entspricht einer zweiten Elektrode. Eine Drain-Elektrode29 wird auf der Rückseite des Halbleitersubstrats angeordnet. - Ein Verfahren zur Herstellung einer derartigen Halbleitereinrichtung wird nun beschrieben. Die
11 bis15 sind querschnittliche Ansichten der Halbleitereinrichtung gemäß der vierten Ausführungsform und stellen ein Herstellungsverfahren dafür dar. Zunächst wird, wie in11 dargestellt, der Basisbereich22 vom p-Typ selektiv durch Zonenimplantation von z. B. Bor (B) auf der Oberflächenschicht des Halbleitersubstrats, das den Driftbereich21 vom n–-Typ ausbildet, hergestellt. Ein Verunreinigungsbereich bzw. Dotierbereich36 wird dann durch selektives Einbringen einer Verunreinigung in die Oberflächenschicht des Basisbereichs22 ausgebildet. Der Verunreinigungsbereich36 wird ausgebildet, um eine Verunreinigungskonzentration zu haben, die höher als die des Basisbereichs22 ist. Der Leitfähigkeitstyps des Verunreinigungsbereichs36 kann vom n-Typ oder vom p-Typ sein. Das Herstellungsverfahren für den Verunreinigungsbereich36 ist das gleiche wie bei dem Herstellungsverfahren des Verunreinigungsbereiches nach der ersten Ausführungsform. - Wie in
12 dargestellt, wird eine Isolierschicht, die den Gateisolierfilm24 ausbildet, auf der Oberfläche des Halbleitersubstrat mittels eines z. B. thermischen Oxidationsverfahrens ausgebildet. Die Gateelektrode25 wird auf der Oberfläche des Gateisolierfilm24 hergestellt, um Abschnitte des Basisbereichs22 und des Verunreinigungsbereiches36 z. B. durch ein Spatter-Verfahren zu bedecken. Die Gateelektrode25 wird derart ausgebildet, dass ein Ende der Gateelektrode25 auf der Seite des Verunreinigungsbereichs36 ein Ende des Verunreinigungsbereichs36 um eine Breite überlappt, die gleich oder größer als 0,5 μm und gleich oder kleiner als 1 μm ist. Die Oberfläche des Halbleitersubstrats wird durch den Zwischenschichtisolierfilm27 , der z. B. aus einem PSG-Film hergestellt sein kann, zu bedecken. Wie in13 dargestellt, werden Abschnitte der Gateisolierschicht24 und der Zwischenschichtisolierschicht27 z. B. mittels einer Photolithographie entfernt, um einen Abschnitt der Oberfläche des Verunreinigungsbereiches36 freizulegen. - Wie in
14 dargestellt, wird dann der Verunreinigungsbereich36 durch Ätzen entfernt, um den zweiten Ausnehmungsabschnitt26 in der Oberflächenschicht des Basisbereichs22 auszubilden. Die Ätzbedingungen sind die gleichen wie bei der ersten Ausführungsform. Im Ergebnis kann der zweite Ausnehmungsabschnitt26 ausgebildet werden, der den Bereich unter der Gateelektrode25 mit dem zweiten Abstand w, der gleich oder größer als 0,05 μm und gleich oder geringer als 1 μm ist, bedecken. Wie in15 dargestellt, wird die Sourceelektrode28 innerhalb des zweiten Ausnehmungsabschnitts26 eingebettet. Das Herstellungsverfahren für die Sourceelektrode28 ist das gleiche wie bei der ersten Ausführungsform. Die Drain-Elektrode29 ist in Kontakt zu dem Driftbereich21 auf der Rückseite des Halbleitersubstrates ausgebildet. Dies vervollständigt den MOSFET mit der planaren bzw. ebenen Struktur, wie in10 dargestellt. - Wie oben beschrieben ist gemäß der vierten Ausführungsform der zweite Ausnehmungsabschnitt
26 in der Oberflächenschicht auf dem Basisbereich22 angeordnet, um einen Abschnitt des Bereiches unter der Gateelektrode25 zu besetzen, ohne den Sourcebereich anzuordnen. Die Sourceelektrode28 ist innerhalb des zweiten Ausnehmungsabschnitts26 eingebettet. Im Ergebnis werden die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt. Der Verunreinigungsbereich36 , der eine Verunreinigungskonzentration hat, die größer als die des Basisbereichs22 ist, wird in der Oberflächenschicht des Basisbereichs22 hergestellt und die Gateelektrode25 wird ausgebildet, um einen Abschnitt des Verunreinigungsbereichs36 zu bedecken. Als ein Ergebnis kann die Ätzung durchgeführt werden, um den zweiten Ausnehmungsabschnitt26 , der einen Abschnitt des Bereichs unter der Gateelektrode25 in der Oberflächenschicht des Basisbereichs22 bedeckt, auszubilden, und die gleichen Wirkungen wie bei der ersten Ausführungsform können erzielt werden. -
16 ist eine Darstellung eines Konzeptes, das schematisch einen Querschnitt einer Halbleitereinrichtung der Ausführungsformen darstellt. Die Halbleitereinrichtung der Graben-Gate-Struktur wurde gemäß dem Herstellungsverfahren nach der ersten Ausführungsform fabriziert. Zunächst wurde ein Graben43 ausgebildet, der einen Basisbereich42 durchdringt, um einen Driftbereich (nicht dargestellt). Die Tiefe und eine Breite des Grabens43 sind auf 5 μm bzw. 1,2 μm eingestellt. Der Abstand zwischen den Gräben43 wurde auf 2,8 μm eingestellt. Eine Gateelektrode45 wurde innerhalb des Grabens43 via einen Gateisolierfilm44 , bzw. von diesem umgeben, ausgebildet. Ein Verunreinigungsbereich (nicht dargestellt) wurde in oder auf der Oberflächenschicht des Basisbereichs42 ausgebildet. - Eine Ätzung wurde dann durchgeführt. Es wurde ermittelt, dass die Ätzung nur dem Verunreinigungsbereich (nicht gezeigt), der in der Oberflächenschicht des Basisbereichs ausgebildet ist, entfernen kann, um einen ersten Ausnehmungsabschnitt
46 , wie in16 dargestellt, zu bilden. Ein Beschichtungsverfahren bzw. ein Verfahren zur galvanischen Beschichtung wurde nachfolgend für eine Nickelbeschichtung zur Ausbildung einer Sourceelektrode48 verwendet. Es wurde ermittelt, dass die Sourceelektrode48 innerhalb des ersten Ausnehmungsabschnitts46 , wie in16 gezeigt, eingebettet werden kann. Die Sourceelektrode48 und die Gateelektrode45 wurden durch einen Zwischenschichtisolierfilm47 getrennt bzw. isoliert. Die Funktion der Halbleitereinrichtung, die auf diese Weise hergestellt worden war, wurde dann geprüft. Es wurde ermittelt, dass die Halbleitereinrichtung in der gleichen Weise wie herkömmliche Halbleitereinrichtungen funktioniert. - Bei dem oben beschriebenen Ausführungsformen kann ein IEBT mit der Graben-Gate-Struktur durch Anordnen eines Kollektorbereiches vom p-Typ ausgebildet werden, der eine Verunreinigungskonzentration hat, die größer als die eines Driftbereiches ist, welcher Kollektorbereich zwischen dem Driftbereich und einer rückseitigen Elektrode angeordnet ist. In diesem Fall wird kein parasitärer Thyristor (parasitäres Element), das aus dem Kollektorbereich, dem Driftbereich, dem Basisbereich und dem Emitterbereich besteht, ausgebildet. Deshalb können die gleichen Wirkungen wie bei den oben beschriebenen Ausführungsformen erzielt werden. Die rückseitige Elektrode ist eine Kollektorelektrode. Die Kollektorelektrode entspricht einer dritten Elektrode. Obwohl die vorliegende Erfindung unter Bezugnahme auf ein Beispiel einer Schaltung beschrieben worden ist, das eine Konfiguration aufweist, bei welcher eine Halbleitereinrichtung auf einem Halbleitersubstrat angeordnet ist, kann die vorliegende Erfindung nicht nur auf die Ausführungsformen, die oben beschrieben worden sind, angewandt werden, sondern auch auf eine integrierte Schaltung (IC), die eine Konfiguration aufweist, bei welcher mehrere Halbleitereinrichtungen auf dem gleichen Substrat angeordnet sind. Der n-Typ und der p-Typ der Bereiche der Halbleitereinrichtung können konfigurierte sein, um vollkommen umgekehrt zu sein.
- Gemäß der oben beschriebenen Erfindung ist der zweite Ausnehmungsabschnitt in der Oberflächenschicht des zweiten Halbleiterbereiches angeordnet, um einen Abschnitt eines Bereiches unter der ersten Elektrode zu besetzen, ohne den Sourcebereich anzuordnen. Die zweite Elektrode ist in dem zweiten Ausnehmungsabschnitt eingebettet. Deshalb kann ein parasitärer bipolarer Transistor (parasitäres Element), bestehend aus dem ersten Halbleiterbereich, dem zweiten Halbleiterbereich und dem Sourcebereich, nicht in der Halbleitereinrichtung ausgebildet werden. Die Halbleitereinrichtung arbeitet in einer herkömmlichen Weise.
- Gemäß der Erfindung wird ein Emitterbereich nicht in der Oberflächenschicht des zweiten Halbleiterbereichs angeordnet. Deshalb wird ein parasitärer Thyristor (parasitäres Element), bestehend aus dem dritten Halbleiterbereich, dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich und dem Emitterbereich nicht ausgebildet. Der Halbleiterbereich funktioniert in einer herkömmlichen Weise.
- Gemäß der Erfindung ist es, da kein parasitäres Element in der Halbleitereinrichtung ausgebildet wird, nicht nötig, die Verunreinigungskonzentration in dem zweiten Halbleiterbereich zu erhöhen, wenn die Halbleitereinrichtung in ihrer Größe verringert wird. Deshalb kann der Kanalbereich hinreichend invertiert werden, ohne die Einschaltspannung zu erhöhen.
- Gemäß der Erfindung wird der Verunreinigungsbereich in der Oberflächenschicht des zweiten Halbleiterbereiches tiefer als das obere Ende der ersten Elektrode ausgebildet und hat eine Verunreinigungskonzentration, die höher als die des zweiten Halbleiterbereiches ist. Im Ergebnis kann nur der Verunreinigungs- bzw. Dotierungsbereich durch Ätzen entfernt werden und der erste Ausnehmungsabschnitt kann tiefer als das obere Ende der ersten Elektrode in der Oberflächenschicht des zweiten Halbleiterbereiches ausgebildet werden. Durch Einbetten der zweiten Elektrode innerhalb des ersten Ausnehmungsabschnittes kann die Halbleitereinrichtung ohne Ausbildung eines parasitären Elementes hergestellt werden.
- Gemäß der Erfindung wird in der Oberflächenschicht des zweiten Halbleiterbereiches der Verunreinigungsbereich mit einer Verunreinigungskonzentration ausgebildet, die größer als die des zweiten Halbleiterbereiches ist, und die erste Elektrode wird ausgebildet, um einen Abschnitt des Verunreinigungsbereiches zu bedecken. Im Ergebnis kann nur der Verunreinigungsbereich durch Ätzen entfernt werden und der zweite Ausnehmungsabschnitt, der einen Abschnitt eines Bereiches unter der ersten Elektrode besetzt, kann in der Oberflächenschicht des zweiten Halbleiterbereiches ausgebildet werden. Durch Einbetten der zweiten Elektrode innerhalb des zweiten Ausnehmungsabschnitts kann die Halbleitereinrichtung ohne Herstellung eines parasitären Elementes ausgebildet werden.
- Wie oben beschrieben sind die Halbleitereinrichtung und das Verfahren zur Herstellung der Halbleitereinrichtung nach der vorliegenden Erfindung sehr vorteilhaft bei der Herstellung von Hochleistungshalbleitereinrichtungen und sind insbesondere sehr vorteilhaft bei der Herstellung von Halbleitereinrichtungen mit isoliertem Gate, wie etwa MOSFET-Einrichtungen und IGBT-Einrichtungen.
- Obwohl die Erfindung im Hinblick auf eine spezifische Ausführungsform zum Zwecke einer vollständigen und klaren Offenbarung beschrieben worden ist, sind die beigefügten Ansprüche nicht derart beschränkt, sondern sind derart auszulegen, als wären sie sämtliche Modifikationen und alternativen Konstruktionen verkörpern, die einem Fachmann im Stand der Technik vor Augen geführt werden, und welche in die grundlegende technische Lehre fallen, die in dieser Offenbarung zum Ausdruck kommt.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP 3197054 [0005]
Claims (11)
- Halbleitereinrichtung, die folgende Merkmale aufweist: einen ersten Halbleiterbereich (
1 ) eines ersten Leitfähigkeitstyps; einen zweiten Halbleiterbereich (2 ) eines zweiten Leitfähigkeitstyps, der auf einer Oberfläche des ersten Halbleiterbereichs (1 ) angeordnet ist, und der eine Verunreinigungskonzentration hat, die größer als die des ersten Halbleiterbereichs (1 ) ist; einen Graben (3 ), der den zweiten Halbleiterebereich (2 ) durchdringt, um den ersten Halbleiterbereich (1 ) zu erreichen; eine erste Elektrode (5 ), die innerhalb des Grabens (3 ) via einen Isolierfilm und/davon umgeben angeordnet ist; einen ersten Ausnehmungsabschnitt (6 ) der tiefer als ein oberes Ende der ersten Elektrode (5 ) in einer Oberflächenschicht des zweiten Halbleiterbereichs (2 ) angeordnet ist, um so in Kontakt mit dem Graben (3 ) zu sein; und eine zweite Elektrode (8 ), die in den ersten Ausnehmungsabschnitt (6 ) eingebettet bzw. eingesetzt ist. - Halbleitereinrichtung nach Anspruch 1, wobei der erste Ausnehmungsabschnitt (
6 ) angeordnet ist, um eine Tiefe zu haben, die gleich oder größer als 0,05 μm und gleich oder geringer als 1 μm von dem oberen Ende der ersten Elektrode (5 ) ist. - Halbleitereinrichtung mit den folgenden Merkmalen: einen ersten Halbleiterbereich (
21 ) eines ersten Leitfähigkeitstyps; einen zweiten Halbleiterbereich (22 ) eines zweiten Leitfähigkeitstyps, der selektiv auf einer Oberfläche des ersten Halbleiterbereichs (21 ) angeordnet ist, und eine Verunreinigungs- bzw. Dotierungskonzentration hat, die größer als die des ersten Halbleiterbereichs (21 ) ist; eine erste Elektrode, die via einen Isolierfilm bzw. von diesem umgeben angeordnet ist um einen Abschnitt einer Oberfläche des zweiten Halbleiterbereichs zu bedecken; einen zweiten Ausnehmungsabschnitt, der in einer Oberflächenschicht des zweiten Halbleiterbereichs so angeordnet ist, um einen Abschnitt eines Bereiches unter der ersten Elektrode zu besetzen; und eine zweite Elektrode (8 ), die in dem zweiten Ausnehmungsabschnitt eingebettet ist. - Halbleitereinrichtung nach Anspruch 3, wobei der zweite Ausnehmungsabschnitt den Bereich unter der ersten Elektrode über eine Breite besetzt, die gleich oder größer als 0,05 μm und gleich oder geringer als 1 μm von einem Ende der ersten Elektrode auf der Seite des zweiten Ausnehmungsabschnittes ist.
- Halbleitereinrichtung nach irgendeinem der Ansprüche 1 bis 4, die ferner folgende Merkmale aufweist: eine dritte Elektrode, die auf einer Rückseite des ersten Halbleiterbereichs (
1 ,21 ) angeordnet ist, und einen dritten Halbleiterbereich von dem zweiten Leitfähigkeitstyp der zwischen dem ersten Halbleiterbereich (1 ,21 ) und der dritten Elektrode angeordnet ist, und der eine Verunreinigungskonzentration aufweist, die größer als die des ersten Halbleiterbereiches ist. - Verfahren zur Herstellung einer Halbleitereinrichtung mit den folgenden Schritten: auf einer Oberfläche eines ersten Halbleiterbereichs eines ersten Leitfähigkeitstyps wird ein zweiter Halbleiterbereich eines zweiten Leitfähigkeitstyps ausgebildet, wobei der zweite Halbleiterbereich eine Verunreinigungskonzentration hat die größer ist als die des ersten Halbleiterbereichs ist; ein Graben wird ausgebildet, der den zweiten Halbleiterbereich durchdringt um den ersten Halbleiterbereich zu erreichen; eine erste Elektrode wird innerhalb des Grabens via bzw. durch einen Isolierfilm eingebettet; eine Verunreinigung oder Dotierung wird selektiv in eine Oberflächenschicht des zweiten Halbleiterbereiches eingebracht, um einen Verunreinigungsbereich auszubilden, der tiefer als ein oberes Ende der ersten Elektrode ist, wobei der Verunreinigungsbereich eine Verunreinigungskonzentration hat, die höher als die des zweiten Halbleiterbereichs ist; ein erster Ausnehmungsabschnitt wird durch Entfernen des Verunreinigungsbereiches durch Ätzen ausgebildet; und eine zweite Elektrode wird innerhalb des ersten Ausnehmungsabschnittes eingebettet.
- Verfahren nach Anspruch 6, wobei der Verunreinigungsbereich derart ausgebildet wird, dass der erste Ausnehmungsabschnitt in Kontakt zu dem Graben kommt.
- Verfahren nach einem der Ansprüche 6 oder 7, wobei der Verunreinigungsbereich so ausgebildet wird, um eine Tiefe gleich oder größer als 0,05 μm und gleich oder kleiner als 1 μm von dem oberen Ende der ersten Elektrode aufzuweisen.
- Verfahren zur Herstellung einer Halbleitereinrichtung, mit den folgenden Schritten: auf einer Oberfläche eines ersten Halbleiterbereichs mit einem ersten Leitfähigkeitstyp wird selektiv ein zweiter Halbleiterbereich mit einem zweiten Leitfähigkeitstyp ausgebildet, wobei der zweite Halbleiterbereich eine Verunreinigungskonzentration hat die größer ist als die des ersten Halbleiterbereichs ist; ein Verunreinigungsbereich wird ausgebildet, der eine Verunreinigungskonzentration hat, die größer als die des zweiten Halbleiterbereiches ist, in dem selektiv eine Verunreinigung in eine Oberflächenschicht des zweiten Halbleiterbereiches eingebracht wird; eine zweite Elektrode wird via einem Isolierfilm ausgebildet, um Abschnitte des zweiten Halbleiterbereiches und des Verunreinigungsbereiches zu bedecken; ein zweiter Verunreinigungsabschnitt wird ausgebildet, der einen Abschnitt eines Bereiches unter der ersten Elektrode besetzt, in dem der Verunreinigungsbereich durch Ätzen entfernt wird; und eine zweite Elektrode wird innerhalb des zweiten Ausnehmungsabschnittes eingebettet.
- Verfahren nach Anspruch 7, wobei die erste Elektrode ausgebildet wird, um eine Breite gleich oder größer 0,05 μm und gleich oder weniger als 1 μm, ein Ende des Verunreinigungsbereiches bedeckend, zu haben, wobei das Ende auf der Seite der ersten Elektrode ist.
- Verfahren nach irgendeinem der Ansprüche 6 bis 10, welches folgende Schritte aufweist: auf einer Rückseite des ersten Halbleiterbereichs wird ein dritter Halbleiterbereich von dem zweiten Leitfähigkeitstyp ausgebildet und der dritte Halbleiterbereich hat eine Verunreinigungskonzentration, die größer ist als die des ersten Halbleiterbereichs ist; und die dritte Elektrode wird auf einer Oberfläche des dritten Halbleiterbereiches ausgebildet.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-037535 | 2010-02-23 | ||
JP2010037535A JP5149922B2 (ja) | 2010-02-23 | 2010-02-23 | 半導体素子 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE102011004476A1 true DE102011004476A1 (de) | 2011-08-25 |
DE102011004476A8 DE102011004476A8 (de) | 2012-03-01 |
DE102011004476B4 DE102011004476B4 (de) | 2024-04-18 |
Family
ID=44356972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102011004476.0A Active DE102011004476B4 (de) | 2010-02-23 | 2011-02-21 | Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung |
Country Status (4)
Country | Link |
---|---|
US (2) | US8253222B2 (de) |
JP (1) | JP5149922B2 (de) |
CN (1) | CN102163623B (de) |
DE (1) | DE102011004476B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014107994A1 (de) * | 2014-06-05 | 2015-12-17 | Infineon Technologies Austria Ag | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5939846B2 (ja) * | 2012-03-09 | 2016-06-22 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
JP6311723B2 (ja) * | 2013-12-16 | 2018-04-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017050331A (ja) * | 2015-08-31 | 2017-03-09 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
CN107481929B (zh) * | 2016-06-08 | 2020-08-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
JP6848317B2 (ja) * | 2016-10-05 | 2021-03-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10340372B1 (en) * | 2017-12-20 | 2019-07-02 | Semiconductor Components Industries, Llc | Transistor device having a pillar structure |
US10950494B2 (en) * | 2018-01-19 | 2021-03-16 | Infineon Technologies Ag | Semiconductor device including first and second contact layers and manufacturing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03197054A (ja) | 1989-12-26 | 1991-08-28 | Graphtec Corp | サーマルヘッドアレイの製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4983535A (en) | 1981-10-15 | 1991-01-08 | Siliconix Incorporated | Vertical DMOS transistor fabrication process |
DE3904830A1 (de) | 1988-02-23 | 1989-08-31 | Asea Brown Boveri | Feldeffektgesteuertes leistungshalbleiterbauelement |
JPH0283982A (ja) * | 1988-09-21 | 1990-03-26 | Nissan Motor Co Ltd | 電界効果型トランジスタ |
JPH03102819A (ja) * | 1989-09-18 | 1991-04-30 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
JP3197054B2 (ja) * | 1992-03-25 | 2001-08-13 | 新電元工業株式会社 | 絶縁ゲ−ト型電界効果トランジスタとその製造方法 |
US6545316B1 (en) * | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
US6346726B1 (en) * | 1998-11-09 | 2002-02-12 | International Rectifier Corp. | Low voltage MOSFET power device having a minimum figure of merit |
US6987305B2 (en) * | 2003-08-04 | 2006-01-17 | International Rectifier Corporation | Integrated FET and schottky device |
WO2006020043A1 (en) | 2004-07-15 | 2006-02-23 | Spinnaker Semiconductor, Inc. | Metal source power transistor and method of manufacture |
US7589378B2 (en) * | 2005-07-13 | 2009-09-15 | Texas Instruments Lehigh Valley Incorporated | Power LDMOS transistor |
DE102005053487B4 (de) * | 2005-11-09 | 2011-06-09 | Infineon Technologies Ag | Leistungs-IGBT mit erhöhter Robustheit |
US20080133977A1 (en) * | 2006-05-12 | 2008-06-05 | Electronics And Telecommunications Research Institute | Non-stop debugging apparatus for correcting errors in embedded systems and method thereof |
JP5132123B2 (ja) * | 2006-11-01 | 2013-01-30 | 株式会社東芝 | 電力用半導体素子 |
US7800185B2 (en) * | 2007-01-28 | 2010-09-21 | Force-Mos Technology Corp. | Closed trench MOSFET with floating trench rings as termination |
US7732285B2 (en) * | 2007-03-28 | 2010-06-08 | Intel Corporation | Semiconductor device having self-aligned epitaxial source and drain extensions |
JP4564514B2 (ja) * | 2007-05-18 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
US20090035911A1 (en) * | 2007-07-30 | 2009-02-05 | Willy Rachmady | Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions |
JP5165995B2 (ja) * | 2007-11-07 | 2013-03-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5465837B2 (ja) * | 2008-03-31 | 2014-04-09 | ローム株式会社 | 半導体装置 |
-
2010
- 2010-02-23 JP JP2010037535A patent/JP5149922B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-15 US US13/027,792 patent/US8253222B2/en active Active
- 2011-02-21 DE DE102011004476.0A patent/DE102011004476B4/de active Active
- 2011-02-22 CN CN201110045393.4A patent/CN102163623B/zh active Active
-
2012
- 2012-07-25 US US13/557,674 patent/US8691635B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03197054A (ja) | 1989-12-26 | 1991-08-28 | Graphtec Corp | サーマルヘッドアレイの製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014107994A1 (de) * | 2014-06-05 | 2015-12-17 | Infineon Technologies Austria Ag | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung |
US9583565B2 (en) | 2014-06-05 | 2017-02-28 | Infineon Technologies Austria Ag | Semiconductor device with isolating layer on side and bottom surfaces |
Also Published As
Publication number | Publication date |
---|---|
US8691635B2 (en) | 2014-04-08 |
DE102011004476A8 (de) | 2012-03-01 |
CN102163623A (zh) | 2011-08-24 |
US20120289012A1 (en) | 2012-11-15 |
CN102163623B (zh) | 2015-09-16 |
JP5149922B2 (ja) | 2013-02-20 |
US8253222B2 (en) | 2012-08-28 |
JP2011176027A (ja) | 2011-09-08 |
US20110204485A1 (en) | 2011-08-25 |
DE102011004476B4 (de) | 2024-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017114427B4 (de) | Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen | |
DE102014110650B4 (de) | Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung | |
DE102011004476A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung | |
DE102013022570B4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE102008005872B4 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE102014111140B4 (de) | Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon | |
DE102015118698A1 (de) | Siliziumkarbidhalbleitereinrichtung und Verfahren zum Herstellen der Siliziumkarbidhalbleitereinrichtung | |
DE102006017946B4 (de) | Siliziumkarbidhalbleitervorrichtung | |
DE112006000522T5 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE112006000175T5 (de) | Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke | |
DE112017001821T5 (de) | Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem | |
DE102011082289A1 (de) | SiC-Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE112017000949T5 (de) | Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung | |
DE102016124207A1 (de) | Vergrabene isolierungsgebiete und verfahren zu deren bildung | |
DE112018003086T5 (de) | Halbleitervorrichtung und verfahren zur herstellung einerhalbleitervorrichtung | |
DE102015105679B4 (de) | Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung | |
DE102014115321B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht | |
DE102017120267A1 (de) | Verfahren zur herstellung von source/drain-kontakt in halbleitervorrichtungen | |
DE112016007257T5 (de) | Siliziumcarbid-Halbleitervorrichtung | |
DE102016104757B4 (de) | Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors | |
DE102011004475B4 (de) | Herstellungsverfahren für eine Halbleitereinrichtung mit isoliertem Gate | |
DE102014119124B4 (de) | Halbleitervorrichtungsstruktur und Verfahren zur Herstellung derselben | |
DE102021134457A1 (de) | Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung | |
DE19900610B4 (de) | Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP Effective date: 20110718 Owner name: DENSO CORPORATION, JP Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP Effective date: 20110718 Owner name: DENSO CORPORATION, KARIYA-CITY, JP Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP Effective date: 20110718 Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP Effective date: 20110718 Owner name: DENSO CORPORATION, KARIYA-CITY, JP Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110718 Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110718 |
|
R082 | Change of representative |
Representative=s name: SCHWABE, SANDMAIR, MARX, 81677 MUENCHEN, DE Representative=s name: SCHWABE SANDMAIR MARX, 81677 MUENCHEN, DE Representative=s name: SCHWABE, SANDMAIR, MARX, DE Effective date: 20110718 Representative=s name: SCHWABE SANDMAIR MARX, DE Effective date: 20110718 Representative=s name: SCHWABE SANDMAIR MARX PATENTANWAELTE RECHTSANW, DE Effective date: 20110718 |
|
R012 | Request for examination validly filed |
Effective date: 20120629 |
|
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, KANAGAWA, JP |
|
R082 | Change of representative |
Representative=s name: SCHWABE SANDMAIR MARX PATENTANWAELTE RECHTSANW, DE Representative=s name: SSM SANDMAIR PATENTANWAELTE RECHTSANWALT PARTN, DE |
|
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: SSM SANDMAIR PATENTANWAELTE RECHTSANWALT PARTN, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |