DE102011004476B4 - Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung - Google Patents

Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung Download PDF

Info

Publication number
DE102011004476B4
DE102011004476B4 DE102011004476.0A DE102011004476A DE102011004476B4 DE 102011004476 B4 DE102011004476 B4 DE 102011004476B4 DE 102011004476 A DE102011004476 A DE 102011004476A DE 102011004476 B4 DE102011004476 B4 DE 102011004476B4
Authority
DE
Germany
Prior art keywords
region
semiconductor region
electrode
recess portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011004476.0A
Other languages
English (en)
Other versions
DE102011004476A1 (de
DE102011004476A8 (de
Inventor
Seiji Momota
Takeshi Fujii
Satoshi Kamijima
Makoto Asai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102011004476A1 publication Critical patent/DE102011004476A1/de
Publication of DE102011004476A8 publication Critical patent/DE102011004476A8/de
Application granted granted Critical
Publication of DE102011004476B4 publication Critical patent/DE102011004476B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitereinrichtung, die folgende Merkmale aufweist:einen ersten Halbleiterbereich (1) eines ersten Leitfähigkeitstyps;einen zweiten Halbleiterbereich (2) eines zweiten Leitfähigkeitstyps, der auf einer Oberfläche des ersten Halbleiterbereichs (1) angeordnet ist, und der eine Verunreinigungskonzentration hat, die größer als die des ersten Halbleiterbereichs (1) ist;einen Graben (3), der den zweiten Halbleiterbereich (2) durchdringt, um den ersten Halbleiterbereich (1) zu erreichen;eine erste Elektrode (5), die innerhalb des Grabens (3) via einen Isolierfilm angeordnet ist;einen ersten Ausnehmungsabschnitt (6) der tiefer als ein oberes Ende der ersten Elektrode (5) in einer Oberflächenschicht des zweiten Halbleiterbereichs (2) angeordnet ist, um so in Kontakt mit dem Graben (3) zu sein; undeine zweite Elektrode (8), die in den ersten Ausnehmungsabschnitt (6) eingebettet ist, dadurch gekennzeichnet, dass der zweite Halbleiterbereich (2) eine ungleichmäßige Oberflächenform aufweist, die aus dem ersten Ausnehmungsabschnitt (6) und einem Projektionsabschnitt ohne den ersten Ausnehmungsabschnitt (6) aufgebaut ist.

Description

  • Hintergrund der Erfindung
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung und auf ein Verfahren zur Herstellung einer Halbleitereinrichtung.
  • 2. Beschreibung des Standes der Technik
  • Für Vorrichtungen zur Wandlung elektrischer Energie bzw. Leistung, die bei elektrischen Fahrzeugen (EV, usw.) verwendet werden, haben die am häufigsten verwendeten Halbleitereinrichtungen mit isoliertem Gate einen niedrigen Leistungs- bzw. Energieverbrauch und werden einfach in einer spannungsgesteuerten Weise betrieben. Halbleitereinrichtungen mit isoliertem Gate sind als ein Feldeffekttransistor mit isoliertem Gate (Feldeffekttransistoren mit Metall-Oxid-Halbleiter-Struktur) (MOSFET)), ein bipolarer Transistor mit isoliertem Gate (IGBT), usw., bekannt.
  • In der vorliegenden Beschreibung und den begleitenden Darstellungen bedeuten die Präfixe „n“ und „p“ von Schichten und Bereichen, dass die Majorität von Ladungsträgern ein Elektron bzw. ein Loch ist. Angehängte „+“ und „-“ an ein „n“ oder ein „p“ bedeuten, dass die Verunreinigungs- bzw. Dotierungskonzentration höher bzw. niedriger als bei einer Schicht bzw. einem Bereich ohne „+“ und „-“ ist.
  • Die 17 ist eine querschnittliche Ansicht einer herkömmlichen Halbleitereinrichtung. Zum Beispiel wird ein MOSFET einer Graben-Gate-Struktur als eine Halbleitereinrichtung mit isoliertem Gate der üblichen Art beschrieben. Ein Basisbereich 102 vom p-Typ ist auf einer Oberfläche eines Halbleitersubstrats, das einen Driftbereich 101 vom n--Typ bildet, angeordnet. Ein Graben 103 ist vorgesehen, der den Basisbereich 102 durchdringt und den Driftbereich 101 erreicht. Eine Gateelektrode 105 ist innerhalb des Grabens 103 via einem Gate-Isolationsfilm 104 bzw. von diesem umgeben, vorgesehen. Ein Sourcebereich 106 vom n+-Typ ist selektiv auf einer Oberflächenschicht des Basisbereichs 102 angeordnet, um so in Kontakt zu dem Graben 103 zu sein. Eine Sourceelektrode 103 berührt den Basisbereich 102 und den Sourcebereich 106. Die Sourceelektrode 108 ist elektrisch von der Gateelektrode 105 durch einen Zwischenschichtisolationsfilm 107 isoliert bzw. getrennt Eine Drain-Elektrode 109 ist auf der Rückseite des Halbleitersubstrats angeordnet. Eine derartige Halbleitereinrichtung funktioniert wie folgt. Die Sourceelektrode 108 ist in einem Zustand, in welchem sie an die Erde angeschlossen ist, oder in welchem eine negative Spannung daran angelegt ist. Die Drain-Elektrode 109 ist in einem Zustand, in dem eine positive Spannung daran angelegt ist. Falls eine Spannung niedriger als ein Schwellenwert an die Gateelektrode 105 angelegt ist, fließt kein Strom zwischen der Source und der Drain, weil ein p-n-Kontakt, der aus dem Basisbereich 102 und dem Driftbereich 101 hergestellt ist, invers vorbelastet bzw. vorgespannt ist. Deshalb verbleibt die Halbleitereinrichtung in einem ausgeschalteten Zustand. Wenn andererseits eine Spannung, die den Schwellwert übersteigt, an die Gateelektrode 105 in dem Basisbereich 102 vom p-Typ angelegt wird, wird ein Bereich, der in Kontakt zu dem Graben 103 unterhalb des Source-Bereiches 106 ist, invertiert und wird zu einem Kanalbereich vom n-Typ. Dies veranlasst, dass ein Elektron die Sourceelektrode 108 verlässt, um zu der Drain-Elektrode 109 über einen Bereich vom n-Typ, der aus dem Kanalbereich und dem Driftbereich 101 besteht, zu wandeln und Strom fließt zwischen der Source und der Drain, wodurch die Halbleitereinrichtung eingeschaltet wird.
  • Als eine derartige Halbleitereinrichtung wird eine Vorrichtung vorgeschlagen, die als ein Feldeffekttransistor mit isoliertem Gate konstruiert ist, der aufweist, ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, das eine Drainbereich ausbildet, einen Kanalbereich mit einer zweiten Leitfähigkeit, der auf einer Hauptoberfläche des Halbleitersubstrates ausgebildet ist; einen Sourcebereich, der in dem Kanalbereich ausgebildet ist; einen das Gate isolierenden Film bzw. Schicht und einen Gateelektrode, die über dem Sourcebereich und dem Drainbereich angeordnet sind; und eine Sourceelektrode, die in Kontakt mit einem Fenster ist, das durch die Gateelektrode umgeben wird, wobei in dem Kanalbereich des Fensters, das von der Gateelektrode umgeben ist, ein Ausnehmungsabschnitt tiefer als eine Oberfläche eines Kanalbereiches unmittelbar unter dem Gateisolierfilm ausgebildet ist, der eine Breite hat, die zumindest sofort unter ein Ende der Gateelektrode reicht. Ein hinterer Gatebereich wird in einen unteren Seitenbereich des Ausnehmungsabschnittes eingeführt, und ein Sourcebereich von einer Silizidschicht oder einer Metallschicht ist in dem Ausnehmungsabschnitt angeordnet, so dass nur der Kanalbereich und der hintere bzw. Rückgatebereich in Kontakt mit einer inneren Oberfläche des Source-Bereiches sind (siehe z.B. die Japanische Patentoffenlegungsschrift Nr. 3197054).
  • Ein Verfahren zur Herstellung der Halbleitereinrichtung mit isoliertem Gate, die in 17 abgebildet ist, wird nun beschrieben. Der Basisbereich 102 vom p-Typ wird zuerst auf der Oberfläche des Halbleitersubstrates, das den Driftbereich 101 vom n--Typ hergestellt. Der Graben 103 wird dann ausgebildet, welcher Graben den Basisbereich 102 durchdringt und den Driftbereich 101 erreicht. Die Gateelektrode 105 wird innerhalb des Grabens 103 via den Gateisolierfilm 104 ausgebildet. Der Sourcebereich 106 vom n+-Typ wird wahlweise auf der Oberflächenschicht des Basisbereichs 102 ausgebildet, um so mit dem Graben 103 in Kontakt zu sein. Der Zwischenschichtisolierfilm 107, der aus einem Film hergestellt ist, wie etwa ein Phosphorsilikatglas (PSG) wird wahlweise auf der Oberfläche des Halbleitersubstrates ausgebildet, um eine Oberfläche der Gateelektrode 105 zu bedecken. Die Sourceelektrode 108 wird ausgebildet, so dass diese den Basisbereich 102 und den Sourcebereich 106, freigelegt auf der Oberfläche des Halbleitersubstrats, kontaktiert. Die Drain-Elektrode 109 ist in Kontakt zu dem Driftbereich 101 auf der Rückseite des Halbleitersubstrats ausgebildet. Die vervollständigt den MOSFET der Graben-Gate-Struktur, die in 17 wiedergegeben ist.
  • Jedoch werden in herkömmlichen Halbleitereinrichtungen mit isoliertem Gate, wie etwa einem MOSFET und einem IGBT, ein parasitäres Element wie etwa ein parasitärer bipolarer Transistor bzw. ein parasitärer Thyristor gleichzeitig zusätzlich zu ursprünglichen ausbildenden Elementen der Halbleitereinrichtungen hergestellt. Ein derartiges parasitäres Element wird wahrscheinlich zu Unzeiten arbeiten, wie etwa wenn ein zu hoher Strom in der Halbleitereinrichtung fließt. Es ist problematisch, dass der Betrieb des parasitären Elements die Funktion der ursprünglichen Halbleitereinrichtungen nachteilig beeinflusst bzw. beeinträchtigt.
  • Zum Beispiel wird in der Halbleitereinrichtung, die in 17 dargestellt ist, ein parasitärer bipolarer Transistor 121 ausgebildet, der aus dem Driftbereich 101, dem Basisbereich 102 und dem Sourcebereich 106 zusammengesetzt ist. Falls ein abnormer Strom wie etwa ein zu hoher Strom in der Halbleitereinrichtung fließt und ein Spannungsabfall in einem Kanalbereich eine Vorwärtsspannung einer Siliziumdiode übersteigt, welche 0,7 Volt beträgt (weil eine eingebaute Spannung der Diode 0,6 Volt beträgt), funktioniert der parasitäre bipolarer Transistor 121 und verursacht einen Einklinkeffekt und einen Kurzschluss. Der Betrieb des parasitären bipolaren Transistors 121 kann nicht durch Steuerung der an die Gateelektrode 105 angelegten Spannung gesteuert werden. Deshalb kann eine Zerstörung auftreten, falls die Halbleitereinrichtung einen sicheren Funktionsbereich verlässt.
  • Eine Halbleitereinrichtung, die ein solches Problem vermeidet, ist bekannt, wobei eine Größenverringerung erzielt wird, in dem der Sourcebereich 106 ausgebildet wird, um z.B. eine schmälere Breite zu haben. Jedoch wird die Stromdichte in einer auf diese Weise hergestellten Halbleitereinrichtung durch die Größenverringerung erhöht und es wird wahrscheinlicher, dass der parasitäre bipolare Transistor 121 dazu kommt, betrieben zu werden. Ein anderer Ansatz ist bekannt, bei dem der Basisbereich 102 eine Halbleitereinrichtung ausgebildet wird, wobei eine größere Verunreinigungs- bzw. Dotierungskonzentration verwendet wird. Jedoch wird eine Halbleitereinrichtung auf diese Weise hergestellt, die die Fähigkeit verliert, den Kanalbereich hinreichend in einem eingeschalteten Zustand zu invertieren. Deshalb wird die Einspannung bzw. Einschaltspannung in einer problematischen Weise erhöht. Ein solches Problem tritt auch in einem IGBT mit der Graben-Gate-Struktur auf.
  • Um die Probleme der oben beschriebenen herkömmlichen Technologien zu lösen, ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung und ein Verfahren dafür zur Verfügung zu stellen, die dazu in der Lage sind, den Einfluss eines parasitären Elementes zu steuern. Eine anderen Aufgabe der vorliegenden Erfindung ist es, eine Halbleitereinrichtung und ein Verfahren zu deren Herstellung zur Verfügung zu stellen, die dazu in der Lage sind, eine Erhöhung einer Einschaltspannung bzw. einer Ein-Spannung zu verhindern.
  • JP 3 197 054 B2 offenbart einen Bipolartransistor mit einem vertieften Teil, der tiefer als die Fläche eines Kanalbereichs direkt unter einem Gate-Isolierfilm liegt und einen Teil direkt oder zumindest dem Endteil einer Gate-Elektrode erreicht und in einem Kanalbereich in einem Fensterteil ausgebildet ist, der von der Gate-Elektrode umgeben ist.
  • JP H 02-83 982 A offenbart einen MOSFET mit einer Gate-Elektrode, die so angeordnet ist, dass sie in der Oberfläche eines Si-Substrats vergraben ist und einen Drain-Bereich bildet und deren Außenfläche mit einem Gate-Oxidfilm bedeckt ist.
  • DE 39 04 830 A1 offenbart ein feldeffektgesteuertes Leistungshalbleiter-Bauelement, in dem die p+-Source-Bereiche durch geeignete Schottky-Barrieren ersetzt werden.
  • US 4 983 535 A offenbart ein Verfahren zur Herstellung eines vertikalen DMOS-Transistors.
  • WO 2006/020 043 A1 offenbart eine Metall-Source-Leistungstransistorvorrichtung und ein Verfahren zu deren Herstellung, wobei der Metall-Source-Leistungstransistor eine Source aus Metall aufweist und mit dem Körperbereich und dem Kanalbereich des Transistors eine Schottky-Barriere bildet.
  • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, zumindest einige der oben aufgeführten Probleme im herkömmlichen Stand der Technik zumindest teilweise zu beseitigen. Diese Aufgabe wird erfindungsgemäß von den Gegenständen der Patentansprüche 1, 3, 6 und 8 gelöst. Die Unteransprüche betreffen bevorzugte Ausführungsformen der Erfindung.
  • Gemäß einem Gesichtspunkt der vorliegenden Erfindung wird eine Halbleitereinrichtung vorgeschlagen, die Folgendes enthält: Einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps; einen zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps der auf einer Oberfläche des ersten Halbleiterbereichs angeordnet ist und eine Verunreinigungskonzentration hat, die größer als die des ersten Halbleiterbereichs ist; einen Graben, der den zweiten Halbleiterbereich
    durchdringt, um den ersten Halbleiterbereich zu erreichen; eine erste Elektrode, die innerhalb des Grabens via einen isolierenden Film bzw. eine isolierende Schicht angeordnet ist; einen ersten Ausnehmungsabschnitt, der tiefer als ein oberes Ende der ersten Elektrode in einer Oberflächenschicht des zweiten Halbleiterbereichs angeordnet ist, um so in Kontakt zu dem Graben zu sein; und eine zweite Elektrode, die in dem ersten Ausnehmungsabschnitt eingebettet ist, wobei der zweite Halbleiterbereich eine ungleichmäßige Oberflächenform aufweist, die aus dem ersten Ausnehmungsabschnitt und einem Projektionsabschnitt ohne den ersten Ausnehmungsabschnitt aufgebaut ist.
  • Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden insbesondere in der nachfolgenden, im einzelnen dargelegten Beschreibung der Erfindung dargelegt oder werden daraus ersichtlich, wenn diese in Verbindung mit den leitenden Darstellungen gelesen wird.
  • Kurzbeschreibung der Darstellungen
    • 1 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß einer Ausführungsform;
    • 2 bis 5 sind querschnittliche Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren dafür gemäß einer ersten Ausführungsform dar;
    • 6 und 7 sind querschnittliche Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren dafür gemäß einer zweiten Ausführungsform dar;
    • 8 und 9 sind querschnittliche Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren gemäß einer dritten Ausführungsform dar;
    • 10 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß einer vierten Ausführungsform;
    • 11 bis 15 sind querschnittliche Ansichten der Halbleitereinrichtung gemäß einer vierten Ausführungsform und stellen ein Herstellungsverfahren dafür dar;
    • 16 ist ein schematisches Diagramm, das ein Konzept eines Querschnittes einer Halbleitereinrichtung nach den Ausführungsformen darstellt; und
    • 17 ist eine querschnittliche Ansicht einer einer herkömmlichen Halbleitereinrichtung.
  • Beschreibung bevorzugter Ausführungsformen im Einzelnen
  • Bezugnehmend auf die begleitenden Darstellungen werden exemplarische Ausführungsformen gemäß der vorliegenden Erfindung im Einzelnen unten erläutert. Im Hinblick auf die Ausführungsformen und Darstellungen sind gleichen Bestandteilen die gleichen Bezugsziffern zugeordnet und redundante Erklärungen werden weggelassen.
  • In 1 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß der Ausführungsform dargestellt. Die Halbleitereinrichtung, die in 1 dargestellt ist, weist einen Basisbereich 2 (zweiter Leitfähigkeitstyp) vom p-Typ auf, der auf einer Oberfläche eines Halbleitersubstrats angeordnet ist, das einen Driftbereich 1 vom n--Typ (erster Leitfähigkeitstyp) ausbildet. Der Basisbereich 2 hat eine Verunreinigungskonzentration, die größer als die des Driftbereiches 1 ist. Auf einer Oberfläche des Halbleitersubstrats ist ein Graben 3 angeordnet, der den Basisbereich 2 durchdringt, um den Driftbereich 1 zu erreichen. In dem Graben 3 ist eine Gateelektrode 5 via bzw. über einen Gateisolierfilm 4 angeordnet. Eine Oberfläche der Gateelektrode 5 ist durch einen Zwischenschichtisolierfilm 7 bedeckt. Der Driftbereich 1 entspricht einem ersten Halbleiterbereich, der Basisbereich entspricht einem zweiten Halbleiterbereich.
  • Ein erster Ausnehmungsabschnitt 6 ist selektiv in der Oberflächenschicht des Basisbereichs 2 angeordnet Der Basisbereich 2 hat eine ungleichmäßige Oberflächenform, die aus dem ersten Ausnehmungsabschnitt 6 und einem Projektionsabschnitt bzw. abstehenden Abschnitt ohne den ersten Ausnehmungsabschnitt 6 aufgebaut ist. Der erste Ausnehmungsabschnitt 6 ist in Kontakt zu dem Graben 3. Der Kanalbereich 11 ist ein Bereich des Basisbereichs 2, der in Kontakt mit dem Graben 3 unter dem ersten Ausnehmungsabschnitt 6 ist. Die Grundfläche bzw. die Bodenoberfläche des ersten Ausnehmungsabschnitts 6 ist tiefer von der Substratoberfläche angeordnet als eine Schnittstelle bzw. Zwischenfläche zwischen der Gateelektrode 5 und dem Zwischenschichtisolierfilm 7, der auf dem oberen Ende der Gateelektrode 5 angeordnet ist (im Folgenden „oberes Ende der Gateelektrode 5“). Der Grund ist wie folgt: Wie später beschrieben wird, ist eine Sourceelektrode 8 innerhalb des ersten Ausnehmungsabschnitt 6 eingebettet Deshalb ist die Grundfläche des ersten Ausnehmungsabschnitts 6 eine Schnittstelle bzw. eine Grenzfläche zwischen der Sourceelektrode 8 und dem Basisbereich 2. Falls die Grundfläche des ersten Ausnehmungsabschnitts 6 flacher von der Substratoberfläche als das obere Ende der Gateelektrode 5 angeordnet ist, ist die Sourceelektrode 8, die in dem ersten Ausnehmungsabschnitt 11 angeordnet ist, nicht benachbart zu der Gateelektrode 5 via dem Gateisolierfilm 4 ausgebildet Im Ergebnis funktioniert die Halbleitereinrichtung nicht Bevorzugt ist der erste Ausnehmungsabschnitt 6 bei einer Tiefe angeordnet, die gleich oder größer ist als 0,05 µm und gleich oder kleiner als 1 µm von dem oberen Ende der Gateelektrode 5. Der Grund dafür ist Folgender: Falls ein erster Abstand d eine Tiefe von dem oberen Ende der Gateelektrode 5 zu der Grundfläche des ersten Ausnehmungsabschnitts 6 ist, und kleiner als 0,05 µm ist, ist die Sourceelektrode 8, die in dem ersten Ausnehmungsabschnitt 6 benachbart zu der Gateelektrode 5 via den Gateisolierfilm 4 über einen kürzeren Abstand angeordnet. Deshalb wird der Betrieb der Halbleitereinrichtung instabil. Andererseits wird, falls der erste Abstand d größer als 1 µm ist, der hervorstehende Abschnitt bzw. der fortgesetzte Abschnitt des Basisbereichs 2 nicht mehr ausgebildet, weil die Breite des ersten Ausnehmungsabschnitts 6 entsprechend zu der Tiefe des ersten Ausnehmungsabschnitts 6 verbreitert wird. Dies ist einem Verfahren zur Ausbildung des ersten Ausnehmungsabschnitts 6 zuzuschreiben.
  • Die Sourceelektrode 8 ist in Kontakt zu dem vorstehenden bzw. fortgesetzten Abschnitt des Basisbereichs 2 und ist innerhalb des ersten Ausnehmungsabschnitts 6 eingebettet. Deshalb ist die Sourceelektrode 8 angeordnet, um den Basisbereich 2 entlang der Unebenheit zu bedecken, die auf der Oberfläche des Basisbereichs 2 gebildet ist. Die Sourceelektrode 8 ist elektrisch von der Gateelektrode 5 durch den Zwischenschichtisolierfilm getrennt. Obwohl es nicht dargestellt wird, kann ein Kontaktbereich vom p+-Typ, der eine Verunreinigungskonzentration hat, die größer als die des Basisbereichs 2 ist, in einer Oberflächenschicht des hervorstehenden bzw. fortgesetzten Abschnitts des Basisbereichs 2 angeordnet sein, um so in Kontakt mit dem ersten Ausnehmungsabschnitt zu sein. Die Sourceelektrode 8 entspricht einer zweiten Elektrode. Eine Drain-Elektrode 9 ist auf der Rückseite des Halbleitersubstrats angeordnet.
  • Ein Verfahren zur Herstellung einer derartigen Halbleitereinrichtung wird nun beschrieben. Die 2 bis 5 sind querschnittlichen Ansichten einer Halbleitereinrichtung und stellen ein Herstellungsverfahren dafür gemäß der ersten Ausführungsform dar. Zunächst wird, wie in 2 gezeigt, der Basisbereich 2 vom p-Typ mittels eines epitaktischen Aufwachsverfahrens als einem Beispiel auf der Oberfläche des Halbleitersubstrats aufgeschichtet, welches den Driftbereich 1 vom n--Typ ausbildet. Zum Beispiel wird eine Photolithographie verwendet, um den Graben 3 auszubilden, der den Basisbereich 2 durchdringt, um den Driftbereich 1 zu erreichen. Der Gateisolierfilm 4, der aus einer dünnen Siliziumdioxidschicht (SiO2) hergestellt ist, wird dann auf der Seitenfläche und der Grundfläche bzw. Bodenoberfläche des Grabens 3 z.B. mittels eines thermischen Oxidationsverfahrens ausgebildet. Die Gateelektrode 5 wird innerhalb des Grabens 3 via den Gateisolierfilm 4 durch Einbettung z.B. in Polysilizium (Poly-Si) ausgebildet. Wie in 3 dargestellt, wird dann ein Verunreinigungsbereich 16 in der Oberflächenschicht des Basisbereichs 2 durch Einbringen einer Verunreinigung bzw. Dotierung in einen Bereich ausgebildet, der tiefer als das obere Ende der Gateelektrode 5 ist. Der Verunreinigungsbereich 16 wird mit einer Verunreinigungs- bzw. Dotierungskonzentration ausgebildet, die des Basisbereichs 2 ist, um so in Kontakt zu dem Graben 3 zu sein. Bevorzugt wird der Verunreinigungsbereich 16 mit einer Tiefe ausgebildet, die gleich oder größer als 0,5 µm und gleich oder geringer als 1 µm von dem oberen Ende der Gateelektrode 5 ist. Ein Grund ist, dass der erstreckte bzw. fortgesetzte Abschnitt des Basisbereichs 2 nicht wie oben ausgebildet werden kann. Ein anderer Grund ist, dass die Verunreinigungskonzentration von der Oberfläche von dem Verunreinigungsbereich 16 niedriger wird als die Verunreinigungskonzentration des Basisbereichs 2, falls der Verunreinigungsbereich 16 tiefer als 1 µm von dem oberen Ende der Gateelektrode 5 ausgebildet wird. Der Leitfähigkeitstyp des Verunreinigungsbereichs 16 kann der n-Typ oder der p-Typ sein. Die Verunreinigung bzw. Dotierung kann mittels eines thermischen Diffusionsverfahrens oder eines Ionenimplantationsverfahrens durchgeführt werden. Zum Beispiel kann der Verunreinigungsbereich 16 vom n+-Typ in der Oberfläche des Basisbereichs vom p-Typ durch Ionenimplantation von Phosphor (P), usw. ausgebildet werden. Falls ein Kontaktbereich (nicht dargestellt) auf der Oberflächenschicht des 2 angeordnet ist, wird der Verunreinigungsbereich 16 mit einer Verunreinigungskonzentration ausgebildet, die größer als die des Kontaktbereiches ist.
  • Wie in 4 angezeigt, wird dann der Verunreinigungsbereich 16 durch Ätzen unter Verwendung einer Säuremischung oder einer wässrigen Kaliumhydroxidlösung bzw. Ätzkalilö-sung (KOH), die beispielhaft eine Flusssäure (HF) und/oder eine Salpetersäure (HNO3) enthält, entfernt Der Basisbereich 2 wird nicht entfernt und verbleibt, weil die Verunreinigungskonzentration niedriger als die des Verunreinigungsbereichs 16 ist Weil der Gate-Isolationsfilm 4 auf der Seitenwand des Grabens 3 ausgebildet ist, werden der Gateisolierfilm 4 und die Gateelektrode 5 nicht entfernt Deshalb kann nur der Verunreinigungsbereich 16 entfernt werden, indem einfach die Ätzung ohne z.B. selektives ausbilden einer Maske auf der Oberfläche des Basisbereichs 2 durchgeführt wird. Im Ergebnis kann der erste Ausnehmungsabschnitt 6 in Kontakt zum Graben 3 in der Oberflächenschicht des Basisbereichs 2 derart ausgebildet werden, dass der Erstreckungs- bzw. Fortsetzungsabschnitt des Basisbereichs 2 verbleibt. Die Ätzung kann eine Nassätzung oder eine Trockenätzung sein.
  • Wie in 5 dargestellt, ist der Zwischenschichtisolierfilm 7, z.B. ein PSG-Film, ein selektiv auf der Oberfläche des Halbleitersubstrats ausgebildet, um die Oberfläche der Gateelektrode 5 zu bedecken. Zum Beispiel wird ein Beschichtungsverfahren oder ein galvanisches Beschichtungsverfahren verwendet, um die Sourceelektrode 8 auszubilden, die innerhalb des ersten Ausnehmungsabschnitts 6 eingebettet ist, um in Kontakt zu dem Basisbereich 2 zu sein, der auf der Substratoberfläche freigelegt ist. Die Sourceelektrode 8 kann durch Verwendung eines chemischen Dampfabschneidungsverfahrens (CVD-Verfahren) oder durch ein Spatter-Verfahren anstelle des Beschichtungsverfahrens bzw. galvanischen Beschichtungsverfahrens ausgebildet sein. Nickel (Ni), Wolfram (W), Aluminium (Al), usw., Legierungen oder Mischungen von Schichten hiervon können als Metallmaterialien für die Sourceelektrode 8 verwendet werden.
  • Die Sourceelektrode 8 kann eine Konfiguration aufweisen, bei welcher mehrere Metallelektrodenschichten übereinander gelegt sind. In diesem Fall können die Schichten der Elektrode aus Metall, die die Sourceelektrode ausbilden, mit Ausbildungsverfahren und Metallmaterialien abgelegt bzw. abgeschieden werden, die vielfach abgeändert werden können. Zum Beispiel kann eine Wolframelektrodenschicht unter Verwendung des CVD-Verfahrens für die Sourceelektrode 8, die innerhalb des ersten Ausnehmungsabschnitts 6 eingebettet ist, verwendet werden und einen Elektrodenschicht aus Aluminium kann nachfolgend abgeschieden werden, indem das Spatter-Verfahren oder ein Beschichtungsverfahren bzw. galvanisches Beschichtungsverfahren für die Sourceelektrode 8 verwendet werden, die auf der Substratoberfläche ausgebildet wird. Bevorzugt wird zumindest die Metallelektrodenschicht der grundlegenden Schicht als eine Elektrodenschicht aus Wolfram unter Verwendung des späteren CVD-Verfahrens ausgebildet. Dies ermöglicht es, einem Metallmaterial der Sourceelektrode 8 genau in Ecken, usw. der Grundfläche des ersten Ausnehmungsabschnitts 6 eingebettet bzw. eingefüllt zu werden. Deshalb werden z.B. Probleme, wie etwa ein Abschälen der Sourceelektrode 8, vermieden.
  • Die Drain-Elektrode 9, die in Kontakt zu dem Driftbereich 1 ist, wird auf der Rückseite des Halbleitersubstrats ausgebildet Dies vervollständigt den MOSFET der Graben-Gate-Struktur, die in 1 dargestellt ist.
  • Wie oben beschrieben, ist gemäß der ersten Ausführungsform der erste Ausnehmungsabschnitt 6 tiefer als das obere Ende der Gateelektrode 5 in der Oberflächenschicht des Basisbereichs 2 ausgebildet, ohne einen Sourcebereich anzuordnen (der Sourcebereich 106 nach 17). Die Sourceelektrode 8 wird innerhalb des ersten Ausnehmungsabschnitt 6 eingebettet. Deshalb wird kein parasitärer Bipolartransistor (parasitäres Element) in der Halbleitereinrichtung ausgebildet, der aus dem Driftbereich 1, dem Basisbereich 2 und dem Sourcebereich besteht. Die Halbleitereinrichtung funktioniert in einer herkömmlichen Weise. Deshalb kann der Einfluss des parasitären Elementes gesteuert werden. Im Ergebnis kann die Halbleitereinrichtung davor bewahrt werden, zerstört zu werden, wenn ein abnormer Strom in der Halbleitereinrichtung fließt. Da ein parasitäres Element nicht in der Halbleitereinrichtung ausgebildet wird, ist es nicht nötig, die Verunreinigungskonzentration in dem Basisbereich zu erhöhen, wenn die Halbleitereinrichtung verkleinert wird. Im Ergebnis kann der Kanalbereich ausreichend invertiert werden, ohne die Einschaltspannung zu erhöhen. Deshalb kann die Einschaltspannung davor bewahrt werden, erhöht zu werden. In der Oberflächenschicht des Basisbereichs 2 wird der Verunreinigungsbereich 16 tiefer als da obere Ende der Gateelektrode 5 mit einer Verunreinigungskonzentration, die höher als die des Basisbereichs 2 ist, ausgebildet. Im Ergebnis wird nur der Verunreinigungsbereich 16, der in der Oberflächenschicht des Basisbereichs 2 ausgebildet ist, durch Ätzung entfernt und der erste Ausnehmungsabschnitt 6 wird tiefer als das obere Ende der Gateelektrode 5 in der Oberflächenschicht des Basisbereichs 2 ausgebildet Durch Einbetten der Sourceelektrode 8 innerhalb des ersten Ausnehmungsabschnitts 6 kann die Halbleitereinrichtung ohne Ausbildung eines parasitären Elements hergestellt werden.
  • Die 6 und 7 sind querschnittliche Ansichten einer Einrichtung und stellen ein Herstellungsverfahren für diese gemäß einer zweiten Ausführungsform dar. Bei dem Herstellungsverfahren gemäß der ersten Ausführungsform kann die Ätzung durchgeführt werden, in dem der Zwischenschichtisolierfilm 7 als eine Maske eingesetzt wird, um den ersten Ausnehmungsabschnitt 6 zu bilden.
  • Bei der zweiten Ausführungsform werden wie in dem Fall der ersten Ausführungsform der Basisbereich 2, der Graben 3, der Gateisolierfilm 4 und die Gateelektrode 5 auf der Oberfläche des Halbleitersubstrats, das den Driftbereich 1 findet (siehe 1), hergestellt Wie in 6 gezeigt, wird der Zwischenschichtisolierfilm 7 selektiv auf der Oberfläche des Halbleitersubstrats ausgebildet. Der Zwischenschichtisolierfilm 7 weist eine Öffnung 17 auf, die einen Abschnitt der Oberfläche des Basisbereichs 2 freilegt. Der Zwischenschichtisolierfilm 7 bedeckt die Gateelektrode 5. Wie in 7 dargestellt, wird die Ätzung durch Verwendung des Zwischenschichtisolierfilms 7 als einer Maske durchgeführt, um den Basisbereich 2, der von der Öffnung 17 freigelegt wird, zu entfernen. In diesem Fall wird der Basisbereich 2 bis zu der gleichen Tiefe wie der Verunreinigungsbereich (siehe 3 und 4) entfernt, der in der Oberfläche des Basisbereichs 2 in der ersten Ausführungsform ausgebildet ist. Im Ergebnis wird der erste Ausnehmungsabschnitt in der gleichen Weise wie bei der ersten Ausführungsform ausgebildet. Der Zwischenschichtisolierfilm 7 (ein Film kann auch als eine Schicht bezeichnet werden), der auf der Oberfläche des vorstehenden bzw. erstreckten Abschnitts des Basisbereichs 2 verbleibt, wird entfernt, um nur den Zwischenschichtisolierfilm 7 zurückzulassen, der die Gateelektrode 5 bedeckt. Die Sourceelektrode 8 wird dann wie in dem Fall der ersten Ausführungsform ausgebildet Dies führt zu dem gleichen Zustand, wie bei einer Halbleitereinrichtung, die, wie in 5 dargestellt, hergestellt ist. Der nachfolgende Prozess wird in der gleichen Weise wie bei der ersten Ausführungsform durchgeführt, um die in 1 dargestellte Halbleitereinrichtung zu vervollständigen. Andere Anordnungen sind die gleichen wie bei der ersten Ausführungsform.
  • Wie oben beschrieben, können gemäß der zweiten Ausführungsform die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt werden.
  • Die 8 und 9 sind querschnittliche Ansichten einer Halbleitereinrichtung und zeigen ein Herstellungsverfahren dafür gemäß einer dritten Ausführungsform. Bei dem Herstellungsverfahren gemäß der ersten Ausführungsform kann die Ätzung unter Verwendung eines Photoresists, wie etwa einer Maske, durchgeführt werden, um den ersten Ausnehmungsabschnitt 6 auszubilden.
  • Bei der dritten Ausführungsform sind wie in dem Fall der ersten Ausführungsform, der Basisbereich 2, der Graben 3, der Gateisolierfilm 4 und die Gateelektrode auf der Oberfläche des Halbleitersubstrats, das den Driftbereich 1 ausbildet (siehe 2), ausgebildet Wie in 8 dargestellt, ist eine Resistmaske 18 selektiv auf der Oberfläche des Halbleitersubstrats hergestellt. Die Resistmaske 18 weist eine Öffnung 19 auf, die einen Abschnitt der Oberfläche des Basisbereichs 2 freigibt. Wie in 9 dargestellt, wird die Ätzung unter Verwendung der Resistmaske 18 als eine Maske durchgeführt, um den Basisbereich 2, der von der Öffnung 19 freigelegt wird, zu entfernen. In diesem Falle wird der Basisbereich 2 bis zu der gleichen Tiefe wie der Verunreinigungsbereich (siehe 3 und 4), der auf der Oberfläche des Basisbereichs 2 in der ersten Ausführungsform ausgebildet ist, entfernt. Es ist der erste Ausnehmungsbereich 6 in der gleichen Weise wie die erste Ausführungsform ausgebildet. Die Resistmaske 18 wird vollständig entfernt. Dies führt zu dem gleichen Zustand wie bei einer Halbleitereinrichtung, die hergestellt worden ist, wie dies in 4 gezeigt ist. Das Verfahren wird in der Weise wie bei der ersten Ausführungsform (siehe 5) durchgeführt, um die Halbleitereinrichtung zu vervollständigen, die in 1 dargestellt ist. Andere Anordnungen sind gleich wie bei der ersten Ausführungsform. Ferner ist die Maske, die verwendet wird, um den ersten Ausnehmungsabschnitt 6 auszubilden, nicht auf die Resistmaske 18 beschränkt und ein anderes Material, das gegen einer Ätzlösung widerstandsfähig ist, kann verwendet werden.
  • Wie oben beschrieben, können gemäß der dritten Ausführungsform die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt werden.
  • Die 10 ist eine querschnittliche Ansicht einer Halbleitereinrichtung gemäß einer vierten Ausführungsform. Bei der in 10 dargestellten Halbleitereinrichtung wird ein Basisbereich 22 von einem p-Typ selektiv auf einer Oberflächenschicht eines Halbleitersubstrats, das als ein Driftbereich 21 vom n--Typ arbeitet, angeordnet Der Basisbereich 22 weist eine Verunreinigungskonzentration auf, die größer als die des Driftbereichs 21 ist Der Driftbereich 21 entspricht dem eines ersten Halbleiterbereichs. Der Basisbereich 22 entspricht dem eines zweiten Halbleiterbereichs.
  • Ein zweiter Ausnehmungsabschnitt 22 wird in der Oberflächenschicht des Basisbereichs 22 ausgebildet. Deshalb hat der Basisbereich 22 eine ungleichmäßige Oberflächenform, die in Verbindung mit dem ersten Ausnehmungsabschnitt 6 und einem ersten Fortsetzungs- bzw. Erstreckungsabschnitt ohne den ersten Ausnehmungsabschnitt 6 aufgebaut ist. In der Oberfläche des Halbleitersubstrats ist eine Gateelektrode 25 via einen Gateisolierfilm 24 angeordnet, um den Fortsetzungs- bzw. Erstreckungsabschnitt des Basisbereichs 22 zu bedecken und um sich in den zweiten Ausnehmungsabschnitt 26 zu erstrecken. Deshalb ist der zweite Ausnehmungsabschnitt 26 angeordnet, um einen Abschnitt eines Bereiches unter der Gateelektrode 25 zu besetzen. Bevorzugt ist ein zweiter Abstand w von einer Seitenwand des zweiten Ausnehmungsabschnitts 26 zu einer Ebene, die ein Ende der Gateelektrode 25, die sich in den zweiten Ausnehmungsabschnitt 26 erstreckt, umgibt bzw. einfasst, gleich oder größer als 0,05 µm und gleich oder kleiner zu 1 µm. Der Grund ist der gleiche, wie der Grund zur Anordnung des ersten Ausnehmungsabschnitts (siehe 1), so dass der erste Abstand bei der ersten Ausführungsform entsprechend erzielt wird. Ein Kanalbereich 31 ist ein Bereich des Basisbereichs 22, der in Kontakt zu dem Gateisolierfilm 24 unter der Gateelektrode 25 ist. Der Gateisolierfilm 24 entspricht einem Isolierfilm bzw. einer Isolierschicht. Die Gateelektrode 25 entspricht einer ersten Elektrode.
  • Eine Sourceelektrode 28 wird innerhalb des zweiten Ausnehmungsabschnitts 26 eingebettet und ist in Kontakt zu dem Basisbereich 22. Die Sourceelektrode 28 ist elektrisch von der Gateelektrode 25 mittels eines Zwischenschichtisolierfilms 27 isoliert. Die Sourceelektrode 28 entspricht einer zweiten Elektrode. Eine Drain-Elektrode 29 wird auf der Rückseite des Halbleitersubstrats angeordnet.
  • Ein Verfahren zur Herstellung einer derartigen Halbleitereinrichtung wird nun beschrieben. Die 11 bis 15 sind querschnittliche Ansichten der Halbleitereinrichtung gemäß der vierten Ausführungsform und stellen ein Herstellungsverfahren dafür dar. Zunächst wird, wie in 11 dargestellt, der Basisbereich 22 vom p-Typ selektiv durch Ionenimplantation von z.B. Bor (B) auf der Oberflächenschicht des Halbleitersubstrats, das den Driftbereich 21 vom n--Typ ausbildet, hergestellt. Ein Verunreinigungsbereich bzw. Dotierbereich 36 wird dann durch selektives Einbringen einer Verunreinigung in die Oberflächenschicht des Basisbereichs 22 ausgebildet. Der Verunreinigungsbereich 36 wird ausgebildet, um eine Verunreinigungskonzentration zu haben, die höher als die des Basisbereichs 22 ist Der Leitfähigkeitstyps des Verunreinigungsbereichs 36 kann vom n-Typ oder vom p-Typ sein. Das Herstellungsverfahren für den Verunreinigungsbereich 36 ist das gleiche wie bei dem Herstellungsverfahren des Verunreinigungsbereiches nach der ersten Ausführungsform.
  • Wie in 12 dargestellt, wird eine Isolierschicht, die den Gateisolierfilm 24 ausbildet, auf der Oberfläche des Halbleitersubstrat mittels eines z.B. thermischen Oxidationsverfahrens ausgebildet. Die Gateelektrode 25 wird auf der Oberfläche des Gateisolierfilm 24 hergestellt, um Abschnitte des Basisbereichs 22 und des Verunreinigungsbereiches 36 z.B. durch ein Spatter-Verfahren zu bedecken. Die Gateelektrode 25 wird derart ausgebildet, dass ein Ende der Gateelektrode 25 auf der Seite des Verunreinigungsbereichs 36 ein Ende des Verunreinigungsbereichs 36 um eine Breite überlappt, die gleich oder größer als 0,5 µm und gleich oder kleiner als 1 µm ist Die Oberfläche des Halbleitersubstrats wird durch den Zwischenschichtisolierfilm 27, der z.B. aus einem PSG-Film hergestellt sein kann, zu bedecken. Wie in 13 dargestellt, werden Abschnitte der Gateisolierschicht 24 und der Zwischenschichtisolierschicht 27 z.B. mittels einer Photolithographie entfernt, um einen Abschnitt der Oberfläche des Verunreinigungsbereiches 36 freizulegen.
  • Wie in 14 dargestellt, wird dann der Verunreinigungsbereich 36 durch Ätzen entfernt, um den zweiten Ausnehmungsabschnitt 26 in der Oberflächenschicht des Basisbereichs 22 auszubilden. Die Ätzbedingungen sind die gleichen wie bei der ersten Ausführungsform. Im Ergebnis kann der zweite Ausnehmungsabschnitt 26 ausgebildet werden, der den Bereich unter der Gateelektrode 25 mit dem zweiten Abstand w, der gleich oder größer als 0,05 µm und gleich oder geringer als 1 µm ist, bedecken. Wie in 15 dargestellt, wird die Sourceelektrode 28 innerhalb des zweiten Ausnehmungsabschnitts 26 eingebettet Das Herstellungsverfahren für die Sourceelektrode 28 ist das gleiche wie bei der ersten Ausführungsform. Die Drain-Elektrode 29 ist in Kontakt zu dem Driftbereich 21 auf der Rückseite des Halbleitersubstrates ausgebildet Dies vervollständigt den MOSFET mit der planaren bzw. ebenen Struktur, wie in 10 dargestellt.
  • Wie oben beschrieben ist gemäß der vierten Ausführungsform der zweite Ausnehmungsabschnitt 26 in der Oberflächenschicht auf dem Basisbereich 22 angeordnet, um einen Abschnitt des Bereiches unter der Gateelektrode 25 zu besetzen, ohne den Sourcebereich anzuordnen. Die Sourceelektrode 28 ist innerhalb des zweiten Ausnehmungsabschnitts 26 eingebettet. Im Ergebnis werden die gleichen Wirkungen wie bei der ersten Ausführungsform erzielt Der Verunreinigungsbereich 36, der eine Verunreinigungskonzentration hat, die größer als die des Basisbereichs 22 ist, wird in der Oberflächenschicht des Basisbereichs 22 hergestellt und die Gateelektrode 25 wird ausgebildet, um einen Abschnitt des Verunreinigungsbereichs 36 zu bedecken. Als ein Ergebnis kann die Ätzung durchgeführt werden, um den zweiten Ausnehmungsabschnitt 26, der einen Abschnitt des Bereichs unter der Gateelektrode 25 in der Oberflächenschicht des Basisbereichs 22 bedeckt, auszubilden, und die gleichen Wirkungen wie bei der ersten Ausführungsform können erzielt werden.
  • 16 ist eine Darstellung eines Konzeptes, das schematisch einen Querschnitt einer Halbleitereinrichtung der Ausführungsformen darstellt. Die Halbleitereinrichtung der Graben-Gate-Struktur wurde gemäß dem Herstellungsverfahren nach der ersten Ausführungsform fabriziert. Zunächst wurde ein Graben 43 ausgebildet, der einen Basisbereich 42 durchdringt, um einen Driftbereich (nicht dargestellt). Die Tiefe und eine Breite des Grabens 43 sind auf 5 µm bzw. 1,2 µm eingestellt. Der Abstand zwischen den Gräben 43 wurde auf 2,8 µm eingestellt. Eine Gateelektrode 45 wurde innerhalb des Grabens 43 via einen Gateisolierfilm 44, bzw. von diesem umgeben, ausgebildet Ein Verunreinigungsbereich (nicht dargestellt) wurde in oder auf der Oberflächenschicht des Basisbereichs 42 ausgebildet.
  • Eine Ätzung wurde dann durchgeführt. Es wurde ermittelt, dass die Ätzung nur dem Verunreinigungsbereich (nicht gezeigt), der in der Oberflächenschicht des Basisbereichs ausgebildet ist, entfernen kann, um einen ersten Ausnehmungsabschnitt 46, wie in 16 dargestellt, zu bilden. Ein Beschichtungsverfahren bzw. ein Verfahren zur galvanischen Beschichtung wurde nachfolgend für eine Nickelbeschichtung zur Ausbildung einer Sourceelektrode 48 verwendet. Es wurde ermittelt, dass die Sourceelektrode 48 innerhalb des ersten Ausnehmungsabschnitts 46, wie in 16 gezeigt, eingebettet werden kann. Die Sourceelektrode 48 und die Gateelektrode 45 wurden durch einen Zwischenschichtisolierfilm 47 getrennt bzw. isoliert. Die Funktion der Halbleitereinrichtung, die auf diese Weise hergestellt worden war, wurde dann geprüft. Es wurde ermittelt, dass die Halbleitereinrichtung in der gleichen Weise wie herkömmliche Halbleitereinrichtungen funktioniert.
  • Bei dem oben beschriebenen Ausführungsformen kann ein IEBT mit der Graben-Gate-Struktur durch Anordnen eines Kollektorbereiches vom p-Typ ausgebildet werden, der eine Verunreinigungskonzentration hat, die größer als die eines Driftbereiches ist, welcher Kollektorbereich zwischen dem Driftbereich und einer rückseitigen Elektrode angeordnet ist. In diesem Fall wird kein parasitärer Thyristor (parasitäres Element), das aus dem Kollektorbereich, dem Driftbereich, dem Basisbereich und dem Emitterbereich besteht, ausgebildet Deshalb können die gleichen Wirkungen wie bei den oben beschriebenen Ausführungsformen erzielt werden. Die rückseitige Elektrode ist eine Kollektorelektrode. Die Kollektorelektrode entspricht einer dritten Elektrode. Obwohl die vorliegende Erfindung unter Bezugnahme auf ein Beispiel einer Schaltung beschrieben worden ist, das eine Konfiguration aufweist, bei welcher eine Halbleitereinrichtung auf einem Halbleitersubstrat angeordnet ist, kann die vorliegende Erfindung nicht nur auf die Ausführungsformen, die oben beschrieben worden sind, angewandt werden, sondern auch auf eine integrierte Schaltung (IC), die eine Konfiguration aufweist, bei welcher mehrere Halbleitereinrichtungen auf dem gleichen Substrat angeordnet sind. Der n-Typ und der p-Typ der Bereiche der Halbleitereinrichtung können konfigurierte sein, um vollkommen umgekehrt zu sein.
  • Gemäß der oben beschriebenen Erfindung ist der zweite Ausnehmungsabschnitt in der Oberflächenschicht des zweiten Halbleiterebereiches angeordnet, um einen Abschnitt eines Bereiches unter der ersten Elektrode zu besetzen, ohne den Sourcebereich anzuordnen. Die zweite Elektrode ist in dem zweiten Ausnehmungsabschnitt eingebettet. Deshalb kann ein parasitärer bipolarer Transistor (parasitäres Element), bestehend aus dem ersten Halbleiterbereich, dem zweiten Halbleiterbereich und dem Sourcebereich, nicht in der Halbleitereinrichtung ausgebildet werden. Die Halbleitereinrichtung arbeitet in einer herkömmlichen Weise.
  • Gemäß der Erfindung wird ein Emitterbereich nicht in der Oberflächenschicht des zweiten Halbleiterbereichs angeordnet. Deshalb wird ein parasitärer Thyristor (parasitäres Element), bestehend aus dem dritten Halbleiterbereich, dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich und dem Emitterbereich nicht ausgebildet. Der Halbleiterbereich funktioniert in einer herkömmlichen Weise.
  • Gemäß der Erfindung ist es, da kein parasitäres Element in der Halbleitereinrichtung ausgebildet wird, nicht nötig, die Verunreinigungskonzentration in dem zweiten Halbleiterbereich zu erhöhen, wenn die Halbleitereinrichtung in ihrer Größe verringert wird. Deshalb kann der Kanalbereich hinreichend invertiert werden, ohne die Einschaltspannung zu erhöhen.
  • Gemäß der Erfindung wird der Verunreinigungsbereich in der Oberflächenschicht des zweiten Halbleiterbereiches tiefer als das obere Ende der ersten Elektrode ausgebildet und hat eine Verunreinigungskonzentration, die höher als die des zweiten Halbleiterbereiches ist. Im Ergebnis kann nur der Verunreinigungs- bzw. Dotierungsbereich durch Ätzen entfernt werden und der erste Ausnehmungsabschnitt kann tiefer als das obere Ende der ersten Elektrode in der Oberflächenschicht des zweiten Halbleiterbereiches ausgebildet werden. Durch Einbetten der zweiten Elektrode innerhalb des ersten Ausnehmungsabschnittes kann die Halbleitereinrichtung ohne Ausbildung eines parasitären Elementes hergestellt werden.
  • Gemäß der Erfindung wird in der Oberflächenschicht des zweiten Halbleiterbereiches der Verunreinigungsbereich mit einer Verunreinigungskonzentration ausgebildet, die größer als die des zweiten Halbleiterbereiches ist, und die erste Elektrode wird ausgebildet, um einen Abschnitt des Verunreinigungsbereiches zu bedecken. Im Ergebnis kann nur der Verunreinigungsbereich durch Ätzen entfernt werden und der zweite Ausnehmungsabschnitt, der einen Abschnitt eines Bereiches unter der ersten Elektrode besetzt, kann in der Oberflächenschicht des zweiten Halbleiterbereiches ausgebildet werden. Durch Einbetten der zweiten Elektrode innerhalb des zweiten Ausnehmungsabschnitts kann die Halbleitereinrichtung ohne Herstellung eines parasitären Elementes ausgebildet werden.
  • Wie oben beschrieben sind die Halbleitereinrichtung und das Verfahren zur Herstellung der Halbleitereinrichtung nach der vorliegenden Erfindung sehr vorteilhaft bei der Herstellung von Hochleistungshalbleitereinrichtungen und sind insbesondere sehr vorteilhaft bei der Herstellung von Halbleitereinrichtungen mit isoliertem Gate, wie etwa MOSFET-Einrichtungen und IGBT-Einrichtungen.

Claims (10)

  1. Halbleitereinrichtung, die folgende Merkmale aufweist: einen ersten Halbleiterbereich (1) eines ersten Leitfähigkeitstyps; einen zweiten Halbleiterbereich (2) eines zweiten Leitfähigkeitstyps, der auf einer Oberfläche des ersten Halbleiterbereichs (1) angeordnet ist, und der eine Verunreinigungskonzentration hat, die größer als die des ersten Halbleiterbereichs (1) ist; einen Graben (3), der den zweiten Halbleiterbereich (2) durchdringt, um den ersten Halbleiterbereich (1) zu erreichen; eine erste Elektrode (5), die innerhalb des Grabens (3) via einen Isolierfilm angeordnet ist; einen ersten Ausnehmungsabschnitt (6) der tiefer als ein oberes Ende der ersten Elektrode (5) in einer Oberflächenschicht des zweiten Halbleiterbereichs (2) angeordnet ist, um so in Kontakt mit dem Graben (3) zu sein; und eine zweite Elektrode (8), die in den ersten Ausnehmungsabschnitt (6) eingebettet ist, dadurch gekennzeichnet, dass der zweite Halbleiterbereich (2) eine ungleichmäßige Oberflächenform aufweist, die aus dem ersten Ausnehmungsabschnitt (6) und einem Projektionsabschnitt ohne den ersten Ausnehmungsabschnitt (6) aufgebaut ist.
  2. Halbleitereinrichtung nach Anspruch 1, wobei der erste Ausnehmungsabschnitt (6) angeordnet ist, um eine Tiefe zu haben, die gleich oder größer als 0,05 µm und gleich oder geringer als 1 µm von dem oberen Ende der ersten Elektrode (5) ist.
  3. Halbleitereinrichtung mit den folgenden Merkmalen: einen ersten Halbleiterbereich (21) eines ersten Leitfähigkeitstyps; einen zweiten Halbleiterbereich (22) eines zweiten Leitfähigkeitstyps, der selektiv auf einer Oberfläche des ersten Halbleiterbereichs (21) angeordnet ist, und eine Verunreinigungs- bzw. Dotierungskonzentration hat, die größer als die des ersten Halbleiterbereichs (21) ist; eine erste Elektrode (25), die via einen Isolierfilm angeordnet ist um einen Abschnitt einer Oberfläche des zweiten Halbleiterbereichs zu bedecken; einen zweiten Ausnehmungsabschnitt, der in einer Oberflächenschicht des zweiten Halbleiterbereichs so angeordnet ist, um einen Abschnitt eines Bereiches unter der ersten Elektrode zu besetzen; und eine zweite Elektrode (28), die in dem zweiten Ausnehmungsabschnitt eingebettet ist, dadurch gekennzeichnet, dass das Metallmaterial für die zweite Elektrode (28) Nickel, Wolfram oder Aluminium ist.
  4. Halbleitereinrichtung nach Anspruch 3, wobei der zweite Ausnehmungsabschnitt den Bereich unter der ersten Elektrode über eine Breite besetzt, die gleich oder größer als 0,05 µm und gleich oder geringer als 1 µm von einem Ende der ersten Elektrode auf der Seite des zweiten Ausnehmungsabschnittes ist.
  5. Halbleitereinrichtung nach irgendeinem der Ansprüche 1 bis 4, die ferner folgende Merkmale aufweist: eine dritte Elektrode (9, 29), die auf einer Rückseite des ersten Halbleiterbereichs (1, 21) angeordnet ist, und einen dritten Halbleiterbereich von dem zweiten Leitfähigkeitstyp der zwischen dem ersten Halbleiterbereich (1, 21) und der dritten Elektrode angeordnet ist, und der eine Verunreinigungskonzentration aufweist, die größer als die des ersten Halbleiterbereiches ist.
  6. Verfahren zur Herstellung einer Halbleitereinrichtung mit den folgenden Schritten: auf einer Oberfläche eines ersten Halbleiterbereichs (1) eines ersten Leitfähigkeitstyps wird ein zweiter Halbleiterbereich (2) eines zweiten Leitfähigkeitstyps ausgebildet, wobei der zweite Halbleiterbereich (2) eine Verunreinigungskonzentration hat die größer ist als die des ersten Halbleiterbereichs (1) ist; ein Graben (3) wird ausgebildet, der den zweiten Halbleiterbereich (2) durchdringt um den ersten Halbleiterbereich (1) zu erreichen; eine erste Elektrode (5) wird innerhalb des Grabens (3) via einen Isolierfilm eingebettet; eine Verunreinigung oder Dotierung wird selektiv in eine Oberflächenschicht des zweiten Halbleiterbereiches (2) eingebracht, um einen Verunreinigungsbereich auszubilden, der tiefer als ein oberes Ende der ersten Elektrode (5) ist, wobei der Verunreinigungsbereich eine Verunreinigungskonzentration hat, die höher als die des zweiten Halbleiterbereichs (2) ist; ein erster Ausnehmungsabschnitt (6) wird durch Entfernen des Verunreinigungsbereiches durch Ätzen ausgebildet; und eine zweite Elektrode (8) wird innerhalb des ersten Ausnehmungsabschnittes (6) eingebettet, dadurch gekennzeichnet, dass der zweite Halbleiterbereich (2) eine ungleichmäßige Oberflächenform aufweist, die aus dem ersten Ausnehmungsabschnitt (6) und einem Projektionsabschnitt ohne den ersten Ausnehmungsabschnitt (6) aufgebaut ist,wobei der Verunreinigungsbereich derart ausgebildet wird, dass der erste Ausnehmungsabschnitt (6) in Kontakt zu dem Graben (3) kommt.
  7. Verfahren nach Anspruch 6, wobei der Verunreinigungsbereich so ausgebildet wird, um eine Tiefe gleich oder größer als 0,05 µm und gleich oder kleiner als 1 µm von dem oberen Ende der ersten Elektrode aufzuweisen.
  8. Verfahren zur Herstellung einer Halbleitereinrichtung, mit den folgenden Schritten: auf einer Oberfläche eines ersten Halbleiterbereichs (21) mit einem ersten Leitfähigkeitstyp wird selektiv ein zweiter Halbleiterbereich (22) mit einem zweiten Leitfähigkeitstyp ausgebildet, wobei der zweite Halbleiterbereich (22) eine Verunreinigungskonzentration hat die größer ist als die des ersten Halbleiterbereichs (21) ist; ein Verunreinigungsbereich (36) wird ausgebildet, der eine Verunreinigungskonzentration hat, die größer als die des zweiten Halbleiterbereiches ist, in dem selektiv eine Verunreinigung in eine Oberflächenschicht des zweiten Halbleiterbereiches (2) eingebracht wird; eine erste Elektrode (25) wird via einen Isolierfilm ausgebildet, um Abschnitte des zweiten Halbleiterbereiches (2) und des Verunreinigungsbereiches zu bedecken; ein zweiter Ausnehmungsabschnitt (26) wird ausgebildet, der einen Abschnitt eines Bereiches unter der ersten Elektrode (25) besetzt, in dem der Verunreinigungsbereich durch Ätzen entfernt wird; und eine zweite Elektrode (28) wird innerhalb des zweiten Ausnehmungsabschnittes eingebettet, dadurch gekennzeichnet, dass das Metallmaterial für die zweite Elektrode (28) Nickel, Wolfram oder Aluminium ist.
  9. Verfahren nach Anspruch 8, wobei die erste Elektrode (25) ausgebildet wird, um eine Breite gleich oder größer 0,05 µm und gleich oder weniger als 1 µm, ein Ende des Verunreinigungsbereiches bedeckend, zu haben, wobei das Ende auf der Seite der ersten Elektrode (25) ist.
  10. Verfahren nach irgendeinem der Ansprüche 6 bis 9, welches folgende Schritte aufweist: auf einer Rückseite des ersten Halbleiterbereichs wird ein dritter Halbleiterbereich von dem zweiten Leitfähigkeitstyp ausgebildet und der dritte Halbleiterbereich hat eine Verunreinigungskonzentration, die größer ist als die des ersten Halbleiterbereichs ist; und eine dritte Elektrode (9,29) wird auf einer Oberfläche des dritten Halbleiterbereiches ausgebildet.
DE102011004476.0A 2010-02-23 2011-02-21 Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung Active DE102011004476B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-037535 2010-02-23
JP2010037535A JP5149922B2 (ja) 2010-02-23 2010-02-23 半導体素子

Publications (3)

Publication Number Publication Date
DE102011004476A1 DE102011004476A1 (de) 2011-08-25
DE102011004476A8 DE102011004476A8 (de) 2012-03-01
DE102011004476B4 true DE102011004476B4 (de) 2024-04-18

Family

ID=44356972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011004476.0A Active DE102011004476B4 (de) 2010-02-23 2011-02-21 Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung

Country Status (4)

Country Link
US (2) US8253222B2 (de)
JP (1) JP5149922B2 (de)
CN (1) CN102163623B (de)
DE (1) DE102011004476B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939846B2 (ja) * 2012-03-09 2016-06-22 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
JP6311723B2 (ja) * 2013-12-16 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014107994A1 (de) 2014-06-05 2015-12-17 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP2017050331A (ja) * 2015-08-31 2017-03-09 株式会社東芝 半導体装置および半導体装置の製造方法
CN107481929B (zh) * 2016-06-08 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US10340372B1 (en) * 2017-12-20 2019-07-02 Semiconductor Components Industries, Llc Transistor device having a pillar structure
US10950494B2 (en) * 2018-01-19 2021-03-16 Infineon Technologies Ag Semiconductor device including first and second contact layers and manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3904830A1 (de) 1988-02-23 1989-08-31 Asea Brown Boveri Feldeffektgesteuertes leistungshalbleiterbauelement
JPH0283982A (ja) 1988-09-21 1990-03-26 Nissan Motor Co Ltd 電界効果型トランジスタ
US4983535A (en) 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
JP3197054B2 (ja) 1992-03-25 2001-08-13 新電元工業株式会社 絶縁ゲ−ト型電界効果トランジスタとその製造方法
WO2006020043A1 (en) 2004-07-15 2006-02-23 Spinnaker Semiconductor, Inc. Metal source power transistor and method of manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102819A (ja) * 1989-09-18 1991-04-30 Nissan Motor Co Ltd 半導体装置の製造方法
JPH03197054A (ja) 1989-12-26 1991-08-28 Graphtec Corp サーマルヘッドアレイの製造方法
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6346726B1 (en) * 1998-11-09 2002-02-12 International Rectifier Corp. Low voltage MOSFET power device having a minimum figure of merit
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
US20080133977A1 (en) * 2006-05-12 2008-06-05 Electronics And Telecommunications Research Institute Non-stop debugging apparatus for correcting errors in embedded systems and method thereof
JP5132123B2 (ja) * 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
US7800185B2 (en) * 2007-01-28 2010-09-21 Force-Mos Technology Corp. Closed trench MOSFET with floating trench rings as termination
US7732285B2 (en) * 2007-03-28 2010-06-08 Intel Corporation Semiconductor device having self-aligned epitaxial source and drain extensions
JP4564514B2 (ja) * 2007-05-18 2010-10-20 株式会社東芝 半導体装置
US20090035911A1 (en) * 2007-07-30 2009-02-05 Willy Rachmady Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions
JP5165995B2 (ja) * 2007-11-07 2013-03-21 株式会社東芝 半導体装置及びその製造方法
JP5465837B2 (ja) * 2008-03-31 2014-04-09 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983535A (en) 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
DE3904830A1 (de) 1988-02-23 1989-08-31 Asea Brown Boveri Feldeffektgesteuertes leistungshalbleiterbauelement
JPH0283982A (ja) 1988-09-21 1990-03-26 Nissan Motor Co Ltd 電界効果型トランジスタ
JP3197054B2 (ja) 1992-03-25 2001-08-13 新電元工業株式会社 絶縁ゲ−ト型電界効果トランジスタとその製造方法
WO2006020043A1 (en) 2004-07-15 2006-02-23 Spinnaker Semiconductor, Inc. Metal source power transistor and method of manufacture

Also Published As

Publication number Publication date
US8691635B2 (en) 2014-04-08
DE102011004476A1 (de) 2011-08-25
JP2011176027A (ja) 2011-09-08
DE102011004476A8 (de) 2012-03-01
US20120289012A1 (en) 2012-11-15
CN102163623B (zh) 2015-09-16
US8253222B2 (en) 2012-08-28
US20110204485A1 (en) 2011-08-25
CN102163623A (zh) 2011-08-24
JP5149922B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
DE102011004476B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112015004515B4 (de) Halbleitervorrichtungen
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE102008005872B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102015103072A1 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE112016006380B4 (de) Halbleiterbauelement
DE102014114230B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014108966B4 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE112021002169T5 (de) Halbleitervorrichtung
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102014119124B4 (de) Halbleitervorrichtungsstruktur und Verfahren zur Herstellung derselben
DE102011004475B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit isoliertem Gate
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: DENSO CORPORATION, JP

Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: DENSO CORPORATION, FUJI ELECTRIC SYSTEMS CO., LTD., , JP

Effective date: 20110718

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110718

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110718

R082 Change of representative

Representative=s name: SCHWABE, SANDMAIR, MARX, 81677 MUENCHEN, DE

Representative=s name: SCHWABE SANDMAIR MARX, 81677 MUENCHEN, DE

Representative=s name: SCHWABE, SANDMAIR, MARX, DE

Effective date: 20110718

Representative=s name: SCHWABE SANDMAIR MARX, DE

Effective date: 20110718

Representative=s name: SCHWABE SANDMAIR MARX PATENTANWAELTE RECHTSANW, DE

Effective date: 20110718

R012 Request for examination validly filed

Effective date: 20120629

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, KANAGAWA, JP

R082 Change of representative

Representative=s name: SCHWABE SANDMAIR MARX PATENTANWAELTE RECHTSANW, DE

Representative=s name: SSM SANDMAIR PATENTANWAELTE RECHTSANWALT PARTN, DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: SSM SANDMAIR PATENTANWAELTE RECHTSANWALT PARTN, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division