DE3904830A1 - Feldeffektgesteuertes leistungshalbleiterbauelement - Google Patents

Feldeffektgesteuertes leistungshalbleiterbauelement

Info

Publication number
DE3904830A1
DE3904830A1 DE3904830A DE3904830A DE3904830A1 DE 3904830 A1 DE3904830 A1 DE 3904830A1 DE 3904830 A DE3904830 A DE 3904830A DE 3904830 A DE3904830 A DE 3904830A DE 3904830 A1 DE3904830 A1 DE 3904830A1
Authority
DE
Germany
Prior art keywords
layer
source
base layer
substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3904830A
Other languages
English (en)
Inventor
Friedhelm Dr Ing Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz Holding AG
ABB AB
Original Assignee
Asea Brown Boveri AG Switzerland
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AG Switzerland, Asea Brown Boveri AB filed Critical Asea Brown Boveri AG Switzerland
Publication of DE3904830A1 publication Critical patent/DE3904830A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der Lei­ stungselektronik. Sie betrifft insbesondere ein feldeffektge­ steuertes Leistungshalbleiter-Bauelement, umfassend
  • - in einem Substrat zwischen einem Drain und einer Source eine erste, hochdotierte Schicht, eine p-Basisschicht und eine n-Basisschicht, wobei
    • -- die n-Basisschicht lateral in eine Mehrzahl von ein­ zelnen n-Bereichen unterteilt ist, welche durch Zwi­ schenräume voneinander getrennt sind; und
    • -- in diesen Zwischenräumen die p-Basisschicht an die Oberfläche des Substrats tritt; und
  • - sourceseitig eine Gate-Source-Struktur mit abwechselnd an­ geordneten Gateelektroden und Sourcekontakten, wobei
    • -- über jedem der n-Bereiche ein Sourcekontakt angeordnet ist, welcher den jeweiligen n-Bereich kontaktiert; und
    • -- über jedem Zwischenraum zwischen benachbarten n-Be­ reichen eine durch eine Gateisolierung vom Substrat elektrisch isolierte Gateelektrode angeordnet ist, welche die angrenzenden n-Bereiche an den Seiten überdeckt und dort bei entsprechender Vorspannung einen Inversionskanal erzeugt.
Ein solches Bauelement ist z. B. aus dem Artikel von J. P. Russel et al., IEEE Electron Dev. Lett., EDW-5, S. 437-439 (1984) bekannt.
Stand der Technik
Eine neue Klasse von bipolaren Leistungshalbleiter-Bauelementen gewinnt durch die Möglichkeit, leistungsarme Ansteuerungen zu realisieren, zunehmend an Bedeutung für die Leistungselek­ tronik. Die Ansteuerung dieser Leistungsschalter erfolgt über ein MOS-Gate und erfordert deshalb keine statische Steuerlei­ stung.
Der derzeit am weitesten entwickelte und bereits kommerziell erhältliche Vertreter dieser Klasse von Bauelementen ist der IGT (Insulated Gate Transistor), der auch unter anderen Namen wie IGR (Insulated Gate Rectifier) oder COMFET bekannt ist (siehe dazu neben der eingangs genannten Druckschrift auch die Artikel von B. J. Baliga et al., IEEE Int. Electron Dev. Meet. Techn. Dig., S. 821-828 (1984) und von J. P. Russel et al., IEEE Electron Dev. Lett., EDL-4, S. 63-65 (1983)).
Beim IGT wird der Basisstrom einer Bipolarstruktur über den Inversionskanal eines integrierten MOSFET gesteuert. Für die technische Anwendung sind dabei sowohl n-Kanal- als auch p-Ka­ nal-IGTs von Bedeutung (siehe die beiden zitierten Artikel von J. P. Russel et al.).
Bekanntermaßen enthält die IGT-Struktur eine p-n-p-n-Anord­ nung. In kritischen Situationen kann diese parasitäre Thyri­ storstruktur zünden und die Zerstörung des Bauelements durch thermische Überlastung herbeiführen.
Der IGT muß deshalb speziell daraufhin optimiert werden, die­ ses Einrasten ("latch-up") zu verhindern. Alle bisherigen Kon­ zepte zur Verhinderung des Einrastens, wie z. B. das Einbauen einer zusätzlichen p⁺- bzw. n⁺-Zone im Bereich der Kathoden- bzw. Sourcekontakte, bieten nur eine teilweise Abhilfe von diesem Problem.
Andererseits ist aus der Technik der hochintegrierten CMOS- Schaltungen bekannt (siehe z. B. die Artikel von M. Sugino et al., IEEE Trans. Electron Dev. ED-30, S. 110-118 (1983) oder S. E. Swirkun et al., IEEE Trans. Electron Dev., ED-32, S. 194- 202 (1985)), die dortigen latch-up-Probleme mit Hilfe von Schottkybarrieren zu lösen, die als Source- und Draingebiete in den MOSFETs eingesetzt werden.
Die integrierten CMOS-Strukturen weisen jedoch erhebliche Un­ terschiede zu einem feldeffektgesteuerten Leistungshalbleiter- Bauelement wie dem IGT auf: Zum einen sind Drain und Source bei den CMOS-Strukturen nebeneinander auf der Oberseite des Substrats angeordnet. Der Stromfluß verläuft daher insgesamt parallel zur Substratoberfläche und nicht vertikal durch das Substrat, wie beim IGT.
Zum anderen steuert der Inversionskanal bei den CMOS-Strukturen direkt den Strom durch das Bauelement. Beim IGT dagegen erfolgt die Steuerung lediglich indirekt, d. h. über den Inversionskanal wird die Injektion in einem anderen Gebiet des Bauelements beeinflußt.
Schließlich liegen bei beiden Bauelementarten Stromstärken vor, die sich um mehrere Größenordnungen unterscheiden.
Darstellung der Erfindung
Aufgabe der vorliegenden Erfindung ist es nun, ein feldeffekt­ gesteuertes Leistungshalbleiter-Bauelement zu schaffen, bei dem auf einfache Weise die Einrastprobleme vollständig beseitigt werden.
Die Aufgabe wird bei einem Bauelement der eingangs genannten Art dadurch gelöst, daß zum Anschluß des Inversionskanals an die Sourceelektrode eine Schottkybarriere vorgesehen ist, wel­ che an der Oberfläche des Substrats jeweils zwischen einem n- Bereich und dem zugehörigen Sourcekontakt am Rande des Source­ kontakts angeordnet ist.
Der Kern der Erfindung besteht also darin, die p⁺-dotierten Sourcegebiete der Standardstruktur durch Schottkybarrieren zu ersetzen, die als Schottkykontakte den MOS-Inversionskanal kontaktieren.
Die Eignung des Schottkykontaktes zur Verhinderung des Einra­ stens kommt daher, daß der Kontakt nur sehr schlecht Minori­ tätsladungsträger in die n-Bereiche injizieren kann. Hierin unterscheidet er sich wesentlich von der herkömmlichen Anordnung mit p⁺-Sourcegebieten in den n-Bereichen, welche gerade besonders gute Injektionseigenschaften besitzen. Der aus Schottkybarriere, n-Bereich und p-Basisschicht bestehende Bi­ polartransistor weist somit eine extrem kleine Stromverstärkung auf.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist die erste Schicht des Bauelements eine n⁺-dotierte n-Emitter­ schicht. Das Bauelement hat dann die Struktur eines IGT.
Bei dem IGT wirkt sich die kleine Stromverstärkung des Bipo­ lartransistors dahingehend aus, daß in allen kritischen Be­ triebsfällen die Zündbedingungen der parasitären Thyristor­ struktur nicht erfüllt sind.
Gemäß einem weiteren Ausführungsbeispiel ist die erste Schicht des Bauelements eine p⁺-dotierte Drainschicht. Das Bauelement hat dann die Struktur eines Leistungs-MOSFET.
Beim Leistungs-MOSFET führt die kleine Stromverstärkung des Bipolartransistors zu einer Steigerung des dV/dt-Grenzwertes, so daß die in dieser Struktur integrierte Diode effektiver in Schaltungsanwendungen eingesetzt werden kann.
Weitere Ausführungsbeispiele ergeben sich aus den Unteransprü­ chen.
Kurze Beschreibung der Zeichnung
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zusammenhang mit der Zeichnung näher erläutert werden. Es zeigt
Fig. 1 im Querschnitt die Struktur eines herkömmlichen IGT mit p⁺-Sourcegebieten;
Fig. 2 einen Ausschnitt aus einer Struktur gemäß Fig. 1;
Fig. 3 einen Fig. 2 entsprechenden Ausschnitt aus einer IGT- Struktur gemäß einem Ausführungsbeispiel der Erfindung; und
Fig. 4 einen Fig. 2 entsprechenden Ausschnitt aus einer Leistungs-MOSFET-Struktur gemäß einem weiteren Aus­ führungsbeispiel der Erfindung.
Wege zur Ausführung der Erfindung
In Fig. 1 ist ein Querschnitt der Struktur eines herkömmlichen p-Kanal-IGTs dargestellt, wie er aus der eingangs genannten Druckschrift bekannt ist.
Dieser IGT hat zwischen einem Drain D und einer Source S in einem Substrat 1 eine Folge unterschiedlich dotierter Schich­ ten, die eine n-Emitterschicht 2, eine p-Basisschicht 3, eine n-Basisschicht 4 und eine p-Emitterschicht 5 umfaßt.
Die n-Basisschicht 4 ist lateral in eine Mehrzahl von n-Berei­ chen 4 a, . . ., c unterteilt, die durch Zwischenräume 10 voneinander getrennt sind. In den Zwischenräumen 10 tritt die p-Basis­ schicht 3 an die Oberfläche des Substrats 1. Über den Zwi­ schenräumen 10 sind Gateelektroden 7 angeordnet und von dem Substrat 1 durch eine Gateisolierung 6 elektrisch isoliert.
Die p-Emitterschicht 5 ist in Form von einzelnen p-Bereichen 5 a, . . ., e in die n-Bereiche 4 a, . . ., c eingebettet. Die p-Bereiche 5 a, . . ., e wirken als p⁺-Sourcegebiete.
Die n-Basisschicht 4 tritt zwischen den p-Bereichen eines n- Bereichs und an dessen Seiten ebenfalls an die Oberfläche des Substrats 1. Über jedem n-Bereich 4 a, . . ., c ist ein Sourcekon­ takt 8 angeordnet, der die p-Bereiche des zugehörigen n-Be­ reichs und den n-Bereich zwischen den p-Bereichen kontaktiert.
Die Gateelektroden 7 überdecken nicht nur die Zwischenräume 10, sondern auch die Randgebiete der benachbarten n-Bereiche und erzeugen in diesen Randgebieten unter der Substratoberfläche bei geeigneter Vorspannung die erwähnten MOS-Inversionskanäle, durch die Löcher von den p-Bereichen 5 a, . . ., e in die p- Basisschicht 3 fließen können.
Drainseitig ist zur Kontaktierung ein Drainkontakt 11 in Form einer ganzflächigen Metallisierung vorgesehen.
Zusätzlich können zwischen den p-Bereichen eines n-Bereichs noch n⁺-Zonen 9 angeordnet werden, die von der Substratober­ fläche durch die n-Basisschicht 4 bis in die p-Basisschicht 3 reichen und das Einrastverhalten des Bauelements in bekannter Weise verbessern.
Die p-Bereiche 5 a, . . ., e schließen den MOS-Inversionskanal nicht nur an die Sourcekontakte 8 an, sondern bilden auch zusammen mit der darunterliegenden Schichtenfolge eine parasitäre p-n-p- n-Thyristorstruktur, deren Einrasten zu den eingangs erwähnten Problemen führt.
Dieselbe bekannte Struktur ist noch einmal ausschnittsweise in Fig. 2 wiedergegeben, um einen direkten Vergleich mit den Aus­ führungsformen der Erfindung in den Fig. 3 und 4 zu ermögli­ chen.
Die erste Ausführungsform gemäß Fig. 3 betrifft den p-Kanal- IGT selbst. Hier werden die p-Bereiche 5 a, . . ., e jeweils durch Schottkybarrieren 13 ersetzt, die an der Oberfläche des sub­ strats 1 am Rande jedes Sourcekontaktes 8 zwischen dem n-Be­ reich (4 b) und zwischen dem zugehörigen Sourcekontakt angeord­ net sind. Die Schottkybarrieren 13 kontaktieren den zur Steue­ rung verwendeten MOS-Inversionskanal.
Überraschenderweise können mit diesen Schottkybarrieren, die an sich aus der CMOS-Technologie bekannt sind, auch bei den anders aufgebauten feldeffektgesteuerten Leistungshalbleiter- Bauelementen die Einrastprobleme gelöst werden.
Ein qualitativ hochwertiger Schottkykontakt auf dem n-Silizium des Substrats 1 wird vorzugsweise mit Hilfe einer PtSi (Pla­ tinsilizid)-Schicht erzeugt. Es kann dabei auf die Erfahrung aus den obengenannten Artikeln von M. Sugino et al. und S. E. Swirkun et al. zurückgegriffen werden.
Ein Vergleich der Fig. 2 und 3 macht deutlich, daß bei IGT mit Schottkybarriere die p-Bereiche 5 a, . . ., e eingespart werden. Dies bedeutet bei der Herstellung den Wegfall eines Lithographie- und Dotierungsschritts.
Wegen der durch die Schottkybarriere 13 gewonnenen Einrastimmu­ nität kann ebenfalls auf die n⁺-Zone 9 verzichtet werden. Die sourceseitige Struktur des IGT wird dadurch besonders einfach.
Die beschriebene Erfindung kann im Prinzip analog auf einen komplementären n-Kanal-IGT angewendet werden (vgl. J. P. Russel et al., IEEE Electron Dev. Lett., EDL-4, S. 63-65 (1983)). Da aber entsprechende hochwertige Schottkybarrieren auf p-Silizium derzeit noch nicht verfügbar sind, beschränkt sich die Realisierung auf p-Kanal-Bauelemente.
Dem Phänomen des Einrastens beim IGT verwandt ist die dV/dt- Instabilität bei Leistungs-MOSFETs, welche ebenfalls durch das Einrasten einer parasitären Bipolarstruktur verursacht wird (H. Yilmaz et al., IEEE Ind. Appl. Soc. Ann. Meet., S. 330-334 (1986)).
Die zweite Ausführungsform gemäß Fig. 4 betrifft einen solchen Leistungs-MOSFET, bei dem drainseitig anstelle der n⁺-dotierten n-Emitterschicht 2 eine p⁺-dotierte Drainschicht 12 vorgesehen ist.
Auch hier werden die p⁺-Sourcegebiete durch entsprechende Schottkybarrieren 13 ersetzt. Dies führt zu einer bisher nicht möglichen Steigerung des dV/dt-Grenzwertes. Damit steht für die in diesem Bauelement integrierte Diode ein wesentlich größeres Anwendungsgebiet zur Verfügung.
Insgesamt lassen sich durch die Erfindung mit einer erprobten Technologie auf einfache Weise die mit parasitären Bipolar­ strukturen verbundenen Einrastprobleme bei feldeffektgesteu­ erten Leistungshalbleiter-Bauelementen auf einfache Weise lö­ sen.

Claims (6)

1. Feldeffektgesteuertes Leistungshalbleiter-Bauelement, um­ fassend
  • (a) in einem Substrat (1) zwischen einem Drain (D) und einer Source (S) eine erste, hochdotierte Schicht (2, 12), eine p-Basisschicht (3), und eine n-Basis­ schicht (4), wobei
    • (aa) die n-Basisschicht (4) lateral in eine Mehr­ zahl von einzelnen Bereichen (4 a, . . ., c) unterteilt ist, welche durch Zwischenräume (10) voneinander ge­ trennt sind, und
    • (bb) in diesen Zwischenräumen (10) die p-Basis­ schicht (3) an die Oberfläche des Substrats (1) tritt; und
  • (b) sourceseitig eine Gate-Source-Struktur mit abwech­ selnd angeordneten Gateelektroden (7) und Sourcekon­ takten (8), wobei
    • (aa) über jedem der n-Bereiche (4 a, . . ., c) ein Sour­ cekontakt (8) angeordnet ist, welcher den jeweiligen n-Bereich kontaktiert; und
    • (bb) über jedem Zwischenraum (10) zwischen benach­ barten n-Bereichen eine durch eine Gateisolierung (6) vom Substrat (1) elektrisch isolierte Gateelektrode (7) angeordnet ist, welche die angrenzenden n- Bereiche an den Seiten überdeckt und dort bei ent­ sprechender Vorspannung einen Inversionskanal er­ zeugt;
dadurch gekennzeichnet, daß
  • (c) zum Anschluß des Inversionskanals an die Source­ elektrode (8) eine Schottkybarriere (13) vorgesehen ist, welche an der Oberfläche des Substrats (1) je­ weils zwischen einem n-Bereich (4 a, . . ., c) und dem zu­ gehörigen Sourcekontakt (8) am Rande des Sourcekon­ takts (8) angeordnet ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht eine n⁺-dotierte n-Emitterschicht (2) ist, und das Bauelement die Struktur eines IGT (Insulated Gate Transistor) aufweist.
3. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht eine p⁺-dotierte Drainschicht (12) ist, und das Bauelement die Struktur eines Leistungs-MOSFET aufweist.
4. Bauelement nach einem der Ansprüche 2 oder 3, dadurch ge­ kennzeichnet, daß die Schottkybarriere (13) aus einer Platinsilizidschicht besteht.
5. Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß innerhalb jedes n-Bereichs (4 a, . . ., c) eine n⁺-Zone (9) an­ geordnet ist, welche von der Oberfläche des Substrats (1) durch die n-Basisschicht (4) hindurch bis in die p-Basis­ schicht (3) hineinreicht.
DE3904830A 1988-02-23 1989-02-17 Feldeffektgesteuertes leistungshalbleiterbauelement Withdrawn DE3904830A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH67388 1988-02-23

Publications (1)

Publication Number Publication Date
DE3904830A1 true DE3904830A1 (de) 1989-08-31

Family

ID=4192491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3904830A Withdrawn DE3904830A1 (de) 1988-02-23 1989-02-17 Feldeffektgesteuertes leistungshalbleiterbauelement

Country Status (1)

Country Link
DE (1) DE3904830A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006020043A1 (en) * 2004-07-15 2006-02-23 Spinnaker Semiconductor, Inc. Metal source power transistor and method of manufacture
DE102011004476B4 (de) 2010-02-23 2024-04-18 Fuji Electric Co., Ltd. Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006020043A1 (en) * 2004-07-15 2006-02-23 Spinnaker Semiconductor, Inc. Metal source power transistor and method of manufacture
DE102011004476B4 (de) 2010-02-23 2024-04-18 Fuji Electric Co., Ltd. Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung

Similar Documents

Publication Publication Date Title
DE10340131B4 (de) Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
DE69029907T2 (de) Leistungs-mosfet-transistorschaltung
DE19523172A1 (de) Bidirektionaler Thyristor
CH656255A5 (de) Halbleiterbauelement fuer hohe spannung.
EP0332822A1 (de) Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung
DE3942640A1 (de) Mos-halbleitervorrichtung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP0331892B1 (de) Mos-gesteuerter Thyristor (MCT)
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE4310606C2 (de) GTO-Thyristoren
EP0249122B1 (de) Abschaltbares Leistungshalbleiterbauelement
EP0239866B1 (de) Abschaltbares Halbleiterbauelement sowie Verwendung desselben
DE2030423A1 (de) Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc
DE19810338B4 (de) Bipolartransistor mir isoliertem Gate
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE19534388A1 (de) IGBT-Transistorbauteil
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE3904830A1 (de) Feldeffektgesteuertes leistungshalbleiterbauelement
DE4227840A1 (de) Mos-leistungsschalttransistor
DE69834451T2 (de) Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten
DE4024728A1 (de) Mos-halbleitereinrichtung und verfahren zu ihrer herstellung
DE4113756C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE3820677A1 (de) Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung
DE10351932A1 (de) MOS-Feldeffekttransistor mit kleiner Miller-Kapazität

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee