DE19534388A1 - IGBT-Transistorbauteil - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf IGBT-Transistorbau­ teile, d. h. bipolare Transistoren mit isoliertem Gate der im Oberbegriff des Anspruchs 1 genannten Art.

IGBT′s sind gut bekannte bipolare Transistoren, die ein MOSFET- Gate verwenden, um das Ein- und Ausschalten zu steuern. Eine typische IGBT-Struktur ist in der anhängigen US-Anmeldung 08/041 136 vom 30. März 1993 mit dem Titel "Power Transistor Device having Ultra Deep Increased Concentration Region" gezeigt. IGBT′s haben eine größere Stromleitfähigkeit als ein Leistungs-MOSFET mit einer vergleichbaren Halbleiterplättchen- Größe, und sie weisen weiterhin einen niedrigeren Durchlaß­ spannungsabfall auf, doch weisen sie aufgrund der Tatsache, daß sie Minoritätsträgerbauteile sind, von Natur aus eine niedrigere Geschwindigkeit auf. Um ihre Geschwindigkeit zu erhöhen, ist es üblich, Lebensdauerabkürzungstechniken unter Inkaufnahme eines vergrößerten Aufwandes und einer Verschlechterung anderer Charakteristiken zu verwenden. Weiterhin ist es schwierig, Steuerfunktionen, wie z. B. eine Übertemperatursteuerschaltung in derartige Bauteile zu integrieren.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein IGBT- Bauteil der eingangs genannten Art zu schaffen, das eine vergrößerte Schaltgeschwindigkeit aufweist und die Möglichkeit der Integration von Steuerfunktionen in das Bauteil ergibt.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Gemäß der vorliegenden Erfindung wird ein zusätzlicher Feld­ effekttransistor (FET) in einen IGBT derart integriert, daß der Source-Drain-Kreis des FET parallel zur Emitter-Basis- Schaltung des bipolaren IGBT-Transistors liegt. Eine Treiber­ schaltung ist in das gleiche Halbleiterplättchen integriert und dient zum Abschalten der Basis-Emitter-Schaltung an den bipolaren Transistor vor dem Abschalten des zusätzlichen FET. Hierdurch werden Minoritätsträger abgeleitet und entfernt, um ein nachfolgendes, mit höherer Geschwindigkeit erfolgendes Abschalten des IGBT zu ermöglichen.

Genauer gesagt, kann das neuartige Leistungsbauteil eine zusammengesetzte Struktur sein, die entweder einen lateralen oder vertikalen Stromfluß oder beide verwendet. Der IGBT besteht aus einem lateralen Hochspannungs-N-Kanal-DMOS-Bauteil, das die Basis eines eine hohe Verstärkung aufweisenden vertikalen PNP-Transistors ansteuert, dessen Kollektor durch das Substrat des Halbleiterplättchens gebildet ist. Die Basis des PNP-Abschnittes wird in steuerbarer Weise mit dem Emitter des PNP-Transistors über ein Niederspannungs-NMOS-Bauteil kurzgeschlossen, das integral mit der IGBT-Struktur ausgebildet ist. Das Niederspannungs-NMOS-Bauteil wird am Ende des Leitungszyklus geschaltet, um das PNP-Bauteil vor dem Abschalten des lateralen DMOS-Transistors abzuschalten. Hierdurch wird ermöglicht, daß die Basisladung des PNP-Transistors abgeleitet wird, bevor der Hauptschaltvorgang erfolgt, so daß das Abschalten mehr einem FET-Bauteil als einem bipolaren Bauteil ähnelt.

Das zusätzliche NMOS-Bauteil bleibt während der Abschaltperiode des PNP-Bauteils durch eine Bootstrap- oder Selbstladewirkung eingeschaltet, wobei seine eigene, in dem Gate-Kondensator gespeicherte Ladung verwendet wird, wodurch sichergestellt wird, daß BVces im Rückwärts-Sperrzustand erzielt wird. Das NMOS- Bauteil wird zu Beginn des leitfähigen Zustandes abgeschaltet, um eine vollständige Leitfähigkeitsmodulation der DMOS-Drain- Elektrode und eine maximale Verstärkung für den PNP-Transistor zu ermöglichen.

Die Treiberschaltung, die die integrierten Bauteile steuert, kann in das gleiche Halbleiterplättchen integriert werden, wie die Leistungsbauteile, wodurch eine Schaltgeschwindigkeits­ verringerung aufgrund von Gehäuseleitungsinduktivitäten besei­ tigt wird. Die Gate-Kapazität des steuernden DMOS-Bauteils ist ziemlich klein, weil dieses Bauteil ein laterales Bauteil ist, so daß die Treiberschaltung ebenfalls sehr klein gemacht wird.

Die Merkmale des Kurschluß- und Übertemperatur-Schutzes können ebenfalls mit geringen zusätzlichen Kosten in die integrierte Schaltung eingefügt werden. Eine Übertemperatur-Schutzschaltung der Art, wie sie in dem Bauteil vom Typ IR3010 verwendet wird, das unter dem Warenzeichen "SMARTFET" von der Fa. International Rectifier Corporation, USA, vertrieben wird, könnte auch hier eingesetzt werden. Die Spannung der PNP-Basis kann während der Periode des leitfähigen Zustandes gemessen und mit einem maximal zulässigen Wert von Vceon verglichen werden, um ein Abschalten unter Kurzschluß-Lastbedingungen hervorzurufen. Eine Leistungsversorgung von 12 bis 18 Volt für diese Schaltung muß an das Halbleiterplättchen geliefert werden. Weiterhin könnte eine Unterspannungs-Abschalt-Schaltung in die integrierte Schaltung eingefügt werden. Hierzu kann ein üblicher TTL- kompatibler Eingang vorgesehen sein. Eine Mittelleitung eines TO220-Gehäuses könnte als Source-Kelvin-Kontaktleitung verwendet werden, wenn dies erwünscht ist, um einen Bezug auf das Eingangssignal zu erzielen, während die Lasche die Leistungs- Source-Verbindung ergibt.

Das Leistungsbauteil stört aufgrund des Fehlens einer Rückwärts- Grenzschicht, die Substrat-Minoritätsträger injiziert, die Steuerfunktionen auf dem Chip nicht. Eine Elektroneninjektion an die P⁻-Senken, die Steuerbauteile enthalten, liegt auf einem niedrigen Pegel, und sie ist weitgehend auf den Bereich unter den Leistungsbauteil-Grenzschichten und unmittelbar benachbart hierzu begrenzt. Es sollte sorgfältig vorgegangen werden, damit irgendwelche N⁻-epi-Bereiche, für die selbst niedrige Pegel (Mikroampere) eines parasitären Leckstroms an das Substrat nicht tolerierbar sind, in ausreichendem Abstand von den Leistungs­ bauteilen gehalten werden.

Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.

In der Zeichnung zeigen:

Fig. 1 das Äquivalenzschaltbild eines bekannten IGBT,

Fig. 2 eine Querschnittsansicht des Grenzschichtmusters einer bekannten IGBT-Struktur,

Fig. 3 ein Äquivalentschaltbild des IGBT gemäß einer Ausführungsform der vorliegenden Erfindung,

Fig. 4 einen Querschnitt eines möglichen Grenzschichtmusters für die IGBT-Struktur gemäß der vorliegenden Erfindung,

Fig. 5 ein Schaltbild eines integrierten Schaltungs- Halbleiterplättchens, das Steuerfunktionen mit dem IGBT nach den Fig. 3 und 4 vereinigt.

Die Fig. 1 und 2 zeigen einen bekannten IGBT, der grundlegend durch einen bipolaren PNP-Transistor 10 gebildet ist, der einen lateralen N-Kanal-MOSFET 11 zur Steuerung der Basis des bipolaren Transistors 10 aufweist. Fig. 2 zeigt einen kleinen Abschnitt des Grenzschichtmusters des IGBT-Transistors 10, der eine große Anzahl von symmetrisch angeordneten parallelen Diffusionen vom P-Typ aufweisen kann, wie z. B. die Diffusionen 20, 21 und 22, die in die obere Oberfläche des die Grenz­ schichten aufnehmenden epitaxial ausgebildeten N⁻-Körpers 23 eindiffundiert sind. Der Körper 23 ist oberhalb der dünnen N⁺-Pufferschicht 24 ausgebildet, die ihrerseits oberhalb des P⁺-Haupt-Chipsubstrates 25 angeordnet ist. Eine Emitterelek­ trode 26 ist auf der Unterseite des Substrates 25 abgeschieden.

Jeder der P-Diffusionsbereiche 20, 21 und 22 weist einen jeweiligen ringförmigen Sourcebereich 30, 31 und 32 auf, um ringförmige Kanalbereiche mit dem jeweiligen P-Diffusionsbereich zu bilden. Diese Kanalbereiche sind durch ein gemeinsames Gateoxyd-Gitter 35 bedeckt, das seinerseits durch ein leitendes Polysilizium-Gitter 36 bedeckt ist. Ein Zwischenschichtoxyd 37 bedeckt dann die obere Fläche des Halbleiterplättchens und isoliert das Polysilizium-Gate. Eine Kollektorelektrode 38 bedeckt die gesamte obere Oberfläche des Bauteils und steht in elektrischem Kontakt mit dem Mittelbereich jedes Diffusionsbe­ reiches vom P-Leitungstyp auf der Basis 20, 21 und 22 und mit den jeweiligen Source-Bereichen 30, 31 und 32. Die Diffusions­ bereiche 20, 21 und 22 vom P-Leitungstyp und deren Source- Bereiche sowie die hierdurch gebildeten Kanäle bilden zusammen mit dem umgebenden vertikalen gemeinsamen Leitungsbereich, der durch benachbarte Diffusionsbereiche gebildet ist, eine Vielzahl von identischen Zellen. Das bekannte Bauteil kann jedoch auch mit einer fingerartig ineinander verschränkten oder einer anderen Topologie hergestellt werden.

Wenn im Betrieb eine positive Spannung an die Gateelektrode 36 angelegt wird, so wird der Kanalbereich vom P-Leitungstyp jeder Zelle invertiert, um die N⁺-Sourcebereiche mit dem N⁻- Körperbereich zu verbinden, der die Basis der PNP-Transistoren bildet, die Diffusionsbereiche (Emitter) 20, 23, 25 vom P- Leitungstyp aufweisen. Die P⁺-Bereiche beginnen, Löcher in den N⁻-Bereich 23 zu injizieren, um den PNP-Transistor über den gesamten Oberflächenbereich jeder Zelle einzuschalten.

Um das Bauteil nach den Fig. 1 und 2 abzuschalten, wird das Gatesignal an das Gate 36 entfernt, wodurch die Basisansteuerung von dem Bereich 23 entfernt wird. Die injizierten Löcher im Bereich 23 werden dann in der üblichen Weise abgeleitet, und der Transistor schaltet graduell ab. Die Notwendigkeit, Minoritätsträger in dem N⁻-Bereich 23 zu sammeln, verringert beträchtlich die Schaltgeschwindigkeit des Bauteils, verglichen mit der Schaltgeschwindigkeit eines äquivalenten Leistungs- MOSFET′s, der den P⁺-Bereich 25 nicht aufweist. Die Schaltgeschwindigkeit des Bauteils kann dadurch vergrößert werden, daß die Lebensdauer in dem N⁻-Bereich 23 verkürzt wird, doch muß hierbei ein höherer Durchlaßspannungsabfall in Kauf genommen werden.

Strukturen, wie sie vorstehend für die Fig. 1 und 2 beschrieben wurden, sind ausführlicher in der anhängigen US-Anmeldung 08/041 136 der gleichen Anmelderin beschrieben, deren Inhalt durch diese Bezugnahme hier mitaufgenommen wird.

Gemäß der vorliegenden Erfindung ist, wie dies schematisch in Fig. 3 gezeigt ist, dem Bauteil nach Fig. 1 ein zusätzlicher MOSFET 40 hinzugefügt, um ein schnelleres Abschalten des IGBT zu unterstützen. Der MOSFET 40 ist ein N-Kanal-Bauteil, dessen Source mit den Sourcebereichen 30, 31, 32 von Zellen verbunden ist, die die Diffusionen 20, 21 bzw. 22 enthalten. Sein Drain- Anschluß ist mit dem Epitaxialbereich 23 verbunden, der den Basisbereich des PNP-Transistors bildet, der mit Minoritäts­ trägern geflutet wird, wenn der PNP-Transistor 10 eingeschaltet ist.

Im Betrieb wird der neuartige hinzugefügte Transistor 40 abge­ schaltet, bevor der MOSFET 11 des Haupt-IGBT 10 eingeschaltet wird. Hierdurch wird die "Vbe"-Spannung des Transistors 10 abgeschaltet. Um den Transistor 10 abzuschalten, wird der MOSFET 40 eingeschaltet, so daß ein geschlossener Kreis 50 gemäß Fig. 3 gebildet wird, um einen Elektronenstromfluß abzulenken, wodurch die Erzeugung von Minoritätsträgern (Löchern) im Bereich 23 verringert wird, und um Minoritätsträger von dem Bereich 23 in die Kollektor-(Source-)Bereiche 35, 36 und 37 abzuleiten. Der MOSFET 11 schaltet dann mit einer höheren Geschwindigkeit als bekannte IGBT-Bauteile ab, weil ein großer prozentualer Anteil der Minoritätsträger über den Pfad 50 aus dem Bereich 23 entfernt wurde.

Fig. 4 zeigt die Art und Weise, wie die Schaltung nach Fig. 3 in Silizium in einem mit einer kombinierten lateralen und vertikalen Stromleitung arbeitenden Bauteil ausgeführt werden kann. Im einzelnen besteht die Struktur des Bauteils aus einem Siliziumplättchen 60, von dem ein kleines Element im Querschnitt in Fig. 4 gezeigt ist. Das Halbleiterplättchen weist einen P⁺-Körper 61 und einen hierauf epitaxial aufgewachsenen P⁻-Bereich 62 auf. Für ein 600-Volt-Bauteil weist der P⁻- Bereich eine Dicke von ungefähr 40 Mikrometern auf. Ein epitaxialer N⁻-Bereich 63 ist mit einer Dicke von ungefähr 20 Mikrometern über dem Bereich 62 aufgewachsen.

Der Haupt-IGBT des Bauteils ist durch parallele fingerartig ineinanderverschränkte Streifen gebildet, doch kann er irgend­ eine gewünschte Geometrie, wie z. B. eine serpentinenförmige Geometrie aufweisen.

So erstreckt sich ein P⁺-Diffusionsbereich 70, der durch einen langgestreckten Streifen in die Zeichenebene hinein gebildet ist, in und durch den N⁻-Bereich 63 und bis zum P⁻-Körper 62. Ein flacher Diffusionsbereich 71 mit einer P⁻-Konzentra­ tion geht in den Diffusionsbereich 70 über und erstreckt sich von der oberen Oberfläche des Halbleiterplättchens aus. Ein N⁺-Sourcestreifen 72 ist in dem kombinierten Körper 70-71 in der dargestellten Weise ausgebildet.

Ein P⁻-Diffusionsbereich 73 und ein flacher P⁻-Diffusions­ bereich 74 werden ebenfalls zusammen mit dem Bereich 71 ausge­ bildet. Diese Diffusion kann eine Konzentration aufweisen, die 1×10^-12 Ohm/cm² entspricht. Die P⁺-Diffusion 75 wird vorzugsweise vor den P⁻-Bereichen 71, 73 und 74 ausgebildet. N⁺-Streifen 76 und 77, die die Source-und Drain-Bereiche des Hilfs-MOSFET 40 nach Fig. 3 sind, werden während der Ausbildung der Source 72 ausgebildet.

Gateoxydschichten 80 und 81 werden über dem P⁻-Kanalbereich 71 und über dem N⁻-Bereich zwischen dem P⁻-Streifen 73 und dem N⁺-Bereich 76 ausgebildet. Eine weitere Gateoxydschicht 82 wird über dem P⁻-Bereich zwischen den N⁺-Streifen 76 und 77 angeordnet.

Polysilizium-Elektroden 90 und 91, die miteinander verbunden sind, um das Gate G₁ des IGBT nach Fig. 3 zu bilden, sind über den Gateoxydschichten 80 und 81 ausgebildet. Eine Poly­ silizium-Elektrode 92 liegt über dem Oxyd 82 und bildet das Gate G₂ des Hilfs-MOSFET 40. Ein Zwischenschicht-Oxyd 100 liegt über den Polysilizium-Gate-Elektroden 90, 91 und 92.

Die Emitterelektrode 101 des Bauteils, die auch als Leistungs­ erde bezeichnet werden kann, ist auf der Unterseite des Halb­ leiterplättchens 60 ausgebildet. Ein zweiter Emitter oder eine zweite Leistungserde 102 für den IGBT steht mit dem P⁺-Bereich und der Source 72 auf der Oberseite des Halbleiterplättchens in Kontakt. Die Kollektorelektrode 104 oder die "V⁺"-Elektrode steht mit dem P⁺-Bereich 75 und dem N⁺-Bereich 77 in Kontakt.

Das in Fig. 4 gezeigte Bauteil ist ein IGBT, der sowohl vertikale als auch laterale Stromleitpfade aufweist, in dem jedoch der Steuer-MOSFET 40 integriert ist. Zum Einschalten des IGBT invertieren die Polysilizium-Gates 90-91 somit die Bereiche unter den Gateoyxdschichten 80 und 81, wodurch der laterale IGBT 11 (Fig. 3), der aus dem P-Bereich 70-71, dem N⁻-Bereich 63 und dem P⁺-Bereich 75 besteht, eingeschaltet wird, um das Einschalten und einen leitfähigen Zustand zwischen den Elektroden 102 und 104 zu ermöglichen. D.h. daß der P⁺-Bereich 75 Löcher h⁺ seitlich durch den Bereich 61 injiziert, während ein Elektronenstrom e⁻ in der entgegengesetzten lateralen Richtung fließt. Gleichzeitig werden Löcher h⁺ von dem P⁺-Bereich 75 in Vertikalrichtung nach unten zur Elektrode 101 injiziert, und ein Elektronenstrom e⁻ fließt in der entgegengesetzten Richtung.

Das Vorhandensein des P⁺-Bereichs 75 zwingt einen frühzeitigen Lawinendurchbruch unter den P⁺-Bereich 75 und von dem Emitter­ anschluß 102 fort, wodurch die Wahrscheinlichkeit verringert wird, daß ein ausreichender Lawinendurchbruchsstrom unter die Source 72 fließt, um den parasitären NPN-Transistor 72, 71, 63 einzuschalten.

Um die Schaltgeschwindigkeit des Betriebs des IGBT zu ver­ größern, wird der Hilfs-MOSFET 40, der aus den Bereichen 76, 77 und 74 besteht, gerade vor dem Abschalten des IGBT einge­ schaltet, um die Lochinjektion vor dem Abschalten zu verringern.

Daher ist, während der IGBT leitet, das Gate G₁ auf einem hohen Potential, während das Gate G₂ auf einem niedrigen Potential liegt. Kurz vor dem Abschalten wird G₂ auf einen hohen Pegel gebracht. Hierdurch wird die Löcherinjektion von dem Bereich 75 gerade vor dem Abschalten gestoppt, um die Population an Löchern in dem Bereich 62 zu verringern. Das Gate G₁ wird dann auf einen niedrigen Pegel gebracht oder abge­ schaltet, und der IGBT schaltet mit relativ hoher Geschwindig­ keit (verglichen mit einem üblichen IGBT) ab, und zwar aufgrund der geringeren Anzahl von Minoritätsträgern im Bereich 63.

Es sei bemerkt, daß der P⁺-Bereich eine Anzahl von Funktionen erfüllt. Zunächst ermöglicht er den Fluß eines vertikalen Stroms, wodurch der Vorwärts- oder Durchlaßspannungsabfall verringert wird. Zweitens begrenzt er das für den P⁻-Bereich 62 benötigte Volumen und die Anzahl von Löchern, die herausver­ schoben werden müssen, um die Geschwindigkeit des Bauteils zu vergrößern. Der P⁺-Bereich 75 zwingt den Lawinendurchbruch weiterhin unter den Kollektor und von dem Emitteranschluß 102 fort, wodurch die Möglichkeit der Aktivierung des parasitären NPN-Transistors verringert wird.

Fig. 5 ist ein Blockschaltbild des neuartigen Bauteils gemäß der Erfindung, wobei Steuerschaltungen in das gleiche Silizium­ plättchen integriert sind. Somit ist das Bauteil gemäß den Fig. 3 und 4 die zusammengesetzte Leistungsstruktur 110, die Kollek­ tor- und Emitter-Elektrodenanschlußstifte 38 bzw. 26 aufweist. Die zusammengesetzte Struktur enthält den PNP-Transistor 10 und die MOSFET′s 11 und 40 nach Fig. 3. V_cc-Eingangs- und Zustandsanschlußstifte 111, 112 und 113 sind ebenfalls hinzu­ gefügt, weil das Bauteil in einem fünf Anschlußstifte aufwei­ senden TO220-Gehäuse angeordnet ist. Die anderen Hauptbestand­ teile der Steuerschaltung sind eine Bezugsspannungsschaltung 114, eine Pegelschieber-Gateansteuerschaltung 115 für den MOSFET 40 und eine Abschalt-Verzögerungsschaltung 116 für den MOSFET 11, die es dem MOSFET 40 ermöglicht, einzuschalten, bevor der MOSFET 11 abschaltet. Weitere Steuerschaltungen 120 bis 125 sind vorgesehen, die die Übertemperatur des Halbleiterplättchens ("OT") des Halbleiterplättchens steuern und überwachen und das Bauteil 110 abschalten, wenn die Halbleiterplättchen-Temperatur einen vorgegebenen Wert überschreitet, und die den Überstrom ("OC") des Halbleiterplättchens überwachen, um das Halbleiter­ plättchen abzuschalten, wenn der Kollektorstrom einen vorgege­ benen Wert übersteigt. Es sei bemerkt, daß das Leistungsbauteil 110 die Steuerfunktionen nicht stört, weil keine Rückwärts- Grenzschicht vorhanden ist, die Minoritätsträger in die Steuerstruktur injizieren kann.

Claims (10)

1. IGBT-Transistorbauteil mit hoher Schaltgeschwindigkeit, mit einem IGBT-Bauteil, das aus einem bipolaren PNP-Transistor mit Kollektor-, Emitter- und Basisbereichen und einem ersten MOSFET besteht, der Source- und Drain-Bereiche und eine Gate-Elektrode aufweist, dadurch gekennzeichnet, daß der Source-Bereich des ersten MOSFET (11) mit dem Basisbereich des PNP-Transistors (10) verbunden ist, daß der Drain-Bereich des ersten MOSFET (11) und der Emitterbereich des PNP-Transistors (10) miteinander und mit einer Emitterelektrode (26) verbunden sind, und daß ein zweiter MOSFET (40) mit jeweiligen Source- und Drain-Bereichen und mit einer Gate-Elektrode vorgesehen ist, wobei der Source-Bereich des zweiten MOSFET (40) mit der Kollektorelektrode (38) verbunden ist, während der Drain-Bereich des zweiten MOSFET (40) mit dem Source-Bereich des ersten MOSFET (11) verbunden ist.

2. Transistorbauteil nach Anspruch 1, dadurch gekennzeichnet, daß das Zuführen und Abschalten einer Gatespannung an die Gate-Elektrode G₁ des ersten MOSFET (11) den PNP-Transistor (10) ein- bzw. ausschaltet.

3. Transistorbauteil nach Anspruch 2, dadurch gekennzeichnet, daß der zweite MOSFET (40) als erstes eingeschaltet wird, bevor der erste MOSFET (11) abgeschaltet wird, wodurch die Anzahl von Minoritätsträgern in dem PNP- Transistor verringert und die Abschaltgeschwindigkeit des PNP- Transistors und des IGBT vergrößert wird.

4. Transistorbauteil nach Anspruch 2, dadurch gekennzeichnet, daß es weiterhin Steuerschaltungsein­ richtungen (116, 115) zum Einschalten des IGBT (10) durch Anlegen einer Spannung an das Gate des ersten MOSFET (11) und zum Abschalten des IGBT (10) dadurch einschließt, daß zunächst der zweite MOSFET (40) eingeschaltet und dann der erste MOSFET (11) abgeschaltet wird.

5. Transistorbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die ersten und zweiten MOSFET′s (11, 40) und der PNP-Transistor (10) in ein gemeinsames Siliziumplättchen integriert sind, daß die Kollektorelektrode (104) auf der oberen Oberfläche des Halbleiterplättchens angeordnet ist, daß die Emitterelektrode einen ersten Abschnitt (102) auf der oberen Oberfläche des Halbleiterplättchens zur Bildung eines IGBT mit lateraler Stromleitung und einen zweiten Abschnitt (101) auf der unteren Oberfläche des Halbleiter­ plättchens aufweist, um einen IGBT mit vertikaler Stromleitung zu bilden.

6. Transistorbauteil nach Anspruch 5, dadurch gekennzeichnet, daß die Emitter- und Kollektor-Bereiche des PNP-Transistors in lateraler Richtung voneinander auf der oberen Oberfläche des Halbleiterplättchens voneinander entfernt angeordnet sind.

7. Transistorbauteil nach Anspruch 6, dadurch gekennzeichnet, daß der Emitterbereich des PNP- Transistors auf der Unterseite des Halbleiterplättchens ausgebildet ist.

8. Transistorbauteil nach Anspruch 7, dadurch gekennzeichnet, daß der Kollektorbereich einen vertief­ ten Diffusionsbereich (75) aufweist, um einen bevorzugten Pfad für einen Lawinendurchbruch zu bilden, der von dem Emitterbe­ reich auf der Oberseite des Halbleiterplättchens entfernt ist.

9. Transistorbauteil nach Anspruch 6, 7 oder 8, dadurch gekennzeichnet, daß der Source-Bereich des zweiten MOSFET′s (40) in den Kollektorbereich des PNP-Transistors eindiffundiert ist.

10. Hochgeschwindigkeits-IGBT-Transistorbauteil mit einem Silizium-Halbleiterplättchen, das obere und untere Oberflächen aufweist, dadurch gekennzeichnet, daß das Halbleiterplättchen einen unteren P⁺-Körper (61), einen auf der oberen Oberfläche des unteren P⁺-Körpers (61) ausgebildeten P⁻-Bereich (63)" einen auf der oberen Oberfläche des P⁻-Bereichs (62) ausgebildeten N⁻-Bereich (63), einen PNP-Kollektorbereich (75) vom P-Lei­ tungstyp, der in den N⁻-Bereich (63) eindiffundiert ist, eine P⁻-Pufferdiffusion, die mit seitlichem Abstand von dem PNP- Kollektorbereich vom P-Leitungstyp angeordnet ist, einen Kollektorbereich vom P-Leitungstyp, der mit seitlichem Abstand von der P⁻-Pufferdiffusion angeordnet ist, einen N⁻-Source­ bereich, der die Source eines ersten MOSFET bildet und in den Kollektorbereich vom P-Leitungstyp eindiffundiert ist, ein erstes MOS-Gate für den Kollektorbereich vom P-Leitungstyp, das betreibbar ist, um die N⁺-Source des ersten MOSFET mit dem N⁻-Bereich zu verbinden, eine N⁺-Source und eine N⁺-Drain für einen zweiten und lateralen MOSFET, der in den Kollektor­ bereich eindiffundiert ist, und eine zweite MOS-Gate-Struktur zum Ein- bzw. Ausschalten des zweiten MOSFET, eine mit der oberen Oberfläche des Halbleiterplättchens und mit dem Emitter­ bereich und mit dem Sourcebereich des ersten MOSFET′s verbundene Emitterelektrode und eine Kollektorelektrode aufweist, die mit dem Kollektorbereich und dem Source-Bereich des zweiten MOSFET verbunden ist.