DE3838964A1 - Kaskoden bimos-treiberschaltung - Google Patents

Kaskoden bimos-treiberschaltung

Info

Publication number
DE3838964A1
DE3838964A1 DE3838964A DE3838964A DE3838964A1 DE 3838964 A1 DE3838964 A1 DE 3838964A1 DE 3838964 A DE3838964 A DE 3838964A DE 3838964 A DE3838964 A DE 3838964A DE 3838964 A1 DE3838964 A1 DE 3838964A1
Authority
DE
Germany
Prior art keywords
bimos
transistor
cascode
electrode
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3838964A
Other languages
English (en)
Other versions
DE3838964C2 (de
Inventor
Mituharu Tabata
Gourab Majumdar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3838964A1 publication Critical patent/DE3838964A1/de
Application granted granted Critical
Publication of DE3838964C2 publication Critical patent/DE3838964C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung betrifft eine Kaskoden BiMOS-Treiberschaltung nach dem Oberbegriff des Patentanspruches 1, zum Treiben eines Kaskoden BiMOS (Bipolar-Metall-Oxid-Halbleiter), der als Schaltelement ver­ wendet wird.
In Fig. 1 ist eine Schaltung zur Darstellung einer herkömmlichen Kaskoden BiMOS-Treiberschaltung aufgezeigt. Nach dieser Abbildung umfaßt der Kaskoden BiMOS 1 einen NPN Transistor Q 1 und einen N-Kanal MOS-Feldeffekttransistor (im folgenden MOSFET) 2. Der Transistor Q 1 umfaßt einen Kollektor, der mit einem ersten Aus­ gangsanschluß 3 verbunden ist, einen Emitter, der mit dem Drain- Anschluß des MOSFET 2 und eine Basis, die mit einem zweiten Aus­ gangsanschluß 5 verbunden ist und zwar über eine Überspannungs­ absorptionsschaltung 4, die eine Diode D 1 und eine Gleich­ strom-Vorspannungsquelle 5 umfaßt, die in Serie miteinander verbunden sind. Die Überspannungsabsorptionsschaltung 4 wird dann angeschaltet, wenn eine über der Schaltung 4 liegende Spannung einen vorbestimmten Spannungspegel überschreitet. Der MOSFET 2 umfaßt einen Drain-Anschluß, der mit dem Emitter des Transistors Q 1 verbunden ist, eine Source-Anschluß, der mit dem zweiten Ausgangsanschluß 5 und einen Gate-Anschluß, der mit einem ersten Steueranschluß 6 verbunden ist. Ein zweiter Steueranschluß 8 ist mit dem Gate eines MOSFET 7 verbunden, der einen Drain-Anschluß aufweist, welcher mit dem Kollektor des Transistors Q 1 verbunden ist, sowie einen Source-Anschluß, der mit der Basis des Transistors Q 1 ver­ bunden ist.
Die Wirkungsweise des Kaskoden BiMOS 1 ist folgendermaßen: Wenn der Kaskoden BiMOS 1 im Aus-Zustand ist, so sind der Transistor Q 1 und die MOSFET′s 2 und 7 im Aus-Zustand und kein Strom fließt durch die Überspannungsabsorptionsschal­ tung 4. Eine Spannung, die über den ersten und zweiten Aus­ gangsanschlüssen 3 und 5 liegt, wird durch die Transistoren Q 1 und den MOSFET 2 blockiert. Über den ersten und zweiten Steueranschluß 6 und 8 werden Steuersignale aufgebracht, um die MOSFET′s 2 und 7 anzuschalten. Vom ersten Ausgangsan­ schluß 3 wird ein Gate-Strom dem Gate des Transistors Q 1 über den MOSFET 7 zugeführt, so daß der Transistor Q 1 durch­ gesteuert wird. Auf diese Weise wird der Kaskoden BiMOS 1 angeschaltet (durchgesteuert) und ein Strom fließt vom ersten Ausgangsanschluß 3 zum zweiten Ausgangsanschluß 5 durch den Transistor Q 1 und den MOSFET 2. In diesem Fall wird keine, die vorbestimmte Spannung übersteigende Spannung über die Überspannungsabsorptionsschaltung 4 gelegt. Aus diesem Grund wird die Überspannungsabsorptionsschaltung 4 nicht ange­ schaltet, so daß kein Strom durch diese Schaltung 4 fließt.
Beim Auschalten des Kaskoden BiMOS 1 passiert folgendes: Steuersignale werden über den ersten und den zweiten Steuer­ anschluß 6 und 8 aufgebracht, um die MOSFET′s 2 und 7 abzu­ schalten. Der Strom, der vom ersten Ausgangsanschluß 3 zum zweiten Ausgangsanschluß 5 durch den Transistor Q 1 und den MOSFET 2 fließt, wird durch das Ausschalten (Sperren) des MOSFET 2 blockiert, so daß die Drain-Source-Spannung des MOSFET 2 ansteigt. Der Basis-Emitterübergang des Transistors Q 1 ist noch im durchgesteuerten Zustand, da eine große La­ dung im Transistor Q 1 gespeichert ist. Aus diesem Grund steigt eine Spannung über der Basis des Transistors Q 1 und
der Source des MOSFET 2 an. Wenn diese Spannung die vorbe­ stimmte Spannung übersteigt, so wird die Überspannungsab­ sorptionsschaltung 4 angeschaltet. Durch das Anschalten der Überspannungsabsorptionsschaltung 4 wird die in der Basis des Transistors Q 1 angesammelte Ladung durch die Überspan­ nungsabsorptionsschaltung 4 schnell entladen, so daß der Transistor Q 1 ausgeschaltet wird. Auf diese Weise wird der Kaskoden BiMOS 1 ausgeschaltet. Zum Ein- und Ausschalten des Kaskoden BiMOS 1 werden die oben beschriebenen Vorgänge wiederholt.
In der wie oben beschrieben ausgebildeten Kaskoden BiMOS- Treiberschaltung muß die Durchbruchsspannung des MOSFET 7 etwa gleich groß sein wie die des Transistors Q 1. Im allge­ meinen ist aber die Durchbruchsspannung eines MOSFET geringer als die eines bipolaren Transistors, wenn der MOSFET das gleiche Format wie ein bipolarer Transistor zum Durchlaß des­ selben Stromes aufweist. Es ist bekannt, daß der An-Wider­ stand eines MOSFET 5 bis 6 Mal so groß wird, wenn die Durch­ bruchsspannung des MOSFET verdoppelt wird. Dies bedeutet aber, daß man die Kanallänge und Breite des MOSFET 7 ver­ größern muß, um dessen Durchbruchsspannung gleich der des Transistors Q 1 und den Strom-Wert durch den MOSFET 7 gleich dem Stromwert durch den Transistor Q 1 zu machen. Aus diesem Grund beansprucht der MOSFET 7 eine größere Chip-Fläche als der Transistor Q 1. Wenn aber die Durchbruchsspannung für den Transistor Q 1 angehoben wird, so wird die Chip-Fläche für den MOSFET 7 größer in Vergleich mit der Chip-Fläche für den Transistor Q 1. Daraus ergibt sich, daß die Eingangska­ pazität des MOSFET 7 und die Herstellungskosten in nachtei­ liger Weise ansteigen.
Weiterhin benötigt die Kaskoden BiMOS-Treiberschaltung nach Fig. 1 eine Steuerschaltung (nicht gezeigt) zur Verhinderung einer Stoßspannung am ersten und zweiten Ausgangsanschluß 3 und 5, die durch abruptes Ausschalten des Transistors Q 1 verursacht wird. Diese Steuerschaltung bewirkt eine gering­ fügige Verzögerung des Ausschalt-Zeitverlaufes des MOSFET 7 im Vergleich zu dem des MOSFET 2 durch Aufbringung von Zeit­ geber-Steuersignalen auf den ersten und den zweiten Steuer­ anschluß 6 und 8, die voneinander verschieden sind. Auf die­ se Weise fließen Lade- und Entladeströme eines Basisstromes für den Transistor Q 1 gleichzeitig durch den MOSFET 7 und die Überspannungsabsorptionsschaltung 4, so daß der Transi­ stor Q 1 sanft ausgeschaltet wird.
Ausgehend vom oben genannten Stand der Technik, ist es Auf­ gabe der Erfindung, eine Schaltung der eingangs genannten Art dahingehend weiterzubilden, daß die Durchbruchsspannungen der Transistoren im wesentlichen gleich gewählt und die be­ nötigten Chip-Flächen und damit auch Herstellungskosten ge­ senkt werden können.
Diese Aufgabe wird durch eine Kaskoden BiMOS-Treiberschal­ tung gelöst, die einen ersten und einen zweiten Ausgangsan­ schluß, einen ersten und einen zweiten Steueranschluß und einen Kaskoden BiMOS enthält. Der Kaskoden BiMOS umfaßt ei­ nen Bipolar-Transistor mit einer Basis, einer ersten Elek­ trode, die mit dem ersten Ausgangsanschluß verbunden ist und mit einer zweiten Elektrode, und einen MOS-Feldeffekt­ transistor, mit einem Gate, das mit dem ersten Steueran­ schluß verbunden ist, mit einer ersten Elektrode, die mit der zweiten Elektrode des Bipolar-Transistors verbunden ist und mit einer zweiten Elektrode, die mit dem zweiten Aus­ gangsanschluß verbunden ist. Die Kaskoden BiMOS-Treiber­ schaltung umfaßt weiterhin Überspannungsabsorptionsmittel, die zwischen der Basis des Bipolar-Transistors und des zwei­ ten Ausgangsanschlusses angeschlossen sind und angeschaltet werden, um einen Strom durchzulassen, wenn eine Überspannung über diese Überspannungsabsorptionsmittel eine vorbestimmte Spannung überschreiten, wobei weiterhin ein Bipolar-Transi­ stor mit isoliertem Gate vorgesehen ist, wobei das Gate mit dem zweiten Steueranschluß verbunden ist und eine erste Elektrode mit dem ersten Ausgangsanschluß und eine zweite Elektrode mit der Basis des Bipolar-Transistors verbunden ist.
Wenn bei der erfindungsgemäßen Schaltung die Durchbruchs­ spannung des Bipolar-Transistors mit isoliertem Gate im we­ sentlichen gleich der des Bipolar-Transistors gemacht wird, so wird dennoch die Chip-Fläche für den Bipolar-Transistor mit isoliertem Gate nicht wie bisher vergrößert, da der Bi­ polar-Transistor mit isoliertem Gate im allgemeinen einen niedrigen An-Widerstand aufweist. Weiterhin wird der Tran­ sistor mit isoliertem Gate langsam ausgeschaltet und zwar durch das sogenannte "Hinterflankenphänomen", um einem ab­ ruptem Ausschalten des Bipolar-Transistors vorzubeugen.
Weitere erfindungswesentliche Einzelheiten ergeben sich aus den Unteransprüchen. Im folgenden werden bevorzugte Ausfüh­ rungsformen der Erfindung anhand von Abbildungen näher er­ läutert. Hierbei zeigen:
Fig. 1 eine herkömmliche Schaltung für eine Kaskoden BiMOS-Treiberschaltung;
Fig. 2 eine erste bevorzugte Ausführungsform der erfin­ dungsgemäßen Schaltung;
Fig. 3 einen Teil-Querschnitt einer Struktur einer IGBT-Zelle;
Fig. 4 ein Diagramm einer zur Struktur nach Fig. 3 äquivalenten Schaltung;
Fig. 5 die Ausschaltcharakteristik eines IGBT; und
Fig. 6 und 7 weitere bevorzugte Ausführungsformen von Kasko­ den BiMOS-Treiberschaltungen gemäß der vorlie­ genden Erfindung.
In Fig. 2 ist die Schaltung einer bevorzugten Ausführungs­ form einer Kaskoden BiMOS-Treiberschaltung gezeigt. Die Kas­ koden BiMOS-Treiberschaltung umfaßt einen N-Kanal Bipolar- Transistor mit isoliertem Gate (im folgenden IGBT genannt) 9, anstelle des MOSFET 7 der herkömmlichen Kaskoden BiMOS- Treiberschaltung 1. Der IGBT 9 umfaßt eine Basis, die mit einem zweiten Steueranschluß 8 und einen Kollektor, der mit dem Kollektor eines Transistors Q 1 verbunden ist, sowie einen Emitter, der mit der Basis des Transistors Q 1 verbun­ den ist. Die übrigen Strukturen entsprechen denen der Schal­ tung nach Fig. 1 Fig. 3 ist ein Querschnitt durch eine typische Struktur ei­ ner Zelle des N-Kanal IGBT 9, während Fig. 4 eine Schaltung des äquivalenten Kreises zeigt. Die typische Struktur und Ausschaltcharakteristik eines IGBT-Elementes wird nun unter Bezugnahme auf Fig. 3 und 4 beschrieben.
In Fig. 3 bezeichnet die Bezugsziffer 10 eine P⁺-Kollektor­ schicht, die aus einem P⁺-Halbleitersubstrat besteht, die auf einer Hauptfläche mit einer N⁻-Epitaxial-Schicht ver­ sehen ist. Ein P-Senkenbereich ist abschnittsweise in der Oberfläche der N⁻-Epitaxialschicht 11 durch selektive Diffu­ sion von P-Verunreinigungen ausgebildet, während in der Oberfläche des P-Senkenbereiches 12 ein N⁺-Emitterbereich 13 durch selektive Diffusion von N-Verunreinigungen in hoher Konzentration ausgebildet ist. Ein Gate-Isolierfilm 14 ist auf einem Abschnitt der Oberfläche des P-Senkenbe­ reiches 12 zwischen der Oberfläche der N⁻-Epitaxialschicht 11 und dem N⁺-Emitterbereich 13 ausgebildet. Dieser Gate- Isolierfilm 14 bedeckt außerdem die Oberfläche der N⁻- Epitaxialschicht 11, um mit Gate-Isolierfilmen angrenzender IGBT-Zellen einstückig zu verlaufen. Eine Gate-Elektrode 15 aus z.B. Polysilizium ist auf dem Gate-Isolierfilm 14 aus­ gebildet. Eine Emitterelektrode 16 aus Metall, z.B. auch aus Aluminium, ist zur elektrischen Verbindung mit dem P- Senkenbereich 12 und dem N⁺-Emitterbereich 13 ausgebildet. Die Gate-Elektrode 15 und die Emitterelektrode 16 sind in einer Mehrschichtstruktur innerhalb eines Isolierfilmes 17 ausgebildet, um elektrisch gemeinsam mit jeder eine IGBT- Anordnung formenden Zelle verbunden zu sein. Eine Kollektor­ metall-Elektrode 18 ist auf der Rückfläche der P⁺-Kollektor­ schicht 10 gemeinsam mit allen IGBT-Zellen ausgebildet.
Eine N-Kanal MOS-Struktur ist in der Nähe des Abschnittes der Oberfläche des P-Senkenbereiches 12 zwischen der N- Epitaxialschicht 11 und dem N⁺-Emitterbereich 13 vorge­ sehen. Eine positive Spannung wird der Gate-Elektrode 15 durch einen Gate-Anschluß G zugeführt, so daß Elektronen vom N⁺-Emitterbereich 13 zur N⁻-Epitaxialschicht 11 durch einen Kanal fließen, der in der Nähe des Abschnittes der Oberfläche des P-Senkenbereiches 12 unter der Gate-Elektrode 15 gebildet ist. Das Symbol I e bezeichnet den so getragenen Elektronenstrom. Von der P⁺-Kollektorschicht 10 werden Löcher, die Minoritätenträger sind, in die N⁻-Epitaxial­ schicht 11 injiziert. Ein Teil der Löcher verschindet durch Rekombination mit den vorerwähnten Elektronen, während ver­ bleibende Löcher als Löcherstrom I h in den P-Senkenbereich 12 fließen. Auf diese Weise funktioniert der IGBT im wesent­ lichen in bipolarer Weise und die Leitfähigkeit wird in der N⁻-Epitaxialschicht 11 über den Leitfähigkeitsmodulations­ effekt verstärkt, wodurch eine geringere An-Spannung und eine höhere Stromleitfähigkeit gegenüber herkömmlichen Lei­ stungs-MOS erzielbar sind.
An dieser Stelle ist festzuhalten, daß eine parasitäre PNPN Thyristorstruktur in der IGBT-Zelle vorliegt, wie dies sich aus der Aquivalentenschaltung nach Fig. 4 ergibt. Ein sol­ cher Parasitär-Thyristor ist durch einen NPN-Transistor 19 (gebildet durch die N⁻-Epitaxialschicht 11, den P-Senken­ bereich 12 und durch den N⁺-Emitterbereich 13) und einen PNP-Transistor 20 gebildet (der durch die P⁺-Kollektor­ schicht 10, die N⁻-Epitaxialschicht 11 und den P-Senkenbe­ reich 12 gebildet ist). Wenn beide Transistoren 19 und 20 in ihren jeweils wirksamen Zustand übergehen und wenn die Summe der Stromverstärkungen α1 und α2 der Transistoren zu 1 wird, so leitet der parasitäre Thyristor und bewirkt dadurch ein Latch-up-Phänomen. Nachdem die Dicke der N⁻- Epitaxialschicht 11, die als Basis des PNP-Transistors 20 wirkt, sehr viel größer ist als die Trägerdiffusionslänge, ist der Wert α2 relativ gering. Weiterhin existiert ein Kurzschluß zwischen dem Emitter und der Basis des NPN-Tran­ sistors 19, so daß der Transistor 19 nur schwer in den An- Zustand übergeht. Auf diese Weise gibt es im normalen Be­ triebszustand kein Latch-up-Phänomen und die IGBT-Zelle wirkt als zusammengesetztes Element eines N-Kanal MOSFET 21 und des PNT-Transistors 20. In diesem Fall wird der Basis­ strom des PNP-Transistors 20 durch den N-Kanal MOSFET 21 gesteuert, so daß aus diesem Grundein Hauptstrom I C , der vom Kollektoranschluß C des IGBT fließt, durch ein Steuer­ signal am Gate-Anschluß G gesteuert werden kann. Wenn I E den in den Emitteranschluß E fließenden Strom und I C den Hauptstrom bezeichnen, so ist:
I C =I E =I e +I h ;
Fig. 5 zeigt eine Darstellung der prinzipiellen Ausschalt­ charakteristik eines IGBT. Wie in der Abbildung gezeigt, weist ein IGBT im allgemeinen eine Ausschaltcharakteristik auf, in welcher er sanft ausgeschaltet wird und zwar auf­ grund des sogenannten Hinterflankenphänomens bei einem Aus­ schaltübergang.
Beim Betrieb der Kaskoden BiMOS-Treiberschaltung nach Fig. 2 ist der Anschaltvorgang des Kaskoden BiMOS 1 ähnlich dem der herkömmlichen Schaltung, die in Fig. 1 gezeigt ist.
Der Ausschaltvorgang des Kaskoden BiMOS 1 ist wie folgt: Steuersignale werden gleichzeitig auf die Gates des MOSFET′s 2 und des IGBT 9 über den ersten bzw. zweiten Steueranschluß 6 bzw. 8 gegeben, um den MOSFET 2 und den IGBT 9 abzuschal­ ten. Nach Zuführung der Steuersignale wird der MOSFET 2 so­ fort ausgeschaltet, während der IGBT 9 sanft ausgeschaltet wird und zwar aufgrund des oben beschriebenen Hinterflanken­ phänomens.
Ein Laststrom, der vom ersten Ausgangsanschluß 3 zum zweiten Ausgangsanschluß 5 durch den Transistor Q 1 und den MOSFET 2 fließt, wird beim sofortigen Ausschalten des MOSFET 2 blockiert, so daß die Drain-Source Spannung des MOSFET 2 ansteigt. Der Basis-Emitterübergang des Transistors Q 1 be­ findet sich noch im An-Zustand, nachdem der IGBT 9 nicht vollständig ausgeschaltet ist, so daß dem Transistor Q 1 ein Basisstrom zugeführt wird. Aus diesem Grund steigt die Spannung über die Basis des Transistors Q 1 und die Source des MOSFET 2. Wenn diese Spannung eine vorbestimmte Spannung erreicht, so wird die Überspannungsabsorptionsschaltung 4 angeschaltet.
In diesem Zustand ist der IGBT 9 noch immer nicht vollständig ausgeschaltet und zwar aufgrund des Hinterflankenphänomens. Auf diese Weise ergeben sich gleichzeitig Ladung und Entla­ dung des Basisstroms des Transistors Q 1 durch den MOSFET 2 und die Überspannungsabsorptionsschaltung 4, so daß der Transistor Q 1 sanft ausgeschaltet wird. Auf diese Weise ergibt sich keine Stoßspannung am ersten und zweiten Aus­ gangsanschluß 3 und 5. Entsprechend dieser Ausführungsform benötigt die Kaskoden BiMOS-Treiberschaltung keine zusätz­ liche Steuerschaltung zur Verhinderung einer Stoßspannung am ersten und zweiten Ausgangsanschluß 3 und 5 beim abrup­ ten Ausschalten des Transistors Q 1.
Die Durchbruchsspannung des IGBT 9 muß im wesentlichen gleich der des Transistors Q 1 sein. Wie oben beschrieben, weist der IGBT im allgemeinen einen geringeren An-Wider­ stand auf als ein Leistungs-MOS. Wenn aus diesem Grund die Durchbruchsspannung des IGBT 11 gleich der des Transistors Q 1 gemacht wird, während der Stromwert durch den IGBT 11 gleich dem durch den Transistor Q 1 ist, so wird die Chip- Fläche, die für den IGBT 11 benötigt wird, im Vergleich zum Transistor Q 1 nicht wesentlich vergrößert. Aus diesem Grund können bei dieser Ausführungsform der Erfindung die Eingangskapazität des IGBT verringert und die Herstellungs­ kosten gesenkt werden.
Der NPN-Transistor Q 1 und der N-Kanal MOSFET 2 und der IGBT 9 können durch einen PNP-Transistor und einen P-Kanal MOSFET bzw. IGBT ersetzt werden, wenn eine Diode D 1 in der Überspannungsabsorptionsschaltung 4 in umgekehrter Richtung eingesetzt wird.
Die Überspannungsabsorptionsschaltung 4, welche die Diode 4 und die Gleichstrom-Vorspannungsquelle V umfaßt, kann durch einen elektronischen oder mechanischen Schalter ersetzt werden, der während einer Zeitdauer an/ausgeschaltet wird, welche der An/Aus-Periode der Überspannungsabsorptionsschal­ tung 4 entspricht.
Fig. 6 zeigt die Schaltung einer weiteren bevorzugten Aus­ führungsform einer Kaskoden BiMOS-Treiberschaltung in Über­ einstimmung mit der vorliegenden Erfindung. Wie in der Ab­ bildung gezeigt, umfaßt diese BiMOS-Treiberschaltung einen N-Kanal IGBT 22 a anstelle der Überspannungsabsorptions­ schaltung 4 nach Fig. 2. Der IGBT 22 a umfaßt ein Gate, das mit einem dritten Steueranschluß 23 verbunden ist, einen Kollektor, der mit der Basis des Transistors Q 1 und einen Emitter, der mit dem zweiten Ausgangsanschluß 5 verbunden ist. Die übrigen Strukturen entsprechen denen der Schaltung nach Fig. 2.
Im Betrieb dieser Kaskoden BiMOS-Treiberschaltung wird der IGBT 22 a über ein Steuersignal an- und ausgeschaltet, das über den dritten Steueranschluß 23 aufgegeben wird und zwar mit einem Zeitablauf, welcher dem An- und Ausschalt-Zeit­ ablauf der Überspannungsabsorptionsschaltung 4 nach Fig. 2 entspricht. Auf diese Weise wird der Kaskoden BiMOS 1 an­ und ausgeschaltet durch Steuersignale auf die Steueran­ schlüsse 6 und 8 und zwar ebenso wie bei der Ausführungs­ form nach Fig. 2. Wie in Fig. 7 gezeigt, kann der N-Kanal IGBT 22 a durch ei­ nen P-Kanal IGBT 22 b ersetzt werden. In diesem Fall kann der IGBT 22 b durch dieselben Steuersignale gesteuert werden, wie der MOSFET 2 und der IGBT 9, so daß lediglich ein Steuersignal ausreicht, um den Kaskoden BiMOS 1 zu steuern.
Es sollte kein Bipolar-Transistor oder MOSFET anstelle des IGBT 22 a oder IGBT 22 b verwendet werden. Wenn ein Bipolar- Transistor verwendet wird, so kann das Steuersignal auf den dritten Steueranschluß 23 einen ungünstigen Einfluß auf die Wirkung des Kaskoden BiMOS 1 haben, dessen Basis nicht elektrisch isoliert ist. Im Gegensatz dazu sind die Gates der IGBT′s 22 a und 22 b im schwimmenden Zustand, so daß die Steuersignale auf den dritten Anschluß 23 keinen ungünstigen Einfluß auf die Wirkung des Kaskoden BiMOS 1 ausüben. Wenn andererseits ein MOSFET benutzt wird, so muß eine Diode vor­ gesehen werden, um einen Rückfluß des Stroms zu verhindern, da ein MOSFET in beiden Richtungen Strom leitet. Bei den IGBT′s 22 a und 22 b kann der Strom jedoch nur in vorbestimm­ ter Richtung fließen, so daß eine derartige zusätzliche Diode nicht notwendig ist.
Die IGBT′s 22 a und 22 b weisen eine relativ große Ausschalt­ zeit durch das oben beschriebene Hinterflankenphänomen auf. Nach dem Ausschalten des Transistors Q 1 und des IGBT 9 liegt keine Spannung über den IGBT′s 22 a und 22 b, so daß die IGBT′s 22 a und 22 b entweder im An- oder Aus-Zustand sein können, bis der Kaskoden BiMOS 1 wieder angeschaltet wird. Aus diesem Grund braucht die relativ lange Ausschaltzeit der IGBT′s 22 a und 22 b nicht berücksichtigt werden.

Claims (5)

1. Kaskoden BiMOS-Treiberschaltung, gekennzeichnet durch
einen ersten und einen zweiten Ausgangsanschluß (3, 5);
einen ersten und einen zweiten Steueranschluß (6, 8);
einen Kaskoden BiMOS (1), der einen Bipolar-Transistor (Q 1) umfaßt, mit einer Basis, einer ersten Elektrode, die mit dem ersten Ausgangsanschluß (3) verbunden ist und mit einer zweiten Elektrode, und der einen MOS Feldeffekttransistor (2) umfaßt, der ein Gate aufweist, das mit dem ersten Steueranschluß (6) verbunden ist, der eine erste Elektrode aufweist, die mit der zweiten Elektrode des Bipolar-Transi­ stors (Q 1) und eine zweite Elektrode aufweist, die mit dem zweiten Ausgangsanschluß (5) verbunden ist;
Überspannungsabsorptionsmittel (4, 22 a, 22 b), die zwi­ schen der Basis des Bipolar-Transistors (Q 1) und dem zweiten Ausgangsanschluß (5) angeordnet sind und anschal­ ten, um einen Strom durchzulassen, wenn eine Spannung über die Überspannungsabsorptionsmittel (4) einen vorbe­ stimmten Pegel überschreiten; und durch
einen Bipolar-Transistor (9) mit isoliertem Gate, dessen Gate mit dem zweiten Steueranschluß (8) verbunden ist und der eine erste Elektrode aufweist, die mit dem ersten Aus­ gangsanschluß (3) verbunden ist und der eine zweite Elek­ trode aufweist, die mit der Basis des Bipolar-Transistors (Q 1) verbunden ist.
2. Kaskoden BiMOS-Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet daß die Überspannungsabsorptionsmittel (4) eine Gleich­ stromvorspannungsquelle (V) und eine Diode (D 1) umfassen, deren Anode mit der Basis des Bipolar-Transistors (Q 1) und deren Kathode mit dem zweiten Ausgangsanschluß (5) über die Gleichstromvorspannungsquelle (V) verbunden ist.
3. Kaskoden BiMOS-Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Überspannungsabsorptionsmittel (4) einen elektro­ nischen Schalter (22 a, 22 b) umfassen.
4. Kaskoden BiMOS-Treiberschaltung nach Anspruch 3, dadurch gekennzeichnet daß der elektronische Schalter einen IGBT (22 b) umfaßt, dessen Gate mit dem zweiten Steueranschluß (8), dessen erste Elektrode mit dem zweiten Ausgangsanschluß (5) und dessen zweite Elektrode mit der Basis des Bipolar- Transistors (Q 1) verbunden sind.
5. Kaskoden BiMOS-Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Überspannungsabsorptionsmittel (4) einen mechani­ schen Schalter umfassen.
DE3838964A 1987-11-18 1988-11-17 Kaskoden bimos-treiberschaltung Granted DE3838964A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292708A JPH01133414A (ja) 1987-11-18 1987-11-18 カスコードＢｉＭＯＳ駆動回路

Publications (2)

Publication Number Publication Date
DE3838964A1 true DE3838964A1 (de) 1989-06-08
DE3838964C2 DE3838964C2 (de) 1991-08-29

Family

ID=17785279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3838964A Granted DE3838964A1 (de) 1987-11-18 1988-11-17 Kaskoden bimos-treiberschaltung

Country Status (4)

Country Link
US (1) US4866313A (de)
JP (1) JPH01133414A (de)
DE (1) DE3838964A1 (de)
GB (1) GB2212682B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US4994694A (en) * 1989-08-23 1991-02-19 Tektronix, Inc. Complementary composite PNP transistor
US5055722A (en) * 1989-12-20 1991-10-08 Sundstrand Corporation Gate drive for insulated gate device
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
GB9127476D0 (en) * 1991-12-30 1992-02-19 Texas Instruments Ltd A semiconductor integrated circuit
CA2172890C (en) * 1995-06-06 2005-02-22 Harold R. Schnetzka Switch driver circuit
DE602005012438D1 (de) * 2005-12-13 2009-03-05 St Microelectronics Srl Treiberschaltung für eine emitterschaltkonfiguration
DE102005062755B4 (de) * 2005-12-28 2007-08-09 Conergy Ag Emitter-geschalteter Bipolartransistor
ITMI20070141A1 (it) * 2007-01-30 2008-07-31 St Microelectronics Srl Circuito di pilotaggio per una configurazione emitter-switching di transistori
DE102010038623A1 (de) * 2010-07-29 2012-02-02 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Begrenzung von Stromstärke und/oder Flankensteilheit elektrischer Signale

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3240778A1 (de) * 1982-11-04 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Elektronischer schalter
US4581542A (en) * 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5918870B2 (ja) * 1977-05-15 1984-05-01 財団法人半導体研究振興会 半導体集積回路
US4396932A (en) * 1978-06-16 1983-08-02 Motorola, Inc. Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other
US4360744A (en) * 1979-06-01 1982-11-23 Taylor Brian E Semiconductor switching circuits
US4547686A (en) * 1983-09-30 1985-10-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hybrid power semiconductor switch
US4551643A (en) * 1983-10-24 1985-11-05 Rca Corporation Power switching circuitry
DE3409423A1 (de) * 1984-03-15 1985-09-26 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum schalten des stromes in einer induktiven last
DE3583897D1 (de) * 1984-06-22 1991-10-02 Hitachi Ltd Halbleiterschalter.
US4651035A (en) * 1984-11-13 1987-03-17 Fuji Electric Co., Ltd. Compound diverse transistor switching circuit
DE3689445T2 (de) * 1985-02-08 1994-07-14 Toshiba Kawasaki Kk Schutzschaltung für einen Bipolartransistor mit isoliertem Gate.
JPS61288617A (ja) * 1985-06-17 1986-12-18 Fuji Electric Co Ltd 半導体装置
EP0220791B1 (de) * 1985-06-18 1989-06-14 Fuji Electric Co., Ltd. Schalteinrichtung
JPS62176168A (ja) * 1986-01-30 1987-08-01 Nippon Denso Co Ltd 縦型ｍｏｓトランジスタ
JPS6382123A (ja) * 1986-09-26 1988-04-12 Mitsubishi Electric Corp 駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3240778A1 (de) * 1982-11-04 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Elektronischer schalter
US4581542A (en) * 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VOGEL,Dietmar: IGBT-hochsperrende, schnell schaltende Transistormodule, In: Elektronik 9/30.04.87, S.120-124 *

Also Published As

Publication number Publication date
JPH01133414A (ja) 1989-05-25
GB2212682B (en) 1991-07-31
US4866313A (en) 1989-09-12
DE3838964C2 (de) 1991-08-29
GB8822983D0 (en) 1988-11-09
GB2212682A (en) 1989-07-26

Similar Documents

Publication Publication Date Title
DE4100444C2 (de)
DE3838962C2 (de)
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE102004014744A1 (de) Halbleiterbaugruppe, die einen Latch-up-Durchbruch infolge einer negativen Änderung einer Floating-Offsetspannung verhindern kann
DE2047166B2 (de) Integrierte Halbleiteranordnung
DE2439875A1 (de) Halbleiterbauelement mit negativer widerstandscharakteristik
DE3628857A1 (de) Halbleitereinrichtung
DE1295647B (de) Logische Schaltung mit einem mehrere Eingaenge aufweisenden Dioden-Eingangsgatter
DE19614522C2 (de) Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung
DE4216810C2 (de) Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET
DE4318205C2 (de) Halbleitervorrichtungen
DE3230741A1 (de) Halbleiterschalter mit einem abschaltbaren thyristor
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE3838964C2 (de)
EP0520355A1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
EP0239866B1 (de) Abschaltbares Halbleiterbauelement sowie Verwendung desselben
DE2531249A1 (de) Vielschicht-thyristor
DE19521751A1 (de) MOS-gesteuerter Thyristor
WO1998012749A2 (de) Emittergesteuerter thyristor
DE19534388A1 (de) IGBT-Transistorbauteil
DE19810338A1 (de) Leistungshalbleiterbauteil
EP0075720B1 (de) Lichtzündbarer Thyristor mit steuerbaren Emitter-Kurzschlüssen und Zündverstärkung
DE4402877C2 (de) Durch MOS-Gate schaltbares Leistungshalbleiterbauelement
DE3622141C2 (de) Treiberelement für induktive Lasten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee