DE2257846B2 - Integrierte Halbleiteranordnung zum Schutz gegen Überspannung - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiteranordnung zum Schutz gegen Überspannung entsprechend dem Oberbegriff des Patentanspruchs 1.

Es ist bekannt, daß bei Isolierschicht-Feldeffekttransistoren die Gefahr eines elektrischen Durchschlages der in der Regel dünnen Gate-Isolierschicht besteht Diese Gefahr besteht schon bei der Handhabung solcher Isolierschicht-Feldeffekttransistoren aufgrund einer da-

IS durch verursachten statischen Aufladung. Es wurden bereits zahlreiche Schutzschaltungen für Feldeffekttransistoren vorgeschlagen, vgL zum Beispiel die US-Patentschrift 34 03 270. Dort ist parallel zur Gate-Source-Strecke des zu schützenden Feldeffekt transistors ein weiterer Feldeffekttransistor mit seiner Drain-Source-Strecke sowie mit einer Verbindung Gate· Source geschaltet Die Dicke der Gate-Isolierschicht des Schutzfeldeffekttransistors ist dabei so gewählt, daß der Schutzfeldeffekttransistor im Durch bruch betrieben wird, bevor der zu schützende Feldeffekttransistor aufgrund einer zu hohen Eingangsspannung eine Schädigung erleidet Eine derartige Schutzschaltung hat sich jedoch hinsichtlich der erforderlichen mögliciis». schnellen und niederohmigen

Ableitung der schädlichen überspannung als noch nicht voll befriedigend erwiesen.

Weiter ist in der DE-Offenlegungsschrift 20 47 313 eine monolithisch integrierte Schaltung angegeben, bei der Isolierschicht-Feldeffekttransistoren zusammen mit bipolaren Transistoren im gleichen Halbleitergrundkörper und nach demselben Verfahren hergestellt vorgesehen sind. Eine Anregung zum Einsatz dieser Struktur als Schutzschaltung der oben genannten Art ist dieser Literaturstelle jedoch nicht zu entnehmen und aufgrund der dort vorliegenden besonderen Strukturausbildung auch nicht möglich.

Ferner ist aus der US-Patentschrift 36 22 812 eine Transistorstruktur mit lateraler Zonenfolge bekannt, die hinsichtlich ihrer Ausstattung mit Transistorzonen und -elektroden sowohl als Bipolartransistor als auch als Feldeffekttransistor betrieben werden kann. Beim Betrieb als Feldeffekttransistor wird die isolierte Gate-Elektrode benutzt; beim Betrieb als Bipolartransistor erfolgt die Steuerung über die Basis (Substrat).

Auch dieser Entgegenhaltung ist kein Hinweis auf den Einsatz als Schutzschaltung der eingangs genannten Art zu entnehmen. Die genannte Anordnung wird vielmehr entweder als Bipolartransistor oder aber als Feldeffekttransistor betrieben und keinesfalls als Bipolartransistor mit feldgesteuerter Einschaltung, wie das bei der noch zu beschreibenden Erfindung der Fall ist

Schließlich ist aus der Veröffentlichung irn IBM Technical Disclosure Bulletin, Vol. 13, No. 2, Juli 1970, Seite 315 die Verwendung von lateralen Bipolartransi storstrukturen als Anpaßelemente für Feldeffekttransi stor-Schaltkreise bekanntgeworden. Soweit dort die mögliche Überspannungsschutzwirkung für die Gate-Elektroden der auf demselben Halbleiterkörper vorgesehenen Feldeffekttransistoren angedeutet ist, bleibt es

es jedoch bei dieser Literaturstel'e bei einem allgemein gehaltenen Hinweis, wobei konkrete Maßnahmen dieser Entgegenhaltung nicht entnehmbar sind und eine Ausbildung der im Oberbegriff des Patentanspruchs 1

vorausgesetzten Art bereits nicht vorliegt

Allgemein ist demnach von einer solchen integrierten Schutzschaltung zu fordern, daß sie auf demselben i-'albleiterplättchen mit dem oder den zu schützenden Feldeffekttransistor(en) herzustellen ist, dgß ferner keine besonderen Verfahrensschritte zur Herstellung der Schutzschaltung nötig sind, daß außerdem die Schutzschaltung die zu schützenden Feldeffekttransistoren im Normalbetrieb nicht nennenswert belastet und insbesondere außerordentlich schnell und zuverlässig eine zu hohe schädliche Eingangsspannung ableiten sollte. Diese Forderungen sind jedoch mit den genannten bekanntgewordenen Schutzschaltungen und Halbleiterstrukturen noch nicht in befriedigendem Ausmaß erfüllt

Die Aufgabe der Erfindung besteht in der Angabe einer demgegenüber verbesserten Schutzschaltung, die sowohl prozeßkompatibel mit den zu schützenden Transistoren ist als auch insbesondere schnell und zuverlässig schützend auf schädigende Eingangsspannungen anspricht

Diese Aufgabe wird bei einer integrierten Schutzschaltung der eingangs erwähnten Art mit den im Kennzeichen des Patentanspruchs 1 angegebenen Maßnahmen gelöst Merkmale vorteilhafter Weiterbildungen und Ausgestaltungen der Erfindung finden sich in den weiteren Patentansprüchen.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert

Es zeigen:

Fig. 1 ein vereinfachtes Ersatzschaltbild der Überspannungsschutzeinrichtung gemäß der Erfindung,

Fig.2 eine vereinfachte Querschnittsdarstellung eines bevorzugten Ausführungsbeispiels der integrierten Halbleiteranordnung nach der Erfindung in Form eines lateralen Transistors und

Fig.3 ein idealisiertes Strom-/Spannungsdiagramm der Anordnung von F i g. 2.

In F i g. 1 soll durch den zwischen den Schaltungspunkt i und Masse 3 eingeschalteten NPN-Transistor 2 der Schaltungspunkt 1 gegen Überspannung geschützt werden. Dieser Transistor 2 wird vorzugsweise auf demselben monolithischen Halbleiterplättchen zusammen mit anderen (nicht dargestellten) Schaltungselementen ausgebildet, die gegen Überspannung geschützt werden sollen und Eingangssignale über den Schaltungspunkt 1 erhalten. Die durch das Halbleitermaterial im Basisgebiet des Transistors 2 gebildeten Widerstände sind durch Widerstände R1 und R 2 dargestellt. Im einzelnen erstreckt sich der Widerstand R1 vom Kollektorübergang des Transistors 2 durch das damit im Falle einer Vorspannung des Kollektorübergangs in Sperrichtung verbundene Verarmungsgebiet. Der Widerstand R 2 erstreckt sich von der Grenze dieses Verarmungsgebietes hin bis zum Massekontakt 3.

An den Schaltungspunkt 1 angelegte negative Spannungen spannen den Kollektorübergang in Durchlaßrichtung vor und werden über den Widerstand R 2 nach Masse abgeleitet Der Transistor 2 ist nichtleitend, wenn zwischen dem Schaltungspunkt 1 und Masse 3 positive Spannungen angelegt werden, die nicht zur Verursachung eines Lawinendurchbruchs des Kollektorübergangs ausreichen. Überschreitet jedoch die angelegte Spannung den Wert der Lawinendurchbruchsspannung, fließt ein Strom durch die Widerstände R 1 und R 2 nach Masse. Der Spannungsabfall über dem Widerstand R 2 bewirkt eine Vorspannung des Emitterübergangs des Transistors 2 in Durchlaßrichtung und leitet eine schnelle und volle Stromleitung durch den niederohmigen leitenden Transistorzweig ein. Schädliche Ströme (bis hin zu Spitzenwerten in der Größenordnung von 1 A) aufgrund einer Überspannung werden direkt nach Masse abgeleitet und somit sicher von den zu schützenden Schaltungen abgehalten, die über den Schaltungspunkt 1 Eingangssignale erhalten. Gemäß der vorliegenden Erfindung wird der Überspan-

to nungsschutzschaltkreis mittels derselben konventiellen Herstellungsschritte realisiert, die auch zur Herstellung von Isolierschicht-Feldeffekttransistoren zur Anwendung kommen. Das Gate-Dielektrikum eines Isolierschicht-Feldeffekttransistors ist ein typisches Beispiel für eine Schaltungsstruktur, die gegen Überspannungen geschützt werden muß.

Der gemäß der Erfindung vorgesehene laterale Bipolartransistor ist in F i g. 2 in einer Querschnittsdarstellung gezeigt Das Halbleitersubstrat 4 ist für den lateralen Transistor 5 und die (nicht dargestellten) zu schützenden Feldeffekttransistoren gemeinsam. Die Gates der Feldeffekttransistoren sind dabei mit einer Eingangsmetallisierung 6 verbunden, auf der zeitweilig oder zufällig Überspannungen auftreten können. Nimmt man beispielsweise an, daß die zu schützenden Feldeffekttransistoren von N-Kanaltyp sind, ist das Substrat vom P-Leitungstyp und von einer Siliciumdioxid-Maskierschicht 7 bedeckt. Diese Maskierschicht 7 wird mittels konventioneller Photolithographieschritte zur Bildung von Diffusionsfenstern für die N+-Dotierungsgebiete 8 und 9 und gleichzeitig für die Source- und Drain-Dotiei angsgebiete der ze schützenden Feldeffekttransistoren geätzt. Die Dotierungsgebiete 8 und 9 bilden das Kollektor- bzw. Emittergebiet des lateralen Transistors 5. Im Anschluß an den Diffusionsschritt wird das maskierende Oxid in den Kanalbereichen der zu schützenden Feldeffekttransistoren sowie im Teilbereich 10, der an einen Teil des Kollektorübergangs 11 angrenzt, entfernt. Darauf läßt man ein relativ dünnes Oxid gleichzeitig auf die freiliegenden Oberflächenbereiche (Kanalbereiche der FET und Bereich 10) des Substrats 4 aufwachsen und über die resultierenden Oxidschichten eine selektive Metallisierung niederschlagen. Die Metallisierung 6 stellt dabei einen Kontakt zum Kollektorgebiet 8 des lateralen Transistors 5 her und erstreckt sich bis zum (nicht dargestellten) Eingangsanschluß, der gegen Überspannungen zu schützen ist Die Metallisierung 12 erstreckt sich vom dünnen Oxid im Bereich 10 über das dickere Oxid 7 und stellt elektrische Kontakte zum Emittergebiet 9 sowie zum Substrat 4 im Anschlußbereich 13 her. Der Anschlußbereich 13 ist mit einer (nicht dargestellten) Spannungsquelle festen Potentials verbunden.

Die Verfahrensschritte zur Herstellung des lateralen Transistors 5 und der zu schützenden N-Kanal-Feldeffekttransistoren wurden nur summarisch angedeutet, da sie heute übliche Verfahrensschritte darstellen. Eine nähere Beschreibung dieser typischen Verfahrensschritte findet sich beispielsweise in dem Buch »Characetristics and Operation of MOS Field-Effect Devices«, Paul Richmond, McGraw-Hill, 1967, Seiten 8/ - 89. Es ist festzustellen, daß die beiden unterschiedlichen Oxidschichtdicken in den Bereichen 10 und 7 keine neuen oder zusätzlichen Verfahrensschritte erfordern, die nicht schon in dem oben angedeuteten Standardprozeß vorkommen. Das dicke Oxid 7 wird während der Herstellung der maskierenden Oxidschicht im Rahmen des Feldeffekttransistorprozesses und das dünne Oxid

im Bereich 10 während des Gate-Oxid-Aufwachsschrittes erzeugt In gleicher Weise werden die Kollektor- und Emitterdotierungsgebiete 8 und 9 gleichzeitig mit der Diffusion der Source- und Drain-Gebiete im Rahmen des Feldeffekttransistorprozesses ausgebildet.

Die Arbeitsweise des lateralen bipolaren Transistors 5 im Falle einer auftretenden Überspannung wird unter Zuhilfenahme von Fig.3 erläutert In Fig.3 ist der zwischen der Eingangsmetallisierung 6 des lateralen NPN-Transistors 5 und dem Substratanschluß 13 fließende Strom in Abhängigkeit von der an der Metallisierung 6 anliegenden Spannung dargestellt, wenn diese Spannung von Null aus zu positiven Werten zunimmt Anfänglich fließt ein vernachlässigbarer kleiner Strom, bis die angelegte Spannung etwa den Kurvenpunkt 14 erreicht, an dem der Kollektorübergang 11 eine Lawinendurchbruchserscheinung aufzuweisen beginnt Der Wert der Durchbruchsspannung wird durch die Form der Elektrode 12 vermindert, die das relativ dünne Oxid im Bereich 10 über einem Teil des Kollektorübergangs 11 bedeckt Die Durchbruchsspannung ist abhängig von der Dicke der Oxidschicht im Gebiet 10. Wird die Dicke dieser Oxidschicht 10 gleich oder kleiner der Dicke des Gate-Dielektrikums über dem Kanalbereich des zu schützenden Feldeffekttransistors gemacht, wie es die Erfindung vorschlägt, tritt für den Übergang 11 des lateralen Transistors der Lawinendurchbruch erheblich unterhalb des Spannungspegels ein, der einen Durchbruch des Gate-Dielektrikums des zu schützenden Feldeffekttransistors verursachen würde.

Wenn die Sperrspannung über dem Übergang 11 zunimmt wird auch das Verarmungsgebiet vergrößert und die Zahl der darin thermisch erzeugten freien Elektronen nimmt ebenfalls zu. Diese freien Elektronen durchlaufen das Verarmungsgebiet und gelangen durch den Substratwiderstand R2 zum Anschlußbereich 13. Nimmt dieser Leckstrom zu, wird ein Punkt erreicht, an dem der Spannungsabfall über dem äquivalenten Widerstand R 2 ein genügend großes Potential erreicht, um den PN-Übergang des Emitters 9 zur Ingangsetzung einer bipolaren Transistorwirkung in Durchlaßrichtung vorzuspannen. Als Folge davon folgt der zunehmende Strom nicht länger der Stromkurve 15 in Fi g. 3, sondern weicht am Punkt 16 abrupt davon ab (Eintritt der bipolaren Transistorwirkung) und setzt sich entlang der Kurve 17 entsprechend der bipolaren Transistorwirkung fort. Gleichzeitig mit der Ingangsetzung der Transistorwirkung wird ungeachtet einer erheblichen Stromerhöhung eine scharfe Spannungsabsenkung festzustellen sein. Diese verminderten Spannungsbedingungen werden entlang des gesamten Kurvenstücks 18 für die laterale NPN-Transistorwirkung aufrechterhalten.

Diese laterale Transistorwirkung wird einfach dadurch erreicht, daß man die Dotierungsgebiete 8 und 9 einander benachbart anordnet, was ohne weiteres aus der Kenntnis entsprechender Vorgänge bei einem bipolaren Transistor zu erreichen ist Mit den Dotierungsgebieten 8 und 9 vergleichbare Dotierungsgebiete, die gleichzeitig für die zu schützenden Feldeffekttransistoren hergestellt werden, werden in einem ausreichend großen Abstand zueinander vorgesehen, so daß keine bipolare Transistorwirkung möglich ist Der sich ergebende Beta-Wert für die Stromverstärkung des lateralen NPN-Transistors ist abhängig von dem Abstand der Dotierungsgebiete 8 und 9. Bei der Optimierung des Abstandes zur Erreichung eines hohen Beta-Wertes müssen jedoch auch mögliche Oberflächenleckpfade zwischen den Dotierungsgebieten 8 und 9 berücksichtigt werden, die als Drain bzw. Source einer Feldeffekttransistorstruktur mit an Masse liegendem Gate und ohne Substratvorspannung auftreten können, wenn keine Überspannungsbedingungen vorliegen.

Solche Oberflächenleckströme lassen sich weiter reduzieren durch eine vergrößerte Dicke der Oxidschicht 7 zwischen dem Gebiet 10 und dem Dotierungsgebiet 9 sowie durch einen größeren Abstand zwischen den Dotierungsgebieten 8 und 9. Der letztere Auslegungsgesichtspunkt beeinflußt den Beta-Wert und die Ansprechzeit in entgegengesetzter Weise wie der Leckstrom. Es muß demzufolge ein Kompromiß angestrebt werden, so daß der Abstand zwischen den Dotierungsgebieten 8 und 9 ausreichend klein ist, um einen günstigen Beta-Wert (wie beispielsweise durch die Änderung der Kurve 17 im Gegensatz zur Kurve 15 in F i g. 3 veranschaulicht) zu erreichen und eine genügend kurze Ansprechzeit trotz eines zuzulassenden kleinen Leckstroms zu erzielen (vgl. die Kurve in Fig.3 vor Erreichen des Punktes 14).

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Integrierte Halbleiteranordnung zum Schutz gegen Überspannung, die zwischen einem Schaltungspunkt festen Potentials und einem Schaltungspunkt veränderlichen Potentials, vorzugsweise parallel zum Eingang von Feldeffekttransistoren, eingeschaltet ist und aus einem zusammen mit dem (den) zu schützenden Schaltungselement(en) integrierten Transistor mit lateraler Zonenanordnung als Schutzelement besteht, das in einem Halbleitersubstrat eines ersten Leitungstyps ausgebildete beabstandete Dotierungsgebiete vom dazu entgegengesetzten Leitungstyp umfaßt, wobei auf dem dazwischenliegenden Substratbereich eine durch eine Isolierschicht von der Halbleiteroberfläche beabstandete Metallisierung, die in elektrischer Verbindung mit einem Dotierungsgebiet, dem Halbleitersubstrat und dem Schaltungspunkt festen Potentials steht, sowie eine weitere elektrische Verbindung zwischen dem anderen Dotierungsgebiet und dem vor Überspannung zu schützenden Schaltungspunkt veränderlichen Potentials vorgesehen und die Isolierschicht zumindest in einem Teilbereich über dem zwischen dem anderen Dotierungsgebiet und dem Halbleitersubstrat gebildeten PN-Übergang mit einer derart verminderten Dicke ausgebildet ist, daß durch eine zwischen den genannten Schaltungspunkten auftretende Überspannung die Bedingungen für einen Lawinendurchbruch-Effekt erfüllt sind, dadurch gekennzeichnet, daß die Dicke der Isolierschicht (7) zwischen dem Isolierschichtbereich (10) mit verminderter Dicke und dem einen Dotiarungsgebiet (8) des Schutzelements (5) größer ist als in dem Isolierschichtbereich mit verminderter Dicke und daß der Abstand zwischen den beiden Dotierungsgebieten (8,9) des Schutzelements derart bemessen ist, daß bei Auftreten der Überspannung zwischen den beiden genannten Schaltungspunkten im Schutzelement (5) eine bipolare Transistorwirkung eintritt

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der hinsichtlich der Überspannung zu schützende Schaltungspunkt vom Halbleitersubstrat (4) durch eine Isolierschicht getrennt ist und vorzugsweise durch die Gate-Elektrode mindestens eines in demselben Halbleitersubstrat ausgebildeten Isolierschicht-Feldeffekttransistors dargestellt ist.

3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Gate-Isolierschicht über den Kanalbereichen der Feldeffekttransistoren ebenfalls eine verminderte Dicke aufweist und daß die Gate-Metallisierung der zu schützenden Feldeffekttransistoren mit der Metallisierung über dem von der Isolierschicht verminderter Dicke bedeckten Teilbereich des zwischen dem anderen Dotierungsgebiet (8) des Schutzelements (5) und dem Halbleitersubstrat (4) gebildeten PN-Überganges (11) in elektrischer Verbindung steht

4. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der Isolierschicht über dem Teilbereich des zwischen dem anderen Dotierungsgebiet (8) des Schutzelements (5) und dem Halbleitersubstrat (4) gebildeten PN-Übergp.nges (11) der lateralen bipolaren Transistorstruktur gleich oder kleiner ist als die Gate-Isolierschicht der zu schützenden Feldeffekttransistoren.