DE3407975A1 - Normalerweise ausgeschaltete, gate-gesteuerte, elektrische schaltungsanordnung mit kleinem einschaltwiderstand - Google Patents

Normalerweise ausgeschaltete, gate-gesteuerte, elektrische schaltungsanordnung mit kleinem einschaltwiderstand

Info

Publication number
DE3407975A1
DE3407975A1 DE19843407975 DE3407975A DE3407975A1 DE 3407975 A1 DE3407975 A1 DE 3407975A1 DE 19843407975 DE19843407975 DE 19843407975 DE 3407975 A DE3407975 A DE 3407975A DE 3407975 A1 DE3407975 A1 DE 3407975A1
Authority
DE
Germany
Prior art keywords
igfet
jfet
circuit arrangement
gate
electrical circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843407975
Other languages
English (en)
Other versions
DE3407975C2 (de
Inventor
Bantval Jayant Clifton Park N.Y. Baliga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3407975A1 publication Critical patent/DE3407975A1/de
Application granted granted Critical
Publication of DE3407975C2 publication Critical patent/DE3407975C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Electronic Switches (AREA)

Description

j, 34U73/O
General Electric Company 9293-RD-14619
Beschreibung
Die Erfindung bezieht sich auf eine normalerweise ausgeschalte-* te elektrische Schaltungsanordnung mit kleinem Einschaltwider- ;" stand und insbesondere auf eine derartige Schaltungsanordnung, die für Leistungsschaltanwendungen geeignet ist.
Ein bekannter Sperrschicht-Feldeffektransistor oder JFET (Junction Field Effect Transistor) mit η-Kanal weist üblicherweise einen Kanalbereich mit η-leitendem Halbleitermaterial und einen p-leitenden Gate-Bereich auf, der an den η-leitenden Kanalbereich angrenzt und mit diesem einen pn-übergang bildet. Bei Vorspannung in Sperrichtung dieses pn-überganges durch eine geeignete Vorspannung des p-leitenden Gate-Bereiches wird in dem η-leitenden Kanalbereich in der Nähe des pn-übergangs ein Verarmungsbereich gebildet, der sich in den Kanalbereich erstreckt, um so den Bereich des Kanals, der Strom leiten kann, zu verengen. Wenn sich der Verarmungsbereich über den gesamten Kanal verteilt hat, befindet sich der JFET bekanntlich in einem sogenannten abgeschnürten Zustand, in dem er keinen Strom leiten kann.
Ein JFET ist eine normalerweise durchgeschaltete oder leitende Vorrichtung, d.h. ein JFET-Gate-Bereich muß aktiv vorgespannt sein, um den JFET abzuschnüren und die Stromleitung durch die Vorrichtung zu beenden. In vielen Fällen ist es jedoch wünschenswert, einen normalerweise ausgeschalteten Betrieb einer Vorrichtung zu haben. Ein derartiger normalerweise ausgeschalteter Betrieb (normally-off operation) wird in einer elektrischen Schaltungsanordnung erhalten, die in der EP 82 103 158.0 angegeben ist. In einer derartigen Schaltungsanordnung ist ein JFET mit einem bipolaren Transistor in Reihe geschaltet, wobei die" Basiselektrode des bipolaren Transistors als eine Gate- oder Steuerelektrode für die gesamte Schaltungsanordnung dient. Ein normalerweise ausgeschalteter
Betrieb des JFET wird erhalten, weil die Basiselektrode in ge- eigneter Weise vorgespannt sein muß, um den bipolaren Transis--_ tor durchzuschalten und damit der JFET Strom leiten kann.
In der vorgenannten elektrischen Schaltungsanordnung ist das Gate mit dem Emitter des bipolaren Transistors elektrisch kurzgeschlossen, wodurch der pn-übergang des JFET in Sperrichtung ·._ vorgespannt ist, wenigstens in einem geringen Maße, während ..; der JFET Strom leitet. Infolgedessen kann die Schaltungsanordnung keinen Vorteil aus einer Technik ziehen, um den Einschaltwiderstand eines JFET wesentlich zu senken, was eine Vorspannung in Durchlaßrichtung des pn-übergangs des JFET erfordert. Bei einem JFET, dessen pn-übergang ausreichend in Durchlaßrichtung vorgespannt ist, um so diese Technik auszunutzen, injiziert der p-leitende Gate-Bereich des JFET Löcher in den n-leitenden Kanalbereich, der bereits Elektronen enthält, wodurch der JFET in einem bipolaren Leitungsmodus arbeitet. Dies hat eine Absenkung des Kanalwiderstands und demzufolge des Einschaltwiderstands des JFET zur Folge. Durch Steuern der Größe der Vorspannung an dem Gate des JFET wird das Ausmaß der Trägerinjektion in den η-leitenden Kanal und somit des Einschaltwiderstands des JFET moduliert. Diese Technik ist in einem Aufsatz von B.J. Baliga mit dem Titel "Bipolar Operation of Power Junction Gate Field-Effect-Transistors", Electron Letters, Band 16 (1980), Seiten 300 - 301 näher erläutert, auf den hiermit Bezug genommen wird.
Es würde wünschenswert sein, eine elektrische Schaltungsanordnung zu schaffen, die einen JFET enthält und in einem normalerweise ausgeschalteten Zustand arbeitet, aber trotzdem die vorgenannte Technik verwendet, um einen wesentlich verminderten Einschaltwiderstand durch Vorspannung ihres pn-übergangs in Durchlaßrichtung zu erzielen.
Es ist deshalb eine Aufgabe der Erfindung, eine elektrische Schaltungsanordnung zu schaffen, die einen JFET enthält und in einem normalerweise ausgeschalteten Zustand arbeitet und
einen wesentlich verminderten Einschaltwiderstand aufweiset, wenn der pn-übergang des JFET in Durchlaßrichtung vorgespannt ist.
weitere Aufgabe der Erfindung wird darin gesehen, eine Gate-gesteuerte elektrische Schaltungsanordnung zu schaffen, die einen JFET aufweist und in einem normalerweise ausgeschalteten Zustand arbeitet mit einem verminderten Einschaltwiderstand, wobei die Gate-Eingangsimpedanz der Schaltungsanordnung möglichst groß ist.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird eine Schaltungsanordnung geschaffen, die einen JFET mit Source-, Drain- und Gate-Elektroden und einen Oberflächen-Feldeffekttransistor oder IGFET ( Insulated Gate Field-Effect Transistor) enthält, der Source-, Drain- und Gate-Elektroden aufweist und normalerweise ausgeschaltet bzw. gesperrt ist. Die JFET-Source-Elektrode ist ohmisch mit der IGFET-Drain-Elektrode verbunden, und die JFET-Drain-Elektrode und die IGFET-Source-Elektrode können Laststrom durch die Schaltungsanordnung führen. Die IGFET-Gate-Elektrode bildet eine Gate-Elektrode der Schaltungsanordnung zum Empfangen von Steuersignalen, die den Leitfähigkeitszustand dieser Schaltungsanordnung bestimmen. Ferner sind in der Schaltungsanordnung Vorspannmittel vorgesehen, die sowohl mit der JFET-als auch der IGFET-Gate-Elektrode verbunden sind und auf die dem Gate der Schaltungsanordnung zugeführten Steuersignale ansprechen, um den JFET in einen bipolaren Zustandsmodus vorzuspannen, wenn der IGFET in einen Durchschaltzustand vorgespannt wird, wodurch ein kleiner Einschaltwiderstand in der elektrischen Schaltungsanordnung erzielt wird.
Die Vorspannmittel der elektrischen Schaltungsanordnung können beispielsweise einen Widerstand aufweisen, der elektrisch zwischen den JFET und IGFET-Gate-Elektroden angeordnet ist. Ein stärker bevorzugtes Ausführungsbeispiel der Vorspannmittel weist einen zweiten IGFET mit Source-, Drain- und
• r-
Gate-Elektroden auf, der im normalerweise ausgeschalteten oder gesperrten Zustand ist, wobei die Gate-Elektrode des zweiten IGFET mit der Gate-Elektrode des ersten IGFET verbunden, die Source-Elektrode des zweiten IGFET mit der JFET-Gate-Elektrode und die Drain-Elektrode des zweiten IGFET mit der JFET-Drain-Elektrode verbunden ist. Die Verwendung der vorgenannten Vorspannmittel in der elektrischen Schaltungsanordnung haben zur Folge, daß das Gate der Schaltungsanordnung in vorteilhafter Weise eine hohe Eingangsimpedanz hat.
Die Erfindung wird nun mit weiteren Merkmalen und Vorteilen anhand der Beschreibung und Zeichnung von Ausführungsbeispielen näher erläutert.
Figur 1 ist ein schematisches Schaltbild von einer normalerweise ausgeschalteten, Gate-gesteuerten elektrischen Schaltungsanordnung mit kleinem Einschaltwiderstand gemäß einem Ausführungsbeispiel der Erfindung.
Figur 2 ist ein schematisches Schaltbild von einer weiteren normalerweise ausgeschalteten, Gate-gesteuerten elektrischen Schaltungsanordnung mit kleinem Einschaltwiderstand gemäß einem anderen Ausführungsbeispiel der Erfindung.
Figur 3 zeigt in einem Kurvenbild Strom-Spannungskennlinien für das Ausführungsbeispiel gemäß Figur 2.
In Figur 1 ist eine elektrische Schaltungsanordnung 10 gemäß der Erfindung dargestellt. Die Schaltungsanordnung 10 enthält einen JFET 12 mit Source-, Drain- und Gate-Elektroden 12S, 12D bzw. 12G. Das JFET 12 hat vorzugsweise einen n-Kan^l und ist in bekannter Weise normalerweise eingeschaltet (normally on-type).Um einen normalerweise ausgeschalteten Betrieb der Schaltungsanordnung 10 zu erhalten, ist zusätzlich ein IGFET 14 des normalerweise gesperrten Typs (oder Anreicherungstyps) vorgesehen, der vorzugsweise einen η-Kanal hat. Der IGFET 14 weist Source-, Drain- und Gate-Elektroden 14S, 14D
bzw. 14G auf. Die IGFET-Drain-Elektrode 14D ist ohmisch mit der JFET-Source-Elektrode 12S verixinden. Die JFET-Drain-Elektrode :' 12D und die IGFßT-Source-Elektrode 14S können mit einer äußeren Schaltung (nicht gezeigt) verbunden werden, um Laststrom durch: die Schaltungsanordnung 10 zu führen. Wenn der JFET 12 und der.' IGFET 14 n-Kanal-Transistoren sind, bildet die JFET-Drain-Elektrode 12D die Anodenelektrode der Schaltungsanordnung 10 ·" und die IGFET-Source-Elektrode 14S bildet die Kathode der Schaltungsanordnung 10.
Die IGFET-Gate-Elektrode 14G kann Steuersignale empfangen, um den Leitfähigkeitszustand der elektrischen Schaltungsanordnung 10 zwischen der Anodenelektrode 12D und der Kathodenelektrode 14S zu bestimmen. Demzufolge ist die IGFET-Gate-Elektrode 14G so dargestellt, daß sie mit dem Gate 16 der Schaltungsanordnung 10 elektrisch kurzgeschlossen ist, so daß sie elektrisch nicht voneinander unterscheidbar sind.
Um einen kleinen Einschaltwiderstand in der Schaltungsanordnung 10 zu erhalten, ist eine JFET-Vorspanneinrichtung vorgesehen, die sowohl mit der JFET-Gate-Elektrode 12G als auch der IGFET-Gate-Elektrode 14G ohmisch verbunden ist. Die Vorspanneinrichtung 18 spricht auf Steuersignale an dem IGFET-Gate 14G an und dient dazu, den JFET 12 in einen bipolaren Leitfähigkeitsmodus vorzuspannen, um den inneren pn-Übergang (nicht dargestellt) des JFET 12 um mehr als etwa 0,6 Volt in Durchlaßrichtung vorzuspannen, was wenigstens für eine Siliziumvorrichtung 12 gilt.
Das in Figur 1 dargestellte Ausführungsbeispiel der JFET-Vor spanneinrichtung 18 weist ein Impedanzelement, beispielsweise einen Widerstand R, auf, dessen eine Seite mit der JFET-Gate-Elektrode 12G und dessen andere Seite mit der IGFET-Gate-Elektrode 14G verbunden ist. Der Wert des Widerstands R ist ausgewählt, daß sichergestellt ist, daß der JFET 12 in einen bipolaren Leitfähigkeitsmodus zur gleichen Zeit vorgespannt ist, zu der ein Steuersignal am Gate 16 der
Schaltungsanordnung den IGFET 14 in einen durchgeschalteten Zustand vorspannt. Wenn beispielsweise die elektrische Schaltungsanordnung 10 einen Strom von 2 Ampere führen soll und die verfügbare Vorspannung für das Gate 16 in dem Bereich von etwa 5 bis 10 Volt liegt, für einen Silizium-JFET 12, liegt der Wert des Widerstands R üblicherweise im Bereich von etwa 25 bis 50 Ohm.
Der JFET 12, der vorzugsweise ein vertieftes bzw. versenktes Gate hat, enthält üblicherweise einen eine hohe Durchbruchsspannung aufweisenden Transistor mit einer üblichen Nennspannung von 600 Volt, und der IGFET 16 enthält üblicherweise einen eine kleine Durchbruchsspannung aufweisenden Transistor mit einer üblichen Nennspannung von 50 Volt. Eine elektrische Schaltungsanordnung 10 mit einem JFET 12 und einem IGFET 14, die nach den vorstehenden Charakteristiken ausgewählt waren, wurde zusammengebaut und getestet, und eine derartige Schaltungsanordnung hatte einen Einschalt- bzw. Durchschaltwiderstand von etwa 10 Ohm pro cm2. Dieser kleine Wert des Durchgangswiderstandes wird durch die Vorspanneinrichtung 18 des JFET erreicht, die dazu dient, den JFET 12 in einen bipolaren Leitfähigkeitsmodus vorzuspannen. Zum Vergleich, wenn der JFET 12 nicht in einen bipolaren Leitfähigkeitsmodus vorgespannt wäre, wie beispielsweise durch die Vorspanneinrichtung 18, würde der Durchgangswiderstand des JFET 12 und des damit in Reihe geschalteten IGFET 14 etwa 1 Ohm/cm2 betragen, was eine Vergrößerung des Widerstandes um das etwa 100fache gegenüber der elektrischen Schaltungsanordnung 10 bedeutet, die die JFET-Vorspanneinrichtung 10 aufweist.
Der JFET 12, der IGFET 14 und der Widerstand R können jeweils einzelne oder diskrete Schaltungselemente sein, oder zwei davon oder vorzugsweise alle drei Schaltungselemente können in monolithischer integrierter Form (nicht gezeigt) gefertigt sein.
In Figur 2 ist eine elektrische Schaltungsanordnung 200 gemäß einem weiteren Ausführungsbeispiel der Erfindung dargestellt. Die Schaltungsanordnung 200 ist identisch mit der Schaltungsanordnung 10 gemäß Figur 1, abgesehen von der Einfügung einer anderen JFET-Vorspanneinrichtung 218, die vorteilhafterweise ein Gate 16 der Schaltungsanordnung 200 mit einer hohen Eingangsimpedanz zur Folge hat.
. Die JFET-Vorspanneinrichtung 218 weist ein IGFET 220 mit Source-, Drain- und Gate-Elektroden 220S, 220D bzw. 220G auf und ist normalerweise ausgeschaltet bzw. gesperrt. Der IGFET 220 muß von dem n-Kanaltyp sein. Der IGFET 220 hat vorzugsweise eine Nenndurchbruchsspannung, die mit derjenigen des JFET 212 vergleichbar ist, da der IGFET 220 und der JFET 212 jeweils im wesentlichen die gleiche Spannung führt, wenn die Schaltungsanordnung 220 in einem gesperrten oder nicht-leitjenden Zustand ist. Die IGFET-Source-Elektrode 220S ist mit der! JFET-Gate~Elektrode 212G ohmisch verbunden, und die IGFET-Drain-Elektrode 220D ist mit der JFET-Drain-Elektrode 212D ohmisch verbunden. Die IGFET-Gate-Elektrode 220G ist elektrisch mit der IGFET-Gate-Elektrode 214G kurzgeschlossen, um so von dieser elektrisch nicht unterscheidbar zu sein, was auch für das Gate 216 der Schaltungsanordnung gilt, an dem die Steuersignale zum Bestimmen des Leitfähigkeitszustands der Schaltungsanordnung 200 empfangen werden. Das Gate 216 hat vorteilhafterweise eine hohe Eingangsimpedanz, da es nur mit den eine hohe Eingangsimpedanz aufweisenden Gate-Elektroden 214G und 220G verbunden ist. Demzufolge kann eine geeignete Ansteuerschaltung (nicht gezeigt) für das Gate 216 weniger kompliziert sein, als eine geeignete Steuerschaltung (nicht gezeigt) für das Gate 16 der elektrischen Schaltungsanordnung 10 gemäß Figur 1, da die Steuerschaltung für das Gate 216 im Gegensatz zur Steuerschaltung für das Gate 16 nur einen minimalen Strom liefern muß.
Im Betrieb der elektrischen Schaltungsanordnung 200 wird der JFET 212 in einen bipolaren Leitfähigkeitsmodus vorgespannt,
•/Μ
wenn die Spannung der Anode 212D in bezug auf die Kathode 214S genügend hoch ist, um so den pn-übergang im JFET 212 (d.h. der übergang zwischen der JFET-Gate-Elektrode 212 und der Source-Elektrode 212S) um mehr als etwa 0,6 Volt, wenigstens für einen Silizium-JFET 212, in Durchlaßrichtung vor- : zuspannen. Da die Spannungsabfälle über den IGFET's 220 und 214 vernachlässigbar sind im Vergleich zu 0,6 Volt, bedeutet dies, daß die Anode 212D in ähnlicher Weise vorgespannt sein muß über etwa 0,6 Volt, bevor der JFET 212 in einen bipolaren Leitfähigkeitsmodus vorgespannt ist.
Die Wirkung der vorgenannten 0,6 VoIt-Vorspannung für die Anode 212D wird deutlicher, wenn die graphische Darstellung der Ausgangsgröße oder der Strom-Spannungs-Charakteristiken der elektrischen Schaltungsanordnung 200 anhand von Figur 3 betrachtet wird. Wie dort angegeben ist, weist die elektrische Schaltungsanordnung 200 einen sehr kleinen Einschaltwiderstand auf, wenn die Anoden-Kathoden-Spannung 0,6 Volt überschreitet, wie es durch die stark ansteigende Kurve 300 angegeben ist.
Bei kleineren Anoden/Kathoden-Spannungen, bei denen der JFET 212 nicht in einen bipolaren Leitfähigkeitsmodus vorgespannt ist, weist die Schaltungsanordnung 200, wie es in übertriebener Form dargestellt ist, einen aktiven Bereich auf, in dem ihre Anoden/Kathoden-Spannung vorwiegend durch die Vorspannung des IGFET 214 gesteuert wird.
Die elektrische Schaltungsanordnung 200 nimmt den gleichen kleinen Einschaltwiderstand an, wie die elektrische Schaltungsanordnung 10 gemäß Figur 1, wie es vorstehend quantitativ erläutert wurde. Die Schaltungsanordnung 200 weist zusätzlich eine sehr schnelle Abschalt- bzw. Sperrgeschwindigkeit auf. Bei einem Test der Sperrgeschwindigkeit der Schaltungsanordnung 200, bei dem die Vorrichtungen 212, 214 und 220 entsprechende Nenn-Durchbruchsspannungen von 600 Volt, 50 Volt und 500 Volt
und bei dem eine Last von 200 Ohm durch eine 150-Volt Gleichstromquelle gespeist wurde, die zwischen die Anode 212D und ; die Kathode 214S geschaltet war, zeigte die Schaltungsanordnung 200 eine kurze Trägerspeicherzeit von etwa 100 Nanosekunden, : woran sich eine schnelle Stromabfallzeit von weniger als etwa 500 Nanosekunden anschloß. Somit ist die elektrische Schaltungsanordnung 200 in vorteilhafter Weise geeignet für Leistungsschaltanwendungen bei hohen Frequenzen bis zu etwa 100 kHz, wo kleine Schaltverluste wesentlich sind.
Der JFET 212, der IGFET 214 und der IGFET 220 können jeweils einzelne oder diskrete Schaltungselemente sein oder es können 2 oder vorzugsweise alle 3 Vorrichtungen in einer monolithischen integrierten Form (nicht gezeigt) ausgebildet sein.
Vorstehend wurden verschiedene Ausführungsbeispiele von einer elektrischen Schaltungsanordnung beschrieben, die einen JFET enthält und in einem normalerweise ausgeschalteteten oder gesperrten Betrieb arbeitet, wobei die Schaltungsanordnung einen wesentlich verminderten Einschaltwiderstand durch Vorspannung in Durchlaßrichtung des pn-übergangs des JFET erreicht. Ein bevorzugtes Ausführungsbeispiel der Schaltungsanordnung hat vorteilhafterweise ein Gate mit einer hohen Eingangsimpedanz.
Es sind jedoch noch weitere Ausführungsbeispiele möglich. Beispielsweise könnten elektrische Schaltungsanordnungen hergestellt werden, in denen komplementäre Halbleitervorrichtungen verwendet werden, d.h. ein p-Kanal-JFET könnte den n-Kanal-JFET ersetzen und p-Kanal-IGFET's könnten die n-Kanal-IGFET's ersetzen.
■ßi-
- Leerseite -

Claims (6)

1, River Road Schenectady, N.Y./U.S.A.
Normalerweise ausgeschaltete, Gate-gesteuerte elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand
Patentansprüche
f1.^Normalerweise ausgeschaltete, Gate-gesteuerte elektrische Schaltung mit kleinem Einschaltwiderstand, gekennzeichnet durch
a) einen Sperrschicht-Feldeffektwiderstand oder JFET (12) mit Source-, Drain- und Gate-Elektroden,
b) einen Oberflächen-Feldeffekttranistor oder IGFET (14) mit Source-, Drain- und Gate-Elektroden, der normalerweise ausgeschaltet ist,
c) die JFET-Source-Elektrode und die IGFET-Drain-Elektrode sind ohmisch miteinander verbunden und die JFET-Orain." Elektrode und die IGFET-Source-Elektrode können einen Laststrom durch die elektrische Schaltungsanordnung (10; 200) führen,
d) die IGFET-Gate-Elektrode (14G; 214G) bildet eine Gate-Elektrode (16; 216) der Schaltungsanordnung zum Empfangen von Steuersignalen, die den Leitfähigkeitszustand der
Schaltungsanordnung bestimmen, und
e) eine Vorspanneinrichtung (18; 218), die sowohl mit der JFET- als auch der IGFET-Gate-Elektrode verbünden ist, spricht auf die Steuersignale an dem Gate (16; 216) der Schaltungsanordnung an zum Vorspannen des JFET (12; 212) in einen bipolaren Leitfähigkeitsmodus, wenn der IGFET (14; 214) in einem leitenden Zustand ist, wodurch ein kleiner Einschaltwiderstand der elektrischen Schaltungsanordnung (10; 200) erzielbar ist.
2. Elektrische Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspanneinrichtung (18) eine Impedanz (R) enthält, die elektrisch zwischen die IGFET-Gate-Elektrode (14G) und die JFET-Gate-Elektrode (12G) geschaltet ist.
3. Elektrische Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Impedanz einen Widerstand aufweist, der elektrisch zwischen die JFET-Gate-Elektrode und die IGFET-Gate-Elektrode geschaltet ist.
4. Elektrische Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß sowohl der JFET (12) als auch der IGFET (14) Vorrichtungen des n-Kanal-Typs sind.
5. Elektrische Schaltungsanordnung nach Anspruch 1, Π"ίΰ"τ c h gekennzeichnet , daß die Vorspanneinrichtung (218) einen zweiten IGFET (220) mit Source- und Gate-Elektroden aufweist, der normalerweise ausgeschaltet ist, wobei die Gate-Elektrode (220G) des zweiten IGFET (220) elektrisch mit der .Gate-Elektrode (214G) des ersten IGFET (214) kurzgeschlossen ist, die Source-Elektrode des zweiten IGFET mit der Gate-Elektrode des JFET (212) ohmisch verbunden ist und die Drain-Elektrode des zweiten IGFET mit der Drain-Elektrode des JFET ohmisch verbunden ist, wodurch
das Gate (216) der Schaltungsanordnung (200) eine hohe
Eingangsimpedanz erhält. ■ -
6. Elektrische Schaltungsanordnung nach Anspruch 5, :_.
dadurch gekennzeichnet, daß der ; JPET (212) eine Vorrichtung des n-Kanal-Typs ist und sowohl der erste als auch der zweite IGFET (214, 220) Vorrichtungen des n-Kanal-Typs sind. j
DE3407975A 1983-03-07 1984-03-03 Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand Expired DE3407975C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/473,089 US4523111A (en) 1983-03-07 1983-03-07 Normally-off, gate-controlled electrical circuit with low on-resistance

Publications (2)

Publication Number Publication Date
DE3407975A1 true DE3407975A1 (de) 1984-09-13
DE3407975C2 DE3407975C2 (de) 1985-08-29

Family

ID=23878162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3407975A Expired DE3407975C2 (de) 1983-03-07 1984-03-03 Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand

Country Status (5)

Country Link
US (1) US4523111A (de)
JP (1) JPS59176929A (de)
CA (1) CA1205877A (de)
DE (1) DE3407975C2 (de)
FR (1) FR2544934B1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0292713A2 (de) * 1987-05-26 1988-11-30 International Business Machines Corporation CMOS-Empfangsschaltung für niedrigen Spannungshub
DE4439301C1 (de) * 1994-11-07 1996-07-18 Univ Dresden Tech Schaltungsanordnung mit einem Gate-gesteuerten Haupt- und einem Gate-gesteuerten Hilfsschalter
US6373318B1 (en) 1998-09-25 2002-04-16 Siemens Aktiengesellschaft Electronic switching device having at least two semiconductor components

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743952A (en) * 1983-04-04 1988-05-10 General Electric Company Insulated-gate semiconductor device with low on-resistance
US5051618A (en) * 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
JP3242149B2 (ja) * 1992-05-29 2001-12-25 富士通株式会社 ダイナミック型分周回路
US5583062A (en) * 1995-06-07 1996-12-10 Lsi Logic Corporation Self-aligned twin well process having a SiO2 -polysilicon-SiO2 barrier mask
US5763302A (en) * 1995-06-07 1998-06-09 Lsi Logic Corporation Self-aligned twin well process
US5770492A (en) * 1995-06-07 1998-06-23 Lsi Logic Corporation Self-aligned twin well process
US5670393A (en) * 1995-07-12 1997-09-23 Lsi Logic Corporation Method of making combined metal oxide semiconductor and junction field effect transistor device
DE19902520B4 (de) 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
US6355513B1 (en) * 1999-10-29 2002-03-12 Lovoltech, Inc. Asymmetric depletion region for normally off JFET
US6614289B1 (en) 2000-11-07 2003-09-02 Lovoltech Inc. Starter device for normally off FETs
US6566936B1 (en) * 1999-10-29 2003-05-20 Lovoltech Inc. Two terminal rectifier normally OFF JFET
US6356059B1 (en) * 2001-02-16 2002-03-12 Lovoltech, Inc. Buck converter with normally off JFET
US6900506B1 (en) 2002-04-04 2005-05-31 Lovoltech, Inc. Method and structure for a high voltage junction field effect transistor
US6921932B1 (en) 2002-05-20 2005-07-26 Lovoltech, Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US7262461B1 (en) 2002-05-20 2007-08-28 Qspeed Semiconductor Inc. JFET and MESFET structures for low voltage, high current and high frequency applications
US7268378B1 (en) 2002-05-29 2007-09-11 Qspeed Semiconductor Inc. Structure for reduced gate capacitance in a JFET
US6777722B1 (en) 2002-07-02 2004-08-17 Lovoltech, Inc. Method and structure for double dose gate in a JFET
US6696706B1 (en) 2002-10-22 2004-02-24 Lovoltech, Inc. Structure and method for a junction field effect transistor with reduced gate capacitance
US7075132B1 (en) 2002-12-30 2006-07-11 Lovoltech, Inc. Programmable junction field effect transistor and method for programming the same
JP4265234B2 (ja) * 2003-02-13 2009-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7038260B1 (en) 2003-03-04 2006-05-02 Lovoltech, Incorporated Dual gate structure for a FET and method for fabricating same
US7009228B1 (en) * 2003-03-04 2006-03-07 Lovoltech, Incorporated Guard ring structure and method for fabricating same
US20080291973A1 (en) * 2004-11-16 2008-11-27 Acco Integrated Ultra-Wideband (Uwb) Pulse Generator
EP1935026A1 (de) 2005-10-12 2008-06-25 Acco Feldeffekttransistor mit isoliertem gate mit einem dummie-gate
US7863645B2 (en) * 2008-02-13 2011-01-04 ACCO Semiconductor Inc. High breakdown voltage double-gate semiconductor device
US8928410B2 (en) 2008-02-13 2015-01-06 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
KR20120132643A (ko) * 2008-02-13 2012-12-06 아코 세미컨덕터, 인크 높은 항복 전압 이중 게이트 반도체 디바이스
US7969243B2 (en) 2009-04-22 2011-06-28 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
US9240402B2 (en) 2008-02-13 2016-01-19 Acco Semiconductor, Inc. Electronic circuits including a MOSFET and a dual-gate JFET
SE533026C2 (sv) * 2008-04-04 2010-06-08 Klas-Haakan Eklund Fälteffekttransistor med isolerad gate seriekopplad med en JFET
US7688117B1 (en) 2008-04-21 2010-03-30 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration N channel JFET based digital logic gate structure
US7808415B1 (en) * 2009-03-25 2010-10-05 Acco Semiconductor, Inc. Sigma-delta modulator including truncation and applications thereof
US7952431B2 (en) * 2009-08-28 2011-05-31 Acco Semiconductor, Inc. Linearization circuits and methods for power amplification
US8532584B2 (en) 2010-04-30 2013-09-10 Acco Semiconductor, Inc. RF switches
JP5979998B2 (ja) * 2012-06-18 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたシステム
US9871510B1 (en) 2016-08-24 2018-01-16 Power Integrations, Inc. Clamp for a hybrid switch
RU177625U1 (ru) * 2017-09-11 2018-03-02 Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации Публичное акционерное общество "Научно-производственное объединение "ЭНЕРГОМОДУЛЬ" Базовый элемент высоковольтного ключевого устройства
US10826485B2 (en) * 2018-12-17 2020-11-03 Analog Devices International Unlimited Company Cascode compound switch slew rate control
US20200195246A1 (en) * 2018-12-17 2020-06-18 Analog Devices International Unlimited Company Compound switch with jfet cascode gate forward-biasing control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0063749A2 (de) * 1981-04-24 1982-11-03 General Electric Company Verbundschaltung zum Schalten von Leistungshalbleitern

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521141A (en) * 1967-10-30 1970-07-21 Ibm Leakage controlled electric charge switching and storing circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0063749A2 (de) * 1981-04-24 1982-11-03 General Electric Company Verbundschaltung zum Schalten von Leistungshalbleitern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0292713A2 (de) * 1987-05-26 1988-11-30 International Business Machines Corporation CMOS-Empfangsschaltung für niedrigen Spannungshub
EP0292713A3 (en) * 1987-05-26 1990-02-28 International Business Machines Corporation Low voltage swing cmos receiver circuit
DE4439301C1 (de) * 1994-11-07 1996-07-18 Univ Dresden Tech Schaltungsanordnung mit einem Gate-gesteuerten Haupt- und einem Gate-gesteuerten Hilfsschalter
US6373318B1 (en) 1998-09-25 2002-04-16 Siemens Aktiengesellschaft Electronic switching device having at least two semiconductor components

Also Published As

Publication number Publication date
JPH0257735B2 (de) 1990-12-05
JPS59176929A (ja) 1984-10-06
CA1205877A (en) 1986-06-10
FR2544934B1 (fr) 1986-09-26
DE3407975C2 (de) 1985-08-29
US4523111A (en) 1985-06-11
FR2544934A1 (fr) 1984-10-26

Similar Documents

Publication Publication Date Title
DE3407975A1 (de) Normalerweise ausgeschaltete, gate-gesteuerte, elektrische schaltungsanordnung mit kleinem einschaltwiderstand
DE2351732C2 (de) Schaltungsanordnung zum Schutz eines Leistungstransistors vor Überlastung
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE69416950T2 (de) DMOSFET mit einem Widerstand zum Verbessern der Stromführung im Sperrbetrieb
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE2505573C3 (de) Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren
DE1104032B (de) Halbleiteranordnung mit nichtlinearer Widerstandskennlinie und Schaltungsanordnung unter Verwendung einer solchen Halbleiter-anordnung
DE3838962C2 (de)
DE2437428A1 (de) Schutzschaltung
DE69302244T2 (de) Halbleiter-Schutzkomponente
DE102014103561A1 (de) Einstellbares transistorbauelement
DE3411020A1 (de) Ig-halbleitervorrichtung mit niedrigem on-widerstand
DE2341899B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE2021160C2 (de) Thyristortriode
EP0006428B1 (de) Halbleiteranordnung für ein Schwellwertelement
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE69527721T2 (de) Emitter-geschalteter thyristor
DE1942558C3 (de) Integrierte Halbleiterschaltung
DE2102103A1 (de) Durch Feldeffekt gesteuerte Diode
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE2520608C3 (de) Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals
DE2513893C2 (de) Transistorverstärker
DE69834451T2 (de) Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: VOIGT, R., DIPL.-ING., PAT.-ANW., 6232 BAD SODEN

8339 Ceased/non-payment of the annual fee