JP3242149B2 - ダイナミック型分周回路 - Google Patents
ダイナミック型分周回路Info
- Publication number
- JP3242149B2 JP3242149B2 JP13937592A JP13937592A JP3242149B2 JP 3242149 B2 JP3242149 B2 JP 3242149B2 JP 13937592 A JP13937592 A JP 13937592A JP 13937592 A JP13937592 A JP 13937592A JP 3242149 B2 JP3242149 B2 JP 3242149B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mesfet
- level
- input signal
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
れたトランスファーゲートを用いたダイナミック型分周
回路に関する。
れたダイナミック型1/2分周回路を示す。
0の出力端がトランスファーゲート31を介してソース
フォロア20の入力端に接続され、ソースフォロア20
の出力端がインバータ32及びトランスファーゲート3
3を介してソースフォロア10の入力端に接続されてい
る。
11のドレインDがグランド線GNDに接続され、D型
MESFET11のソースSがレベルシフトダイオード
12及びD型MESFET13を介して電源供給線VE
Eに接続されている。D型MESFET13は、そのゲ
ートGがソースSに接続されて定電流源となっている。
ソースフォロア10の入力端及び出力端はそれぞれD型
MESFET11のゲートG及びソースSである。
0と同一構成であり、D型MESFET21のドレイン
Dがグランド線GNDに接続され、D型MESFET2
1のソースSがレベルシフトダイオード22及びD型M
ESFET23を介して電源供給線VEEに接続されて
いる。D型MESFET23は、そのゲートGがソース
Sに接続されて定電流源となっている。ソースフォロア
20の入力端及び出力端はそれぞれD型MESFET2
1のゲートG及びソースSとなっている。
ァーゲート33のゲートGに可変周波数の入力信号IN
が供給され、トランスファーゲート31のゲートGに、
入力信号INの論理レベルを反転した入力信号*INが
供給され、図4に示す如く動作する。
入力信号INがH(高)レベル、入力信号*INがL
(低)レベルで、D型MESFET21のゲートGがL
レベルであるとする。このとき、D型MESFET21
がオフとなってインバータ32の入力端及び出力端がそ
れぞれLレベル及びHレベル、トランスファーゲート3
3がオン、D型MESFET11のゲートGがHレベル
となってその出力がHレベルになる。
力信号*INがHレベルとなると、トランスファーゲー
ト33がオフになってD型MESFET11のゲートG
がHレベルに保持され、これによりソースフォロア10
の入出力レベルは変化しない。一方、トランスファーゲ
ート31がオンになり、D型MESFET21のゲート
GがHレベルとなってその出力もHレベルとなり、出力
信号OUTはLレベルとなる。
力信号*INがLレベルとなると、トランスファーゲー
ト31がオフになってD型MESFET21のゲートG
がHレベルに保持され、これによりソースフォロア20
の入出力レベルは変化せず、出力信号OUTもLレベル
のままである。一方、トランスファーゲート33がオン
になってD型MESFET11のゲートGがLレベルと
なり、ソースフォロア10の出力はLレベルとなる。
力信号*INがHレベルとなると、トランスファーゲー
ト33がオフになってD型MESFET11のゲートG
がLレベルに保持され、これによりソースフォロア10
の入出力レベルは変化しない。一方、トランスファーゲ
ート31がオンになり、D型MESFET21のゲート
GがLレベルとなってソースフォロア20の出力がLレ
ベル、出力信号OUTがHレベルとなる。
信号INを1/2分周した出力信号OUTが得られる。
は、高速性に優れ、入力信号INを例えば3〜10GH
zの範囲で動作させることができる。
が低周波数の場合、例えば図3の括弧内に示す状態にお
いて、ソースフォロア10の出力端からトランスファー
ゲート31を通ってソースフォロア20の入力端へ流れ
るリーク電流の時間積分値が無視できなくなり、ソース
フォロア20の入出力レベルが反転して1/2分周回路
が誤動作する。
み、動作の高速性が確保され且つより低周波数での動作
が可能なダイナミック型分周回路を提供することにあ
る。
発明のダイナミック型分周回路に用いられるトランスフ
ァーゲートの構成及びそのMESFETの特性を示す。
に示す如く、第1ディプレッション型MESFET1
と、第1ディプレッション型MESFET1に直列接続
され、ゲートが第1ディプレッション型MESFET1
のゲートに接続された第2ディプレッション型MESF
ET2とを備えている。例えば図1(B)に示す如く、
第1ディプレッション型MESFET1のしきい電圧V
TH1は、第2ディプレッション型MESFET1のしき
い電圧VTH2よりも小さい。図1(B)は、第1ディプ
レッション型MESFET1及び第2ディプレッション
型MESFET2のドレイン電流ID −ゲート電圧VG
特性図である。
1は、ゲートへの入力信号INが高レベルで第2ディプ
レッション型MESFET2がオンのとき低抵抗値とな
り、入力信号INが低レベルで第2ディプレッション型
MESFET2がオフのとき高抵抗値になる可変抵抗と
して機能する。
T1の電圧V1が低レベルで他端T2の電圧V2が高レ
ベルでゲートへの入力信号INが低レベルの場合には、
T2からT1側へのリーク電流が従来のトランスファー
ゲートよりも低減し、これにより、動作の高速性を確保
しつつ、より低周波数での動作が可能になる。
例えば図2に示す如く、MESFETで構成された第1
ソースフォロア10の出力端とMESFETで構成され
た第2ソースフォロア20の入力端との間に、上記構成
のトランスファーゲートが接続されており、上記理由に
より、動作の高速性を確保しつつ、より低周波数での動
作が可能になる。
明する。
適用されたダイナミック型1/2分周回路を示す。図3
と同一構成要素には、同一符号を付してその説明を省略
する。
ァーゲート31及び33の代わりに、ぞれぞれトランス
ファーゲート41及び43を用いている。トランスファ
ーゲート41及び43は共に、図1(A)のトランスフ
ァーゲートと同一構成である。
D型MESFET411とD型MESFET412とが
直列接続され、D型MESFET411及びD型MES
FET412のゲートGが共通に接続され、これに入力
信号*INが供給される。D型MESFET412のし
きい電圧(例えば−1.0V)は、D型MESFET4
11のしきい値電圧(例えば−1.5V)よりも大きく
されている。D型MESFET411は、入力信号*I
Nが高レベルでD型MESFET412がオンのとき低
抵抗値となり、入力信号*INが低レベルでD型MES
FET412がオフのとき高抵抗値となる可変抵抗とし
て機能する。
型MESFET431とD型MESFET432とが直
列接続され、D型MESFET431及びD型MESF
ET432のゲートGが共通に接続され、これに入力信
号INが供給される。D型MESFET432のしきい
電圧(例えば−1.0V)は、D型MESFET431
のしきい値電圧(例えば−1.5V)よりも大きくされ
ている。D型MESFET431は、入力信号INが高
レベルでD型MESFET432がオンのとき低抵抗値
となり、入力信号INが低レベルでD型MESFET4
32がオフのとき高抵抗値となる可変抵抗として機能す
る。
は、図4に示す如く動作する。図2の回路及び図3の回
路をシミュレーションしたところ、回路が正常に動作す
る入力信号INの周波数範囲は、図3の回路の場合3〜
10GHzであったが、図2の回路の場合1〜10GH
zとなり、これにより、動作の高速性を確保しつつ、よ
り低周波数での動作が可能になることを確認できた。
ミック型分周回路では、MESFETで構成された第1
ソースフォロアの出力端とMESFETで構成された第
2ソースフォロアの入力端との間にトランスファーゲー
トが接続され、このトランスファーゲートは、第1ディ
プレッション型MESFETと第2ディプレッション型
MESFETとが直列接続され、両FETのゲートが共
通に接続され、第1ディプレッション型MESFETの
しきい電圧が、第2ディプレッション型MESFETの
しきい電圧よりも小さいので、第1ディプレッション型
MESFETは、ゲートへの入力信号が高レベルで第2
ディプレッション型MESFETがオンのとき低抵抗値
となり、ゲートへの入力信号が低レベルで第2ディプレ
ッション型MESFETがオフのとき高抵抗値になる可
変抵抗として機能し、したがって、トランスファーゲー
トの一端の電圧が低レベルで他端の電圧が高レベルでゲ
ートへの入力信号が低レベルの場合には、該他端側から
該一端側へのリーク電流が従来のトランスファーゲート
よりも低減し、これにより該ダイナミック型分周回路
は、動作の高速性が確保され且つより低周波数での動作
が可能になるという効果を奏する。
トランスファーゲートの構成及びそのMESFETのド
レイン電流I D −ゲート電圧V G 特性を示す図である。
ナミック型1/2分周回路の構成図である。
である。
る。
32 D型MESFET 12、22 レベルシフトダイオード D型MESFET 31、33、41、43 トランスファーゲート 32 インバータ
Claims (1)
- 【請求項1】 MESFETで構成された第1ソースフ
ォロア(10)の出力端とMESFETで構成された第
2ソースフォロア(20)の入力端との間にトランスフ
ァーゲートが接続されたダイナミック型分周回路におい
て、該トランスファーゲートは、 一端が該第1ソースフォロアの該出力端に接続された第
1ディプレッション型MESFETと、 一端が該第1ディプレッション型MESFETの他端に
接続され、他端が該第2ソースフォロアの該入力端に接
続され、ゲートが該第1ディプレッション型MESFE
Tのゲートに接続され、しきい電圧が該第1ディプレッ
ション型MESFETのしきい電圧よりも大きい第2デ
ィプレッション型MESFETと、 を有することを特徴とするダイナミック型分周回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13937592A JP3242149B2 (ja) | 1992-05-29 | 1992-05-29 | ダイナミック型分周回路 |
US08/067,621 US5541549A (en) | 1992-05-29 | 1993-05-28 | Transfer gate circuit and dynamic divider circuit using the same |
FR9306459A FR2691858B1 (fr) | 1992-05-29 | 1993-05-28 | Circuit de porte de transfert et circuit diviseur dynamique associé. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13937592A JP3242149B2 (ja) | 1992-05-29 | 1992-05-29 | ダイナミック型分周回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05335917A JPH05335917A (ja) | 1993-12-17 |
JP3242149B2 true JP3242149B2 (ja) | 2001-12-25 |
Family
ID=15243863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13937592A Expired - Fee Related JP3242149B2 (ja) | 1992-05-29 | 1992-05-29 | ダイナミック型分周回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5541549A (ja) |
JP (1) | JP3242149B2 (ja) |
FR (1) | FR2691858B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7132875B2 (en) | 2000-10-30 | 2006-11-07 | Kabushiki Kaisha Toshiba | Voltage switching circuit |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6480541B1 (en) * | 1996-11-27 | 2002-11-12 | Realnetworks, Inc. | Method and apparatus for providing scalable pre-compressed digital video with reduced quantization based artifacts |
US6930517B2 (en) * | 2003-09-26 | 2005-08-16 | Semiconductor Components Industries, L.L.C. | Differential transistor and method therefor |
US8638594B1 (en) | 2009-12-02 | 2014-01-28 | Altera Corporation | Integrated circuits with asymmetric transistors |
US8482963B1 (en) | 2009-12-02 | 2013-07-09 | Altera Corporation | Integrated circuits with asymmetric and stacked transistors |
US9496268B2 (en) | 2009-12-02 | 2016-11-15 | Altera Corporation | Integrated circuits with asymmetric and stacked transistors |
JP2011124647A (ja) * | 2009-12-08 | 2011-06-23 | Panasonic Corp | 可変利得増幅器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4198580A (en) * | 1978-05-30 | 1980-04-15 | National Semiconductor Corporation | MOSFET switching device with charge cancellation |
JPS5894232A (ja) * | 1981-11-30 | 1983-06-04 | Toshiba Corp | 半導体アナログスイッチ回路 |
JPS5919436A (ja) * | 1982-07-26 | 1984-01-31 | Toshiba Corp | 転送回路 |
US4523111A (en) * | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
US4544854A (en) * | 1983-08-04 | 1985-10-01 | Motorola, Inc. | Analog switch structure having low leakage current |
JPS6154711A (ja) * | 1984-08-27 | 1986-03-19 | Yokogawa Hokushin Electric Corp | アナログスイツチ |
US4682061A (en) * | 1986-05-01 | 1987-07-21 | Honeywell Inc. | MOSFET transistor switch control |
JPS6393217A (ja) * | 1986-10-07 | 1988-04-23 | Fuji Electric Co Ltd | アナログスイツチ回路 |
FR2632794B1 (fr) * | 1988-06-10 | 1990-10-05 | Labo Electronique Physique | Circuit hyperfrequences comprenant un circuit diviseur de frequences par deux a fonctionnement en dynamique |
JP2564915B2 (ja) * | 1988-09-30 | 1996-12-18 | 日本電気株式会社 | 分周回路 |
JPH07105447B2 (ja) * | 1988-12-15 | 1995-11-13 | 株式会社東芝 | 伝送ゲート |
JP2824121B2 (ja) * | 1990-05-09 | 1998-11-11 | シャープ株式会社 | ダイナミック型分周回路 |
US5315188A (en) * | 1992-11-02 | 1994-05-24 | Samsung Electronics Co., Ltd. | High voltage switching circuit |
-
1992
- 1992-05-29 JP JP13937592A patent/JP3242149B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-28 FR FR9306459A patent/FR2691858B1/fr not_active Expired - Fee Related
- 1993-05-28 US US08/067,621 patent/US5541549A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7132875B2 (en) | 2000-10-30 | 2006-11-07 | Kabushiki Kaisha Toshiba | Voltage switching circuit |
US7414454B2 (en) | 2000-10-30 | 2008-08-19 | Kabushiki Kaisha Toshiba | Voltage switching circuit |
Also Published As
Publication number | Publication date |
---|---|
US5541549A (en) | 1996-07-30 |
FR2691858A1 (fr) | 1993-12-03 |
FR2691858B1 (fr) | 1994-12-23 |
JPH05335917A (ja) | 1993-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
CA2043610A1 (en) | Drive circuit comprising a subsidiary drive circuit | |
JP2570471B2 (ja) | クロックドライバー回路 | |
JPS6161295B2 (ja) | ||
US6111425A (en) | Very low power logic circuit family with enhanced noise immunity | |
CA1047602A (en) | Voltage level conversion circuit | |
US5095230A (en) | Data output circuit of semiconductor device | |
US6084459A (en) | Voltage level shifting circuit | |
JP3242149B2 (ja) | ダイナミック型分周回路 | |
US5045718A (en) | Circuit for detecting power supply voltage variation | |
US4837463A (en) | Three-state complementary field effect integrated circuit | |
JPH0677804A (ja) | 出力回路 | |
US5032741A (en) | CDCFL logic circuits having shared loads | |
JP2531834B2 (ja) | 低インピ―ダンス出力回路 | |
JP3361605B2 (ja) | 半導体集積回路装置 | |
JP3008697B2 (ja) | 論理回路 | |
JP2927112B2 (ja) | テスト回路 | |
US5382842A (en) | Composite logic circuit with bipolar transistor-complementary field effect transistor | |
JP3094040B2 (ja) | Cmos論理回路 | |
JPH0529847A (ja) | 能動負荷回路及びそれを用いた差動増幅器 | |
JPH0472913A (ja) | 出力バツフア回路 | |
JPS594890B2 (ja) | デイジタル回路 | |
US6124734A (en) | High-speed push-pull output stage for logic circuits | |
JP3055165B2 (ja) | 出力バッファ回路 | |
JP3105650B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |