DE102014103561A1 - Einstellbares transistorbauelement - Google Patents

Einstellbares transistorbauelement Download PDF

Info

Publication number
DE102014103561A1
DE102014103561A1 DE102014103561.5A DE102014103561A DE102014103561A1 DE 102014103561 A1 DE102014103561 A1 DE 102014103561A1 DE 102014103561 A DE102014103561 A DE 102014103561A DE 102014103561 A1 DE102014103561 A1 DE 102014103561A1
Authority
DE
Germany
Prior art keywords
transistor
area
source
mosfet
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014103561.5A
Other languages
English (en)
Other versions
DE102014103561B4 (de
Inventor
Franz Hirler
Gerhard Noebauer
Martin Pölzl
Walter Rieger
Michael Treu
Martin Henning Vielemeyer
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014103561A1 publication Critical patent/DE102014103561A1/de
Application granted granted Critical
Publication of DE102014103561B4 publication Critical patent/DE102014103561B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Transistorbauelement umfasst wenigstens eine Transistorzelle eines ersten Typs, die ein Driftgebiet, ein Sourcegebiet, ein zwischen dem Sourcegebiet und dem Driftgebiet angeordnetes Bodygebiet, ein Draingebiet, eine zu dem Bodygebiet benachbarte und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isolierte Gateelektrode und eine zu dem Driftgebiet benachbarte und durch ein Feldelektrodendielektrikum dielektrisch gegenüber dem Driftgebiet isolierte Feldelektrode aufweist. Ein Gateanschluss ist an die Gateelektrode gekoppelt, ein Sourceanschluss ist an das Sourcegebiet gekoppelt und ein Steueranschluss ist dazu ausgebildet, ein Steuersignal zu erhalten. Ein variabler Widerstand ist zwischen die Feldelektrode und den Gateanschluss oder den Sourceanschluss angeschlossen. Der variable Widerstand umfasst einen variablen Widerstandswert, der dazu ausgebildet, durch das an dem Steueranschluss erhaltende Steuersignal angestellt zu werden.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Transistorbauelement, insbesondere ein einstellbares Transistorbauelement.
  • MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) insbesondere Leistungs-MOSFET sind als elektronische Schalter zum Schalten elektrischer Lasten oder als elektronische Schalter in allen Arten von Schaltwandlern weit verbreitet. Ein Leistungs-MOSFET umfasst üblicherweise ein Draingebiet, ein Driftgebiet, das an das Draingebiet angrenzt, und ein Sourcegebiet, die jeweils einen ersten Leitfähigkeitstyp aufweisen, und ein zwischen dem Driftgebiet und dem Sourcegebiet angeordnetes Bodygebiet eines zweiten Leitfähigkeitstyps. Eine Gateelektrode dient dazu, einen leitenden Kanal in dem Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet zu steuern. Das Sourcegebiet ist elektrisch an eine Sourceelektrode angeschlossen, die auch an das Bodygebiet angeschlossen ist, und das Draingebiet ist elektrisch an die Drainelektrode angeschlossen. Der MOSFET kann durch Anlegen eines geeigneten Ansteuerpotentials an den Gateanschluss ein- und ausgeschaltet werden.
  • Bei einer speziellen Art von MOSFET ist eine Feldelektrode in dem Driftgebiet angeordnet und durch eine Dielektrikumsschicht dielektrisch gegenüber dem Driftgebiet isoliert. Die Feldelektrode ist üblicherweise an die Sourceelektrode gekoppelt. Aufgrund der Feldelektrode kann das Driftgebiet höher dotiert werden als bei herkömmlichen MOSFETs, was bei einer gegebenen Spannungsfestigkeit zu einem reduzierten Einschaltwiderstand führt. Ein reduzierter Einschaltwiderstand führt zu reduzierten ohmschen Verlusten des Transistorbauelements.
  • Allerdings erhöht die Feldelektrode die Ausgangskapazität des Transistorbauelements, was kapazitive Verluste erhöht, die bei Betrieb des Transistorbauelements auftreten können.
  • Es besteht daher Bedarf, ein Transistorbauelement mit einer Feldelektrode zur Verfügung zu stellen, das hinsichtlich kapazitiven Verlusten und ohmschen Verlusten optimiert werden kann.
  • Ein erstes Ausführungsbeispiel betrifft ein Transistorbauelement, das wenigstens eine Transistorzelle eines ersten Typs aufweist, die ein Driftgebiet, ein Sourcegebiet, ein zwischen dem Sourcegebiet und dem Driftgebiet angeordnetes Bodygebiet, ein Draingebiet, eine zu dem Bodygebiet benachbarte und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isolierte Gateelektrode und eine zu dem Driftgebiet benachbarte und durch ein Feldelektrodendielektrikum dielektrisch gegenüber dem Driftgebiet isolierte Feldelektrode aufweist. Ein Gateanschluss ist an die Gateelektrode der wenigstens einen Transistorzelle des ersten Typs gekoppelt, ein Sourceanschluss ist an das Sourcegebiet der wenigstens einen Transistorzelle des ersten Typs gekoppelt, und ein Steueranschluss ist dazu ausgebildet, ein Steuersignal zu erhalten. Außerdem ist ein variabler Widerstand zwischen die Feldelektrode der wenigstens einen Transistorzelle des ersten Typs und einen von dem Gateanschluss und dem Sourceanschluss gekoppelt. Der variable Widerstand umfasst einen variablen Widerstandswert, der dazu ausgebildet ist, über das am Steueranschluss erhaltene Steuersignal eingestellt zu werden.
  • Ein zweites Ausführungsbeispiel betrifft ein Transistorbauelement, das wenigstens eine Transistorzelle eines ersten Typs aufweist, die ein Driftgebiet, ein Sourcegebiet, ein zwischen dem Sourcegebiet und dem Driftgebiet angeordnetes Bodygebiet, ein Draingebiet, eine zu dem Bodygebiet benachbarte und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet isolierte Gateelektrode und ein Verarmungssteuergebiet benachbart zu dem Driftgebiet aufweist. Ein Gateanschluss ist an die Gateelektrode der wenigstens einen Transistorzelle des ersten Typs gekoppelt, ein Sourceanschluss ist an das Sourcegebiet der wenigstens einen Transistorzelle des ersten Typs gekoppelt und ein Steueranschluss ist dazu ausgebildet, ein Steuersignal zu erhalten. Außerdem ist ein variabler Widerstand zwischen die Feldelektrode der wenigstens einen Transistorzelle des ersten Typs und einen von dem Gateanschluss und dem Sourceanschluss gekoppelt. Der variable Widerstand umfasst einen variablen Widerstandswert, der dazu ausgebildet ist, durch das am Steueranschluss erhaltene Steuersignal eingestellt zu werden. Außerdem ist ein erster steuerbarer Schalter zwischen den Gateanschluss und die Gateelektrode der wenigstens einen Transistorzelle des ersten Typs geschaltet und ist dazu ausgebildet, abhängig von dem Steuersignal angesteuert zu werden.
  • Beispiele werden nun anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen des Grundprinzips, so dass nur Aspekte, zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht ein erstes Ausführungsbeispiel eines Transistorbauelements, das wenigstens eine Transistorzelle und einen variablen Widerstand aufweist.
  • 2 zeigt ein Detail gemäß 1, das das Funktionsprinzip des Transistorbauelements veranschaulicht.
  • 3 veranschaulicht Zeitverläufe, die das Funktionsprinzip des Transistorbauelements gemäß 3 veranschaulichen.
  • 4 veranschaulicht ein zweites Ausführungsbeispiel eines Transistorbauelements, das wenigstens eine Transistorzelle und einen variablen Widerstand aufweist.
  • 5 veranschaulicht ein drittes Ausführungsbeispiel eines Transistorbauelements, das wenigstens eine Transistorzelle und einen variablen Widerstand aufweist.
  • 6 veranschaulicht ein Ausführungsbeispiel eines Transistorbauelements, das wenigstens eine Transistorzelle und einen als Verarmungs-MOSFET ausgebildeten variablen Widerstand aufweist.
  • 7 veranschaulicht das Ersatzschaltbild des Transistorbauelements gemäß 6.
  • 8 veranschaulicht ein Ausführungsbeispiel eines Transistorbauelements, das mehrere vertikale Transistorzellen und einen als lateralen Verarmungs-MOSFET ausgebildeten variablen Widerstand aufweist.
  • 9 zeigt ein Ausführungsbeispiel der Transistorzelle gemäß 8 im Detail.
  • 10 zeigt eine Modifikation des Transistorbauelements gemäß 9.
  • 11 veranschaulicht ein Ausführungsbeispiel eines Transistorbauelements, das wenigstens eine Transistorzelle, einen variablen Widerstand und einen in Reihe zu dem variablen Widerstand geschalteten Schalter aufweist.
  • 12 veranschaulicht ein Ausführungsbeispiel eines Transistorbauelements, das mehrere vertikale Transistorzellen, einen variablen Widerstand, der als lateraler Verarmungs-MOSFET ausgebildet ist, und den als lateralen Verarmungs-MOSFET ausgebildeten Schalter aufweist.
  • 13 veranschaulicht das Ersatzschaltbild des Transistorbauelements gemäß 12.
  • 14 zeigt eine Modifikation des Transistorbauelements gemäß 12.
  • 15 zeigt eine vertikale Querschnittsansicht eines lateralen Verarmungs-MOSFET gemäß 14.
  • 16 veranschaulicht das Ersatzschaltbild eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel.
  • 17 veranschaulicht eine mögliche Implementierung des Transistorbauelements gemäß 16.
  • 18 veranschaulicht das Ersatzschaltbild eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel.
  • 19 veranschaulicht eine mögliche Implementierung des Transistorbauelements gemäß 18.
  • 20 veranschaulicht das Ersatzschaltbild eines Transistorbauelements, das mehrere Transistorzellengruppen aufweist.
  • 21 veranschaulicht das Funktionsprinzip des Transistorbauelements gemäß 20.
  • 22 veranschaulicht das Ersatzschaltbild eines Transistorbauelements, der eine Modifikation des Transistorbauelements gemäß 20 ist.
  • 23 veranschaulicht ein Transistorbauelement, das mehrere vertikale Transistorzellen aufweist, die jeweils ein Kompensationsgebiet und einen als lateralen Verarmungs-MOSFET ausgebildeten variablen Widerstand aufweisen.
  • 24 zeigt das Ersatzschaltbild des Transistorbauelements gemäß 23.
  • 25 zeigt das Ersatzschaltbild einer Modifikation des Transistorbauelements gemäß 24.
  • 26 veranschaulicht eine erste mögliche Implementierung des Transistorbauelements gemäß 25.
  • 27 veranschaulicht eine zweite mögliche Implementierung des Transistorbauelements gemäß 25.
  • 28 veranschaulicht eine dritte mögliche Implementierung des Transistorbauelements gemäß 25.
  • 29 veranschaulicht ein erstes Ausführungsbeispiel einer elektronischen Schaltung, die ein Transistorbauelement und eine Ansteuerschaltung aufweist.
  • 30 veranschaulicht ein erstes Ausführungsbeispiel einer elektronischen Schaltung, die ein Transistorbauelement und eine Ansteuerschaltung aufweist.
  • In der folgenden detaillierten Beschreibung wird auf die begleitenden Figuren Bezug genommen. Die Figuren bilden einen Teil der Beschreibung und zeigen mittels Darstellungen spezifische Ausführungsbeispiele, wie die Erfindung genutzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen, hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern explizit nichts anderes angegeben.
  • 1 veranschaulicht schematisch ein erstes Ausführungsbeispiel eines Transistorbauelements, insbesondere eines MOSFET-Bauelement. Das Transistorbauelement umfasst mindestens eine Transistorzelle 10, die innerhalb eines Halbleiterkörpers 100 ein Driftgebiet 11, ein Sourcegebiet 12, ein Bodygebiet 13, das zwischen dem Driftgebiet 11 und dem Sourcegebiet 12 angeordnet ist, und ein Draingebiet 14, das zu dem Driftgebiet 11 benachbart ist, umfasst. Das Draingebiet 14 kann an das Driftgebiet 11 angrenzen (wie dargestellt). Gemäß einem weiteren Ausführungsbeispiel ist ein Feldstoppgebiet 15 (in 1 in gestrichelten Linien dargestellt), das denselben Dotierungstyp wie das Driftgebiet 11 aufweist, das aber höher als das Driftgebiet 11 dotiert ist, zwischen dem Driftgebiet 11 und dem Draingebiet 14 angeordnet. Des Weiteren umfasst die Transistorzelle 10 eine Gateelektrode 21, die an das Bodygebiet 13 angrenzt und gegenüber dem Bodygebiet 13 elektrisch durch ein Gatedielektrikum 22 isoliert ist. In herkömmlicher Weise dient die Gateelektrode 21 dazu, einen leitenden Kanal im Bodygebiet 13 zwischen dem Sourcegebiet 12 und Driftgebiet 11 zu steuern. Des Weiteren umfasst die Transistorzelle 10 eine Feldelektrode 31, die an das Driftgebiet 11 angrenzt und die dielektrisch gegenüber dem Driftgebiet 11 durch ein Feldelektrodendielektrikum 32 isoliert ist. Die Funktion der Feldelektrode ist nachfolgend detaillierter beschrieben.
  • Bezugnehmend auf 1 sind das Sourcegebiet 12 und das Bodygebiet 13 beide elektrisch leitend mit einem Sourceanschluss S verbunden, das Draingebiet 14 ist elektrisch leitend mit einem Drainanschluss D verbunden und die Gateelektrode 21 ist elektrisch leitend mit einem Gateanschluss G verbunden. Diese elektrisch leitenden Verbindungen sind nur schematisch in 1 dargestellt. Gemäß einem Ausführungsbeispiel umfasst das Transistorbauelement mehrere Transistorzellen 10. Die Transistorzellen sind zueinander parallel gestaltet, indem die Sourcegebiete 12 und die Bodygebiete 13 der einzelnen Transistorzellen mit dem Sourceanschluss S verbunden sind und indem die Gateelektroden 21 der einzelnen Transistorzellen mit dem Gateanschluss G verbunden sind. Des Weiteren können sich wie dargestellt die einzelnen Transistorzellen 10 das Driftgebiet 11 und das Draingebiet 14 teilen. Des Weiteren können sich zwei oder mehr Transistorzellen eine Gateelektrode 21 oder eine Feldelektrode 31 teilen und zwei oder mehr Transistorzellen sich ein Sourcegebiet 12 und ein Bodygebiet 13 teilen. Im Ausführungsbeispiel in 1 sind zwei Transistorzellen 10 in durchgezogenen Linien dargestellt. In diesem Ausführungsbeispiel teilen sich zwei Transistorzellen die Gateelektrode 21 und die Feldelektrode 31 und haben das Driftgebiet 11 und das Draingebiet 14 gemeinsam (jedoch könnte die Transistorzelle 10, die in 1 dargestellt ist, auch als Halbzelle bezeichnet werden, und die Bauelementtopologie, die in durchgezogenen Linien in 1 dargestellt ist, könnte als eine Transistorzelle angesehen werden).
  • 1 zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100, in dem die Bauelementgebiete, also das Sourcegebiet 12, das Bodygebiet 13, das Driftgebiet 11 und das Draingebiet 14 der wenigstens einen Transistorzelle 10 implementiert sind. In dem vorliegenden Ausführungsbeispiel ist das Transistorbauelement ein vertikales Transistorbauelement. D.h., ein Sourcegebiet 12 und ein Draingebiet 14 sind in der Nähe von gegenüberliegenden Oberflächen 101, 102 des Halbleiterkörpers 100 angeordnet. Im vorliegenden Ausführungsbeispiel ist das Sourcegebiet 12 in der Nähe einer ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet, während das Draingebiet 14 in der Nähe einer gegenüberliegenden zweiten Oberfläche 102 des Halbleiterkörpers 100 angeordnet ist. Jedoch ist das Realisieren des Transistorbauelements als ein vertikales Transistorbauelement, bei dem das Sourcegebiet 12 und das Draingebiet 14 in einer vertikalen Richtung des Halbleiterkörpers 100 voneinander beabstandet sind, nur ein Beispiel. Das Grundprinzip, das hier beschrieben ist, gilt auch für laterale Transistorbauelemente. „Laterale Transistorbauelemente“ sind Transistorbauelemente, bei denen die Source- und Draingebiete in einer lateralen (horizontalen) Richtung des Halbleiterkörpers voneinander beabstandet sind.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial umfassen, wie Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs) oder ähnliches.
  • Das Transistorbauelement aus 1 kann als n-leitendes Transistorbauelement (n-leitender MOSFET) oder als p-leitendes Transistorbauelement (p-leitender MOSFET) ausgebildet sein. In einem n-leitenden Transistorbauelement sind das Sourcegebiet 12, das Driftgebiet 11 und das Draingebiet 14 n-dotiert und das Bodygebiet 13 ist p-dotiert. In einem p-leitenden Transistorbauelement sind die Dotierungstypen der einzelnen Bauelementgebiete komplementär zu den Dotierungstypen in einem n-leitenden Transistorbauelement. D.h., das Sourcegebiet 12, das Driftgebiet 11 und das Draingebiet 14 sind p-dotiert und das Bodygebiet 13 n-dotiert. Des Weiteren kann das Transistorbauelement als ein Anreicherungstransistorbauelement (selbstsperrend) oder als ein Verarmungstransistorbauelement (selbstleitend) ausgebildet sein. In einem Anreicherungstransistorbauelement grenzt das Bodygebiet 13, das einen zum Dotierungstyp des Sourcegebiets 12 und des Driftgebiets 11 komplementären Dotierungstyp aufweist, an das Gatedielektrikum 22 an, so dass das Transistorbauelement nur dann in einem eingeschalteten Zustand ist, wenn die Gateelektrode 21 einen Inversionskanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 erzeugt. In einem Verarmungstransistorbauelement 3 befindet sich ein Kanalgebiet 16 (in 1 in gestrichelten Linien dargestellt) desselben Dotierungstyps wie die Source- und Driftgebiete 12, 11 entlang des Gatedielektrikums 22 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11. In diesem Ausführungsbeispiel sperrt das Transistorbauelement (ist ausgeschaltet), wenn die Gateelektrode 21 ein Verarmungsgebiet in einem Kanalgebiet 16 erzeugt.
  • Zu Erläuterungszwecken, insbesondere um das Funktionsprinzip des Transistorbauelements aus 1 zu erklären, wird angenommen, dass das Transistorbauelement ein n-leitendes Anreicherungstransistorbauelement (MOSFET) ist. Jedoch gilt dieses Funktionsprinzip auch für eine p-leitenden MOSFETs oder einen Verarmungs-MOSFET 3. Im Fall eines p-leitenden MOSFETs müssen die Vorzeichen der Spannungen, die im Folgenden erklärt werden, invertiert werden. Zu Erläuterungszwecken wird des Weiteren angenommen, dass die Drain-Source-Strecke des Transistorbauelements in Serie mit einer Last Z geschaltet ist und dass die Reihenschaltung mit der Last Z und dem Transistorbauelement zwischen Anschlüsse für ein positives Versorgungspotenzial V+ und ein negatives Versorgungspotenzial bzw. ein Referenzpotenzial, wie Masse, geschaltet ist. Zuerst wird das grundlegende Funktionsprinzip des Transistorbauelements beschrieben, wobei angenommen wird, dass der variable Widerstand einen Widerstandswert von null aufweist.
  • Das Transistorbauelement ist in einem leitenden Zustand (eingeschaltet), wenn eine Spannung zwischen dem Drainanschluss D und dem Sourceanschluss S (Drain-Source-Spannung) positiv ist und wenn eine Ansteuerspannung (Gate-Source-Spannung) zwischen dem Gateanschluss G und dem Sourceanschluss S angelegt ist, die einen Inversionskanal im Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 erzeugt. In einem n-Typ Transistorbauelement ist die Gate-Source-Spannung VGS, die das Transistorbauelement einschaltet, eine positive Spannung, die höher als eine Schwellenspannung Vth ist. Die Schwellenspannung Vth beträgt beispielsweise zwischen 0,5V und 5V. Im eingeschalteten Zustand fließt ein Elektronenstrom vom Sourcegebiet 12 durch den Kanal in dem Bodygebiet 13, dem Driftgebiet 11 und dem Draingebiet 14 zu dem Drainanschluss D.
  • Das Transistorbauelement schaltet sich aus, wenn der leitende Kanal im Bodygebiet 13 unterbrochen ist. Wenn beispielsweise eine Schwellenspannung des Transistorbauelements eine positive Spannung ist, kann das Transistorbauelement dadurch ausgeschaltet werden, dass die Gate-Source-Spannung VGS auf null gesetzt wird, mit anderen Worten, indem das Sourcepotenzial an den Gateanschluss G angelegt wird. Wenn der leitende Kanal im Bodygebiet 13 unterbrochen ist, und wenn nach wie vor eine positive Spannung zwischen dem Drainanschluss D und dem Sourceanschluss S vorliegt, ist ein pn-Übergang 17 zwischen dem Driftgebiet 11 und dem Bodygebiet 13 sperrend, so dass sich ein Raumladungsgebiet (Verarmungsgebiet) in dem Driftgebiet 11 beginnend von dem pn-Übergang 17 ausdehnt. Mit dem Ausdehnen des Verarmungsgebiets in dem Driftgebiet 11 steigt ein Spannungswert der Drain-Source-Spannung VDS. Eine Breite des Verarmungsgebiets, die eine Ausdehnung des Verarmungsgebiets in einer zu dem pn-Übergang 17 senkrechten Richtung darstellt, ist abhängig von der Drain-Source-Spannung VDS, die den pn-Übergang 17 in Sperrrichtung vorspannt, wobei die Breite des Verarmungsgebiets mit steigender Drain-Source-Spannung VDS zunimmt.
  • Innerhalb des Verarmungsgebiets befinden sich ionisierte Dotierstoffatome im Driftgebiet 11. Diese ionisierten Dotierstoffatome besitzen eine positive Ladung, wenn das Driftgebiet 11 n-dotiert ist (und besitzen eine negative Ladung, wenn das Driftgebiet 11 p-dotiert ist). Negative Ladungen, die zu der positiven Ladungen im Driftgebiet 11 korrespondieren, befinden sich im Bodygebiet 13 auf der anderen Seite des pn-Übergangs 17. Im Allgemeinen wird die Spannungsfestigkeit des Transistorbauelements erreicht, wenn das elektrische Feld, das von ionisierten Dotierstoffatomen im Driftgebiet 11 und korrespondierenden Gegenladungen in dem Bodygebiet 13 erzeugt wird, das kritische elektrische Feld erreicht. Das kritische elektrische Feld ist eine Materialkonstante des Halbleitermaterials des Halbleiterkörpers 100. Die Sperrspannung, bei der das kritische elektrische Feld an dem pn-Übergang 17 erreicht wird, hängt von der Dotierungskonzentration des Driftgebiets 11 ab und hängt daher von der Anzahl der Dotierstoffatome ab, die ionisiert werden können, wenn eine Sperrspannung an dem pn-Übergang 17 angelegt wird.
  • Im Transistorbauelement gemäß 1 finden ionisierte Dotierstoffatome im Driftgebiet 11 entsprechende Gegenladungen nicht nur im Bodygebiet 13, sondern finden auch entsprechende Gegenladungen in der Feldelektrode 31. Die elektrische Elektrode 31 weist ein elektrisches Potenzial auf, das dem Sourcepotenzial entspricht, das negativer als ein elektrisches Potenzial des Driftgebiets 11 ist, das die Feldelektrode 31 im ausgeschalteten Zustand des Transistorbauelements umgibt. Daher ist in einem n-leitenden Transistorbauelement im ausgeschalteten Zustand die Feldelektrode 31 im Verhältnis zu dem umgebenden Driftgebiet 11 negativ geladen. D.h., dass sich Elektronen in der Feldelektrode 31 entlang dem Feldelektrodendielektrikum 32 ansammeln, wobei diese Elektroden Gegenladungen für ionisierte (positiv geladene) Dotierstoffatome im Driftgebiet 11 bereitstellen. Das ist schematisch in 2 dargestellt.
  • Da die Feldelektrode 31 Gegenladungen zu den ionisierten Dotierstoffatomen im Driftgebiet 11 bereitstellt, kann das Driftgebiet 11 des Transistorbauelements gemäß 1 höher dotiert werden als das Driftgebiet eines herkömmlichen Transistorbauelements, das keine Feldelektrode umfasst, ohne die Spannungsfestigkeit des Transistorbauelements zu senken. Daher weist das Transistorbauelement mit der Feldelektrode 31 bei einer gegebenen Spannungsfestigkeit einen geringeren Einschaltwiderstand (RDS, ON) auf. Die Dotierungskonzentration der Source- und Draingebiete 12, 14 beträgt beispielsweise zwischen 1E19cm–3 und 1E21cm–3, die Dotierungskonzentration des Bodygebiets 13 beträgt beispielsweise zwischen 1E16cm–3 und 1E18cm–3 und die Dotierungskonzentration des Driftgebiets 11 beträgt beispielsweise zwischen 1E14cm–3 und 1E17cm–3.
  • Die Feldelektrode 31, das Feldelektrodendielektrikum 32 und diejenigen Gebiete des Driftgebiets 11, die an das Feldelektrodendielektrikum 32 angrenzen, bilden einen Verarmungs-MOSFET 3, der die Feldelektrode 31 als eine Gateelektrode, das Feldelektrodendielektrikum 32 als ein Gatedielektrikum und das Driftgebiet 11 als das Source-, Body- und Draingebiet umfasst. Das Schaltsymbol dieses Verarmungs-MOSFETs ist in 1 dargestellt. In einem n-leitenden Transistorbauelement ist dieser Verarmungs-MOSFET 3 ein n-leitender Verarmungs-MOSFET 3. Dieser Verarmungs-MOSFET 3 beginnt abzuschnüren, wenn ein elektrisches Potenzial der Feldelektrode 31 negativ im Vergleich zu dem elektrischen Potenzial des Driftgebiets 11 ist. Das tritt auf, wenn der pn-Übergang 17 in Sperrrichtung gepolt ist und das elektrische Potenzial des Driftgebiets 11 zunimmt.
  • 3 zeigt beispielhafte Zeitverläufe der Gate-Source-Spannung VGS und der Drain-Source-Spannung VGS, um das Funktionsprinzip des Transistorbauelements aus 1 zu veranschaulichen. 3 zeigt einen Schaltzyklus, in dem das Transistorbauelement für eine Ein-Dauer TON eingeschaltet ist und nach der Ein-Dauer TON ausgeschaltet wird. Während der Ein-Dauer TON ist die Drainspannung VDS verhältnismäßig niedrig verglichen mit der Spannung über der Last Z und ist abhängig von dem Einschaltwiderstand RDS,ON und dem Strom durch die Last. Typischerweise beträgt die Drain-Source-Spannung VDS in einem Transistorbauelement im eingeschalteten Zustand mit einer Spannungsfestigkeit zwischen 100V und 600V maximal mehrere Volt. Wenn das Transistorbauelement ausschaltet ist, steigt die Drain-Source-Spannung bis die vollständige Versorgungsspannung (die im vorliegenden Ausführungsbeispiel V+ ist) im Wesentlichen über dem Transistorbauelement abfällt. Eine Geschwindigkeit, mit der die Drain-Source-Spannung steigt, nachdem die Gate-Source-Spannung VGS unterhalb der Schwellenspannung Vth fällt, kann durch Einstellen des Widerstands des variablen Widerstands eingestellt werden.
  • Zu Erläuterungszwecken wird angenommen, dass der variable Widerstand 4 mindestens zwei unterschiedliche Widerstandswerte aufweisen kann, genauer einen niedrigen Wert R4L und einen höheren Wert R4H. Möglichkeiten, diesen Widerstandswert des variablen Widerstands einzustellen, sind weiter unten beschrieben. Es wird des Weiteren angenommen, dass der variable Widerstand 4 den niedrigen Widerstandswert aufweist, wenn das Transistorbauelement ausschaltet. Dieser niedrige Wert erlaubt der Feldelektrode 31 (negativ) geladen zu sein, so dass die Feldelektrode 31 zu der Kompensation der Ladungsträger beiträgt, wenn der Transistor in dem ausgeschalteten Zustand ist. Zu Erläuterungszwecken wird weiter angenommen, dass der Widerstandswert auf den hohen Wert wechselt, wenn das Transistorbauelement ausgeschaltet wurde und auf dem hohen Wert, wenn das Transistorbauelement wieder einschaltet. Der hohe Widerstandswert verlangsamt beim Zeitpunkt des Schaltens das Entladen der Feldelektrode 31, so dass das Transistorbauelement von dem ausgeschalteten Zustand in den eingeschalteten Zustand langsamer schaltet als in einem Szenario, in dem der variable Widerstand 4 den niedrigen Widerstandswert beim Zeitpunkt des Einschaltens aufweist. Mit anderen Worten resultiert ein verhältnismäßig hoher Widerstandswert des variablen Widerstands 4 in einem langsamen Schaltprozess mit einer verhältnismäßig sanften Schaltflanke der Drain-Source-Spannung VDS. Das rührt daher, dass das Verarmungsgebiet in dem Driftgebiet 11 entlang dem Feldelektrodendielektrikum 32 verhältnismäßig langsam dissipiert, so dass der Einschaltwiderstand verhältnismäßig hoch zu Beginn des eingeschalteten Zustands ist. Jedoch ist die Feldelektrode 31 letztendlich entladen, was zu einem niedrigen Einschaltwiderstand des Transistorbauelements führt. Zu diesem Zeitpunkt, oder sogar davor, kann der Widerstandswert auf einen niedrigen Wert verringert werden, bis das Halbleiterbauelement wieder einschaltet. Ein Zeitverlauf des Widerstandswerts ist schematisch in 3 dargestellt.
  • Gemäß einem Ausführungsbeispiel, das in 4 dargestellt ist, ist die Feldelektrode 31 mit dem Gateanschluss G anstatt mit dem Sourceanschluss S gekoppelt. Im ausgeschalteten Zustand, wenn das Gatepotenzial (das elektrische Potenzial an Gateanschluss G) dem Sourcepotenzial entspricht (das elektrische Potenzial an Sourceanschluss S), arbeitet das Transistorbauelement gemäß 3 wie das Transistorbauelement gemäß 1. Im eingeschalteten Zustand weist die Feldelektrode 31 ein Gatepotenzial auf, das höher ist als die elektrischen Potenziale an den Source- und Drainanschlüssen S, D, so dass im eingeschalteten Zustand die Feldelektrode 31 einen Anreicherungskanal entlang des Feldelektrodendielektrikums 32 in dem Driftgebiet 11 induzieren kann. Dieser Anreicherungskanal hilft dabei, den Einschaltwiderstand des Transistorbauelements weiter zu senken. Das Transistorbauelement ist beispielsweise mit einer Spannungsfestigkeit zwischen 100V und 600V oder mehr ausgebildet. Die Gate-Source-Spannung, die das Transistorbauelement einschaltet, beträgt beispielsweise zwischen 7V und 15V, während eine Spannung zwischen dem Drainanschluss D und dem Sourceanschluss S bei diesem Typ von Transistorbauelement im eingeschalteten Zustand normalerweise unter 3 V liegt.
  • Gemäß einem Ausführungsbeispiel, das in 5 dargestellt ist, umfasst das Transistorbauelement wenigstens eine Transistorzelle 10, die eine Feldelektrode 31 aufweist, die mit dem Sourceanschluss S (wie dargestellt) oder dem Gateanschluss G (nicht dargestellt) durch den variablen Widerstand 4 gekoppelt ist und der wenigstens eine weitere Transistorzelle 10' umfasst, bei der die Feldelektrode 31 direkt mit dem Sourceanschluss S (wie dargestellt) oder dem Gateanschluss G (nicht dargestellt) durch einen elektrischen Leiter verbunden ist. Dieser Leiter kann ein elektrisch leitendes Material umfassen, wie ein Metall oder ein hoch dotiertes polykristallines Halbleitermaterial. Unvermeidlich weist dieser elektrische Leiter einen Widerstand auf. Dieser Widerstand kann abhängig von der Temperatur variieren, aber dieser Widerstand kann nicht durch Anlegen eines Ansteuersignals auf die gleiche Art und Weise variiert werden wie der Widerstand des variablen Widerstands variiert werden kann. Die Transistorzelle 10 wird als variable Transistorzelle (Transistorzelle ersten Typs) im Folgenden Bezeichnet und die Transistorzelle 10' wird als konventionelle Transistorzelle (Transistorzelle zweiten Typs) im Folgenden bezeichnet.
  • Die einzelnen Transistorzellen 10, 10' im Transistorbauelement gemäß 4 sind parallel geschaltet. Mit anderen Worten, die Source- und Bodygebiete 12, 13 der einzelnen Transistorzellen sind mit dem Sourceanschluss S verbunden und ihre Gateelektroden 21 sind mit dem Gateanschluss verbunden. Des Weiteren haben die einzelnen Transistorzellen 10, 10' das Driftgebiet 11 und das Draingebiet 14 gemeinsam. In dem Transistorbauelement in 5 kann wenigstens eine Transistorzelle mit dem variablen Widerstand 4 durch Einstellen des Widerstandswertes deaktiviert werden, so dass die Feldelektrode 31 nicht entladen werden kann, nachdem das Transistorbauelement zum ersten Mal ausgeschaltet wurde. Wenn die Feldelektrode 31 nicht entladen werden kann, kann das Verarmungsgebiet in dem Driftgebiet 11 entlang dem Feldelektrodendielektrikum 32 nicht dissipieren, so dass ein leitender Kanal im Driftgebiet 11 der Transistorzelle dauerhaft unterbrochen ist oder so dass die Transistorzelle mit einem hohen Einschaltwiderstand arbeitet.
  • Gemäß einem Ausführungsbeispiel, das in 6 dargestellt ist, umfasst der variable Widerstand 4 einen Verarmungs-MOSFET mit einer Laststreck (Drain-Source-Pfad) und einem Gateanschluss G4. Die Laststrecke ist zwischen die Feldelektrode 31 und entweder den Sourceanschluss S (wie dargestellt) oder den Gateanschluss (nicht dargestellt) geschaltet. Der Gateanschluss G4 ist mit einem Steueranschluss verbunden oder bildet einen Steueranschluss CC des Transistorbauelements. Der Steueranschluss CC ist dazu ausgebildet, ein Ansteuersignal zu empfangen, wobei das Ansteuersignal dazu ausgebildet ist, einen Einschaltwiderstand des Verarmungs-MOSFETs 4 einzustellen, welcher ein elektrischer Widerstand zwischen den Drain-Source-Anschlüssen D4, S4 des Verarmungs-MOSFETs ist. Gemäß einem Ausführungsbeispiel ist der Verarmungs-MOSFET 4 ein p-leitender Verarmungs-MOSFET, wenn das Transistorbauelement ein n-leitendes Transistorbauelement ist. Bezugnehmend auf 6 kann der Sourceanschluss S4 des Verarmungs-MOSFETs 4 mit dem Sourceanschluss S des Transistorbauelements verbunden werden und der Drainanschluss D4 des Verarmungs-MOSFETs 4 kann mit der Feldelektrode 31 verbunden werden.
  • 7 veranschaulicht das Ersatzschaltbild des Transistorbauelements aus 6. Das Ersatzschaltbild umfasst eine Reihenschaltung mit einem MOSFET 20 und einem zweiten MOSFET 3, die zwischen die Source- und Drainanschlüsse des Transistorbauelements geschaltet sind. Diese Reihenschaltung repräsentiert wenigstens eine Transistorzelle 10 der 6, wobei der erste MOSFET 20, der im vorliegenden Ausführungsbeispiel ein n-leitender Anreicherungs-MOSFET ist, durch die Gateelektrode 21, das Gatedielektrikum 22 die Source-und Bodygebiete 12, 13 und einen Teil des Driftgebiets 11 gebildet wird. Der zweite MOSFET 3, der ein n-leitender Verarmungs-MOSFET im vorliegenden Ausführungsbeispiel ist, wird durch einen anderen Teil des Driftgebietes 11 und das Draingebiet 14, die Feldelektrode 31 und das Feldelektrodendielektrikum 32 der wenigstens einen Transistorzelle 10 gebildet. Die Reihenschaltung mit dem ersten und zweiten MOSFET 20, 3, die durch die wenigstens eine Transistorzelle gebildet wird, wird weiterhin als Last-MOSFET 1 bezeichnet. Bezugnehmend auf 4 umfasst das Ersatzschaltbild des Weiteren einen weiteren Verarmungs-MOSFET, der der p-leitende Verarmungs-MOSFET 4 ist, der bezugnehmend auf 6 erläutert wurde. Dieser Verarmungs-MOSFET, der das Laden und Entladen der Feldelektrode des Last-MOSFETs 1 steuert, wird weiterhin als Steuer-MOSFET 4 bezeichnet. Der Drain-Source-Pfad des Steuer-MOSFETs 4 ist zwischen den Gateanschluss des zweiten MOSFETs 3 und dem Sourceanschluss S des Transistorbauelements geschaltet. Der Gateanschluss G4 des Steuer-MOSFETs ist mit dem Steueranschluss CC gekoppelt.
  • Das Transistorbauelement aus 4 kann wie ein herkömmliches Transistorbauelement (ein herkömmlicher MOSFET) betrieben werden, indem eine Drain-Source-Spannung zwischen den Drain- und Sourceanschlüssen D, S angelegt wird und indem eine geeignete Ansteuerspannung zwischen dem Gateanschluss G und dem Sourceanschluss S angelegt wird. Des Weiteren kann der Prozess des Ladens und Entladens der Feldelektrode 31 der wenigstens einen Transistorzelle 10, die den Last-MOSFET 1 bildet, gesteuert werden, indem das elektrische Potenzial am Steueranschluss CC gesteuert wird.
  • Es sei erwähnt, dass der Lasttransistor 1 zusätzlich zu der wenigstens einen variablen Transistorzelle 10 wenigstens eine herkömmliche Transistorzelle 10' umfassen kann. Diese wenigstens eine herkömmliche Transistorzelle wird durch eine Reihenschaltung von einem dritten MOSFET 20' mit einem vierten MOSFET 3' repräsentiert. Diese Reihenschaltung unterscheidet sich von der Reihenschaltung von dem ersten MOSFET 20 und dem zweiten MOSFET 3 dadurch, dass ein Gateknoten des vierten MOSFETs 3' mit dem Sourceanschluss S (wie dargestellt) oder dem Gateanschluss G (nicht dargestellt) des Transistorbauelements gekoppelt ist.
  • In der folgenden Beschreibung sind mehrere Ausführungsbeispiele des Transistorbauelements mit Bezug auf die Figuren erklärt. In diesen Figuren sind nur variable Transistorzellen 10 des Last-MOSFETs 1 gezeigt. Jedoch kann der Last-MOSFET zudem wenigstens eine herkömmliche Transistorzelle 10' umfassen, d.h., der Last-MOSFET 1 kann wenigstens eine Transistorzelle 10' umfassen, bei der die Feldelektrode 31 nicht mit dem Steuer-MOSFET 4 verbunden ist.
  • 8 zeigt schematisch eine perspektivische Querschnittsansicht eines Halbleiterkörpers 100, in dem Transistorzellen des Last-MOSFETs 1 und der Steuer-MOSFETs 4 implementiert sind. Die einzelnen Transistorzellen 10 des Last-MOSFETs 1 sind ausgebildet wie mit Bezug auf 1 weiter oben erklärt. Diese Transistorzellen sind longitudinale Transistorzellen im vorliegenden Ausführungsbeispiel. D.h., die Source- und Bodygebiete 12, 13, die Gateelektrode 21 und das Gatedielektrikum 22, die Feldelektrode 31 und das Feldelektrodendielektrikum 32 sind langgestreckte Gebiete, wobei sich jedes in die horizontale Richtung des Halbeleiterkörpers 100 erstreckt. Der Last-MOSFET 1 ist ein vertikaler MOSFET, d.h., dass das Sourcegebiet 12 in der Nähe der ersten Oberfläche 101 des Halbleiterkörpers angeordnet ist, und dass das Draingebiet 14 in der Nähe der zweiten Oberfläche 102 des Halbleiterkörpers 100 angeordnet ist.
  • Bezugnehmend auf 8 ist der Steuer-MOSFET 4 ein lateraler MOSFET, der ein Sourcegebiet 41, ein Bodygebiet 42 und ein Draingebiet 43 umfasst. Das Sourcegebiet 41 und das Draingebiet 43 sind voneinander in einer lateralen Richtung des Halbleiterkörpers beabstandet und das Bodygebiet 42 ist zwischen dem Sourcegebiet 41 und dem Draingebiet 43 angeordnet. Das Sourcegebiet 41, das Bodygebiet 42 und das Draingebiet 43 weisen den gleichen Dotierungstypen auf, welcher ein p-Typ ist, wenn der Last-MOSFET 1 ein n-leitender MOSFET ist. Die Dotierungskonzentrationen der Source- und Draingebiete 41, 43 betragen beispielsweise zwischen 1E18cm–3 und 1E21cm–3 und die Dotierungskonzentration des Bodygebiets 42 beträgt beispielsweise zwischen 1E15cm–3 und 1E17cm–3.
  • Bezugnehmend auf 8 umfasst der Steuer-MOSFET 4 des Weiteren wenigstens eine Gateelektrode 44, die dielektrisch gegenüber dem Sourcegebiet 41, dem Bodygebiet 42 und dem Draingebiet 43 isoliert ist und die sich von dem Sourcegebiet 41 zum Draingebiet 43 in der lateralen Richtung des Halbleiterkörpers 100 erstreckt. Im Ausführungsbeispiel gemäß 8 umfasst der Steuer-MOSFET 4 zwei gegenüberliegende Gateelektroden 44, so dass das Sourcegebiet 41, das Bodygebiet 42 und das Draingebiet 43 zwischen den zwei gegenüberliegenden Gateelektroden 44 angeordnet sind. Das ist jedoch nur ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) ist eine der beiden Gateelektroden 44 und das entsprechende Gatedielektrikum 45 durch ein isolierendes Material wie ein Oxid und eine optionale weitere (floatende) Elektrode ersetzt.
  • Die wenigstens eine Gateelektrode 44 ist elektrisch leitend mit dem Steueranschluss CC verbunden, das Draingebiet 43 ist elektrisch leitend mit den Feldelektroden 31 des Last-MOSFETs 1 verbunden und das Sourcegebiet 41 ist elektrisch leitend mit den Sourcegebieten 12 der Transistorzellen 10 des Last-MOSFETs 1 und dem Sourceanschluss S entsprechend verbunden. In dem vertikalen Last-MOSFET 1 aus 8 ist die Feldelektrode 31 in dem Halbleiterkörper 100 eingebettet. Ein Weg, die eingebettete Elektrode 31 mit dem Draingebiet 43 des Steuer-MOSFETs 4 elektrisch leitend zu verbinden, ist mit Bezug auf 9 hier weiter unten beschrieben.
  • In den zuvor beschriebenen Ausführungsbeispielen ist die Feldelektrode 31 einer Transistorzelle 10 unterhalb der Gateelektrode 21 der Transistorzelle in einem gemeinsamen Graben angeordnet. Das ist jedoch nur ein Beispiel. Das hier beschriebene grundlegende Prinzip beschränkt sich nicht auf einen Last-MOSFET, bei dem die Feldelektrode 31 im selben Graben wie die Geldelektrode 21 angeordnet ist. Es ist auch möglich, den Last-MOSFET 1 derart auszubilden, dass die Feldelektrode 31 und die Gateelektrode 21 einer Transistorzelle in separaten Gräben angeordnet sind.
  • Bezugnehmend auf 8 weisen die Transistorzellen des Last-MOSFETs 1 und des Steuer-MOSFETs 4 ähnliche Gatestrukturen auf. D.h., der Steuer-MOSFET umfasst wie der Last-MOSFET 1 eine Feldelektrode 46 unterhalb der wenigstens einen Gateelektrode 44. Diese Feldelektrode 46 kann mit den Feldelektroden 31 der Transistorzelle verbunden sein oder kann mit einem anderen definierten elektrischen Potenzial verbunden sein wie das Sourcepotenzial oder Gatepotenzial der Transistorzelle 10 oder mit dem Steueranschluss CC verbunden sein. Das Ausbilden des Last-MOSFETs 1 und des Steuer-MOSFETs 4 mit ähnlichen Gatestrukturen ist hinsichtlich eines ökonomischen Herstellens des Transistorbauelements vorteilhaft. Die Gateelektrode 21 und die Feldelektrode 31 und die entsprechenden Dielektrika 22, 32 des Last-MOSFETs 1 und der Gateelektrode 44 mit dem entsprechen Gatedielektrikum 45 des Steuer-MOSFET 4 können mit denselben Verfahrensschritten hergestellt werden.
  • Der Steuer-MOSFET 4 in 8 verhält sich wie ein variabler Widerstand, wobei der elektrische Widerstandswert zwischen dem Sourcegebiet 41 und dem Draingebiet 43 durch das elektrische Potenzial, das an den Steueranschluss CC angelegt wird, gesteuert werden kann. Wenn im Fall eines p-leitenden Steuer-MOSFETs 4 dieses elektrische Steuerpotenzial größer ist als das Sourcepotenzial, wird ein Verarmungsgebiet im Bodygebiet 42 entlang des Gatedielektrikums 45 erzeugt, wobei der elektrische Widerstand des Bodygebiets 42 zwischen dem Sourcegebiet 41 und dem Draingebiet 43 zunimmt, je weiter sich das Verarmungsgebiet ausdehnt. Das Verarmungsgebiet dehnt sich umso weiter aus, je mehr der Wert des elektrischen Potenzials an den Steueranschluss CC im Vergleich zu dem elektrischen Potenzial an dem Sourceanschluss S zunimmt.
  • 9 zeigt ein Ausführungsbeispiel des Last-MOSFETs 1, bei dem die Feldelektroden 31 der Transistorzellen des Last-MOSFETs 1 einfach mit dem Draingebiet 43 des Steuer-MOSFETs 4 (der Steuer-MOSFET 4 ist in 9 nicht dargestellt) verbunden werden können. In diesem Ausführungsbeispiel erstreckt sich die Feldelektrode 31 in der lateralen Richtung weiter als die Gateelektrode 21 und umfasst einen Feldelektrodenbereich 33, der dielektrisch gegenüber der Gateelektrode 21 isoliert ist und der sich zu der ersten Oberfläche 101 des Halbleiterkörpers erstreckt. Der Bereich 33, der sich zu der ersten Oberfläche 101 erstreckt, kann elektrisch leitend mit dem Draingebiet 43 des Steuer-MOSFET 4 verbunden werden, indem beispielsweise herkömmliche Halbleiterschaltungstechnologie verwendet wird.
  • Bezugnehmend auf 8 kann der Halbleiterkörper 100 zwei Halbleiterschichten umfassen, nämlich eine erste Halbleiterschicht 101, die das Draingebiet 14 bildet, und eine zweite Halbleiterschicht 120. Die erste Halbleiterschicht 110 kann ein Halbleitersubstrat sein, insbesondere ein hoch dotiertes Halbleitersubstrat, das eine Dotierungskonzentration wie das Draingebiet 14 aufweist. Die zweite Halbleiterschicht 120 kann eine Epitaxieschicht sein und kann eine einfache Dotierung aufweisen entsprechend der Dotierungskonzentration des Driftgebiets 11. Die Source- und Bodygebiete 12, 13 des Last-MOSFETs 1, sowie die Source-, Body- und Draingebiete 41–43 des Steuer-MOSFETs 4 können durch Implantierungs- und/oder Diffusionsverfahren der zweiten Halbleiterschicht 120 hergestellt werden. Im Ausführungsbeispiel von 8 ist ein Halbleitergebiet, das eine Dotierungskonzentration entsprechend der Dotierungskonzentration des Driftgebiets 11 aufweist, zwischen den Feldelektroden 46 des Steuer-MOSFETs 4 angeordnet. Gemäß einem weiteren Ausführungsbeispiel, das in 10 dargestellt ist, erstreckt sich das Bodygebiet 42 in der vertikalen Richtung des Halbleiterkörpers 100 über die Gateelektrode 44 hinaus und grenzt zudem an die Feldelektrode 46 an (und ist elektrisch isoliert gegenüber der Feldelektrode 46 durch dielektrische Schicht 47, die die Feldelektrode 46 gegenüber dem Halbleiterkörper 100 isoliert). Im Ausführungsbeispiel von 10 weist das Bodygebiet 42 des Steuer-MOSFETs 4 eine größere Querschnittsfläche auf als im Ausführungsbeispiel von 8, so dass der Steuer-MOSFET von 10 einen niedrigeren minimalen Einschaltwiderstand aufweist. Die Feldelektrode 46 kann mit der Gateelektrode 44 verbunden werden, d.h. mit dem Steueranschluss CC.
  • In dem bisher erläuterten Ausführungsbeispiel verlangsamt der variable Widerstand 4 das Laden und Entladen der Feldelektrode 31, wenn der Widerstand niedrig genug ist, um einen Stromfluss zwischen einem der Gate- und Sourceanschlüsse und der Feldelektrode 31 zu ermöglichen, verhindert aber nicht, dass die Feldelektrode 31 komplett geladen oder entladen wird. Jedoch ist es auch möglich, den variablen Widerstand 4 wie einen Schalter zu betreiben, der entweder einen Stromfluss zulässt (eingeschalteter Zustand) oder ein Stromfluss verhindert (ausgeschalteter Zustand). Gemäß einem weiteren Ausführungsbeispiel, das in 11 dargestellt ist, ist ein Schalter 5 in Reihe mit dem variablen Widerstand 4 geschaltet. Das ist insbesondere nützlich, wenn der variable Widerstand 4 dazu betrieben wird, um das Laden und Entladen der Feldelektrode 31 zu verlangsamen, aber keinen Stromfluss verhindert.
  • Bezugnehmend auf 11 ist die Reihenschaltung mit dem variablen Widerstand 4 und dem Schalter 5 zwischen die Feldelektrode 31 und entweder den Sourceanschluss S (wie in 10 dargestellt) oder den Gateanschluss G (nicht in 10 dargestellt) des Transistorbauelements geschaltet. Im Ausführungsbeispiel in 11 ist der variable Widerstand direkt mit der Feldelektrode 31 verbunden, so dass der Schalter 5 zwischen den variablen Widerstand 4 und den Sourceanschluss S oder den Gateanschluss G geschaltet ist. Jedoch kann diese Reihenfolge geändert werden, so dass der Schalter 5 mit der Feldelektrode 31 verbunden ist und der variable Widerstand 4 zwischen den Schalter 5 und den Sourceanschluss S oder Gateanschluss G geschaltet ist.
  • Gemäß einem Ausführungsbeispiel weist der Schalter 5 einen Steuerknoten auf, der mit dem Gateanschluss G des Transistorbauelements gekoppelt ist, so dass das Transistorbauelement und der Schalter 5 durch dasselbe Ansteuerpotenzial geschaltet werden, das an den Gateanschluss G des Transistorbauelements angelegt wird.
  • Dieser Schalter 5 kann ein elektronischer Schalter sein, insbesondere ein MOSFET. In den Ausführungsbeispielen, in denen sowohl der variable Widerstand 4 als auch der Schalter 5 als MOSFETs ausgebildet sind, wird der Steuer-MOSFET 4 als erster Steuer-MOSFET 4 und der Schalt-MOSFET 5 als zweiter Steuer-MOSFET 5 bezeichnet. Der zweite Steuer-MOSFET 5 kann ein Verarmungs-MOSFET eines Leitungstyps sein, der komplementär zu dem Leitungstyp des Transistorbauelements ist. D.h., der Schalter 5 ist ein p-leitender Verarmungs-MOSFET, wenn das Transistorbauelement ein n-leitendes Transistorbauelement ist.
  • 12 zeigt eine perspektivische Querschnittsansicht des Halbleiterkörpers 100, in dem ein Bauelementgebiet des Last-MOSFETs 1 und in dem Bauelementgebiete des ersten und des zweiten Steuer-MOSFETs 4, 5 implementiert sind. In diesem Ausführungsbeispiel ist der erste Steuer-MOSFET 4 ein lateraler MOSFET des Typs, der anhand von 8 oder 10 hier zuvor beschrieben wurde. Der zweite Steuer-MOSFET 5 ist ebenfalls als ein lateraler MOSFET ausgebildet. Im vorliegenden Ausführungsbeispiel weist der zweite Steuer-MOSFET 5 eine Bauelementtopologie entsprechend der Bauelementtopologie des ersten Steuer-MOSFETs 4 auf. Genauer, der zweite Steuer-MOSFET 5 umfasst ein Sourcegebiet 51, ein Bodygebiet 52 und ein Draingebiet 53, wobei die Source- und Bodygebiete 51, 52 in einer lateralen Richtung des Halbleiterkörpers beabstandet sind und voneinander durch das Bodygebiet 52 getrennt sind. Das Sourcegebiet 51, das Bodygebiet 52 und das Draingebiet 53 weisen den gleichen Dotierungstypen auf, welcher ein p-Typ in Ausführungsbeispielen ist, in denen der zweite Steuer-MOSFET 5 ein p-leitender Verarmungs-MOSFET ist. Wenigstens eine Gateelektrode 54 grenzt an das Sourcegebiet 51, das Bodygebiet 52 und das Draingebiet 53 an und ist dielektrisch gegenüber diesen Bauelementgebieten 51–53 durch ein Gatedielektrikum 55 isoliert. Der zweite Steuer-MOSFET 5 kann zwei gegenüberliegende Gateelektroden 54 (wie dargestellt) umfassen, oder kann nur eine Gateelektrode 54 umfassen. Im letzten Fall, kann eine der Gateelektroden 54 aus 12 durch ein dielektrisches Gebiet wie ein Oxid oder eine optionale Elektrode ersetzt werden.
  • In 12 ist das Draingebiet 53 des Schalters 5 elektrisch leitend mit dem Feldelektroden 31 der Transistorzellen des MOSFETs 1 verbunden, das Sourcegebiet 51 des zweiten Steuer-MOSFETs 5 ist mit dem Draingebiet 43 des Steuer-MOSFETs 4 verbunden und das Sourcegebiet 41 des ersten Steuer-MOSFETs 4 ist mit dem Sourceanschluss S verbunden. Jedoch ist es auch möglich, die Reihenfolge des ersten Steuer-MOSFET 4 und des zweiten Steuer-MOSFETs 5 zwischen den Feldelektroden 31 und dem Sourceanschluss S zu ändern, d.h., das Draingebiet 43 des ersten Steuer-MOSFETs 4 könnte mit den Feldelektroden 31 verbunden werden und die Sourcegebiete 51 des zweiten Steuer-MOSFETs 5 könnten mit dem Sourceanschluss S verbunden werden.
  • 13 zeigt ein Ersatzschaltbild des Halbleiterbauelements von 11. Das Ersatzschaltbild basiert auf dem Schaltbild von 7 und umfasst zusätzlich den zweiten Steuer-MOSFET 5 in Serie mit dem ersten Steuer-MOSFET 4. Der dritte und vierte MOSFET 20‘, 3‘, die wenigstens eine herkömmliche Transistorzelle des Transistorbauelements repräsentieren, sind optional.
  • Im Transistorbauelement aus 12 und 13 kann nicht nur die Menge an Ladung, die zu (oder von) dem Feldelektrodengebiet 31 fließt innerhalb einer vordefinierten Zeitdauer, nachdem das Transistorbauelement eingeschaltet wurde, sondern auch die gesamte Menge an Ladung, die zwischen der Feldelektrode 31 und entweder dem Source- oder dem Gateanschluss S, G fließt, gesteuert werden. Das Steuern der Ladung, die von der Feldelektrode 31 fließt, nachdem das Transistorbauelement eingeschaltet wurde, ermöglicht das Einstellen der Ausgangskapazität und konsequenterweise des Einschaltwiderstands des Transistorbauelements. Während in den vorangehend beschriebenen Ausführungsbeispielen die Feldelektrode 31 der variablen Transistorzellen 10 entweder floatend gelassen wird (was zu einer niedrigen Ausgangskapazität, aber einem hohen Einschaltwiderstand führt), wenn der Widerstand des variablen Widerstands sehr hoch ist oder entladen wird (wobei die Geschwindigkeit), mit der das Kompensationsgebiet 32 entladen wird, variieren kann), kann die Feldelektrode 31 des Transistorbauelements aus 12 und 13 teilweise entladen werden. Daher ist es möglich, die Ausgangskapazität und den Einschaltwiderstand des Transistorbauelements kontinuierlich zu variieren. Die Menge an Ladung, die von der Feldelektrode 31 fließt, nachdem das Transistorbauelement eingeschaltet wurde, wird durch den ersten und zweiten Steuer-MOSFET 4, 5 gesteuert.
  • Das Funktionsprinzip des Transistorbauelements in 12 und 13 wird nachfolgend beschrieben. Zu Erläuterungszwecken wird angenommen, dass das Transistorbauelement in einem ausgeschalteten Zustand ist, so dass die Feldelektrode 31 geladen wurde. Wenn das Transistorbauelement durch Anlegen einer geeigneten Gate-Source-Spannung VGS eingeschaltet wird, definiert ein Steuerpotenzial, das an den Steueranschluss CC angelegt wird, den Widerstand des ersten Steuer-MOSFET 4 und daher die Menge an Ladung, die zwischen der Feldelektrode 31 und dem Sourceanschluss S innerhalb einer vordefinierten Zeitdauer fließen darf. Der zweite Steuer-MOSFET 5 definiert die Länge der Zeitdauer, für die Ladung zwischen der Feldelektrode 31 und dem Sourceanschluss S übertragen werden kann. Dieser zweite Steuer-MOSFET 5 wird durch den Gateanschluss G gesteuert und schaltet sich aus, wenn die Spannung zwischen dem Gateanschluss G und dem Sourceanschluss S die Schwellenspannung (Abschnürspannung) des zweiten Steuer-MOSFETs 5 erreicht. Die Schwellenspannung des zweiten Steuer-MOSFETs 5 wird derart eingestellt, dass sie niedriger als die Gate-Source-Spannung VGS ist, die letztendlich zwischen dem Gateanschluss G und dem Sourceanschluss S angelegt wird, wenn das Transistorbauelement im eingeschalteten Zustand ist. Die Gate-Source-Spannung, die zwischen dem Gateanschluss G und dem Sourceanschluss S im eingeschalteten Zustand des Transistorbauelements angelegt ist, beträgt beispielsweise zwischen 5V und 20V, insbesondere zwischen 7V und 15V. Die Schwellenspannung des zweiten Steuer-MOSFETs 5 ist niedriger als diese Spannung.
  • Wenn das Transistorbauelement einschaltet, erhöht sich die Gate-Source-Spannung VGS von einem Aus-Wert zu einem Ein-Wert. Der Aus-Wert beträgt beispielsweise 0V in einem n-leitenden Transistorbauelement und der Ein-Wert entspricht dem finalen Wert, der weiter oben erklärt wurde. Wenn die Gate-Source-Spannung VGS steigt, wird der zweite Steuer-MOSFET 5 eingeschaltet bis die Gate-Source-Spannung den Schwellenwert dieses zweiten Steuer-MOSFETs 5 erreicht. In der Zeitdauer bevor der zweite Steuer-MOSFET 5 abschnürt, kann die Feldelektrode 31 entladen werden, wobei die Menge an Ladung, die von der Feldelektrode 31 zum Sourceanschluss S innerhalb eines vordefinierten Zeitraums fließt, durch den ersten Steuer-MOSFET 4 definiert ist. Nachdem der zweite Steuer-MOSFET 5 abgeschnürt wurde, wird die Feldelektrode 31 nicht weiter entladen, unabhängig von der Steuerspannung, die zwischen dem Steueranschluss CC und dem Sourceanschluss S angelegt wird. Daher kann die Menge an Ladung, die in der Feldelektrode verbleibt, nachdem das Transistorbauelement eingeschaltet wurde, durch den ersten und zweiten Steuer-MOSFET 4, 5 in diesem Ausführungsbeispiel gesteuert werden.
  • 14 zeigt eine Modifikation des Transistorbauelements aus 11. In dem Transistorbauelement aus 13 teilen sich der erste und zweite Steuer-MOSFET 4, 5, das Sourcegebiet 41, das Draingebiet 43 und das Bodygebiet 42. In diesem Ausführungsbeispiel grenzen zwei Gateelektroden an das Bodygebiet 42, das Sourcegebiet 41 und das Draingebiet 43 an, nämlich die wenigstens eine Gateelektrode 44 des ersten Steuer-MOSFETs 4 und die Gateelektrode 54 des zweiten Steuer-MOSFETs 5. Im vorliegenden Ausführungsbeispiel ist die wenigstens eine Gateelektrode 44 des Steuer-MOSFETs 4 eine Grabenelektrode, wie im Ausführungsbeispiel anhand der 8, 10 und 12 oben erläutert, und die Gateelektrode 54 des Schalters ist oberhalb der ersten Oberfläche 101 angeordnet. Selbstverständlich ist es jedoch auch möglich, die Position der Gateelektrode 44 des Steuer-MOSFETs 4 und die Gateelektrode 54 des Schalters zu tauschen.
  • 15 veranschaulicht eine vertikale Querschnittsansicht der kombinierten ersten und zweiten Steuer-MOSFETs 4, 5 aus 14 in einer Schnittebene, die sich in der longitudinalen Richtung des Bodygebiets 42 erstreckt und durch das Bodygebiet 42, die Source- und Draingebiete 41, 43, die Gateelektrode 54 und durch das Gatedielektrikum 55 schneidet.
  • 16 zeigt ein Ersatzschaltbild eines Transistorbauelements gemäß einem anderen Ausführungsbeispiel. Das Transistorbauelement umfasst einen weiteren Schalter 6, der zwischen dem Gateanschluss G und die Gateelektroden 21 (nicht in 14 dargestellt) der variablen Transistorzellen des Last-MOSFETs 1 geschaltet ist. Diese variablen Transistorzellen 10 werden durch den ersten und zweiten MOSFET 20, 3 im Ersatzschaltbild von 16 repräsentiert, so dass der weitere Schalter 6 zwischen den Gateanschluss G des Transistorbauelements und den Gateknoten des ersten MOSFET 20 im vorliegenden Ausführungsbeispiel geschaltet ist. Das Transistorbauelement umfasst des Weiteren wenigstens eine herkömmliche Transistorzelle 10‘ (in 16 nicht gezeigt), die durch den vierten und fünften MOSFET 20‘, 3‘ im Ersatzschaltbild aus 16 repräsentiert wird. Die Gateelektrode der wenigstens einen herkömmlichen Transistorzelle ist direkt mit dem Gateanschluss des Transistorbauelements verbunden (repräsentiert durch den Gateknoten des dritten MOSFETs 20‘, der direkt mit dem Gateanschluss G verbunden ist).
  • Bezugnehmend auf die vorhergehende Beschreibung resultieren kapazitive Verluste, die während des Betriebs des Transistorbauelements auftreten, aus einem Laden und Entladen der Feldelektrode 31 und aus einem entsprechenden Laden und Entladen des Driftgebiets 11 der wenigstens einen Transistorzelle 10 und resultieren aus einem Laden und Entladen der Gateelektrode 21 (Gate-Source-Kapazität) der wenigstens einen Transistorzelle 10. In einem Betriebszenario, in dem der Widerstand des variablen Widerstands 4 derart eingestellt ist, dass die Feldelektrode 31 nicht entladen wird, wenn das Transistorbauelement einschaltet, wird die Transistorzelle 10 deaktiviert. D.h., die Transistorzelle 10 leitet keinen Strom in das Driftgebiet 11. Da es kein Laden und Entladen der Feldelektrode 31 in diesem Betriebszenario gibt, sind kapazitive Verluste der entsprechenden Transistorzelle 10 deutlich reduziert. In einem Transistorbauelement, in dem der variable Widerstand 4 als Verarmungs-MOSFET ausgebildet ist, kann Laden und Entladen der Feldelektrode 31 durch Einstellen des Steuerpotentials (Steuersignal) am Steueranschluss CC verhindert werden, so dass der Verarmungs-MOSFET 4 ausgeschaltet wird.
  • Jedoch können sogar in einem Betriebszenario, in dem die Feldelektrode 31 nicht entladen wird, wenn das Transistorbauelement einschaltet, immer noch kapazitive Verluste auftreten, die von einem Laden und Entladen der Gate-Source-Kapazität herrühren. Diese kapazitiven Verluste, die vom Laden und Entladen der Gate-Source-Kapazität herrühren, können in dem Transistorbauelement von 16 verhindert werden, indem der weitere Schalter 6 zwischen dem Gateanschluss G und der Gateelektrode der wenigstens einen Transistorzelle 10 geschaltet ist. Bezugnehmend auf 16 kann der weitere Schalter 6 als ein MOSFET ausgebildet sein, insbesondere als ein Verarmungs-MOSFET, der durch ein Steuerpotential am Steueranschluss CC gesteuert wird und dessen Laststrecke (Drain-Source-Strecke) zwischen den Gateanschluss G und der Gateelektrode der wenigstens einen Transistorzelle 10 geschaltet ist. Gemäß einem Ausführungsbeispiel weist der MOSFET, der den weiteren Schalter 6 bildet, den gleichen Leitungstyp wie der Steuer-MOSFET 4 auf. D.h., der MOSFET, der den weiteren Schalter 6 bildet, ist ein p-leitender Verarmungs-MOSFET, wenn der Steuer-MOSFET 4 ein p-leitender Verarmungs-MOSFET ist. Daher schaltet der weitere Schalter 6 aus, wenn der Steuer-MOSFET 4 ausschaltet. In diesem Fall wird nicht nur Laden und Entladen der Feldelektrode 31, sondern auch Laden und Entladen der Gateelektrode der wenigstens einen Transistorzelle 10 verhindert. In diesem Betriebszenario können nur die herkömmlichen Transistorzellen (repräsentiert durch MOSFETs 20‘, 3‘ in 16) durch den Gateanschluss G gesteuert werden (eingeschaltet und ausgeschaltet).
  • 17 zeigt eine perspektivische Querschnittsansicht eines Halbleiterkörpers 100, in dem der Last-MOSFET 1, der Steuer-MOSFET 4 und der weitere Schalter 6, der als Verarmungs-MOSFET ausgebildet ist, implementiert sind. In diesem Ausführungsbeispiel ist der weitere Schalter 6 als ein lateraler MOSFET mit einer Topologie, die der Topologie des Steuer-MOSFETs 4 entspricht, ausgebildet. D.h., der weitere Schalter 6 umfasst ein Sourcegebiet 61, ein Bodygebiet 62 und ein Draingebiet 63 des gleichen Leitungstyps. Gemäß einem Ausführungsbeispiel ist der weitere Schalter ein p-leitender Verarmungs-MOSFET, wenn der Steuer-MOSFET 4 ein Verarmungs-MOSFET ist und der Last-MOSFET 1 ein n-leitender MOSFET ist. In diesem Fall sind das Sourcegebiet 61, das Bodygebiet 62 und das Draingebiet 63 p-dotiert, wobei das Sourcegebiet 61 und das Draingebiet 63 höhere Dotierungskonzentrationen aufweisen als das Bodygebiet 62. Im vorliegenden Ausführungsbeispiel ist ein Draingebiet 63 des Schalters 6 mit dem Gateanschluss G verbunden, das Sourcegebiet 61 ist mit den Gateelektroden 21 der Transistorzellen des Last-MOSFET 1 verbunden und die wenigstens eine Gateelektrode 64, die dielektrisch gegenüber den Source-, Body- und Draingebieten 61 bis 63 durch ein Gatedielektrikum 65 isoliert ist, ist mit dem Steueranschluss CC verbunden.
  • Optional ist eine dielektrische Schicht 66 zwischen dem Bodygebiet 62 und dem Substrat (dem Driftgebiet 11) angeordnet. Dieses dielektrische Gebiet 66 kann einen parasitären Strom von dem Gateanschluss G zu dem Drainanschluss D verhindern.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 18 dargestellt ist, ist ein zweiter Schalter 7 zwischen die Gateelektroden 21 der Transistorzellen 10 des Last-MOSFETs 1 und den Sourceanschluss S geschaltet (der weitere Schalter 6 wird als erster Schalter in Verbindung mit dem Ausführungsbeispiel von 18 bezeichnet). Bezugnehmend auf 7 kann dieser zweite Schalter 7 als ein Anreicherungs-MOSFET eines Leitungstyps, der komplementär zu dem Leitungstyp des Steuer-MOSFETs 4 ist und dem gleichen Leitungstyp wie der Leitungstyp des Transistorbauelements entspricht, ausgebildet sein. D.h., der MOSFET, der den zweiten Schalter 7 bildet, ist ein n-leitender MOSFET (wie in 18 dargestellt), wenn der Steuer-MOSFET 4 ein p-leitender MOSFET und der Last-MOSFET 1 ein n-leitender MOSFET ist.
  • 19 zeigt eine perspektivische Querschnittsansicht eines Halbleiterkörpers 100, in dem der Last-MOSFET 1, der Steuer-MOSFET 4 und der erste und zweite Schalter 6, 7 implementiert sind. In diesem Ausführungsbeispiel ist der zweite Schalter 7 wie der erste Schalter 6 als lateraler MOSFET mit einer Topologie, die der Topologie des Steuer-MOSFETs 4 entspricht, ausgebildet. D.h., der MOSFET, der den zweiten Schalter 7 bildet, umfasst ein Sourcegebiet 71, ein Draingebiet 73 eines ersten Leitungstyps (ein n-Typ, wenn der MOSFET 7 ein n-leitender MOSFET ist) und ein Bodygebiet 72 des komplementären Leitungstyps (ein p-Typ, wenn der MOSFET 7 ein n-leitender MOSFET ist). Der zweite Schalter-MOSFET 7 und wenigstens einer von dem Steuer-MOSFET 4 und dem ersten Schalter-MOSFET 6 teilen sich eine Gateelektrode. Im vorliegenden Ausführungsbeispiel sind das Sourcegebiet 71, das Bodygebiet 72 und das Draingebiet 73 des zweiten Schalter-MOSFET 7 angrenzend und zwischen wenigstens einer Gateelektrode 44 des Steuer-MOSFETs 4 und der wenigstens einen Gateelektrode 64 des ersten Schalter-MOSFETs 6 angeordnet, wobei diese Gateelektroden 44, 64 beide mit dem Steueranschluss CC verbunden sind.
  • Der zweite Schalter-MOSFET 7 ist dazu ausgebildet, zu leiten (ist eingeschaltet), wenn der erste Schalter-MOSFET 6 sperrt (ausgeschaltet ist). Daher verhindert der zweite Schalter-MOSFET 7, dass die Gate-Source-Kapazität aufgrund von parasitären Effekten aufgeladen wird, wenn der erste Schalter-MOSFET 6 ausgeschaltet ist.
  • 20 zeigt ein Ersatzschaltbild eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel. Dieses Transistorbauelement umfasst mehrere von verschiedenen Gruppen von variablen Transistorzellen. Jede dieser Gruppen von Transistorzellen umfasst wenigstens eine variable Transistorzelle, die der Transistorzelle 10 entspricht, die hier weiter oben erklärt wurde. Jede dieser Gruppen von variablen Transistorzellen bildet eine von mehreren Last-MOSFETs 1 1, 1 2, 1 n (jede umfassend einen ersten MOSFET 20 1 bis 20 n und einen zweiten MOSFET 31 bis 3 n wie zuvor beschrieben), wobei diese Last-MOSFETs parallel zwischen den Drain- und Sourceanschlüssen geschaltet sind und jeder Gateanschluss eines dieser Last-MOSFETs 1 1, 1 2, 1 n mit dem Gateanschluss G des Tansistorbauelements verbunden ist. Des Weiteren umfasst das Transistorbauelement mehrere Steuer-MOSFETs 4 1 bis 4 n, wobei jeder der Steuer-MOSFETs 4 1 bis 4 n mit einem der Last-MOSFETs 1 1 bis 1 n gekoppelt ist und dazu ausgebildet ist, Laden und Entladen der Feldelektrode des entsprechenden Last-MOSFET 1 in der weiter oben beschriebenen Art zu steuern. Die Gateelektrode (Gateanschlüsse) der einzelnen Steuer-MOSFETs sind mit dem Steueranschluss CC verbunden.
  • Optional umfasst das Transistorbauelement wenigstens eine herkömmliche Transistorzelle, die durch den dritten und vierten MOSFET 20‘, 3‘ in dem Ausführungsbeispiel von 20 repräsentiert wird. Die einzelnen Last-MOSFETs 1 1 bis 1 n können zusätzlich einen ersten Schalter 6 oder einen ersten Schalter 6 und einen zweiten Schalter 7 umfassen, wie anhand von 16 bis 10 weiter oben beschrieben. Jedoch sind diese Schalter nicht in 20 dargestellt.
  • Die einzelnen Steuer-MOSFETs 4 1 bis 4 n können verschiedene Abschnürspannungen aufweisen. Bezugnehmend auf beispielsweise 7, in der ein Steuer-MOSFET 4 gezeigt wird, kann die Abschnürspannung eines Steuer-MOSFETs 4 eingestellt werden, in dem eine geeignete Breite des Bodygebiets 42 und/oder eine Dotierungskonzentration des Bodygebiets 42 gewählt wird. Die Breite des Bodygebiets 42 ist eine Ausdehnung des Bodygebiets in eine Richtung senkrecht zu der Gateelektrode 44. Die Abschnürspannung nimmt mit abnehmender Breite ab und nimmt mit zunehmender Breite zu. Des Weiteren nimmt die Abschnürspannung mit abnehmender Dotierungskonzentration ab und die Abschnürspannung nimmt mit zunehmender Dotierungskonzentration zu.
  • Im Transistorbauelement in 20 können die einzelnen Last-MOSFETs 1 1–1 n durch geeignetes Einstellen des Steuerpotenzials, das an dem Steueranschluss CC angelegt wird, aktiviert und deaktiviert werden. Gemäß einem Ausführungsbeispiel können die einzelnen Steuer-MOSFETs 4 1–4 n verschiedene Abschnürspannungen aufweisen und das Steuerpotenzial, das an den Steueranschluss CC angelegt wird, kann n + 1 verschiedene Steuerwerte aufweisen. Dies ist schematisch in 21 dargestellt.
  • 21 zeigt mögliche Steuerwerte des Steuersignals VCC, das an den Steueranschluss CC angelegt wird, und veranschaulicht die Last-MOSFETs, die beim entsprechenden Wert deaktiviert werden. In 21 repräsentiert VCC0 einen ersten Signalwert des Steuerpotenzials VCC. Dieser Signalwert ist derart gewählt, dass keiner der Last-MOSFETs 1 1–1 n deaktiviert wird. Bei einem zweiten Signalwert VCC1 wird der erste Last-MOSFET 1 1 deaktiviert, bei einem zweiten Signalwert VCC2 werden der erste und der zweite Last-MOSFET 1 1, 1 2 deaktiviert und bei einem n-ten Signalwert VCCN wird jeder der Last-MOSFETs 1 1–1 n deaktiviert. Bei diesem Steuerwert VCCN wird nur ein Last-MOSFET 1 0, der durch die herkömmlichen Transistorzellen gebildet wird (repräsentiert durch MOSFET 20' und 3' in 20) aktiviert. Das Transistorbauelement von 20 umfasst n = 3 Last-MOSFETs. Dies ist jedoch nur ein Beispiel. Jede andere Anzahl von MOSFETs kann ebenfalls implementiert werden.
  • Das Transistorbauelement aus 20 kann einfach modifiziert werden, indem ein erster Schalter zwischen den Gateanschluss G und Gateelektroden der Transistorzellen von jeder Gruppe geschaltet wird und indem ein optionaler zweiter Schalter zwischen die Gateelektroden der Transistorzellen von jeder Gruppe und den Sourceanschluss S geschaltet wird. Dies ist schematisch in 20 dargestellt, wobei ein erster Last-MOSFET 1 1 eine erste Gruppe von Transistorzellen ersten Typs repräsentiert und wobei ein zweiter Last-MOSFET 1 2 eine zweite Gruppe von Transistorzellen ersten Typs repräsentiert. Das Transistorbauelement kann weitere Gruppen von Transistorzellen ersten Typs und eine Gruppe von Transistorzellen des zweiten Typs umfassen. Jedoch sind diese Gruppen nicht in 20 dargestellt. Bezugnehmend auf 20 weist jede Gruppe von Transistorzellen einen ihr zugeordneten ersten Schalter 6 1, 6 2 und einen zweiten Schalter 7 1, 7 2 auf. Der erste Schalter 6 1, 6 2 ist zwischen den Gateanschluss und dem Gateknoten des ersten MOSFET 20 1, 20 2 der entsprechenden Gruppe von Transistorzellen geschaltet und der zweite Schalter 7 1, 7 2 zwischen den Gateknoten des ersten MOSFETs 20 1, 20 2 der korrespondierenden Gruppe von Transistorzellen und den Sourceanschluss S geschaltet. Der erste Schalter 6 1, 6 2 einer jeden Gruppe ist an den Steuer-MOSFET 41, 4 2 der entsprechenden Gruppe angepasst, so dass der erste Schalter 6 1, 6 2 ausgeschaltet wird, wenn der entsprechende Steuer-MOSFET 4 1, 4 2 ausgeschaltet wird. Entsprechend ist der zweite Schalter 7 1, 7 2 einer jeden Gruppe an dem ersten Schalter 6 1, 6 2 der entsprechenden Gruppe angepasst, so dass der zweite Schalter 7 1, 7 2 eingeschaltet wird, wenn der entsprechende erste Schalter 6 1, 6 2 ausgeschaltet wird.
  • Das hier weiter oben erklärte Transistorbauelement umfasst einen Last-MOSFET wenigstens einer Transistorzellen des ersten Typs 10 und ein Steuer-MOSFET 4, der mit der Feldelektrode der wenigstens eine Transistorzelle gekoppelt ist. Der Last-MOSFET 1 kann mehrere wie mehrere 100, mehrere 1000 (103), mehrere 10000 (104) oder mehrere 100000 (105) Transistorzellen 10 umfassen. Der Steuer-MOSFET 4 ist mit den Feldelektroden mehrere dieser Transistorzellen verbunden.
  • Der Steuer-MOSFET 4 ist nicht darauf beschränkt, in Verbindung mit Transistorzellen genutzt zu werden, die eine Feldelektrode wie die Feldelektrode 31, die hier vorangehend erläutert wurde, umfassen, sondern kann auch in Verbindung mit Transistorzellen genutzt werden, die einen anderen Typ von Verarmungssteuerungsgebiet, wie ein Kompensationsgebiet 33 mit einem Leitungstyp, der komplementär zu dem Leitungstyp des Driftgebiets 11 ist, aufweisen.
  • 23 zeigt eine perspektivische Querschnittsansicht eines Halbleiterkörpers 100, in dem mehrere Transistorzellen 10 integriert sind, wobei jede ein Kompensationsgebiet 33 aufweist. Das Ausführungsbeispiel in 23 basiert auf den Ausführungsbeispiel von 8 und unterscheidet sich von dem Ausführungsbeispiel in 8 dadurch, dass die Kompensationsgebiete 33 anstatt der Feldelektroden 31 mit einem der Source- und Gateanschlüsse S, G durch den Steuer-MOSFET 4 gekoppelt sind. Das Funktionsprinzip der Transistorzellen 10 mit dem Kompensationsgebiet 33 gleicht dem Funktionsprinzip der Transistorzellen 10 mit der Feldelektrode 31 und dem Feldelektrodendielektrikum 32. D.h., das Kompensationsgebiet 33 liefert wie die Feldelektrode 31 im ausgeschalteten Zustand des Transistorbauelements Gegenladungen für ionisierte Dotierstoffatome in dem Driftgebiet 11.
  • Das Ersatzschaltbild des Halbleiterbauelements in 23 ist in 24 dargestellt. Dieses Ersatzschaltbild basiert auf dem Schaltbild aus 7, wobei die Verarmungs-MOSFETs 3, 3' von 7 durch JFETs 30, 30' in 23 ersetzt sind. Der JFET 30 repräsentiert das Kompensationsgebiet 33 und jene Bereiche des Driftgebiets 11, die an das Kompensationsgebiet 31 angrenzen. Wie die Transistorbauelemente, die hier vorangehend beschrieben wurden, kann das Transistorbauelement in 22 zusätzlich herkömmliche Transistorzellen umfassen. Herkömmliche Transistorzellen sind Transistorzellen, die ein Kompensationsgebiet (33 in 22) aufweisen, das permanent mit einem der Gate- und Sourceanschlüsse S, G verbunden ist. Der MOSFET 20' und der JFET 30' in 23 repräsentieren die optionalen herkömmlichen Transistorzellen.
  • Das Transistorbauelement aus 24, das Transistorzellen mit Kompensationsgebieten als Verarmungssteuerungsgebiete anstatt von Feldelektroden umfasst, kann auf die gleiche Art und Weise modifiziert werden, wie das Transistorbauelement, das anhand von 7 beschrieben wurde. Gemäß einem Ausführungsbeispiel umfasst das Transistorbauelement zusätzlich den ersten Schalter 6 und den optionalen zweiten Schalter. Das ist anhand von 25 unten erklärt.
  • 25 zeigt ein Ersatzschaltbild eines Transistorbauelements, das auf den Transistorbauelementen aus 23 und 24 basiert. Das Transistorbauelement aus 24 umfasst den ersten Schalter 6 und optional den zweiten Schalter 7, die anhand von 16 und 18 weiter oben beschrieben wurden. Das Funktionsprinzip des Transistorbauelements aus 25 entspricht dem Funktionsprinzip des Transistorbauelements aus 18. Der Unterschied zwischen dem Transistorbauelement aus 25 und dem Transistorbauelement aus 18 ist, dass die Transistorzellen des MOSFETs 1 Kompensationsgebiete (33 in 22) anstatt von Feldelektroden 31 umfassen.
  • 26 zeigt eine perspektivische Schnittansicht eines Halbleiterkörpers 100, indem das Transistorbauelement aus 25 implementiert ist. Das Transistorbauelement aus 26 basiert auf den Transistorbauelement aus 19 und unterscheidet sich von dem Transistorbauelement aus 19 dadurch, dass die Feldelektroden 31 und die entsprechenden Feldelektrodendielektrika 32 durch Kompensationsgebiete 33 ersetzt sind.
  • 27 zeigt eine weitere Möglichkeit das Transistorbauelement aus 25 zu implementieren. 27 zeigt eine vertikale Querschnittsansicht eines ersten Teils des Halbleiterkörpers und eine perspektivische Schnittansicht eines zweiten Teils des Halbleiterkörpers 100. In dem ersten Teil des Halbleiterkörpers 100 sind mehrere Transistorzellen des ersten Typs implementiert. Wie in den vorangehend beschriebenen Ausführungsbeispielen ist jede Transistorzelle 10 als ein vertikaler Transistor ausgebildet, der ein Driftgebiet 11, ein Sourcegebiet 12, ein Bodygebiet 13, das zwischen dem Driftgebiet 11 und dem Sourcegebiet 12 angeordnet ist, und eine an das Bodygebiet 13 angrenzende Gateelektrode 21, die dielektrisch gegenüber dem Bodygebiet 13 durch das Gatedielektrikum 22 isoliert ist. Wie in den vorangehenden beschriebenen Ausführungsbeispielen ist die Gateelektrode 21 eine Grabenelektrode, die in einem Graben angeordnet ist, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt.
  • Bezugnehmend auf 27 umfasst der Steuer-MOSFET 4 mehrere Transistorzellen, wobei jede Transistorzelle des Steuer-MOSFETs 4 zwischen einem Kompensationsgebiet 33 und der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist. Jede Transistorzelle des Steuer-MOSFETs 4 umfasst ein Sourcegebiet 41, das entweder mit dem Sourceanschluss S (wie dargestellt) oder dem Gateanschluss G (nicht dargestellt) gekoppelt ist, ein an das Kompensationsgebiet 33 angrenzende Draingebiet 43 und ein Bodygebiet 42 zwischen dem Sourcegebiet 41 und dem Draingebiet 43 und einer Gateelektrode 44, die an das Bodygebiet 42 angrenzt und die dielektrisch gegenüber dem Bodygebiet 42 ein Gatedielektrikum 45 isoliert ist. Das Draingebiet 43 kann ein separates Gebiet sein, das eine höhere Dotierungskonzentration aufweist als das Kompensationsgebiet 33 (wie dargestellt) oder kann durch einen Teil des Kompensationsgebiets 33 gebildet werden. Die Gateelektrode 44 der Transistorzelle des Steuer-MOSFETs 4 ist eine Grabenelektrode im vorliegenden Ausführungsbeispiel. Die einzelnen Transistorzellen des Steuer-MOSFETs sind parallel geschaltet.
  • Bezugnehmend auf 27 sind der erste Schalter 6 und der optionale zweite Schalter 7 als laterale Verarmungs-MOSFETs auf die Art und Weise implementiert wie anhand von 19 vorangehend beschrieben wurde. Der erste Schalter-MOSFET 6 und der zweite Schalter-MOSFET 7 teilen sich eine Gateelektrode 64, nämlich die Gateelektrode zwischen dem Bodygebiet 62 des ersten Schalter-MOSFETs 6 und das Bodygebiet 72 des zweiten Schalter-MOSFETs 7. Des Weiteren sind die Gateelektroden 84, 86 optional, die dielektrisch gegenüber den Bodygebieten 62, 72 entsprechend durch die elektrischen Schichten 85, 87 isoliert sind und gegenüber der Gateelektrode 64 angeordnet sind.
  • 28 zeigt eine Modifikation des Transistorbauelements gemäß 27. Im Transistorbauelement gemäß 28 umfasst jede Transistorzellen des ersten Typs 10 eine Feldelektrode 25, die an das Driftgebiet 11 angrenzt und dielektrisch gegenüber dem Driftgebiet 11 isoliert ist und mit dem Sourceanschluss S gekoppelt ist. Gleichermaßen können Feldelektroden unterhalb der Gateelektrode(n) 64 (84, 86) des lateralen Schalter MOSFETs 6, 7 angeordnet sein. Diese Feldelektroden sind auch mit dem Sourceanschluss S gekoppelt.
  • 29 zeigt eine Schaltungsanordnung mit einem Transistorbauelement wie vorangehend beschrieben und mit eine Ansteuerschaltung 9, die dazu ausgebildet ist, das Transistorbauelement anzusteuern. In der Schaltung von 29 wird das Transistorbauelement durch das Ersatzschaltbild, das anhand von 7 beschrieben wurde, repräsentiert. Jedoch können jede der Modifikationen des Transistorbauelements, die vorangehend beschrieben wurden, ebenfalls benutzt werden.
  • Bezugnehmend auf 29 umfasst die Ansteuerschaltung 9 einen ersten Ausgang 91, der mit dem Gateanschluss G des Transistorbauelements gekoppelt ist und einen zweiten Ausgang 92, der mit dem Steueranschluss CC des Transistorbauelements gekoppelt ist. Gemäß einem Ausführungsbeispiel ist die Ansteuerschaltung 9 dazu ausgebildet, das Transistorbauelement abhängig von einem Eingangssignal Sin, das einen gewünschten Schaltungszustand des Transistorbauelements angibt, ein- und auszuschalten. Die Ansteuerschaltung 9 erzeugt die Gate-Source-Spannung (Ansteuerspannung) VGS in Abhängigkeit von dem Eingangssignal Sin. Die Ansteuerschaltung 9 ist des Weiteren dazu ausgebildet, das Steuersignal VCC, das angelegt wird, zu erzeugen. Abhängig von der jeweiligen Implementierung kann das Steuersignal VCC die Geschwindigkeit, mit der die Feldelektrode entladen wird, wenn das Transistorbauelement einschaltet, definiert werden oder kann dazu dienen, die Transistorzellen des ersten Typs zu aktivieren oder zu deaktivieren. Gemäß einem Ausführungsbeispiel erzeugt die Ansteuerschaltung 9 das Steuersignal in Abhängigkeit eines Lastbedingungssignals SLC, das von der Ansteuerschaltung 9 empfangen wird. Das Lastbedingungssignal SLC repräsentiert eine Lastbedingung des Transistorbauelements. Gemäß einem Ausführungsbeispiel repräsentiert das Lastbedingungssignal einen Laststrom durch das Transistorbauelement im eingeschalteten Zustand. Der Laststrom des Transistorbauelements ist der Strom zwischen den Drain- und Sourceanschlüssen D, S im eingeschalteten Zustand. Gemäß einem weiteren Ausführungsbeispiel ist die Ansteuerschaltung dazu ausgebildet, das Transistorbauelement mit einer vordefinierten Schaltfrequenz zyklisch ein- und auszuschalten. In diesem Fall definiert die Schaltfrequenz eine Lastbedingung des Transistorbauelements.
  • Wenn das Transistorbauelement in Betrieb ist, treten ohmsche Verluste und kapazitive Verluste auf. Ohmsche Verluste sind die Verluste, die aus einem Strom resultieren, der zwischen den Drain- und Sourceanschlüssen D, S des Transistorbauelements fließt, wenn das Transistorbauelement im eingeschalteten Zustand ist. Diese Verluste hängen hauptsächlich von dem Einschaltwiderstand ab. Kapazitive Verluste sind durch das Laden und Entladen von parasitären Kapazitäten im Transistorbauelement bedingt. Eine erste parasitäre Kapazität ist die Gate-Source-Kapazität (oft als CDS bezeichnet). Die Gate-Source-Kapazität wird durch die Gateelektrode 21, das Gatedielektrikum 22 und das Sourcegebiet 12 gebildet. Diese Gatekapazität wird geladen, wenn das Transistorbauelement einschaltet, und entladen, wenn das Transistorbauelement ausschaltet. Eine weitere parasitäre Kapazität ist die Kapazität, die durch die Feldelektrode 31, das Feldelektrodendielektrikum 32 und das Draingebiet 11 gebildet wird. Diese Kapazität kann als Gate-Source-Kapazität des Verarmungs-MOSFETs 3 angesehen werden. Diese Kapazität ist Teil der Drain-Source-Kapazität (oft als CDS bezeichnet) des Transistorbauelements, wobei die Drain-Source-Kapazität Teil der Ausgangskapazität des Transistorbauelements ist (die Ausgangskapazität, die oft als COSS bezeichnet wird, ist die Drain-Source-Kapazität CDS plus die Gate-Drain-Kapazität CDG, wobei die Gate-Drain-Kapazität die Kapazität zwischen der Gateelektrode 21 und dem Driftgebiet 11 ist).
  • In denjenigen hier zuvor beschriebenen Transistorbauelementen, die entweder einen ersten Schalter 5, der das Entladen der Feldelektrode 31 begrenzt, und/oder die wenigstens eine Transistorzellen des zweiten Typs (herkömmliche) umfassen, können die Ausgangskapazität und der Einschaltwiderstand eingestellt werden. Es besteht eine Austauschbeziehung (engl.: tradeoff) zwischen dem Einschaltwiderstand und der Ausgangskapazität in der Art, dass die Ausgangskapazität mit steigendem Einschaltwiderstand abnimmt und umgekehrt. In einem Transistorbauelement, das einen ersten Schalter 5 umfasst, kann die Ausgangskapazität dadurch gesenkt werden, dass man die Feldelektrode 31 sich nur teilweise entladen lässt, wenn das Transistorbauelement einschaltet. Das erhöht jedoch den Einschaltwiderstand, da das Driftgebiet 11 teilweise verarmt wird.
  • In einem Transistorbauelement, das Transistorzellen des ersten Typs und des zweiten Typs umfasst, kann die Ausgangskapazität gesenkt (und der Einschaltwiderstand erhöht) werden, indem die Transistorzellen des ersten Typs deaktiviert werden.
  • Gemäß einem Ausführungsbeispiel stellt die Ansteuerschaltung 9 eine erste Ausgangskapazität (und einen ersten Einschaltwiderstand) ein, wenn der Laststrom höher als ein vordefinierter Stromwert ist, und eine zweite Ausgangskapazität ein, die niedriger als die erste Ausgangskapazität (und einen zweiten Einschaltwiderstand höher als den ersten Einschaltwiderstand) ist, wenn der Laststrom niedriger als ein vordefinierter Stromwert ist. In diesem Fall nimmt der Einschaltwiderstand (und die Leitungsverluste) mit steigendem Laststrom ab.
  • Gemäß einem weiteren Ausführungsbeispiel stellt die Ansteuerschaltung die erste Ausgangskapazität (und den ersten Einschaltwiderstand) ein, wenn die Schaltfrequenz niedriger als ein vordefinierter Frequenzwert ist, und stellt eine zweite Ausgangskapazität, die niedriger als die erste Ausgangskapazität (und einen zweiten Einschaltwiderstand, der höher als der erste Einschaltwiderstand) ein, wenn die Schaltfrequenz höher als ein vordefinierter Frequenzwert ist. In diesem Fall nimmt die Ausgangskapazität (und die kapazitiven Verluste) mit steigender Frequenz ab.
  • In den zuvor beschriebenen Ausführungsbeispielen können der variable Widerstand 4, der erste Schalter 5, der zweite Schalter 6 und der dritte Schalter 7 als wenigstens eine Transistorzelle ersten Typs in den gleichen Halbleiterkörper 100 integriert werden. Dies ist jedoch nur ein Beispiel. Es ist auch möglich, dem variablen Widerstand 4 und die Schalter 5 bis 7 in einen Halbleiterkörper zu implementieren (integrierte Schaltung) und die wenigstens eine Transistorzelle in einen anderen Halbleiterkörper zu implementieren.
  • Gemäß einem Ausführungsbeispiel ist die Funktionalität des variablen Widerstandes 4, wenigstens des zweiten Schalters 6 und optional des ersten Schalters 5 und des dritten Schalters 7 in die Ansteuerschaltung integriert. In diesem Ausführungsbeispiel, das in 30 dargestellt ist, steuert die Ansteuerschaltung 9 das Laden und Entladen der Feldelektrode 31, steuert das Ansteuern der wenigstens einen Transistorzelle ersten Typs (repräsentiert durch die MOSFETs 20 und 30 in 30) und steuert unabhängig vom Ansteuern der wenigstens einen Transistorzelle des ersten Typs das Ansteuern der wenigstens einen Transistorzelle des zweiten Typs (repräsentiert durch die MOSFETs 20 und 3 in 30).
  • In dem Ausführungsbeispiel von 30 steuert die Ansteuerschaltung 9 den Betrieb der wenigstens einen variablen Transistorzelle (repräsentiert durch die Transistoren 20, 3 in 30) und den Betrieb der wenigstens einen herkömmlichen Transistorzelle (repräsentiert durch die Transistoren 20‘, 3‘) in 30 unabhängig voneinander. D.h., dass die Ansteuerschaltung diese Transistorzellen unabhängig voneinander ein- und ausschalten kann. Natürlich können mehrere der variablen Transistorzellen parallel geschaltet sein (repräsentiert durch die Transistoren 20, 3 in 30) und können von der Ansteuerschaltung 9 angesteuert werden und mehrere herkömmliche Transistorzellen können parallel geschaltet sein (repräsentiert durch die Transistoren 20‘, 3‘ in 30) und von der Ansteuerschaltung 9 angesteuert werden. Des Weiteren ist die Ansteuerschaltung 9 dazu ausgebildet, das Laden und Entladen der Feldelektrode der wenigstens einen variablen Transistorzelle zu steuern. Diese Feldelektrode wird durch den Verarmungs-MOSFET 3 in 30 repräsentiert.
  • Gemäß einem weiteren Ausführungsbeispiel, das eine Modifikation des Ausführungsbeispiels von 20 ist, gibt es mehrere Gruppen von variablen Transistorzellen, wobei die Ansteuerschaltung 9 die einzelnen Gruppen unabhängig steuert. D.h., dass in dieser Modifikation des Ausführungsbeispiels von 20 die Ansteuerschaltung 9 die Transistoren 20 1 bis 20 n steuert, wobei jede eine Gruppe von variablen Transistorzellen unabhängig repräsentiert, und die Verarmungs-MOSFETs 3 1 bis 3 n steuert, wobei jeder eine Feldelektrode unabhängig repräsentiert. Des Weiteren ist die Ansteuerschaltung 9 dazu ausgebildet, den Transistor 200, der wenigstens eine herkömmliche Transistorzelle repräsentiert, unabhängig von den anderen Transistoren 20 1 bis 20 n zu steuern. Gemäß einem Ausführungsbeispiel, ist die Ansteuerschaltung 9 dazu ausgebildet, eine Lastbedingung des Transistorbauelements zu detektieren und ist dazu ausgebildet, Gruppen von Transistorzellen abhängig von der Lastbedingung zu deaktivieren. Gemäß einem Ausführungsbeispiel variiert die Ansteuerschaltung 9 die Anzahl von Gruppen, die deaktiviert werden, abhängig von der Lastbedingung. Die Lastbedingung wird beispielsweise durch einen Laststrom durch das Transistorbauelement oder durch eine gewünschte Schaltfrequenz des Transistors repräsentiert.
  • In der vorhergehenden Beschreibung werden wird richtungsgebende Bezeichnungsweise wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „folgend“ usw. mit Bezug auf die Orientierung der Figuren beschrieben. Da Komponenten der Ausführungsbeispiele in einer Vielzahl von unterschiedlichen Orientierungen angeordnet werden können, wird die richtungsgebende Bezeichnungsweise zu Darstellungszwecken genutzt und ist in keiner Weise als einschränkend zu betrachten. Es ist offensichtlich, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können ohne den Rahmen der vorliegenden Erfindung zu verlassen. Die folgende detaillierte Beschreibung soll daher nicht in einer beschränkenden Weise verstanden werden und der Schutzbereich der vorliegenden Erfindung wird durch die Patentansprüche definiert.
  • Auch wenn nur einige Beispiele der vorliegenden Erfindung beschrieben wurden, wird es für einen Fachmann selbstverständlich sein, dass unterschiedliche Veränderungen und Modifikationen an diesen vorgenommen werden können, ohne von dem Geist der vorliegenden Erfindung abzuweichen und den Schutzbereich zu verlassen. Es ist für einen Fachmann offen-sichtlich, dass Schaltungskomponenten, durch andere Komponenten ersetzt werden können, welche dieselbe Funktion erfüllen. Spezielle Merkmale, die in Bezug auf eine bestimmte Abbildung beschrieben wurden, können auch mit Merkmalen kombiniert werden, welche in anderen Abbildungen beschrieben wurden, auch wenn dies nicht explizit erwähnt ist. Des Weiteren können verschiedenste Funktionen der erfindungsgemäßen Schaltungen auch vollständig in Software oder durch hybride Implementierungen verwirklicht werden, welche eine Kombination von Hardware und Software verwenden, um das gleiche Ergebnis zu erzielen.
  • Räumliche relative Begriffe wie „unter“, „über“, „unterer“, „oberhalb“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung zum Erklären der Positionierung eines Elements in Bezug auf ein zweites Element genutzt. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu den in den Figuren dargestellten Orientierungen einschließen. Des Weiteren werden Begriffe wie „erster“, „zweiter“ und dergleichen dazu genutzt, um diverse Elemente, Gebiete, Bereiche usw. zu beschreiben und sollen auch nicht einschränkend verstanden werden. Gleiche Begriffe bezeichnen gleiche Elemente in der Beschreibung.
  • Die hier benutzen Begriffe „aufweisen“, „beinhalten“, „inkludieren“, „umfassen“ und dergleichen sind nicht abgeschlossene Begriffe, die das Vorhandensein der angeführten Elemente angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die Artikel „ein“ und „der/die/das“ sollen auch sowohl den Plural als auch den Singular einschließen, sofern der Kontext es nicht anders vorgibt.
  • Mit der vorangehenden Auswahl an Alternativen und Anwendungen, ist es offensichtlich, dass die vorliegende Erfindung nicht durch die vorgehende Beschreibung eingeschränkt wird und auch nicht durch die begleitenden Figuren eingeschränkt wird. Stattdessen ist die vorliegende Erfindung ausschließlich durch die folgenden Patentansprüche und deren legale Äquivalente eingeschränkt.
  • Es ist offensichtlich, dass Merkmale der hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können sofern nicht explizit anders angegeben.

Claims (17)

  1. Transistorbauelement, das aufweist: wenigstens eine Transistorzelle eines ersten Typs, die ein Driftgebiet (11), ein Sourcegebiet (12), ein zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) angeordnetes Bodygebiet (13), ein Draingebiet (14), eine zu dem Bodygebiet (13) benachbarte und durch ein Gatedielektrikum gegenüber dem Bodygebiet (13) dielektrisch isolierte Gateelektrode (21) und eine zu dem Driftgebiet (11) benachbarte und durch ein Feldelektrodendielektrikum (32) gegenüber dem Driftgebiet (11) dielektrisch isolierte Feldelektrode (31) aufweist; einen Gateanschluss G, der an die Gateelektrode (21) der wenigstens einen Transistorzelle des ersten Typs gekoppelt ist, einen Sourceanschluss (S) der an das Sourcegebiet (12) der wenigstens einen Transistorzelle des ersten Typs gekoppelt ist, und einen Steueranschluss, der dazu ausgebildet ist, ein Steuersignal zu erhalten; einen variablen Widerstand (4), der zwischen die Feldelektrode (31) der wenigstens einen Transistorzelle des ersten Typs und einen von dem Gateanschluss (G) und dem Sourceanschluss (S) geschaltet ist, wobei der variable Widerstand (4) einen variablen Widerstandswert aufweist, der dazu ausgebildet ist, durch das am Steueranschluss erhaltene Steuersignal eingestellt zu werden.
  2. Transistorbauelement nach Anspruch 1, bei dem variable Widerstand einen MOSFET aufweist.
  3. Transistorbauelement nach Anspruch 2, bei dem der MOSFET des variablen Widerstands aufweist: ein Sourcegebiet (41), ein Draingebiet (43) ein Bodygebiet (42) zwischen dem Sourcegebiet (41) und dem Draingebiet (43) und eine zu dem Bodygebiet (43) benachbarte und durch ein Gatedielektrikum (45) gegenüber dem Bodygebiet (43) dielektrische isolierte Gateelektrode (44).
  4. Transistorbauelement nach Anspruch 3, bei dem der MOSFET des variablen Widerstands (4) ein Verarmungs-MOSFET eines zu einem Leitungstyp des Sourcegebiets (12) der wenigstens einen Transistorzelle des ersten Typs komplementären Leitungstyps ist.
  5. Transistorbauelements nach Anspruch 3 oder 4, bei dem die wenigstens eine Transistorzelle des ersten Typs und der MOSFET des variablen Widerstands (4) in einem gemeinsamen Halbleiterkörper (100) integriert sind.
  6. Transistorbauelement nach Anspruch 5, bei dem das Sourcegebiet (12) und das Draingebiet (14) der wenigstens einen Transistorzelle des ersten Typs in einer vertikalen Richtung des Halbleiterkörpers (100) beabstandet sind; und bei dem das Sourcegebiet (41) und das Draingebiet (43) des MOSFET des variablen Widerstands (4) in einer lateralen Richtung des Halbeiterkörpers (100) beabstandet sind.
  7. Transistorbauelement nach Anspruch 6, bei dem die Gateelektrode (21) der wenigstens einen Transistorzelle des ersten Typs und die Gateelektrode des MOFET des variablen Widerstands (4) identische Topologien aufweisen.
  8. Transistorbauelement nach einem der vorangehenden Ansprüche, das mehrere Transistorzellen des ersten Typs aufweist, wobei der variable Widerstand (4) zwischen die Feldelektrode (31) jeder der mehreren Transistorzellen des ersten Typs und den einen von dem Sourceanschluss (S) und den Gateanschluss (G) geschaltet ist.
  9. Transistorbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: wenigstens eine Transistorzelle eines zweiten Typs, die eine direkt an einen von dem Gateanschluss und den Sourceanschluss gekoppelte Feldelektrode aufweist.
  10. Transistorbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: einen ersten Schalter (5), der in Reihe zu dem variablen Widerstand (4) geschaltet ist und der dazu ausgebildet ist, abhängig von einem an den Gateanschluss (G) des Transistorbauelements erhaltenen Ansteuersignal angesteuert zu werden.
  11. Transistorbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: einen ersten steuerbaren Schalter (6), der zwischen den Gateanschluss (G) und die Gateelektrode der wenigstens einen Transistorzelle des ersten Typs geschaltet ist und der dazu ausgebildet ist, abhängig von dem Steuersignal angesteuert zu werden.
  12. Transistorbauelement nach Anspruch 12, das weiterhin aufweist: einen zweiten steuerbaren Schalter (7), der zwischen die Gateelektrode (G) der wenigstens einen Transistorzelle des ersten Typs und den Sourceanschluss (S) geschaltet ist und der dazu ausgebildet ist, abhängig von dem Steuersignal angesteuert zu werden.
  13. Transistorbauelement nach einem der vorangehenden Ansprüche, das aufweist: mehrere Transistorzellengruppen, wobei jede Transistorzellengruppe wenigstens eine Transistorzelle des ersten Typs aufweist; und mehrere variable Widerstände (4 1, 4 2, 4 n), wobei jeder der mehreren variablen Widerstände (4 1, 4 2, 4 n) zwischen die Feldelektrode der wenigstens einen Transistorzelle des ersten Typs einer Transistorzellengruppe und den einen von dem Gateanschluss und den Sourceanschluss geschaltet ist, und bei dem jeder der mehreren variablen Widerstände (4 1, 4 2, 4 n) einen Verarmungs-MOSFET aufweist, der dazu ausgebildet ist, durch das Steuersignal angesteuert zu werden, und bei dem die Verarmungs-MOSFETs untereinander unterschiedliche Abschnürspannungen aufweisen.
  14. Transistorbauelement, das aufweist: wenigstens eine Transistorzelle eines ersten Typs, die ein Driftgebiet (11), ein Sourcegebiet (12), ein zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) angeordnetes Bodygebiet (13), ein Draingebiet (14), eine zu dem Bodygebiet (13) benachbarte und durch ein Gatedielektrikum gegenüber dem Bodygebiet (13) dielektrisch isolierte Gateelektrode (21) und ein zu dem Driftgebiet (11) benachbartes Verarmungssteuergebiet (31, 32; 33) aufweist; einen Gateanschluss (G) der an die Gateelektrode der wenigstens einen Transistorzelle des ersten Typs gekoppelt ist, einen Sourceanschluss (S), der an das Sourcegebiet (12) der wenigstens einen Transistorzelle des ersten Typs gekoppelt ist und einen Steueranschluss (CC), der dazu ausgebildet ist, ein Steuersignal zu erhalten; einen variablen Widerstand (4) der zwischen das Verarmungssteuergebiet (31, 32; 33) der wenigstens einen Transistorzelle des ersten Typs und einen von dem Gateanschluss (G) und dem Sourceanschluss (S) geschaltet ist, wobei der variable Widerstand (4) einen variablen Widerstandswert aufweist, der dazu ausgebildet ist, durch das an dem Steueranschluss (CC) erhaltene Steuersignal eingestellt zu werden; und einen ersten steuerbaren Schalter, der zwischen den Gateanschluss (G) und die Gateelektrode (21) der wenigstens einen Transistorzelle des ersten Typs geschaltet ist und der dazu ausgebildet ist, abhängig von dem Steuersignal angesteuert zu werden.
  15. Transistorbauelement nach Anspruch 14, das weiterhin aufweist: einen zweiten steuerbaren Schalter (7), der zwischen die Gateelektrode (G) der wenigstens einen Transistorzelle des ersten Typs und den Sourceanschluss (S) geschaltet ist und der dazu ausgebildet ist, abhängig von dem Steuersignal angesteuert zu werden.
  16. Transistorbauelement nach Anspruch 14, bei dem das Verarmungssteuergebiet aus einer Gruppe ausgewählt ist, die besteht aus: einer Feldelektrode (31), die durch ein Feldelektrodendielektrikum (32) dielektrisch gegenüber dem Driftgebiet isoliert ist; und ein Kompensationsgebiet (33) eines zu einem Dotierungstyps des Driftgebiets komplementären Dotierungstyps.
  17. Transistorbauelement nach Anspruch 14, das weiterhin aufweist: wenigstens eine Transistorzelle eines zweiten Typs, die ein direkt an einen von dem Gateanschluss und dem Sourceanschluss gekoppeltes Verarmungssteuergebiet aufweist.
DE102014103561.5A 2013-03-15 2014-03-14 Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement Active DE102014103561B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/837,292 2013-03-15
US13/837,292 US9431392B2 (en) 2013-03-15 2013-03-15 Electronic circuit having adjustable transistor device

Publications (2)

Publication Number Publication Date
DE102014103561A1 true DE102014103561A1 (de) 2014-09-18
DE102014103561B4 DE102014103561B4 (de) 2017-04-06

Family

ID=51419190

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014103561.5A Active DE102014103561B4 (de) 2013-03-15 2014-03-14 Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement

Country Status (3)

Country Link
US (1) US9431392B2 (de)
CN (1) CN104051462B (de)
DE (1) DE102014103561B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388782B2 (en) 2014-12-17 2019-08-20 Infineon Technologies Austria Ag Scalable current sense transistor
US9691864B1 (en) * 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
US10032728B2 (en) * 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof
US10593664B2 (en) * 2016-12-27 2020-03-17 Infineon Technologies Americas Corp. Controlled resistance integrated snubber for power switching device
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
US20190296737A1 (en) * 2018-03-23 2019-09-26 Semiconductor Components Industries, Llc Diode circuit for efficient operation
EP3557764A1 (de) 2018-04-19 2019-10-23 Infineon Technologies Austria AG Elektronische schaltung mit einer transistoranordnung und einer klemmschaltung
DE102018218704A1 (de) * 2018-10-31 2020-04-30 Robert Bosch Gmbh Isolierschicht-Feldeffekttransistor
US11362184B2 (en) * 2020-06-25 2022-06-14 Infineon Technologies Austria Ag Contact structure for power semiconductor devices
WO2022051152A1 (en) * 2020-09-03 2022-03-10 The Regents Of The University Of California Pressure sensor device with organic electrochemical transistors
EP4092740A1 (de) * 2021-05-21 2022-11-23 Infineon Technologies Austria AG Halbleiterchip mit vertikaler transistorvorrichtung
EP4092724A1 (de) * 2021-05-21 2022-11-23 Infineon Technologies Austria AG Halbleiterchip mit vertikaler leistungstransistorvorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10211543B4 (de) 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
JP2004194387A (ja) * 2002-12-09 2004-07-08 Sharp Corp スイッチング電源装置
TW200518337A (en) * 2003-06-09 2005-06-01 Nantero Inc Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US8205031B2 (en) * 2008-08-19 2012-06-19 Sonix Technology Co., Ltd. Memory management system and method thereof
US8519473B2 (en) 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
US8674727B2 (en) * 2010-08-31 2014-03-18 Infineon Technologies Austria Ag Circuit and method for driving a transistor component based on a load condition
US8698229B2 (en) 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US9166028B2 (en) * 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
US8803205B2 (en) 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8907340B2 (en) * 2011-09-23 2014-12-09 Infineon Technologies Austria Ag Semiconductor arrangement with an integrated hall sensor
US8823081B2 (en) * 2012-09-21 2014-09-02 Infineon Technologies Austria Ag Transistor device with field electrode

Also Published As

Publication number Publication date
US9431392B2 (en) 2016-08-30
CN104051462A (zh) 2014-09-17
CN104051462B (zh) 2017-04-12
DE102014103561B4 (de) 2017-04-06
US20140264577A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102007063721B4 (de) Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102008021672B4 (de) Gatesteuerschaltung für einen Halbleitersperrschichttransistor mit großem Bandabstand
DE102008050495B4 (de) Halbleitervorrichtung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102013200335A1 (de) Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor
WO1992012541A1 (de) Integrierte leistungsschalterstruktur
DE112016006255T5 (de) Halbleitervorrichtung
DE102014111360A1 (de) Halbleiterbauelement, elektronische schaltung undverfahren zum schalten von hohen spannungen
DE102017103765A1 (de) Doppelgate-Transistorbauelement und Verfahren zum Betreiben
DE102013205268B4 (de) Halbbrückenschaltkreis mit einem Superjunction-Transistor und einem weiteren, in einem gemeinsamen Halbleiterkörper intergrierten Bauelement
DE102015116611B4 (de) Transistorbauelement
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102019102371B4 (de) Transistoranordnung und verfahren zum betreiben einer transistoranordnung
DE102014114836A1 (de) Halbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102009026835B4 (de) Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102007055290B4 (de) Halbleitervorrichtung
DE102009038776B9 (de) Halbleitervorrichtung mit einem internen Isoliertgatebipolartransistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative