DE102009022032B4

DE102009022032B4 - Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements

Info

Publication number: DE102009022032B4
Application number: DE102009022032A
Authority: DE
Inventors: Dr. Hirler Franz; Dr. Raker Thomas
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2008-05-22
Filing date: 2009-05-20
Publication date: 2013-11-21
Anticipated expiration: 2029-05-21
Also published as: US20090289690A1; DE102009022032A1; US7952166B2

Abstract

Halbleiterbauelement, umfassend: – ein Halbleitersubstrat mit einer Emitterregion (21), einer Driftregion (22), einer Bodyregion (23) und einer Sourceregion (24), wobei die Driftregion (21) zwischen der Emitter- und der Bodyregion gebildet ist und die Bodyregion (23) zwischen der Drift- und der Sourceregion gebildet ist; – eine erste Grabenstruktur (40), die sich von der Sourceregion (24) mindestens teilweise in die Driftregion (22) erstreckt, mit einer neben der Bodyregion (23) angeordneten Gateelektrode (41) und einer in Teilen neben der Driftregion (22) angeordneten Schaltelektrode (43), wobei die Schalt- und Gateelektrode in der Grabenstruktur elektrisch voneinander isoliert sind; – einen elektrisch mit der Gateelektrode (41) verbundenen ersten Gatetreiber (3); und – einen elektrisch mit der Schaltelektrode (43) verbundenen zweiten Gatetreiber (5).

Description

Die vorliegende Beschreibung betrifft Ausführungsformen eines Halbleiterbauelements mit einer Gate- und Schaltelektrode und ein Verfahren zum Schalten eines Halbleiterbauelements. In einer Ausführungsform betrifft die vorliegende Beschreibung Leistungshalbleiterbauelemente wie zum Beispiel IGBT (Bipolartransistoren mit isoliertem Gate), die eine Schaltelektrode und eine Gateelektrode, die in einer Grabenstruktur angeordnet sind, aufweisen, und ein Verfahren zum Schalten solcher Leistungshalbleiterbauelemente.
Bei der Entwicklung von Leistungshalbleiterbauelementen wird weiterhin gewünscht, die Schaltverluste zu verringern, während die Sättigungsspannung aufrechterhalten wird. Im Fall eines IGBT wird die Sättigungsspannung mit V_CE,sat bezeichnet, wobei CE die Spannung zwischen dem Kollektor- und Emitteranschluss angibt.
Zu bestimmten Versuchen, die Schaltverluste von bipolaren Bauelementen wie zum Beispiel IGBT zu verringern, gehört die Integration eines p-Kanal-Feldeffekttransistors parallel zu dem n-Kanal-Feldeffekttransistor, der zur Steuerung des IGBT verwendet wird. In einem eingeschalteten Zustand des IGBT wird der p-Kanal-Feldeffekttransistor gesperrt, d. h. er stellt keinen elektrischen Pfad zwischen der Driftregion und dem Emitteranschluss des IGBT bereit. Kurz bevor der n-Kanal-Feldeffekttransistor ausgeschaltet wird, um den IGBT zu sperren, wird der p-Kanal-Feldeffekttransistor eingeschaltet, um einen Bypass bereitzustellen, durch den die Löcher, die die Minoritätsladungsträger bilden, zu dem Emitteranschluss fließen können. Dies verringert die in der Driftregion bei niedriger V_CE gespeicherte Ladung und verringert Schaltverluste.
Ein anderer Ansatz umfasst die Bildung mehrerer Gräben, zwischen denen Mesastrukturen mit einer kleinen lateralen Breite angeordnet sind. Die schmale Breite der Mesastrukturen bewirkt eine signifikante Zunahme von Minoritätsladungsträgern, wodurch die Sättigungsspannung V_CE,sat verringert wird.
Bei unipolaren Bauelementen, zum Beispiel Leistungsfeldeffekttransistoren wie etwa Graben-MOSFETs, werden andere Ansätze verwendet. Zum Beispiel können zwei Elektroden in dem Graben gebildet werden, wobei die obere dieser die Gateelektrode bildet, während die untere als Feldelektrode verwendet wird. Typischerweise wird die Feldelektrode auf Sourcepotential geklemmt, um die Gate-Drain-Kapazität zu verringern. Ferner kann der Feldelektrode eine Spannung zum Erzeugen eines Akkumulationskanals zugeführt werden. Das Anlegen einer geeigneten Spannung zur Verringerung des elektrischen Feldes über der die Feld- und Gateelektroden von dem Halbleitersubstrat isolierenden Oxidschicht wurde darüber hinaus auch vorgeschlagen, um eine Verringerung der Dicke der Oxidschicht zu erlauben.
Die DE 11 2004 002 608 T5 beschreibt Halbleiterbauelemente mit Feldelektroden zur Ladungskompensation sowie Halbleiterbauelemente mit mehreren Gateelektroden zur Verringerung der Gate-Drain-Kapazität.
Die DE 10 2005 038 441 beschreibt die Integration eines p-Kanal MOSFETs in einen n-Kanal IGBT, um die Minoritätsladungsträger abführen zu können.
Die Monographie ”Silizium-Halbleitertechnologie” von Ulrich Hilleringmann, Teubner-Verlag, 2004, gibt einen Überblick über Metallisierungen und Kontakte.
Im Hinblick auf das Obige werden ein Halbleiterbauelement nach Anspruch 1, 11 und 17, eine Leistungshalbleitereinheit nach Anspruch 15 und ein Verfahren nach Anspruch 21 bereitgestellt. Weitere Verbesserungen und Vorteile werden ohne Weiteres aus den abhängigen Ansprüchen und der weiteren Beschreibung ersichtlich.
Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis von Ausführungsformen zu gewährleisten. dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne Weiteres erkennbar, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen kennzeichnen entsprechende ähnliche Teile.
1 zeigt ein Halbleiterbauelement gemäß einer Ausführungsform mit einem ersten und einem zweiten Gatetreiber.
2 zeigt ein Halbleiterbauelement gemäß einer Ausführungsform mit einer Schaltelektrode, die teilweise zwischen Teilen der Gateelektroden angeordnet ist.
3 zeigt ein Halbleiterbauelement gemäß einer weiteren Ausführungsform mit einem gemeinsamen Gatetreiber und einem Retardierungselement.
4 zeigt ein Halbleiterbauelement gemäß einer weiteren Ausführungsform mit separaten Gatepads, die mit den Schalt- bzw. Gateelektroden verbunden sind.
5 zeigt das Schalten eines Halbleiterbauelements gemäß einer Ausführungsform.
6 zeigt die Verteilung von Löchern als Funktion des an die Schaltelektrode angelegten elektrischen Potentials.
7 zeigt das Schalten eines Halbleiterbauelements gemäß einer Ausführungsform.
8 zeigt einen Vergleich zwischen dem Schalten gemäß einer Ausführungsform und dem Schalten eines Referenzbauelements.
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres”, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend.
Der in der vorliegenden Beschreibung verwendete Ausdruck ”lateral” soll eine zu der Hauptoberfläche eines Halbleitersubstrats parallele Orientierung beschreiben.
Der in der vorliegenden Beschreibung verwendete Ausdruck ”vertikal” soll eine Orientierung beschreiben, die senkrecht zu der Hauptoberfläche des Halbleitersubstrats angeordnet ist.
In der vorliegenden Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder rückseitige Oberfläche gebildet betrachtet, während eine erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats gebildet betrachtet wird. Die in der vorliegenden Beschreibung verwendeten Ausdrücke ”über” und ”unter” beschreiben deshalb einen relativen Ort eines Strukturmerkmals in Bezug auf ein anderes Strukturmerkmal mit Bezug auf diese Orientierung.
Spezifische in der vorliegenden Beschreibung beschriebene Ausführungsformen betreffen ohne Beschränkung darauf Leistungshalbleiterbauelemente und bei einer Ausführungsform bipolare Bauelemente, die durch Feldeffekt gesteuert werden, wie zum Beispiel IGBTs.
In dieser Beschreibung wird n-dotiert als ein erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Es muss nicht gesagt werden, dass die Halbleiterbauelemente mit entgegengesetzten Dotierungsbeziehungen gebildet werden können, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner zeigen die Figuren relative Dotierungskonzentrationen durch Angabe von „–” oder „+” neben dem Dotierungstyp. Zum Beispiel bedeutet „n–” eine Dotierungskonzentration, die kleiner als die Dotierungskonzentration einer „n”-Dotierungsregion ist, während eine „n+”-Dotierungsregion eine größere Dotierungskonzentration als die „n”-Dotierungsregion aufweist. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsregionen derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen, sofern nicht etwas anderes ausgesagt wird. Zum Beispiel können zwei verschiedene n+-Regionen verschiedene absolute Dotierungskonzentrationen aufweisen. Dasselbe gilt zum Beispiel für eine n+- und eine p+-Region.
Gemäß einer Ausführungsform wird ein Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement umfasst ein Halbleitersubstrat mit einer Emitterregion eines zweiten Leitfähigkeitstyps, eine Driftregion eines ersten Leitfähigkeitstyps, eine Bodyregion des zweiten Leitfähigkeitstyps und eine Sourceregion des ersten Leitfähigkeitstyps. Die Driftregion ist zwischen der Emitter- und der Bodyregion gebildet, während die Bodyregion zwischen der Drift- und der Sourceregion gebildet ist. Das Halbleiterbauelement umfasst ferner mindestens eine erste Grabenstruktur, die sich von der Sourceregion mindestens teilweise in die Driftregion erstreckt. Die erste Grabenstruktur umfasst mindestens eine neben der Bodyregion angeordnete Gateelektrode und mindestens eine mindestens in Teilen neben der Driftregion angeordnete Schaltelektrode, wobei die Schalt- und Gateelektroden in der Grabenstruktur elektrisch voneinander isoliert sind. Weiterhin ist ein erster Gatetreiber elektrisch mit der Gateelektrode verbunden, während ein zweiter Gatetreiber elektrisch mit der Schaltelektrode verbunden ist.
Gemäß einer anderen Ausführungsform wird ein Verfahren zum Schalten eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleiterbauelements mit einer Emitterregion eines zweiten Leitfähigkeitstyps, einer Driftregion eines ersten Leitfähigkeitstyps, einer Bodyregion des zweiten Leitfähigkeitstyps und einer Sourceregion des ersten Leitfähigkeitstyps. Die Driftregion ist zwischen der Emitter- und der Bodyregion gebildet, während die Bodyregion zwischen der Drift- und der Sourceregion gebildet ist. Das Halbleiterbauelement umfasst ferner mindestens eine erste Grabenstruktur, die sich von der Sourceregion mindestens teilweise in die Driftregion erstreckt. Die erste Grabenstruktur umfasst mindestens eine Gateelektrode, die neben der Bodyregion angeordnet ist, und mindestens eine Schaltelektrode, die mindestens in Teilen neben der Driftregion angeordnet ist, wobei die Schalt- und Gateelektroden in der Grabenstruktur elektrisch voneinander isoliert sind. Das Verfahren umfasst ferner das Bringen des Halbleiterbauelements in einen eingeschalteten Zustand durch Anlegen einer ersten Einschaltspannung einer zweiten Polarität an die Gateelektrode, um einen leitfähigen Kanal in der Bodyregion zu erzeugen, und durch Anlegen einer zweiten Einschaltspannung der zweiten Polarität an die Schaltelektrode. Das Bringen des Halbleiterbauelements in einen ausgeschalteten Zustand umfasst weiterhin das Anlegen einer ersten Ausschaltspannung an die Schaltelektrode vor dem Anlegen einer zweiten Ausschaltspannung an die Gateelektrode, wobei die erste und die zweite Ausschaltspannung aus Nullspannung oder Spannungen erster Polarität ausgewählt werden.
Die neben der Driftregion angeordnete Schaltelektrode kann zum Erzeugen einer Potentialbarriere für die Minoritätsladungsträger verwendet werden, um ihren Fluss in die Bodyregion zu verringern. Die Minoritätsladungsträger werden deshalb in der Driftregion akkumuliert, und dies verringert die Sättigungsspannung. Um Schaltverluste zu verringern, wird die an die Schaltelektrode angelegte Spannung kurz vor dem Ausschalten des Halbleiterbauelements geändert, so dass die Potentialbarriere klein wird und die Minoritätsladungsträger in die Bodyregion fließen können. Da die Speicherladung in der Driftregion bei niedriger V_CE extrahiert wird, werden die Schaltverluste verringert.
Mit Bezug auf 1 wird eine Ausführungsform eines Halbleiterbauelements beschrieben. Das Halbleiterbauelement 1 umfasst ein Halbleitersubstrat 2 mit einer ersten Oberfläche 11 und einer gegenüber der ersten Oberfläche 11 angeordneten zweiten Oberfläche 12. Das Halbleitersubstrat 2 kann aus einem beliebigen Halbleitermaterial bestehen, das sich zur Herstellung eines Halbleiterbauelements eignet. Beispiele für solche Materialien umfassen ohne Beschränkung darauf elementare Halbleitermaterialien wie etwa Silizium (Si), Gruppe IV-Verbundhalbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige wenige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele für Heteroübergangshalbleitermaterialien wären, ohne Beschränkung darauf, Silizium-Siliziumcarbid (Si-SiC) und abgestuftes SiGe-Heteroübergangshalbleitermaterial. Für Leistungshalbleiteranwendungen werden zur Zeit hauptsächlich Si-, SiC- und Si-SiC-Materialien verwendet.
Das Halbleitersubstrat 2 kann ein einziges monokristallines Bulk-Material sein. Es ist auch möglich, dass das Halbleitersubstrat 2 ein monokristallines Bulk-Material und mindestens eine darauf gebildete Epitaxialschicht umfasst. Die Verwendung von Epitaxialschichten gibt mehr Freiheit bei der Feinabstimmung der Hintergrunddotierung des Materials, da die Dotierungskonzentration während der Abscheidung der Epitaxialschicht oder -schichten eingestellt werden kann.
Das Halbleitersubstrat 2 umfasst ferner eine Emitterregion 21 des zweiten Leitfähigkeitstyps. Bei dieser Ausführungsform ist die Emitterregion 21 stark p-dotiert. In Kontakt mit der Emitterregion 21 ist eine Driftregion 22 des ersten Leitfähigkeitstyps gebildet. Die Driftregion 22 ist eine schwach n-dotierte Region und bildet einen ersten pn-Übergang 31 mit der p-dotierten Emitterregion 21. Bei einer oder mehreren Ausführungsformen kann eine Feldstopp- oder Drainregion des ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als die Driftregion 22 zwischen der Driftregion 22 und der Emitterregion 21 gebildet sein. Bei einer oder mehreren Ausführungsformen kann die Driftregion 22 eine Dotierungskonzentration in dem Bereich von etwa 10¹³/cm³ bis etwa 10¹⁵/cm³ aufweisen. Bei weiteren Ausführungsformen kann die Emitterregion 21 eine Dotierungskonzentration in einem Bereich von etwa 10¹³/cm³ bis etwa 10¹⁶/cm³ aufweisen.
Auf oder in Kontakt mit der Driftregion 22 ist eine p-dotierte Bodyregion 23 gebildet. Dadurch wird ein zweiter pn-Übergang 32 gebildet. Bei einer oder mehreren Ausführungsformen kann die Bodyregion 23 eine typische Dotierungskonzentration in einem Bereich von etwa 10¹⁵/cm³ bis etwa 10¹⁸/cm³ aufweisen. Wie in 1 gezeigt, ist mindestens eine stark n-dotierte Sourceregion 24 in die Bodyregion 23 eingebettet. Bei einer oder mehreren Ausführungsformen kann die Sourceregion bzw. können die Sourceregionen 24 eine Dotierungskonzentration in einem Bereich von etwa 10¹⁷/cm³ bis etwa 10²⁰/cm³ aufweisen. Zwischen den Sourceregionen 24 und der Bodyregion 23 werden dritte pn-Übergänge 33 gebildet.
Typischerweise wird das Halbleitersubstrat 2 durch Bereitstellen eines einzigen monokristallinen Bulk-Body gebildet, auf dem epitaxial eine oder mehrere einkristalline Schichten abgeschieden werden. Die Epitaxialschicht oder -schichten enthalten die Driftregion 22, die Bodyregion 23 und die Sourceregion bzw. -regionen 24. Während der Epitaxialabscheidung kann die gewünschte Dotierungskonzentration der Driftregion 22 durch Zuführen einer entsprechenden Menge an Dotierungsstoff eingestellt werden. Im Gegensatz dazu werden die Bodyregion 23 und die Sourceregion bzw. -regionen 24 typischerweise durch Implantation in der epitaxial abgeschiedenen Schicht gebildet. Es wäre auch möglich, die Bodyregion 23 während der Epitaxialabscheidung durch entsprechendes Bereitstellen von Dotierungsstoffen des zweiten Leitfähigkeitstyps in der gewünschten Konzentration zu bilden. Die Sourceregion 24 kann auch als im Wesentlichen kontinuierliche Schicht durch Implantation oder während der Epitaxialabscheidung gebildet werden. Gegebenenfalls kann die Herstellung separate Epitaxialabscheidungsschritte mit verschiedenen Dotierungsstoffen variierender Konzentration oder mit demselben Dotierungsstoff aber mit variierender Konzentration umfassen, um die jeweiligen funktionalen Regionen zu bilden. Bei einer oder mehreren Ausführungsformen kann die letztendliche Dotierungskonzentration der Driftregion 22 variieren, um Dotierungsprofile aufzuweisen, die mindestens ein Minimum oder mindestens ein Maximum oder eine zunehmende oder abnehmende Dotierungskonzentration von der Emitterregion 21 zu der Bodyregion 23 aufweisen.
Bei anderen Ausführungsformen wird ein Substratwafer mit der gewünschten Hintergrunddotierungskonzentration der Driftregion 22 bereitgestellt. Der Substratwafer wird geeignet gedünnt und die Bodyregion 23 und die Sourceregion 24 werden durch Implantation an der ersten Oberfläche 11 gebildet. Gegebenenfalls kann der Substratwafer an der zweiten Oberfläche 12 weiter gedünnt werden, und die Emitterregion 21 wird durch Implantation an der zweiten Oberfläche 12 gebildet. Es wäre auch möglich, den Substratwafer nur nach der Implantation der Source- und Bodyregionen zu dünnen. Durch Verwendung dieses Ansatzes wird eine kostspielige Epitaxialabscheidung vermieden.
In dem Halbleitersubstrat 2 wird mindestens eine Grabenstruktur 40 gebildet. Die in 1 dargestellte Ausführungsform umfasst mindestens zwei Grabenstrukturen 40, die einander benachbart und in beabstandeter Beziehung zueinander gebildet werden. Jede Grabenstruktur 40 erstreckt sich von der ersten Oberfläche 11 durch die Source- und Bodyregionen 23 und 24 mindestens teilweise in die Driftregion 22. Wie aus der nachfolgenden Beschreibung ersichtlicher werden wird, erstrecken sich die Grabenstrukturen 40 nur zu einem oberen Teil der Driftregion 22 und dringen nicht im Wesentlichen vollständig in die Driftregion 22 ein, weil keine vollständige Verarmung der Driftregion 22 durch eine nachfolgend beschriebene Schaltelektrode beabsichtigt ist. Bei anderen Ausführungsformen können sich die Gräben 40 für Halbleiterbauelemente mit einer sehr dünnen Driftregion bis zu einem unteren Teil der Driftregion 22 erstrecken.
Jede Grabenstruktur 40 umfasst mindestens eine Gateelektrode 41, die in dem oberen Teil der Grabenstrukturen 40 neben der Bodyregion 23 gebildet wird. Die Gateelektroden 41 verursachen die Bildung der jeweiligen leitfähigen Kanäle 42 während des Betriebs des Halbleiterbauelements 1. Wie nachfolgend ausführlicher erläutert wird, entsteht, wenn eine Spannung von mehr als einer Schwellenspannung an die Gateelektrode 41 angelegt wird, ein leitfähiger Kanal 42 des zweiten Leitfähigkeitstyps (bei der vorliegenden Ausführungsform des n-Typs) entlang der Seitenwände der Grabenstruktur 40, um die Sourceregion 24 elektrisch mit der Driftregion 22 zu verbinden.
Weiterhin umfasst jede Grabenstruktur 40 eine Schaltelektrode 43, die mindestens teilweise unter der Gateelektrode 41 angeordnet ist. Bei einigen Ausführungsformen werden die Schaltelektroden 43 in einem unteren Teil der Grabenstrukturen 40 angeordnet, wie in 1 dargestellt. Die Schaltelektroden 43 können neben der Driftregion 22 und insbesondere in einem oberen Teil der Driftregion 22 in der Nähe des zweiten pn-Übergangs 32 angeordnet werden. Wie nachfolgend ausführlicher beschrieben wird, werden bei einer oder bei mehreren Ausführungsformen die Schaltelektrode oder -elektroden 43 so angeordnet, dass die Erzeugung einer effektiven Potentialbarriere für Minoritätsladungsträger in der Driftregion 22 und in der Nähe des zweiten pn-Übergangs 32 ermöglicht wird. Zu diesem Zweck wird das effektive obere Ende der Schaltelektrode 43 unter dem zweiten pn-Übergang 32 angeordnet. Bei einer Ausführungsform werden die Schalt- bzw. Gateelektroden 43 und 41 übereinander angeordnet, und das obere Ende 43a der Schaltelektrode 43, das auch das effektive obere Ende bildet, wird unter dem zweiten pn-Übergang 32 angeordnet.
Die Schaltelektrode 43 erstreckt sich dergestalt in die Driftregion 22, dass ihr unteres Ende 43b bei Messung von dem zweiten pn-Übergang 32 aus in einer Tiefe oder Länge L angeordnet wird. Die Driftregion 22 besitzt eine vertikale Ausdehnung L_Drift. Bei bestimmten Ausführungsformen beträgt L nicht mehr als 0,2·L_Drift. Bei anderen Ausführungsformen beträgt L nicht mehr als 0,1·L_Drift. Dies bedeutet, dass die Schaltelektrode 43 in den oberen 20% oder den oberen 10% der Driftregion 22 angeordnet ist. Durch Anordnen der Schaltelektrode 43 in dem oberen Teil der Driftregion 22 neben dem zweiten pn-Übergang 32 kann eine effektive Potentialbarriere für die Minoritätsladungsträger in der Nähe des zweiten pn-Übergangs 32 gebildet werden.
Die Schaltelektrode 43 unterscheidet sich von nichtdargestellten Feldelektroden, die in den Grabenstrukturen 40 angeordnet sein können. Der Zweck der Feldelektroden ist die Verarmung der Driftregion 22 in einem Sperrzustand, wodurch es möglich wird, die Dotierungskonzentration der Driftregion bis in einen Bereich von etwa 10¹⁶/cm³ bis etwa 5·10¹⁷/cm³ anzuheben. Deshalb erstrecken sich Feldelektroden signifikant in die Driftregion 22, und ihre unteren Enden werden typischerweise in einer Tiefe von mehr als 0,5·L_Drift und typischerweise in einer Tiefe von 0,7·L_Drift bis zu etwa 1,2·L_Drift bei Messung von dem zweiten pn-Übergang 32 aus angeordnet, d. h. die Feldelektroden können auch vollständig in die Driftregion 22 eindringen und sich in die Emitterregion 21 erstrecken.
Die Gateelektrode 41 und die Schaltelektrode 43 werden in den Grabenstrukturen 40 durch eine isolierende Schicht 44 voneinander isoliert, die auch die Gate- und Schaltelektroden 41, 43 von dem Halbleitersubstrat 2 isoliert. Die isolierende Schicht 44 kann eine konstante Dicke oder eine variierende Dicke aufweisen. Zum Beispiel kann die Dicke der isolierenden Schicht 44 zwischen der Gateelektrode 41 und dem Halbleitersubstrat 2 dünner als zwischen der Schaltelektrode 43 und dem Halbleitersubstrat 2 sein. Weiterhin kann die isolierende Schicht 44 zwischen den Gate- und Schaltelektroden 41, 43 dicker als zwischen den jeweiligen Elektroden und dem Halbleitersubstrat 2 gemacht werden. Bei anderen Ausführungsformen können verschiedene isolierende Materialien für die isolierende Schicht 44 verwendet werden. Zum Beispiel kann ein Teil der isolierenden Schicht 44 ein erstes Material umfassen und ein anderer Teil ein zweites Material umfassen, wobei die Teile zum Beispiel zwischen der Gateelektrode 41 und der Bodyregion 23 bzw. zwischen der Schaltelektrode 43 und der Driftregion 22 angeordnet sind. Bei einer anderen Ausführungsform kann die isolierende Schicht 44 durch einen Schichtstapel verschiedener Materialien wie etwa Oxide und Nitride gebildet werden.
Zwischen benachbarten Grabenstrukturen 40 wird eine Mesastruktur 45 gebildet, die sich herauf zu der ersten Oberfläche 11 des Halbleitersubstrats 2 erstreckt. Typischerweise werden die Bodyregion 23 und die Sourceregion oder -regionen 24 vollständig innerhalb der Mesastruktur 45 gebildet.
Weiterhin wird der obere Teil der Driftregion 22 auch mindestens teilweise in der Mesastruktur 45 angeordnet.
Die Mesastruktur 45 besitzt eine laterale Ausdehnung oder Breite W_Mesa, die in bestimmten Ausführungsformen etwa 1 μm oder weniger betragen kann. Bei anderen Ausführungsformen beträgt W_Mesa etwa 0,5 μm oder weniger. Bei weiteren Ausführungsformen beträgt W_Mesa etwa 0,2 μm oder weniger. Typischerweise wird bei vielen Ausführungsformen eine schmale Mesastruktur 45 gebildet, um den durch die Schaltelektroden 43 erzeugten Potentialbarriereneffekt zu verstärken.
Die Mesastruktur 45 mit ihren benachbarten Grabenstrukturen 40 bilden eine Bauelementezelle des Halbleiterbauelements 1. Bei Leistungshalbleiterbauelementen wie etwa IGBTs umfasst das Bauelement eine Vielzahl im Wesentlichen identischer Bauelementezellen. Deshalb zeigt 1 nur einen Teil eines Halbleiterbauelements, das ein Vielzahl von Grabenstrukturen 40 enthält, die jeweilige Mesastrukturen 45 zwischen jeweiligen zwei benachbarten Grabenstrukturen 40 bilden.
Die Hauptfunktion der Schaltelektrode 43 ist die Steuerung der Ladungsträgerverteilung insbesondere in dem oberen Teil der Driftregion 22. Man betrachte, dass ein IGBT wie etwa in 1 dargestellt bereitgestellt wird. Beim Anlegen einer positiven Spannung an die Gateelektrode 41 werden Elektronen an den Seitenwänden der Grabenstrukturen 40 akkumuliert, um einen leitfähigen Inversionskanal 42 zu bilden, der die Sourceregion 24 mit der Driftregion 22 verbindet. Ein elektrischer Strom kann von der Source- zu der Emitterregion fließen. Gleichzeitig werden Minoritätsladungsträger bildende Löcher aus dem Emitter 21 in die Driftregion 22 injiziert. Dies trägt zu einer signifikanten Verringerung des Widerstands im eingeschalteten Zustand bei, weil die Elektronen- und Lochkonzentrationen in der Driftregion 22 aufgrund des hohen Bipolar-Injektionsniveaus viel höher als die Dotierungskonzentration der Driftregion 22 sind. Die Löcher können dagegen durch die Bodyregion 23 zu der vorderen Metallisierung 27 fließen, wodurch sich die Leitfähigkeit der Driftregion 22 verringert würde. Um die Entladung von Minoritätsladungsträgern, d. h. der Löcher, zu verringern, wird auch eine positive Spannung an die Schaltelektroden 43 angelegt. Die den Schaltelektroden 43 zugeführte positive Spannung produziert eine Potentialbarriere für die Löcher mindestens in der Nähe der Schaltelektroden 43. Um diese Potentialbarriere zu überwinden und um den Löcherstrom für einen gegebenen Gesamtstrom aufrechtzuerhalten, ist deshalb ein höherer Gradient der Lochkonzentration erforderlich. Der hohe Gradient wird durch eine vergrößerte Lochkonzentration unter den Schaltelektroden 43 und in der Nähe dieser bereitgestellt, wodurch sich eine Verringerung der Sättigungsspannung V_CE,sat ergibt. Wenn dagegen eine negative Spannung oder eine Spannung, die im Vergleich zu der an die Gateelektrode 41 angelegten Spannung negativ ist, an die Schaltelektrode 43 angelegt wird, würde die Potentialbarriere verringert. Dies würde einen signifikanten Lochstrom zu der vorderen Metallisierung 27 verursachen und würde die Sättigungsspannung V_CE,sat vergrößern.
Da die Schaltelektroden 43 die Verteilung der Ladungsträger steuern und beeinflussen, kann die Schaltelektrode 43 auch als ”Plasmagate” bezeichnet werden, wobei sich der Ausdruck Plasma auf das Ladungsplasma in der Driftregion 22 bezieht.
Bei einer oder mehreren Ausführungsformen wird eine positive Spannung und bei einer oder mehreren Ausführungsformen eine Spannung, die mit Bezug auf die an die Gateelektroden 41 angelegte Spannung positiv ist, an die Schaltelektroden 43 angelegt, um die Potentialbarriere zum Verringern von V_CE,sat aufzubauen. Kurz vor dem Ausschalten des Halbleiterbauelements 1 werden die Schaltelektroden 43 entweder auf Sourcepotential oder auf ein negatives Potential gebracht. Hierdurch können Löcher zu der Bodyregion 23 fließen, und die Konzentration der Löcher in der Driftregion 22 verringert sich. Dies führt zu einer Verringerung der in der Driftregion 22 gespeicherten Ladung und vergrößert V_CE,sat, so dass die Schaltverluste beim Ausschalten des Halbleiterbauelements 1 verringert werden.
Dieser Effekt wird verstärkt, wenn die Breite W_Mesa der Mesastruktur 45 vergleichsweise klein ist. Geeignete Breiten W_Mesa sind 1 μm und weniger. Allgemeiner sollte die Mesastruktur 45 im Wesentlichen vollständig ausräumbar bzw. verarmbar sein. Dies ist der Fall für eine typische Dotierungskonzentration der Driftregion 22, insbesondere bei kleinem W_Mesa. Anders ausgedrückt sollte die folgende Verarmungsrelation erfüllt werden:
wobei Q_C die Durchbruchladung der Driftregion bei der Dotierungskonzentration N(x) in der Driftregion 22 ist. W bezeichnet hier die Mesabreite W_Mesa zwischen der ersten und zweiten Grabenstruktur 40. Wenn die Driftregion 22 mindestens in der Region der Mesastruktur 45 eine konstante Dotierungskonzentration aufweist, vereinfacht sich die obige Relation zu N·W ≤ 6·Q_C.
Im Fall von Silizium beträgt Q_C etwa 2,67·10¹⁰·N^1/8 cm^–2. Bei bestimmten Ausführungsformen sollte die obige Verarmungsrelation erfüllt sein, um vollständige Verarmung der Mesastruktur sicherzustellen: N·W ≤ 2·Q_C.
Bei bestimmten Ausführungsformen kann die Dotierungskonzentration der Driftregion 22 in einer Region zwischen den Schaltelektroden 43 verringert werden, um den durch die Schaltelektroden 43 verursachten Effekt zu verstärken. Bei einer anderen Ausführungsform oder zusätzlich dazu kann eine Kompensationsdotierung in der Nähe der Schaltelektroden 43 und zwischen ihnen in die Driftregion 22 hinzugefügt werden. Die Driftregion 22 kann deshalb einen ersten Teil 22-1 und einen zweiten Teil 22-2 aufweisen, wobei der zweite Teil 22-2 zwischen dem ersten Teil 22-1 und der Bodyregion 23 angeordnet ist. Der zweite Teil 22-2 kann eine niedrigere Dotierungskonzentration als der erste Teil 22-1 aufweisen. Die vertikale Ausdehnung des zweiten Teils 22-2 ist in 1 angegeben und kann etwa 1 μm bis etwa 10 μm betragen. Bei einer anderen Ausführungsform können der erste und der zweite Teil 22-1 und 22-2 für den ersten Leitfähigkeitstyp dieselbe Dotierungskonzentration aufweisen, während der zweite Teil 22-2 eine zusätzliche Kompensationsdotierung des zweiten Leitfähigkeitstyps enthält, wodurch eine im Vergleich zu dem ersten Teil 22-1 verringerte Netto-Dotierungskonzentration resultiert.
Bei anderen Ausführungsformen wird eine verringerte Dotierungskonzentration der Sourceregionen 24 verwendet, um den Kurzschlussstrom zu verringern. Zu diesem Zweck ist es möglich, bei der Bildung der Sourceregionen 24 die Implantationsdosis zu verringern. Eine Möglichkeit ist die Verwendung einer Maske mit Öffnungen mit verringerter Querschnittsfläche. Zum Beispiel können zusätzliche Streifen aus Maskenmaterial in der die Sourceregionen 24 definierenden Öffnung zurückgelassen werden, um die Gesamtmenge implantierter Dotierungstoffe zu verringern.
Das Halbleiterbauelement 1 umfasst außerdem eine vordere Metallisierung 27, die auf der ersten oder vorderen (oberen) Oberfläche 11 des Halbleitersubstrats 2 gebildet wird, um eine elektrische Verbindung zu Body- und Sourceregionen 23, 24 bereitzustellen. Die vordere Metallisierung 27 enthält einen Anschluss 28, der aufgrund der bipolaren Beschaffenheit des IGBT auch als Emitteranschluss bezeichnet wird. Folglich ist eine rückseitige Metallisierung 25 auf der zweiten oder rückseitigen (unteren) Oberfläche 12 des Halbleitersubstrats 2 angeordnet, um eine elektrische Verbindung mit der Emitterregion 21 bereitzustellen. Die rückseitige Metallisierung 21 enthält einen Anschluss 26, der als Kollektoranschluss bezeichnet wird. Auf jeder Grabenstruktur 40 wird ein Isolations-Plug 29 bereitgestellt, um die Gate- und Schaltelektroden 41, 43 von der vorderen Metallisierung 27 zu isolieren.
Bei dieser Ausführungsform werden die Gateelektroden 41 elektrisch mit einem ersten Gatetreiber 3 verbunden, während die Schaltelektroden 43 elektrisch mit einem separaten zweiten Gatetreiber 5 verbunden werden. Der erste und der zweite Gatetreiber können außerhalb des Halbleiterbauelements 1 bereitgestellt werden. In diesem Fall werden separate Anschlüsse 4 und 6 an dem Halbleiterbauelement 1 bereitgestellt. Für Fachleute ist erkennbar, dass die Anschlüsse 4, 6 und 28 durch Padstrukturen gebildet werden können, die durch eine nicht dargestellte Metallisierungsschicht gebildet werden, die auf dem Halbleitersubstrat 2 angeordnet ist. Weiterhin wird das Halbleitersubstrat 2 typischerweise mit einem geeigneten isolierenden Material eingekapselt, das die Anschlüsse oder Padstrukturen freigelegt lässt. 4 zeigt eine Draufsicht auf ein Halbleiterbauelement 1 mit einem großen Emitteranschluss bzw. einer Padstruktur 28 und zwei separaten Padstrukturen 4 und 6, die den Gateelektrodenanschluss bzw. den Schaltelektrodenanschluss bilden. Auf der nicht dargestellten unteren Seite des Halbleiterbauelements 1 ist eine große Kollektorpadstruktur gebildet. Bei einer oder mehreren Ausführungsformen bildet das Halbleiterbauelement 1 mit externem Gatetreiber bzw. externen Gatetreibern eine Leistungshalbleitereinheit. Eine Leistungshalbleitereinheit kann jedoch auch durch ein Halbleiterbauelement 1 gebildet werden, das einen oder mehrere integrierte Gatetreiber aufweist.
Der erste und der zweite Gatetreiber 3 und 5 können entweder direkt elektrisch mit den Gate- und Schaltelektroden 41 bzw. 43 verbunden werden, oder selektiv über zusätzliche passive Elemente wie etwa Kondensatoren und Widerstände. Dadurch ergeben sich mehr Möglichkeiten beim Entwurf des Signalverhaltens und der Schalteigenschaften des Halbleiterbauelements 1.
Bei anderen Ausführungsformen werden der erste und der zweite Gatetreiber 3 und 4 in das Halbleitersubstrat 2 integriert oder als getrennte Bauelemente gebildet, aber in die Kapselung des Halbleiterbauelements 1 integriert, d. h. die separaten Gatetreiber 3 und 4 werden zusammen mit dem Halbleitersubstrat 2 eingekapselt. Bei weiteren Ausführungsformen wird nur der erste Gatetreiber 3 oder nur der zweite Gatetreiber 4 integriert, während der jeweilige andere separat bereitgestellt wird. Beim Integrieren der jeweiligen Gatetreiber 3 bzw. 4 können Steueranschlüsse bereitgestellt werden, die eine externe Steuerung der Gatetreiber 3, 4 erlauben.
Eine weitere Ausführungsform ist in 2 dargestellt. Diese Ausführungsform weist im Wesentlichen dieselbe Anordnung wie die in 1 dargestellte Ausführungform auf, mit Ausnahme der Form und Anordnung der Gate- und Schaltelektroden 41, 43. 2 zeigt das Halbleitersubstrat 2 in einer Querschnittsansicht senkrecht zu der ersten und zweiten Oberfläche 11 bzw. 12. In dieser Ansicht sind zwei Gateelektroden 41 in jeder Grabenstruktur 40 angeordnet, wobei die Schaltelektrode 43 mindestens teilweise zwischen den zwei Gateelektroden 41 angeordnet ist. Die zwei Gateelektroden 41 jeder Grabenstruktur 40 können durch separate Strukturen gebildet werden oder können Teile einer gemeinsamen Gatestruktur sein, die scheinbar zwei separate Teile enthält, wenn sie in dieser Querschnittsansicht betrachtet wird. Bei bestimmten Ausführungsformen können die Gateelektroden 41 durch Verwendung von zwei parallel und voneinander beabstandet verlaufenden Platten gebildet werden.
Ungeachtet des tatsächlichen Entwurfs der Gateelektroden 41 wird die Schaltelektrode 43 teilweise zwischen den Gateelektroden 41 angeordnet und steht von dem unteren Ende der Gateelektroden 41 vor. Die Schaltelektrode 43 wird deshalb durch die Gateelektroden 41 mit Bezug auf ihre Fähigkeit zur Bildung einer Potentialbarriere teilweise abgeschirmt. Deshalb besitzt die Schaltelektrode 43 ein effektives oberes Ende 43c, das durch das untere Ende der Gateelektroden 41 definiert wird. Das effektive obere Ende 43c ist unter dem zweiten pn-Übergang 32 angeordnet. Wie bei der in 1 dargestellten Ausführungsform gezeigt wird die Schaltelektrode 43 durch die isolierende Schicht 44 elektrisch von der Gateelektrode 41 isoliert.
2 zeigt keine Gatetreiber. Für Fachleute ist erkennbar, dass separate Gatetreiber mit den jeweiligen Anschlüssen verbunden sind, wobei die Gatetreiber integriert sein oder extern bereitgestellt werden können. Es wäre auch möglich, wie in Verbindung mit 3 beschrieben, einen gemeinsamen Gatetreiber und ein Retardierungselement zu verwenden.
Eine weitere Ausführungsform ist in 3 dargestellt. Diese Ausführungsform umfasst mindestens eine zusätzliche potentialfreie Region 30 der zweiten Leitfähigkeit, d. h. die potentialfreie Region 30 wird nicht auf eine spezifische Spannung geklemmt. Bei dieser spezifischen Ausführungsform besitzt die potentialfreie Region 30 eine größere vertikale Ausdehnung als die Bodyregion 23, d. h. der untere Rand der potentialfreien Region 30 liegt unter dem unteren Rand der Bodyregion 23. Bei anderen Ausführungsformen kann der untere Rand der potentialfreien Region 30 sogar niedriger als das untere Ende der Grabenstrukturen 40 sein. Bei weiteren Ausführungsformen kann sich der untere Rand der potentialfreien Region 30 auf demselben Niveau wie der untere Rand der Bodyregion 23, d. h. auf demselben Niveau wie der zweite pn-Übergang 32, befinden. Zwischen der potentialfreien Region 30 und der Driftregion 22 wird ein vierter pn-Übergang 34 gebildet.
Die in 3 dargestellte Ausführungsform umfasst außerdem eine weitere Modifikation in Bezug auf die Gatetreiber. Hierbei wird anstelle der getrennten ersten und zweiten Gatetreiber 3 und 5 ein gemeinsamer Gatetreiber 8 verwendet. Der gemeinsame Gatetreiber 8 ist elektrisch mit einem gemeinsamen Gateanschluss 7 der Gate- und Schaltelektroden 41, 43 verbunden. Der gemeinsame Gateanschluss 7 ist bei dieser Ausführungsform direkt mit den Schaltelektroden 43 verbunden, so dass eine direkte elektrische Verbindung zwischen dem gemeinsamen Gatetreiber 8 und den Schaltelektroden 43 bereitgestellt wird. Bei anderen Ausführungsformen können zusätzliche passive Komponenten bereitgestellt werden, durch die der gemeinsame Gatetreiber 8 elektrisch mit den Schaltelektroden 43 verbunden wird.
Zwischen dem gemeinsamen Gatetreiber 8 und den Gateelektroden 41 wird mindestens ein Retardierungselement 9 bereitgestellt. Der Hauptzweck des Retardierungselements 9 besteht darin, sicherzustellen, dass die durch den gemeinsamen Gatetreiber 8 zugeführte Ausschaltspannung erst den Schaltelektroden 43 voll zugeführt wird, bevor sie den Gateelektroden 41 voll zugeführt wird. Typischerweise führt das Retardierungselement 9 zu einer konstanten Retardierung des angelegten Signals. Für viele Anwendungen ist es ausreichend, eine konstante Verzögerung bereitzustellen. Durch Verwendung des Retardierungselements 9 ist nur ein gemeinsamer Gatetreiber 9 notwendig.
Bei bestimmten Ausführungsformen wird das Retardierungselement 9 durch eine RC-Schaltung (Widerstand-Kondensator-Schaltung) gebildet. Bei weiteren Ausführungsformen wird nur ein zusätzlicher Widerstand als Retardierungselement verwendet, der zusammen mit der Kapazität der Gateelektroden 41 eine RC-Schaltung bildet. Es muss nicht gesagt werden, dass die Schaltelektroden 43 auch eine gegebene Kapazität aufweisen. Bei vielen Ausführungsformen unterscheiden sich die Kapazitäten der Gate- und Schaltelektroden 41 und 43 voneinander. Bei Verwendung eines geeigneten Widerstands als Retardierungselement 9 führt die durch die Kapazität der Gateelektroden 41 und den Widerstand gebildete RC-Schaltung zu einer ausreichenden Verzögerung des den Gateelektroden 41 zugeführten Spannungssignals. Selbst im Fall identischer Kapazitäten der Gate- bzw. Schaltelektroden 41 und 43 wäre bei vielen Anwendungen ein Widerstand ausreichend. Bei einer Ausführungsform kann auch zwischen dem gemeinsamen Gatetreiber 8 und den Schaltelektroden 43 ein Widerstand vorgesehen werden, um den Verlauf des zugeführten Signals einzustellen. Bei weiteren Ausführungsformen können sowohl die Gateelektrode 41 als auch die Schaltelektrode 43 mit jeweiligen separaten Retardierungselementen mit dem gemeinsamen Gatetreiber 8 verbunden werden, um mehr Freiheit bei der Einstellung des Schaltverhaltens des Halbleiterbauelements 1 zu erhalten.
Bei der in 3 dargestellten Ausführungsform wird der gemeinsame Gatetreiber 8 außerhalb des Halbleiterbauelements 1 bereitgestellt. In diesem Fall wird ein gemeinsames Gatepad gebildet, um eine externe Verbindung zu erlauben. Das Retardierungselement 9 kann wie in 3 dargestellt integral gebildet oder extern bereitgestellt werden. Im letzteren Fall werden zwei separate Elektrodenanschlüsse vorgesehen, einer für die Gateelektroden 41 und der andere für die Schaltelektroden 43.
Bei anderen Ausführungsformen werden der gemeinsame Gatetreiber 8 und das Retardierungselement 9 entweder direkt in das Halbleitersubstrat 2 in dem Halbleiterbauelement 1 integriert oder als separate Bauelemente innerhalb der Kapselung des Halbleiterbauelements 1 wie oben beschrieben.
Für Fachleute ist erkennbar, dass die in 1 und 2 dargestellten Ausführungsformen auch so modifiziert werden können, dass sie einen gemeinsamen Gatetreiber 8 und ein Retardierungselement 9 enthalten, ohne dass zwei separate Gatetreiber 3 und 5 notwendig sind.
Eine Ausführungsform eines Verfahrens zum Steuern des Halbleiterbauelements wird als Nächstes in Verbindung mit 5 und 6 beschrieben. 5 zeigt ein Beispiel für die den Gate- und Schaltelektroden 41, 43 zugeführten Eingangssignale, während 6 das Ergebnis einer Simulation zur Schätzung der Minoritätsladungsträgerverteilung zeigt.
Um das Halbleiterbauelement 1, zum Beispiel den IGBT von 1, in einen eingeschalteten Zustand zu bringen, wird eine erste positive Spannung (V_on,1) an die Gateelektrode 41 angelegt. In 1 zeigt die durchgezogene Linie 51 das Gatesignal. Gleichzeitig wird eine zweite positive Spannung (V_on,2) an die Schaltelektrode 43 angelegt. Der Verlauf des Schaltsignals wird durch die gestrichelte Linie 52 bezeichnet. Die an die Gateelektrode 41 angelegte positive Spannung verursacht die Bildung eines leitfähigen Kanals 42, durch den der IGBT leitfähig wird. Die an die Schaltelektrode 43 angelegte positive Spannung erzeugt eine Potentialbarriere für die Löcher, d. h. die Minoritätsladungsträger. Die Minoritätsladungsträger werden deshalb in der Driftregion 22 zurückbehalten und akkumulieren sich in der Nähe des zweiten pn-Übergangs. Wie weit die Minoritätsladungsträger akkumuliert werden, hängt u. a. von der an die Schaltelektrode 43 angelegten Spannung und dem durch den IGBT fließenden Gesamtstrom ab. Die Akkumulation führt zu einer vergrößerten Konzentration von Minoritätsladungsträgern in der Driftregion, bis der hergestellte Konzentrationsgradient ausreicht, um die Potentialbarriere zu überwinden und um den Gesamtstrom des IGBT aufrechtzuerhalten. Daher wird aufgrund der Wirkung der Potentialbarriere eine signifikante Vergrößerung der Gesamtladungsträgerkonzentration produziert. Dadurch werden die Verluste im eingeschalteten Zustand und V_CE,sat verringert.
6 zeigt eine simulierte Minoritätsladungsträgerverteilung, wenn die Gateelektroden 41 und die Schaltelektroden 43 beide auf derselben positiven Spannung liegen, die bei dieser Simulation +15 V beträgt. Die Linie 61 zeigt deutlich eine signifikante Vergrößerung der Löcherkonzentration mit einer Spitzenkonzentration in der Nähe der Böden der Grabenstrukturen 40, deren Ort durch den Pfeil angegeben ist. Diese Simulation zeigt insbesondere einen Hochspannung-IGBT. Solche Hochspannungsbauelementen erlauben Sperrspannungen von zum Beispiel zwischen etwa 200 V und etwa 10000 V auf, und sie können Ströme von zum Beispiel im Bereich bis herauf zu 45 A steuern. Um solche hohen Sperrspannungen aufrechtzuerhalten, wird die vertikale Ausdehnung L_Drift der Driftregion 22 entsprechend ausgewählt und kann zum Beispiel in einem Bereich von etwa 10 μm bis zu etwa 1000 μm liegen. Um das Sperr- und Schaltverhalten weiter zu verbessern, können schmale Mesastrukturen 45 verwendet werden, wobei die Mesabreite W_Mesa kleiner als 1 μm, zum Beispiel 0,4 μm, sein kann.
Das simulierte Bauelement weist eine vergleichsweise niedrige V_CE,sat auf, wenn die Potentialbarriere gebildet wird. Zum Beispiel kann V_CE,sat für den Fall, dass die Gate- und Schaltelektroden 41, 43 auf +15 V liegen, in einem Bereich von etwa 1,0 V bis etwa b V betragen. Eine Vergrößerung der V_CE,sat wird beobachtet, wenn die Schaltelektrode 43 auf –15 V gebracht wird, wie durch die Linie 62 angegeben, während die Gateelektrode 41 auf +15 V gehalten wird. Wie aus einem Vergleich der Linien 61 und 62 hervorgeht, verringert das Schalten der Schaltelektrode 43 auf negative Spannungen die Potentialbarriere, so dass die Löcher zu der vorderen Metallisierung 27 fließen können. Die Löcherkonzentration in der Driftregion 22 fällt signifikant und V_CE,sat nimmt zu. Zum Beispiel kann V_CE,sat in eine Region von etwa 1,3 V bis etwa 1,5 V ansteigen.
Die verringerte Löcherkonzentration bedeutet auch, dass die akkumulierte Ladung in der Driftregion verringert wird, so dass die Schaltverluste kleiner werden. Um daraus Nutzen zu ziehen, wird die Schaltelektrode 43 auf eine zweite negative Spannung (V_off,2) gebracht, kurz bevor den Gatelektroden 41 eine erste negative Spannung (V_off,1) zum Ausschalten des Bauelements zugeführt wird. Die Verzögerung wird in 5 mit t_S bezeichnet. Bei vielen Ausführungsformen liegt t_S in einem Bereich von etwa 0,2 μs bis etwa 20 μs. Bei anderen Ausführungsformen kann t_S in einem Bereich von etwa 0,4 μs bis etwa 10 μs liegen.
Die Ausführungsform von 5 umfasst verschiedene erste und zweite Einschalt- und Ausschaltspannungen für die Schalt- und die Gateelektroden. Bei anderen Ausführungsformen können den Gate- und Schaltelektroden dieselbe Einschaltspannung, aber verschiedene Ausschaltspannungen zugeführt werden. Bei weiteren Ausführungsformen können verschiedene Einschaltspannung aber dieselben Ausschaltspannungen verwendet werden, während bei anderen Ausführungsformen dieselben Ein- und Ausschaltspannungen verwendet werden können. Die Ausschaltspannungen werden aus Nullspannung oder negativen Spannungen ausgewählt. Allgemeiner ausgedrückt werden die Ausschaltspannungen aus Nullspannung oder Spannungen erster Polarität ausgewählt, wobei eine Spannung erster Polarität eine solche ist, die keine Bildung eines Inversionskanals in der Bodyregion des zweiten Leitfähigkeitstyps verursacht. Die Einschaltspannungen werden aus positiven Spannungen ausgewählt bzw. bilden allgemeiner ausgedrückt Spannungen zweiter Polarität. Zum Beispiel wäre es möglich, den Schaltelektroden während des eingeschalteten Zustands eine positivere Spannung als den Gateelektroden zuzuführen, um eine starke Potentialbarriere zu bilden, während im ausgeschalteten Zustand den Schalt- und Gateelektroden dieselbe negative Spannung zugeführt wird.
Ein anderes Simulationsergebnis ist in 7 dargestellt, wobei eine ”harte” Kommutierung eines IGBT gezeigt ist. Als erstes wird die Schaltelektrode 43 (Linie 71) von einer positiven Spannung auf eine negative Spannung gebracht, kurz bevor die Gateelektrode 41 (Linie 72) von positiver zu negativer Spannung gebracht wird. Die Schaltverzögerung der Elektroden liegt in einem Bereich von einigen wenigen μs, zum Beispiel 1 μs bis 6 μs. Wie durch die Linie 74 angegeben, springt die Spannung zwischen dem Emitter- und Kollektoranschluss auf eine Zwischenspannung von 600 V, während der Strom (Linie 73) auf null abfällt, wenn die Gateelektrode 41 geschaltet wird. Im Vergleich mit einer Referenzstruktur, die keine Schaltelektrode aufweist, kann eine Verringerung der Schaltverluste in einem Bereich von bis zu 20% erreicht werden.
8 zeigt einen Vergleich zwischen dem Schaltverhalten der hier beschriebenen Halbleiterbauelemente und einer Referenzstruktur. Das Schalten des Referenzbauelements ist durch die Kurven 81, 82 und 83 angegeben, wobei die Kurve 81 die Kollektor-Emitter-Spannung U_CE, die Kurve 83 den Kollektor-Emitter-Strom I_CE und die Kurve 82 die kumulative Verlustleistung E_OFF = ∫I_CE·U_CEdt während des Schalten bezeichnet. Ähnlich bezeichnet die Kurve 84 die Kollektor-Emitter-Spannung U_CE, die Kurve 86 den Kollektor-Emitter-Strom I_CE und die Kurve 85 die kumulative Verlustleistung E_OFF während des Schaltens für ein Halbleiterbauelement wie hier beschrieben. Die Kurven 84, 85 und 86 sind von den Kurven 81, 82 und 83 versetzt, da das Bauelement ausgeschaltet wird, kurz nachdem die Ausschaltspannung an die Schaltelektrode 43 angelegt wird. Es wäre jedoch auch möglich, die Schaltsignale so einzustellen, dass beide Bauelemente zur selben Zeit ausgeschaltet würden. Wie aus einem Vergleich zwischen den Kurven 82 und 85, die die kumulative Verlustleistung für die jeweiligen Bauelemente angeben, hervorgeht, weist ein Halbleiterbauelement, das ein Schaltelektrode 43 aufweist, aufgrund der Wirkung der Schaltelektrode 43 verringerte Gesamtschaltverluste auf. Für den in 8 dargestellten konkreten Fall wurde eine Verringerung der Verlustleistung von etwa 20% beobachtet.
Um das Bauelement anders zu beschreiben, wird ein Halbleiterbauelement bereitgestellt, das eine Schaltelektrode enthält, die mindestens teilweise unter der Gateelektrode angeordnet ist. Die Schaltelektrode wird im eingeschalteten Zustand auf eine Spannung gebracht, die ausreicht, um eine Potentialbarriere für Minoritätsladungsträger zu produzieren, und wird kurz bevor das Bauelement ausgeschaltet wird auf eine Spannung gebracht, die mit Bezug auf die während des eingeschalteten Zustands zugeführte Spannung negativ ist. Das Halbleiterbauelement kann ein Leistungshalbleiterbauelement sein, wie etwa ein IGBT mit Grabenstrukturen, in dem die Gate- und Schaltelektrode untergebracht werden. Durch Schalten der Spannung, die der Schaltelektrode zugeführt wird, kurz bevor das Bauelement ausgeschaltet wird, können die Schaltverluste verringert werden, während die Verluste im eingeschalteten Zustand aufgrund der Wirkung der durch die Schaltelektrode erzeugten Potentialbarriere verringert werden.

Claims

Halbleiterbauelement, umfassend: – ein Halbleitersubstrat mit einer Emitterregion (21), einer Driftregion (22), einer Bodyregion (23) und einer Sourceregion (24), wobei die Driftregion (21) zwischen der Emitter- und der Bodyregion gebildet ist und die Bodyregion (23) zwischen der Drift- und der Sourceregion gebildet ist; – eine erste Grabenstruktur (40), die sich von der Sourceregion (24) mindestens teilweise in die Driftregion (22) erstreckt, mit einer neben der Bodyregion (23) angeordneten Gateelektrode (41) und einer in Teilen neben der Driftregion (22) angeordneten Schaltelektrode (43), wobei die Schalt- und Gateelektrode in der Grabenstruktur elektrisch voneinander isoliert sind; – einen elektrisch mit der Gateelektrode (41) verbundenen ersten Gatetreiber (3); und – einen elektrisch mit der Schaltelektrode (43) verbundenen zweiten Gatetreiber (5).
Halbleiterbauelement nach Anspruch 1, ferner mit einer zweiten Grabenstruktur (40), die der ersten Grabenstruktur (40) benachbart angeordnet ist und eine neben der Bodyregion (23) angeordnete zweite Gateelektrode (41) und eine mindestens in Teilen neben der Driftregion (22) angeordnete zweite Schaltelektrode (43) umfasst, und einer zwischen der ersten und der zweiten Grabenstruktur angeordneten Mesastruktur (45).
Halbleiterbauelement nach Anspruch 2, wobei die Mesastruktur (45) eine laterale Breite W zwischen der ersten und der zweiten Grabenstruktur von etwa 1 μm oder weniger umfasst.
Halbleiterbauelement nach Anspruch 3, wobei die laterale Breite W etwa 0,5 μm oder weniger beträgt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei in einem Querschnitt des Halbleiterbauelements die erste Grabenstruktur (40) zwei Gateelektroden (41) umfasst, wobei die Schaltelektrode (43) teilweise dazwischen angeordnet ist.
Halbleiterbauelement nach Anspruch 5, wobei sich ein unteres Ende (43b) der Schaltelektrode (43) tiefer in die Driftregion (22) als ein unteres Ende der Gateelektroden (41) erstreckt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei die Driftregion (22) eine vertikale Ausdehnung L_Drift zwischen der Body- und der Emitterregion umfasst, wobei sich ein unteres Ende (43b) der Schaltelektrode (43) bis zu einer Länge L von nicht mehr als 0,2·L_Drift in die Driftregion (22) erstreckt.
Halbleiterbauelement nach Anspruch 7, wobei sich das untere Ende (43b) der Schaltelektrode (43) bis auf die Länge L von nicht mehr als 0,1·L_Drift in die Driftregion (22) erstreckt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 8. wobei das Halbleiterbauelement einen gemeinsamen Gatetreiber (8) und mindestens ein Retardierungselement (9) umfasst, wobei der zweite Gatetreiber (5) durch den gemeinsamen Gatetreiber (8) gebildet wird und der erste Gatetreiber (3) durch den gemeinsamen Gatetreiber (8) und das Retardierungselement (9) gebildet wird.
Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei die Driftregion (22) in der Nähe der Schaltelektrode (43) eine verringerte Dotierungskonzentration umfasst.
Halbleiterbauelement, umfassend: – ein Halbleitersubstrat (2) mit einer Emitterregion (21) eines zweiten Leitfähigkeitstyps, einer Driftregion (22) eines ersten Leitfähigkeitstyps, einer Bodyregion (23) des zweiten Leitfähigkeitstyps und einer Sourceregion (23) des ersten Leitfähigkeitstyps, wobei die Driftregion (22) zwischen der Emitter- und der Bodyregion gebildet ist und die Bodyregion (23) zwischen der Drift- und der Sourceregion gebildet ist; – mindestens eine erste Grabenstruktur (40), die sich von der Sourceregion (23) mindestens teilweise in die Driftregion (22) erstreckt, wobei die erste Grabenstruktur (40) mindestens eine neben der Bodyregion (23) angeordnete Gateelektrode (41) und mindestens eine mindestens in Teilen neben der Driftregion (22) angeordnete Schaltelektrode (43) umfasst, wobei die Schalt- und Gateelektroden in der Grabenstruktur elektrisch voneinander isoliert sind; – einen gemeinsamen Gatetreiber (8), wobei der gemeinsame Gatetreiber elektrisch mit der Schaltelektrode (43) verbunden ist; und – mindestens ein Retardierungselement (9), wobei die Gateelektrode (41) über das Retardierungselement (9) elektrisch mit dem gemeinsamen Gatetreiber (8) verbunden ist.
Halbleiterbauelement nach Anspruch 11, ferner mit einer zweiten Grabenstruktur (40), die zu der ersten Grabenstruktur (40) benachbart angeordnet ist und eine neben der Bodyregion (23) angeordnete Gateelektrode (41) und eine mindestens in Teilen rieben der Driftregion (22) angeordnete Schaltelektrode (43) umfasst, und einer Mesastruktur (45), die zwischen der ersten und der zweiten Grabenstruktur angeordnet ist.
Halbleiterbauelement nach Anspruch 12, wobei die Mesastruktur (45) eine laterale Breite W zwischen dem ersten und zweiten Graben von etwa 1 μm oder weniger umfasst.
Halbleiterbauelement nach einem der Ansprüche 11 bis 13, wobei die Driftregion (22) eine vertikale Ausdehnung L_Drift zwischen der Body- und der Emitterregion umfasst, wobei sich ein unteres Ende (43b) der Schaltelektrode (43) bis zu einer Länge L von nicht mehr als 0,2·L_Drift in die Driftregion (22) erstreckt.
Leistungshalbleitereinheit, umfassend: ein Halbleiterbauelement (1), umfassend: – ein Halbleitersubstrat (2) mit einer Emitterregion (21) eines zweiten Leitfähigkeitstyps, einer Driftregion (22) eines ersten Leitfähigkeitstyps, einer Bodyregion (23) des zweiten Leitfähigkeitstyps und einer Sourceregion (24) des ersten Leitfähigkeitstyps, wobei die Driftregion (22) zwischen der Emitter- und der Bodyregion gebildet ist und die Bodyregion (23) zwischen der Drift- und der Sourceregion gebildet ist; und – mindestens zwei Grabenstrukturen (40), die sich von der Sourceregion (23) mindestens teilweise in die Driftregion (22) erstrecken, wobei die Grabenstrukturen lateral voneinander beabstandet sind und eine Mesastruktur (45) dazwischen bilden, wobei jede der Grabenstrukturen (45) mindestens eine neben der Bodyregion (23) angeordnete Gateelektrode (41) und mindestens eine mindestens in Teilen neben der Driftregion (22) angeordnete Schaltelektrode (43) umfasst, wobei die Schalt- und Gateelektroden in der Grabenstruktur elektrisch voneinander isoliert sind; – wobei die Driftregion (22) eine vertikale Ausdehnung L_Drift zwischen der Body- und der Emitterregion umfasst, wobei sich ein unteres Ende (43b) der Schaltelektrode bis zu einer Länge L von nicht mehr als 0,2·L_Drift in die Driftregion erstreckt.
Leistungshalbleitereinheit nach Anspruch 15, ferner umfassend: einen elektrisch mit der Gateelektrode (41) verbundenen ersten Gatetreiber (3; 8, 9); und einen elektrisch mit der Schaltelektrode (43) verbundenen zweiten Gatetreiber (5; 8).
Halbleiterbauelement, umfassend: – ein Halbleitersubstrat (2) mit einer Emitterregion (21) eines zweiten Leitfähigkeitstyps, einer Driftregion (22) eines ersten Leitfähigkeitstyps, einer Bodyregion (23) des zweiten Leitfähigkeitstyps und einer Sourceregion (24) des ersten Leitfähigkeitstyps, wobei die Driftregion (22) zwischen der Emitter- und der Bodyregion gebildet ist und die Bodyregion (23) zwischen der Drift- und der Sourceregion gebildet ist; – mindestens eine erste Grabenstruktur (40), die sich von der Sourceregion (24) mindestens teilweise in die Driftregion (22) erstreckt, wobei die erste Grabenstruktur (40) mindestens eine neben der Bodyregion (23) angeordnete Gateelektrode (41) und mindestens eine mindestens in Teilen neben der Driftregion (22) angeordnete Schaltelektrode (43) umfasst, wobei die Schalt- und Gateelektroden in der Grabenstruktur elektrisch voneinander isoliert sind; – eine elektrisch mit der Gateelektrode (41) verbundene erste Padstruktur (4); und – eine elektrisch mit der Schaltelektrode (43) verbundene und von der ersten Padstruktur isolierte zweite Padstruktur (6).
Halbleiterbauelement nach Anspruch 17, ferner mit einer zweiten Grabenstruktur (40), die zu der ersten Grabenstruktur (40) benachbart angeordnet ist und eine neben der Bodyregion (23) angeordnete Gateelektrode (41) und eine mindestens in Teilen neben der Driftregion (22) angeordnete Schaltelektrode (43) umfasst, und einer Mesastruktur (45), die zwischen der ersten und der zweiten Grabenstruktur angeordnet ist.
Halbleiterbauelement nach Anspruch 18, wobei die Mesastruktur (45) eine laterale Breite W zwischen den ersten und zweiten Grabenstrukturen von etwa 1 μm oder weniger umfasst.
Halbleiterbauelement nach einem der Ansprüche 17 bis 19, wobei die Driftregion (22) eine vertikale Ausdehnung L_Drift zwischen der Body- und der Emitterregion umfasst, wobei sich ein unteres Ende (43b) der Schaltelektrode (43) bis zu einer Länge L von nicht mehr als 0,2·L_Drift in die Driftregion (22) erstreckt.
Verfahren zum Schalten eines Halbleiterbauelements, mit den folgenden Schritten: – Bereitstellen eines Halbleiterbauelements (1) mit einer Emitterregion (21) eines zweiten Leitfähigkeitstyps, einer Driftregion (22) eines erstes Leitfähigkeitstyps, einer Bodyregion (23) des zweiten Leitfähigkeitstyps und einer Sourceregion (24) des ersten Leitfähigkeitstyps, wobei die Driftregion (22) zwischen der Emitter- und der Bodyregion gebildet ist und die Bodyregion (23) zwischen der Drift- und der Sourceregion gebildet ist, wobei das Halbleiterbauelement ferner mindestens eine erste Grabenstruktur (40) umfasst, die sich von der Sourceregion (24) mindestens teilweise in die Driftregion (22) erstreckt, wobei die erste Grabenstruktur (40) mindestens eine neben der Bodyregion (23) angeordnete Gatelektrode (41) und mindestens eine mindestens in Teilen neben der Driftregion (22) angeordnete Schaltelektrode (43) umfasst, wobei die Schalt- und Gateelektroden in der Grabenstruktur elektrisch voneinander isoliert sind; – Bringen des Halbleiterbauelements (1) in einen eingeschalteten Zustand durch Anlegen einer ersten Einschaltspannung einer zweiten Polarität an die Gateelektrode (41), um einen leitfähigen Kanal (42) in der Bodyregion (23) zu erzeugen, und durch Anlegen einer zweiten Einschaltspannung der zweiten Polarität an die Schaltelektrode (43); und – Bringen des Halbleiterbauelements (1) in einen ausgeschalteten Zustand durch Anlegen einer ersten Ausschaltspannung an die Schaltelektrode (43) vor dem Anlegen einer zweiten Ausschaltspannung an die Gateelektrode (41), wobei die erste und die zweite Ausschaltspannung aus Nullspannung oder Spannungen erster Polarität ausgewählt werden.
Verfahren nach Anspruch 21, bei dem beim Einschalten des Halbleiterbauelements der Gate- und Schaltelektrode dieselbe Einschaltspannung zugeführt wird.
Verfahren nach Anspruch 21 oder 22, bei dem nachfolgend beim Ausschalten des Halbleiterbauelements den Schalt- und Gateelektroden dieselbe Ausschaltspannung zugeführt wird.
Verfahren nach einem der Ansprüche 21 bis 23, bei dem die erste Ausschaltspannung an die Schaltelektrode (43) etwa 0,2 μs bis etwa 20 μs vor dem Anlegen der zweiten Ausschaltspannung an die Gateelektrode (41) angelegt wird.
Verfahren nach einem der Ansprüche 21 bis 24, bei dem die erste Ausschaltspannung an die Schaltelektrode (43) etwa 0,4 μs bis etwa 10 μs vor dem Anlegen der zweiten Ausschaltspannung an die Gateelektrode (41) angelegt wird.