DE112020007553T5 - Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit - Google Patents

Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit Download PDF

Info

Publication number
DE112020007553T5
DE112020007553T5 DE112020007553.2T DE112020007553T DE112020007553T5 DE 112020007553 T5 DE112020007553 T5 DE 112020007553T5 DE 112020007553 T DE112020007553 T DE 112020007553T DE 112020007553 T5 DE112020007553 T5 DE 112020007553T5
Authority
DE
Germany
Prior art keywords
region
trench
schottky
lower protection
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020007553.2T
Other languages
English (en)
Inventor
Rina Tanaka
Hideyuki HATTA
Motoru YOSHIDA
Yutaka Fukui
Shiro Hino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112020007553T5 publication Critical patent/DE112020007553T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

Eine Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: eine Gate-Elektrode (8), die in einem Gate-Graben (6) angeordnet ist und so angeordnet ist, dass sie einem Source-Bereich (4) über eine Gate-Isolierschicht (7) gegenüberliegt; einen ersten unteren Schutzbereich (15) mit einem zweiten Leitfähigkeitstyp, der unter der Gate-Isolierschicht (7) angeordnet ist; eine Mehrzahl von ersten Verbindungsbereichen (17) mit dem zweiten Leitfähigkeitstyp, die mit einem ersten Abstand (dp1) in einer Ausdehnungsrichtung des Gate-Grabens (6) angeordnet sind und den ersten unteren Schutzbereich (15) und einen Body-Bereich (3) elektrisch verbinden; eine Schottky-Elektrode (12), die in einem Schottky-Graben (10) angeordnet ist; einen zweiten unteren Schutzbereich (16) mit dem zweiten Leitfähigkeitstyp, der unter der Schottky-Elektrode (12) angeordnet ist; sowie eine Mehrzahl von zweiten Verbindungsbereichen (18, 18a, 18b) mit dem zweiten Leitfähigkeitstyp, die mit einem zweiten Abstand (dp2), der kleiner als der erste Abstand (dp1) ist, in einer Ausdehnungsrichtung des Schottky-Grabens (10) angeordnet sind und den zweiten unteren Schutzbereich (16) und den Body-Bereich (3) elektrisch verbinden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit, eine Leistungswandlervorrichtung sowie auf ein Verfahren zur Herstellung einer Halbleitereinheit.
  • STAND DER TECHNIK
  • Als eine herkömmliche Halbleitereinheit gibt es einen SiC-Metall-Oxid-Halbleiter-Feldeffekttransistor (SiC-MOSFET) vom Graben-Typ, der einen Gate-Graben und einen Kontaktgraben auf der Seite einer vorderen Oberfläche eines Halbleitersubstrats (eines Halbleiter-Chips) aufweist. Bei dem Gate-Graben handelt es sich um einen Graben, in dem eine Gate-Elektrode über eine Gate-Isolierschicht eingebettet ist. Bei dem Kontaktgraben handelt es sich um einen Graben, in dem eine Schottky-Barrieren-Diode (SBD) eingebettet ist, die durch eine Schottky-Elektrode einen Schottky-Übergang aufweist.
  • Bei dieser herkömmlichen Halbleitereinheit reichen der Gate-Graben und der Kontaktgraben von der Oberfläche einer Basis-Schicht vom p-Typ, die der Seite eines Siliciumcarbid-Substrats vom n+-Typ (der Seite der ersten Hauptoberfläche des Siliciumcarbid-Halbleitersubstrats) gegenüberliegt, durch die Basis-Schicht vom p-Typ hindurch bis in einen Bereich mit einer hohen Konzentration vom n-Typ. Der Gate-Graben ist in einem planaren Layout mit parallelen Streifen angeordnet, die sich in einer Tiefenrichtung (der X-X'-Richtung) erstrecken. Der Kontaktgraben ist in einem planaren Layout mit Streifen angeordnet, die sich in der X-X'-Richtung zwischen benachbarten Gate-Gräben parallel mit den Gate-Gräben und von den Gate-Gräben getrennt erstrecken.
  • Bei einem vertikalen MOSFET mit der Graben-Struktur, wie vorstehend beschrieben, ist ein Kanal senkrecht zu der Substratoberfläche ausgebildet, so dass die Zellendichte pro Einheitsfläche dadurch im Vergleich mit einer planaren Struktur erhöht werden kann, bei welcher der Kanal parallel zu der Substratoberfläche ausgebildet ist, und die Stromdichte pro Einheitsfläche kann erhöht werden, was vorteilhaft in Bezug auf die Kosten ist. Wenn Elemente mit dem gleichen EIN-Widerstand (Ron) miteinander verglichen werden, kann die Graben-Gate-Struktur eine geringere Elementfläche (Chip-Fläche) als jene der planaren Gate-Struktur aufweisen, bei der ein MOS-Gate in Form einer ebenen Platte auf dem Siliciumcarbid-Substrat angeordnet ist.
  • Bei einer Struktur mit einer eingebauten SBD, wie vorstehend beschrieben, kann ein Drift-Bereich dagegen von einer eingebauten SBD und dem MOSFET gemeinsam genutzt werden, und somit kann eine Chip-Fläche kleiner als die gesamte Chip-Fläche einer externen SBD und des MOSFET sein. Auch wenn die Spannung an dem Drain des MOSFET gleich der eingebauten Spannung bei einer Body-Diode, die von der Basis-Schicht vom p-Typ und einer Drift-Schicht vom n--Typ gebildet wird, oder größer als diese ist, ist bei der Struktur mit einer eingebauten SBD die Potentialdifferenz in der Nähe des pn-Übergangs gering, der die Body-Diode bildet, da die Spannung in dem Drift-Bereich gehalten wird und der Strom kaum durch die Body-Diode fließt. Daher fließt der Strom anders als in dem Fall einer externen SBD bis zu einem hohen Strom nicht durch die Body-Diode, und es ist möglich, eine Änderung von Eigenschaften im Lauf der Zeit (Alterungsprozess) aufgrund eines bipolaren Betriebs der Body-Diode und eine Reduzierung der Zuverlässigkeit zu unterbinden.
  • Bei der vorstehend beschriebenen herkömmlichen Halbleitereinheit ist ferner ein Basis-Bereich vom p+-Typ selektiv auf einer Oberflächenschicht der Drift-Schicht vom n--Typ auf einer zu der Seite des Siliciumcarbid-Substrats vom n+-Typ gegenüberliegenden Seite (der Seite einer ersten Hauptoberfläche eines Siliciumcarbid-Substrats) angeordnet. Der Basis-Bereich vom p+-Typ ist unter dem Gate-Graben und dem Kontaktgraben ausgebildet, und die Breite des BasisBereichs vom p+-Typ ist größer als die Breiten des Gate-Grabens und des KontaktGrabens. Der Basis-Bereich vom p+-Typ ist getrennt von der Basis-Schicht vom p-Typ angeordnet. Der Basis-Bereich vom p+-Typ ist so angeordnet, dass das elektrische Feld relaxiert wird, das an der Gate-Isolierschicht am Boden des Gate-Grabens und des Kontaktgrabens anliegt.
  • Bei dem Bereich mit einer hohen Konzentration vom n-Typ handelt es sich um eine Drift-Schicht vom n-Typ mit einer hohen Konzentration, die zum Beispiel mit Stickstoff mit einer Störstellenkonzentration dotiert ist, die geringer als jene des Siliciumcarbid-Substrats vom n+-Typ und höher als jene der Drift-Schicht vom n--Typ ist. Bei dem Bereich mit einer hohen Konzentration vom n-Typ handelt es sich um eine sogenannte Stromverteilungsschicht (CSL), durch die ein Ladungsträger-Ausbreitungswiderstand reduziert wird (siehe zum Beispiel Patentdokument 1).
  • DOKUMENT DES STANDS DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2019- 216 224 A (Abschnitte 0002 bis 0010 und 0027 bis 0034 sowie die 1 und 3)
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösende Probleme
  • Bei einer Halbleitereinheit vom Graben-Typ mit einer eingebauten SBD ist es wahrscheinlich, dass eine grabenseitige Oberfläche, die zu einem Halbleiterbereich vom n-Typ hin freiliegt, ein hohes elektrisches Feld aufweist und dass zum Zeitpunkt des Anlegens einer Sperrvorspannung ein Leckstrom von einer in dem Bereich ausgebildeten Schottky-Grenzschicht zunimmt und sich die Spannungsfestigkeit bei einem Element verschlechtern kann. In Bezug auf dieses Problem ist es durch Reduzieren der Konzentration des Halbleiterbereichs vom n-Typ um den Bereich herum, in dem die SBD ausgebildet ist, möglich, eine Zunahme des Leckstroms der SBD zum Zeitpunkt des Anlegens der Sperrvorspannung zu unterbinden.
  • Bei der im Patentdokument 1 beschriebenen Halbleitereinheit sind die umgebenden Störstellenschichten jedoch durch den Bereich, in dem der Gate-Graben ausgebildet ist, und den Bereich, in dem der Kontaktgraben ausgebildet ist, in einer ähnlichen Weise konfiguriert, und daher nimmt der EIN-Widerstand des MOSFET zu, wenn die Konzentration des Bereichs mit einer hohen Konzentration vom n-Typ reduziert wird, um die Zunahme des Leckstroms zu unterbinden. Das heißt, es ist schwierig, den Kompromiss zwischen den Eigenschaften des MOSFET und der SBD zu verbessern.
  • Die vorliegende Erfindung wurde konzipiert, um die vorstehend beschriebenen Probleme zu lösen, und ihre Aufgabe besteht darin, eine Halbleitereinheit vom Graben-Typ anzugeben, die eine eingebaute SBD aufweist, wobei bei der Halbleitereinheit eine Zunahme des Leckstroms einer SBD unterbunden werden kann, während ein EIN-Widerstand eines Elements reduziert wird.
  • Mittel zum Lösen der Probleme
  • Eine Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: eine Drift-Schicht mit einem ersten Leitfähigkeitstyp; einen Body-Bereich mit einem zweiten Leitfähigkeitstyp; einen Source-Bereich mit einem ersten Leitfähigkeitstyp; eine Gate-Isolierschicht, die in einem Gate-Graben angeordnet ist, der den Body-Bereich in einer Dickenrichtung der Drift-Schicht durchdringt; eine Gate-Elektrode, die in dem Gate-Graben angeordnet ist und so angeordnet ist, dass sie dem Source-Bereich über die Gate-Isolierschicht gegenüberliegt; einen ersten unteren Schutzbereich mit einem zweiten Leitfähigkeitstyp, der unter der Gate-Isolierschicht angeordnet ist; eine Mehrzahl von ersten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp, die mit einem ersten Abstand in einer Ausdehnungsrichtung des Graben-Gates angeordnet sind und den ersten unteren Schutzbereich und den Body-Bereich elektrisch verbinden; eine Schottky-Elektrode, die in einem Schottky-Graben angeordnet ist, der den Body-Bereich in der Dickenrichtung der Drift-Schicht durchdringt, wobei die Schottky-Elektrode eine Schottky-Grenzschicht aufweist, die an einer seitlichen Oberfläche des Schottky-Grabens ausgebildet ist; einen zweiten unteren Schutzbereich mit einem zweiten Leitfähigkeitstyp, der unter der Schottky-Elektrode angeordnet ist; sowie eine Mehrzahl von zweiten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp, die mit einem zweiten Abstand, der kleiner als der erste Abstand ist, in einer Ausdehnungsrichtung des Schottky-Grabens angeordnet sind und den zweiten unteren Schutzbereich und den Body-Bereich elektrisch verbinden.
  • Ein Verfahren zur Herstellung einer Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: einen Schritt, bei dem ein Body-Bereich mit einem zweiten Leitfähigkeitstyp in einem oberen Schichtbereich einer Drift-Schicht mit einem ersten Leitfähigkeitstyp gebildet wird; einen Schritt, bei dem ein Source-Bereich mit einem ersten Leitfähigkeitstyp selektiv in einem oberen Schichtbereich des Body-Bereichs gebildet wird; einen Schritt, bei dem ein Gate-Graben gebildet wird, der den Source-Bereich und den Körperbereich durchdringt und bis in die Drift-Schicht reicht; einen Schritt, bei dem ein Schottky-Graben gebildet wird, der den Body-Bereich durchdringt und bis in die Drift-Schicht reicht; einen Schritt, bei dem ein erster unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp unter dem Gate-Graben gebildet wird; einen Schritt, bei dem ein zweiter unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp unter dem Schottky-Graben gebildet wird; einen Schritt, bei dem eine Mehrzahl von ersten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den ersten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Gate-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem ersten Abstand in einer Ausdehnungsrichtung des Gate-Grabens periodisch offen ist; einen Schritt, bei dem eine Mehrzahl von zweiten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den zweiten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Schottky-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem zweiten Abstand, der kleiner als der erste Abstand ist, in einer Ausdehnungsrichtung des Schottky-Grabens periodisch offen ist; einen Schritt, bei dem eine Gate-Isolierschicht auf einem Boden und einer seitlichen Oberfläche des Gate-Grabens gebildet wird; einen Schritt, bei dem eine Gate-Elektrode so gebildet wird, dass sie über die Gate-Isolierschicht in dem Gate-Graben eingebettet ist; sowie einen Schritt, bei dem eine Schottky-Elektrode in dem Schottky-Graben gebildet wird.
  • Ein Verfahren zur Herstellung einer Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf: einen Schritt, bei dem durch eine Ionenimplantation ein erster unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp und ein zweiter unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp selektiv in einem oberen Schichtbereich einer ersten Drift-Schicht mit einem ersten Leitfähigkeitstyp gebildet werden; einen Schritt, bei dem durch epitaxiales Aufwachsen eine zweite Drift-Schicht mit einem ersten Leitfähigkeitstyp auf der ersten Drift-Schicht, dem ersten unteren Schutzbereich und dem zweiten unteren Schutzbereich gebildet wird; einen Schritt, bei dem ein Body-Bereich mit einem zweiten Leitfähigkeitstyp in einem oberen Schichtbereich der zweiten Drift-Schicht gebildet wird; einen Schritt, bei dem ein Source-Bereich mit einem ersten Leitfähigkeitstyp selektiv in einem oberen Schichtbereich des Body-Bereichs gebildet wird; einen Schritt, bei dem ein Gate-Graben gebildet wird, der den Source-Bereich und den Body-Bereich durchdringt und bis zu dem ersten unteren Schutzbereich reicht; einen Schritt, bei dem ein Schottky-Graben gebildet wird, der den Body-Bereich durchdringt und bis zu dem zweiten unteren Schutzbereich reicht; einen Schritt, bei dem eine Mehrzahl von ersten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den ersten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Gate-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem ersten Abstand in einer Ausdehnungsrichtung des Gate-Grabens periodisch offen ist; einen Schritt, bei dem eine Mehrzahl von zweiten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den zweiten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Schottky-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem zweiten Abstand, der kleiner als der erste Abstand ist, in einer Ausdehnungsrichtung des Schottky-Grabens periodisch offen ist; einen Schritt, bei dem eine Gate-Isolierschicht auf einem Boden und der seitlichen Oberfläche des Gate-Grabens gebildet wird; einen Schritt, bei dem eine Gate-Elektrode so gebildet wird, dass sie über die Gate-Isolierschicht in dem Gate-Graben eingebettet ist; einen Schritt, bei dem eine Schottky-Elektrode in dem Schottky-Graben gebildet wird.
  • Effekte der Erfindung
  • Da die Halbleitereinheit gemäß der vorliegenden Erfindung Folgendes aufweist: die Mehrzahl von ersten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp, die mit dem ersten Abstand in der Ausdehnungsrichtung des Gate-Grabens angeordnet sind und den ersten unteren Schutzbereich und den Body-Bereich elektrisch verbinden; und die Mehrzahl von zweiten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp, die mit dem zweiten Abstand, der kleiner als der erste Abstand ist, in der Ausdehnungsrichtung des Schottky-Grabens angeordnet sind und den zweiten unteren Schutzbereich und den Body-Bereich elektrisch verbinden, kann bei der Halbleitereinheit eine Zunahme eines Leckstroms einer SBD unterbunden werden, während der EIN-Widerstand eines Elements reduziert wird.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine schematische Querschnittsansicht eines Zellenbereichs in einer Halbleitereinheit einer ersten Ausführungsform;
    • 2 eine schematische Draufsicht, die ein Layout bei der Halbleitereinheit der ersten Ausführungsform zeigt;
    • 3 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Ausführungsform zeigt;
    • 4 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Ausführungsform zeigt;
    • 5 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Ausführungsform zeigt;
    • 6 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Ausführungsform zeigt;
    • 7 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Ausführungsform zeigt;
    • 8 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Ausführungsform zeigt;
    • 9 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Ausführungsform zeigt;
    • 10 eine schematische Draufsicht, die ein Layout bei einer Halbleitereinheit einer ersten Modifikation der ersten Ausführungsform zeigt;
    • 11 eine schematische Querschnittsansicht eines Zellenbereichs in einer Halbleitereinheit einer zweiten Modifikation der ersten Ausführungsform;
    • 12 eine schematische Querschnittsansicht eines Zellenbereichs in einer Halbleitereinheit einer zweiten Ausführungsform;
    • 13 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der zweiten Ausführungsform zeigt;
    • 14 eine schematische Querschnittsansicht eines Zellenbereichs in einer Halbleitereinheit einer ersten Modifikation der zweiten Ausführungsform;
    • 15 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Modifikation der zweiten Ausführungsform zeigt;
    • 16 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Modifikation der zweiten Ausführungsform zeigt;
    • 17 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Modifikation der zweiten Ausführungsform zeigt;
    • 18 eine schematische Querschnittsansicht eines Zellenbereichs in einer Halbleitereinheit einer zweiten Modifikation der zweiten Ausführungsform;
    • 19 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der zweiten Modifikation der zweiten Ausführungsform zeigt;
    • 20 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der zweiten Modifikation der zweiten Ausführungsform zeigt;
    • 21 eine schematische Querschnittsansicht eines Zellenbereichs in einer Halbleitereinheit einer dritten Ausführungsform;
    • 22 eine schematische Draufsicht, die ein Layout bei der Halbleitereinheit der dritten Ausführungsform zeigt;
    • 23 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der dritten Ausführungsform zeigt;
    • 24 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der dritten Ausführungsform zeigt;
    • 25 eine Ansicht, die einen Prozess zur Herstellung einer Halbleitereinheit bei einer ersten Modifikation der dritten Ausführungsform zeigt;
    • 26 eine Ansicht, die einen Prozess zur Herstellung der Halbleitereinheit bei der ersten Modifikation der dritten Ausführungsform zeigt;
    • 27 eine schematische Querschnittsansicht eines Zellenbereichs in einer Halbleitereinheit einer zweiten Modifikation der dritten Ausführungsform;
    • 28 eine Blockdarstellung, die ein Leistungswandlersystem zeigt, das bei einer Leistungswandlervorrichtung gemäß einer vierten Ausführungsform eingesetzt wird.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die Zeichnungen sind schematisch gezeigt, und die wechselseitige Beziehung in Bezug auf Abmessung und Position bei in verschiedenen Zeichnungen gezeigten Bildern ist nicht zwangsläufig präzise beschrieben und kann geändert werden, soweit zweckmäßig. In der folgenden Beschreibung sind gleichartige Komponenten oder Bestandteile mit den gleichen angegebenen Bezugszeichen dargestellt, und ihre Bezeichnungen und Funktionen sind identisch oder ähnlich. Daher gibt es Fälle, in denen eine detaillierte Beschreibung derselben weggelassen ist.
  • In jeder Zeichnung ist mitunter eine gestrichelte Linie dargestellt, um einen speziellen Bereich und eine Grenze jeweils zwischen Bereichen zu kennzeichnen, diese sind jedoch der Einfachheit der Beschreibung halber oder zur Erleichterung des Verständnisses der Zeichnungen beschrieben und beschränken den Inhalt der jeweiligen Ausführungsformen in keiner Weise.
  • In der folgenden Beschreibung können Begriffe verwendet sein, mit denen spezielle Positionen und Richtungen gemeint sind, wie beispielsweise „nach oben“, „nach unten“, „seitlich“, „unten“, „vorn“ und „hinten“, diese Begriffe werden jedoch nur der Einfachheit halber verwendet, um ein Verständnis des Inhalts der Ausführungsformen zu erleichtern und beziehen sich nicht auf Richtungen bei einer tatsächlichen Ausführung.
  • Wenn die wechselseitige Beziehung zwischen Komponenten oder Bestandteilen bei der vorliegenden Erfindung unter Verwendung von Begriffen wie z. B. „nach oben/auf/oberhalb/über“ und „nach unten/darunter/unterhalb/unter“ ausgedrückt wird, ist das Vorhandensein einer Inklusion zwischen Komponenten oder Bestandteilen nicht ausgeschlossen. Eine Beschreibung „B ist auf A angeordnet“ umfasst zum Beispiel sowohl eine Anordnung einer weiteren Komponente oder eines weiteren Bestandteils C zwischen A und B als auch keine Anordnung einer weiteren Komponente oder eines weiteren Bestandteils C zwischen A und B.
  • Bei der vorliegenden Erfindung umfassen Ausdrücke, die Begriffe wie z. B. „nach oben/auf/oberhalb/über“ und „nach unten/darunter/unterhalb/unter“ verwenden, ein Konzept von nach oben/nach unten mit Blick auf eine LaminatStruktur. Eine Beschreibung „B ist auf A angeordnet, wobei eine Nut bedeckt wird“ weist zum Beispiel eine Bedeutung auf, bei der sich B bei Betrachtung von A aus in einer zu einer Nutoberfläche entgegengesetzten Richtung befindet, und umfasst außerdem innerhalb des Umfangs der Bedeutung eine laterale Richtung und eine schräge Richtung.
  • In Bezug auf den Leitfähigkeitstyp von Störstellen wird in der folgenden Beschreibung ein Fall beschrieben, in dem es sich bei dem ersten Leitfähigkeitstyp um einen n-Typ handelt und es sich bei dem zweiten Leitfähigkeitstyp um einen p-Typ handelt, es kann sich jedoch auch bei dem ersten Leitfähigkeitstyp um den p-Typ handeln und bei dem zweiten Leitfähigkeitstyp um den n-Typ handeln. Die „Störstellenkonzentration“ soll jeweils den maximalen Wert von Störstellen in einem Bereich angeben.
  • In der folgenden Beschreibung wird auf einen Strom, der von dem Drain zu der Source eines MOSFET fließt, als einen Durchlassstrom Bezug genommen, auf seine Richtung wird als eine Durchlassrichtung Bezug genommen, auf einen Strom, der von der Source zu dem Drain fließt, wird als einen Rückstrom Bezug genommen, und auf seine Richtung wird als eine Rückwärtsrichtung oder dergleichen Bezug genommen. Der Begriff „MOS“ wurde in der Vergangenheit bei einer Übergangsstruktur Metall/Oxid/Halbleiter verwendet und ist eine Abkürzung für einen Metall-Oxid-Halbleiter.
  • Bei einem Feldeffekttransistor (auf den im Folgenden einfach als ein „MOS-Transistor“ Bezug genommen wird) mit einer MOS-Struktur wurden jedoch unter dem Gesichtspunkt der jüngsten Integration, der Verbesserung des Herstellungsprozesses und dergleichen insbesondere Materialien einer Gate-Isolierschicht und einer Gate-Elektrode verbessert.
  • Bei einem MOS-Transistor wurde unter dem Gesichtspunkt der Bildung hauptsächlich einer Source und eines Drain in einer selbstausgerichteten Weise zum Beispiel polykristallines Silicium anstelle eines Metalls als ein Material für eine Gate-Elektrode eingesetzt. Unter dem Gesichtspunkt der Verbesserung von elektrischen Eigenschaften wurde ein Material mit einer hohen Dielektrizitätskonstante als ein Material für die Gate-Isolierschicht eingesetzt, dieses Material ist jedoch nicht zwangsläufig auf ein Oxid beschränkt.
  • Daher wird der Begriff „MOS“ nicht zwangsläufig mit einer Beschränkung nur auf die Laminatstruktur Metall/Oxid/Halbleiter eingesetzt, und in der vorliegenden Beschreibung wird nicht von einer derartigen Beschränkung ausgegangen. Das heißt, im Hinblick auf das übliche allgemeine technische Wissen hat „MOS“ hier eine Bedeutung nicht nur als eine Abkürzung, die aus dessen Etymologie abgeleitet wird, sondern umfasst auch ganz allgemein eine Laminatstruktur Leiter/Isolator/Halbleiter.
  • Erste Ausführungsform
  • Konfiguration
  • 1 ist eine schematische Querschnittsansicht, die einen Querschnitt eines Teils eines Zellenbereichs in einer Halbleitereinheit 101 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. In der Halbleitereinheit 101 ist eine Mehrzahl von Zellenstrukturen, wie in 1 gezeigt, wiederholt und periodisch in einem Zellenbereich angeordnet.
  • Wie in 1 gezeigt, weist die Halbleitereinheit 101 Folgendes auf ein Substrat 1, eine Drift-Schicht 2, einen Body-Bereich 3, einen Source-Bereich 4, einen Body-Kontaktbereich 5, einen Gate-Graben 6, eine Gate-Isolierschicht 7, eine Gate-Elektrode 8, eine Zwischenisolierschicht 9, einen Schottky-Graben 10, eine Schottky-Elektrode 12, eine Source-Elektrode 13, eine Drain-Elektrode 14, einen ersten unteren Schutzbereich 15, einen zweiten unteren Schutzbereich 16, einen ersten Verbindungsbereich 17 sowie einen zweiten Verbindungsbereich 18.
  • Ein MOS-Bereich 19 weist Folgendes auf: den Gate-Graben 6, die Gate-Isolierschicht 7, die Gate-Elektrode 8 sowie die Zwischenisolierschicht 9. Ein SBD-Bereich 20 weist den Schottky-Graben 10 sowie die Schottky-Elektrode 12 auf. Eine Halbleiterschicht 21 weist Folgendes auf: die Drift-Schicht 2 und den Body-Bereich 3, den Source-Bereich 4, den Body-Kontaktbereich 5, den ersten unteren Schutzbereich 15, den zweiten unteren Schutzbereich 16, den ersten Verbindungsbereich 17 sowie den zweiten Verbindungsbereich 18, bei denen es sich um Störstellenbereiche handelt, die auf einem oberen Bereich der Drift-Schicht 2 oder innerhalb derselben ausgebildet sind.
  • Bei dem Substrat 1 handelt es sich um ein Siliciumcarbid(SiC)-Halbleitersubstrat vom n-Typ, und es weist zum Beispiel einen 4H-Polytyp auf. Bei dem Substrat 1 kann es sich um eine (0001)-Fläche mit einem Versatzwinkel θ handeln, der in einer <11-20>-Achsenrichtung geneigt ist. In diesem Fall ist der Versatzwinkel θ bevorzugt zum Beispiel gleich oder kleiner als 10°.
  • Auf dem Substrat 1 ist die Drift-Schicht 2 vom n-Typ angeordnet, die eine Konzentration von Störstellen des n-Typs aufweist, die geringer als jene des Substrats 1 ist. Die Drift-Schicht 2 besteht aus Siliciumcarbid (SiC) als einem Halbleitermaterial. Die Drift-Schicht 2 nimmt einen Großteil der Halbleiterschicht 21 ein und bildet einen Hauptbereich der Halbleiterschicht 21. Wenn es sich bei der Hauptoberfläche des Substrats 1 um die (0001)-Fläche mit dem Versatzwinkel θ handelt, der in der <11-20>-Achsenrichtung geneigt ist, handelt es sich bei der Hauptoberfläche der Drift-Schicht 2 ebenfalls um die (0001)-Fläche, die einen vergleichbaren Versatzwinkel θ aufweist. Das heißt, die Drift-Schicht 2 weist eine Hauptoberfläche auf, die mit einem Versatzwinkel in der <11-20>-Achsenrichtung versehen ist, der größer als 0° ist.
  • Der Body-Bereich 3 vom p-Typ ist in einem oberen Schichtbereich der Drift-Schicht 2 angeordnet. Der Source-Bereich 4 vom n-Typ ist selektiv in dem oberen Schichtbereich der Drift-Schicht 2 (des Boy-Bereichs 3) angeordnet. Bei dem Source-Bereich 4 handelt es sich um einen Halbleiterbereich mit einer Konzentration von Störstellen des n-Typs, die höher als jene der Drift-Schicht 2 ist. Der obere Schichtbereich der Drift-Schicht 2 (Body-Bereich 3) ist selektiv mit dem Body-Kontaktbereich 5 benachbart zu dem Source-Bereich 4 versehen. Bei dem Body-Kontaktbereich 5 handelt es sich um einen Halbleiterbereich mit einer Konzentration von Störstellen des p-Typs, die höher als jene des Body-Bereichs 3 ist.
  • Der MOS-Bereich 19 ist mit dem Gate-Graben 6 versehen, der den Body-Bereich 3 in einer Dickenrichtung der Drift-Schicht 2 durchdringt. Der Gate-Graben 6 ist so ausgebildet, dass er den Source-Bereich 4 und den Body-Bereich 3 von der Oberfläche der Halbleiterschicht 21 aus durchdringt und bis in die Drift-Schicht 2 reicht. Der Boden des Gate-Grabens 6 bildet üblicherweise eine Oberfläche, kann jedoch auch eine sich verjüngende Form mit einem schmalen und spitz zulaufenden Ende aufweisen. Die seitlichen Oberflächen des Gate-Grabens 6 sind üblicherweise im Wesentlichen parallel, können jedoch auch eine sich verjüngende Form aufweisen, wobei sie bezüglich einander geneigt sind.
  • Der Boden und die seitlichen Oberflächen des Gate-Grabens 6 sind mit der Gate-Isolierschicht 7 versehen. In dem Gate-Graben 6 ist die Gate-Elektrode 8 so angeordnet, dass sie das Innere des Gate-Grabens 6 über die Gate-Isolierschicht 7 füllt. Die Gate-Elektrode 8 ist so angeordnet, dass sie der Drift-Schicht 2, dem Body-Bereich 3 und dem Source-Bereich 4 über die Gate-Isolierschicht 7 gegenüberliegt. Auf dem Gate-Graben 6 ist die Zwischenisolierschicht 9 so angeordnet, dass sie die Gate-Elektrode 8 bedeckt.
  • Der SBD-Bereich 20 ist mit dem Schottky-Graben 10 versehen, der den Body-Bereich 3 in der Dickenrichtung der Drift-Schicht 2 durchdringt. Der Schottky-Graben 10 ist so ausgebildet, dass er den Source-Bereich 4 und den Body-Bereich 3 von der Oberfläche der Halbleiterschicht 21 aus durchdringt und bis in die Drift-Schicht 2 reicht. Der Schottky-Graben 10 ist derart ausgebildet, dass die Tiefe in der Dickenrichtung der Drift-Schicht 2 gleich der Tiefe des Gate-Grabens 6 ist. Der Schottky-Graben 10 ist derart ausgebildet, dass die Grabenbreite in einer Richtung orthogonal zu der Dickenrichtung der Drift-Schicht 2 gleich der Breite des Gate-Grabens 6 ist.
  • Der Boden des Schottky-Grabens 10 bildet üblicherweise eine Oberfläche, kann jedoch auch eine sich verjüngende Form mit einem schmalen und spitz zulaufenden Ende aufweisen. Die seitlichen Oberflächen des Schottky-Grabens 10 sind üblicherweise im Wesentlichen parallel, können jedoch auch eine sich verjüngende Form aufweisen, wobei sie bezüglich einander geneigt sind.
  • Der Schottky-Graben 10 ist nicht darauf beschränkt, dass er derart ausgebildet ist, dass die Tiefe in der Dickenrichtung der Drift-Schicht 2 gleich der Tiefe des Gate-Grabens 6 ist. Der Schottky-Graben 10 ist nicht darauf beschränkt, dass er derart ausgebildet ist, dass die Grabenbreite in der Richtung orthogonal zu der Dickenrichtung der Drift-Schicht 2 gleich der Breite des Gate-Grabens 6 ist. Der Gate-Graben 6 und der Schottky-Graben 10 können unterschiedliche Tiefen in der Dickenrichtung der Drift-Schicht 2 aufweisen oder können unterschiedliche Grabenbreiten in der Richtung orthogonal zu der Dickenrichtung der Drift-Schicht 2 aufweisen. In diesen Gräben kann die Grabenbreite von jedem der beiden groß oder klein sein, die Tiefe von jedem der beiden kann groß oder klein sein, und sie sind in Abhängigkeit von den Spezifikationen von jeder Halbleitereinheit unterschiedlich.
  • Die Schottky-Elektrode 12 ist in dem Schottky-Graben 10 angeordnet. Die Schottky-Elektrode 12 ist aus einem Metall gebildet, wie beispielsweise Titan (Ti) oder Molybdän (Mo). Die Schottky-Elektrode 12 befindet sich am Boden oder der seitlichen Oberfläche des Schottky-Grabens 10 in Kontakt mit der Drift-Schicht 2, dem Body-Bereich 3 und dem Source-Bereich 4 und ist mit diesen elektrisch verbunden.
  • Die Schottky-Elektrode 12 bildet an der seitlichen Oberfläche des Schottky-Grabens 10 einen Schottky-Übergang mit der Drift-Schicht 2. Das heißt, die Schottky-Elektrode 12 bildet an der seitlichen Oberfläche des Schottky-Grabens 10 eine Schottky-Grenzfläche 22 mit der Drift-Schicht 2. Aufgrund dessen ist an der seitlichen Oberfläche des Schottky-Grabens 10 eine parasitäre Schottky-Barrieren-Diode (auf die im Folgenden einfach als eine SBD Bezug genommen wird) zwischen der Schottky-Elektrode 12 und der Drift-Schicht 2 ausgebildet.
  • In dem MOS-Bereich 19 ist auf dem Source-Bereich 4 und dem Body-Kontaktbereich 5 eine nicht dargestellte ohmsche Elektrode ausgebildet. Bei der ohmschen Elektrode handelt es sich um ein Silicid eines Metalls, wie beispielsweise Nickel (Ni) oder Titan (Ti), und der Halbleiterschicht 21, und sie befindet sich in Kontakt mit dem Source-Bereich 4 und dem Body-Kontaktbereich 5, so dass ein ohmscher Kontakt mit diesen gebildet wird.
  • Auf der Zwischenisolierschicht 9, der ohmschen Elektrode und der Schottky-Elektrode 12 ist die Source-Elektrode 13 so angeordnet, dass sie diese bedeckt. Bei der Source-Elektrode 13 handelt es sich um eine Elektrode, die aus einem Metall besteht, dessen Hauptkomponente Aluminium (Al) ist. In dem MOS-Bereich 19 fungiert die Source-Elektrode 13 zusammen mit der ohmschen Elektrode als eine Hauptelektrode auf der Seite der vorderen Oberfläche. Die Source-Elektrode 13 ist mit dem Source-Bereich 4 und dem Body-Kontaktbereich 5 über die ohmsche Elektrode elektrisch verbunden. In dem SBD-Bereich 20 ist die Source-Elektrode 13 mit der Schottky-Elektrode 12 verbunden und bildet zusammen mit der Schottky-Elektrode 12 eine Anodenelektrode der SBD.
  • In dem Substrat 1 ist eine Oberfläche, die der mit der Source-Elektrode 13 versehenen Oberfläche gegenüberliegt, mit der Drain-Elektrode 14 versehen, die aus Nickel(Ni)-Metall besteht. Die Source-Elektrode 13 ist auf der Seite der vorderen Oberfläche (der ersten Hauptoberfläche) des Substrats 1 (der Halbleiterschicht 21) angeordnet, und die Drain-Elektrode 14 ist auf der Seite der rückwärtigen Oberfläche (der zweiten Hauptoberfläche) angeordnet, die der vorderen Oberfläche des Substrats 1 (der Halbleiterschicht 21) gegenüberliegt.
  • Der erste untere Schutzbereich 15 vom p-Typ ist unter dem Gate-Graben 6 (der Gate-Isolierschicht 7) entlang der Ausdehnungsrichtung des Gate-Grabens 6 angeordnet. Der erste untere Schutzbereich 15 befindet sich in Kontakt mit der Unterseite des Gate-Grabens 6 und ist so angeordnet, dass er die gesamte Unterseite des Gate-Grabens 6 bedeckt. Die zweite untere Schutzschicht 16 vom p-Typ ist unter dem Schottky-Graben 10 (der Schottky-Elektrode 12) entlang der Ausdehnungsrichtung des Schottky-Grabens 10 angeordnet. Der zweite untere Schutzbereich 16 befindet sich in Kontakt mit der Unterseite des Schottky-Grabens 10 und ist so angeordnet, dass er die gesamte Unterseite des Schottky-Grabens 10 bedeckt.
  • Der erste Verbindungsbereich 17 vom p-Typ ist auf der Seite des Gate-Grabens 6 angeordnet. Der erste Verbindungsbereich 17 befindet sich in Kontakt mit der einen seitlichen Oberfläche des Gate-Grabens 6 und ist in Kontakt mit dem Body-Bereich 3 und dem ersten unteren Schutzbereich 15 angeordnet. Wie später beschrieben wird, ist eine Mehrzahl der ersten Verbindungsbereiche 17 mit einem ersten Abstand in der Ausdehnungsrichtung des Gate-Grabens 6 angeordnet, und diese verbinden den ersten unteren Schutzbereich 15 und den Body-Bereich 3 elektrisch miteinander. Die Tiefe des ersten Verbindungsbereichs 17 von der äußersten Schicht der Drift-Schicht 2 aus ist bis zu einer Tiefe ausgebildet, die gleich jener der unteren Oberfläche des ersten unteren Schutzbereichs 15 ist.
  • Der zweite Verbindungsbereich 18 vom p-Typ ist auf der Seite des Schottky-Grabens 10 angeordnet. Der zweite Verbindungsbereich 18 befindet sich in Kontakt mit der einen seitlichen Oberfläche des Schottky-Grabens 10 und ist in Kontakt mit dem Body-Bereich 3 und dem zweiten unteren Schutzbereich 16 angeordnet. Wie später beschrieben wird, ist eine Mehrzahl der zweiten Verbindungsbereiche 18 mit einem zweiten Abstand, der kleiner als der erste Abstand ist, in der Ausdehnungsrichtung des Schottky-Grabens 10 angeordnet, und diese verbinden den zweiten unteren Schutzbereich 16 und den Body-Bereich 3 elektrisch miteinander. Die Tiefe des zweiten Verbindungsbereichs 18 von der äußersten Schicht der Drift-Schicht 2 aus ist mit einer Tiefe ausgebildet, die gleich jener der unteren Oberfläche des zweiten unteren Schutzbereichs 16 ist.
  • Der erste untere Schutzbereich 15 ist nicht darauf beschränkt, dass er in Kontakt mit der Unterseite des Gate-Grabens 6 angeordnet ist und kann unterhalb entfernt von der Unterseite des Gate-Grabens 6 in der Drift-Schicht 2 angeordnet sein. In einer ähnlichen Weise ist der zweite untere Schutzbereich 16 ebenfalls nicht darauf beschränkt, dass er in Kontakt mit der Unterseite des Schottky-Grabens 10 angeordnet ist und kann unterhalb entfernt von der Unterseite des Schottky-Grabens 10 in der Drift-Schicht 2 angeordnet sein.
  • Der erste untere Schutzbereich 15 ist nicht darauf beschränkt, dass er die gesamte Unterseite des Gate-Grabens 6 bedeckt, und er muss lediglich so angeordnet sein, dass er zumindest einen Bereich der Unterseite des Gate-Grabens 6 bedeckt. Der erste untere Schutzbereich 15 kann zum Beispiel periodisch mit einem Abstand entlang der Ausdehnungsrichtung (in einer Draufsicht ist sie im Fall einer Streifenform als die lange Richtung definiert, und im Fall einer Gitterform ist die Richtung für jeden Gate-Graben 6 definiert) des Gate-Grabens 6 angeordnet sein, oder er kann so angeordnet sein, dass er in einem Querschnitt orthogonal zu der Ausdehnungsrichtung etwa die Hälfte der Unterseite des Gate-Grabens 6 bedeckt. Alternativ kann der erste untere Schutzbereich 15 derart konfiguriert sein, dass die Breite des ersten unteren Schutzbereichs 15 größer als die Breite des Gate-Grabens 6 ist, indem die gesamte Unterseite so bedeckt wird, dass der erste untere Schutzbereich 15 in der Breitenrichtung des Gate-Grabens 6 hervorsteht.
  • In einer ähnlichen Weise ist der zweite untere Schutzbereich 16 nicht darauf beschränkt, dass er die gesamte Unterseite des Schottky-Grabens 10 bedeckt, und er muss lediglich so angeordnet sein, dass er zumindest einen Bereich der Unterseite des Schottky-Grabens 10 bedeckt. Der zweite untere Schutzbereich 16 kann zum Beispiel periodisch mit einem Abstand entlang der Ausdehnungsrichtung (in einer Draufsicht ist sie im Fall einer Streifenform als die lange Richtung definiert, und im Fall einer Gitterform ist die Richtung für jeden Schottky-Graben 10 definiert) des Schottky-Grabens 10 angeordnet sein, oder er kann so angeordnet sein, dass er in einem Querschnitt orthogonal zu der Ausdehnungsrichtung etwa die Hälfte der Unterseite des Schottky-Grabens 10 bedeckt.
  • Alternativ kann der zweite untere Schutzbereich 16 derart konfiguriert sein, dass die Breite des zweiten unteren Schutzbereichs 16 größer als die Breite des Schottky-Grabens 10 ist, indem die gesamte Unterseite so bedeckt wird, dass der zweite untere Schutzbereich 16 in der Breitenrichtung des Schottky-Grabens 10 hervorsteht.
  • Der erste untere Schutzbereich 15 ist nicht darauf beschränkt, dass er entlang der Ausdehnungsrichtung des Gate-Grabens 6 angeordnet ist, und es kann eine Mehrzahl der ersten unteren Schutzbereiche 15 angeordnet sein, die sich in der Richtung orthogonal zu der Ausdehnungsrichtung des Gate-Grabens 6 so erstrecken, dass sie die Unterseite des Gate-Grabens 6 in der Ausdehnungsrichtung periodisch teilweise bedecken. In einer ähnlichen Weise ist der zweite untere Schutzbereich 16 nicht darauf beschränkt, dass er entlang der Ausdehnungsrichtung des Schottky-Grabens 10 angeordnet ist, und es kann eine Mehrzahl der zweiten unteren Schutzbereiche 16 angeordnet sein, die sich in der Richtung orthogonal zu der Ausdehnungsrichtung des Schottky-Grabens 10 so erstrecken, dass sie die Unterseite des Schottky-Grabens 10 in der Ausdehnungsrichtung periodisch teilweise bedecken.
  • Der erste Verbindungsbereich 17 ist nicht darauf beschränkt, dass er in Kontakt mit der einen seitlichen Oberfläche des Gate-Grabens 6 angeordnet ist, und er kann an einer Position entfernt von der seitlichen Oberfläche des Gate-Grabens 6 in der Drift-Schicht 2 angeordnet sein. In einer ähnlichen Weise ist der zweite Verbindungsbereich 18 ebenfalls nicht darauf beschränkt, dass er in Kontakt mit der einen seitlichen Oberfläche des Schottky-Grabens 10 angeordnet ist, und er kann an einer Position entfernt von der seitlichen Oberfläche des Schottky-Grabens 10 in der Drift-Schicht 2 angeordnet sein.
  • Die Tiefe des ersten Verbindungsbereichs 17 von der äußersten Schicht der Drift-Schicht 2 aus ist nicht auf eine Tiefe beschränkt, die gleich jener der unteren Oberfläche des ersten unteren Schutzbereichs 15 ist, und der erste Verbindungsbereich 17 kann so angeordnet sein, dass er sich in Kontakt mit dem Body-Bereich 3 und dem ersten unteren Schutzbereich 15 befindet, so dass er diese elektrisch verbindet. Der erste Verbindungsbereich 17 kann zum Beispiel derart angeordnet sein, dass die Tiefe von der äußersten Schicht der Drift-Schicht 2 aus größer als jene der Unterseite des Gate-Grabens 6 und geringer als jene der unteren Oberfläche des ersten unteren Schutzbereichs 15 ist, oder er kann bis in die Umgebung der oberen Oberfläche des ersten unteren Schutzbereichs 15 angeordnet sein.
  • In einer ähnlichen Weise ist die Tiefe des zweiten Verbindungsbereichs 18 von der äußersten Schicht der Drift-Schicht 2 aus nicht auf eine Tiefe beschränkt, die gleich jener der unteren Oberfläche des zweiten unteren Schutzbereichs 16 ist, und der zweite Verbindungsbereich 18 kann so angeordnet sein, dass er sich in Kontakt mit dem Body-Bereich 3 und dem zweiten unteren Schutzbereich 16 befindet, so dass er diese elektrisch verbindet. Der zweite Verbindungsbereich 18 kann zum Beispiel derart angeordnet sein, dass die Tiefe von der äußersten Schicht der Drift-Schicht 2 aus größer als jene der Unterseite des Schottky-Grabens 10 und geringer als jene der unteren Oberfläche des zweiten unteren Schutzbereichs 16 ist, oder er kann bis zu der Umgebung der oberen Oberfläche des zweiten unteren Schutzbereichs 16 angeordnet sein.
  • Als Nächstes wird die Störstellenkonzentration jedes Halbleiterbereichs in der Halbleitereinheit 101 gemäß der ersten Ausführungsform beschrieben. Die Konzentration von Störstellen des n-Typs der Drift-Schicht 2 beträgt 1,0 × 1014 cm-3 bis 1,0 × 1017 cm-3 und ist basierend auf einer Stehspannung der Halbleitereinheit oder dergleichen vorgegeben. Die Konzentration von Störstellen des p-Typs des Body-Bereichs 3 ist mit 1,0 x 1014 cm-3 bis 1,0 × 1018 cm-3 vorgegeben. Die Konzentration von Störstellen des n-Typs des Source-Bereichs 4 ist mit 1,0 × 1018 cm-3 bis 1,0 × 1021 cm-3 vorgegeben. Die Konzentration von Störstellen des p-Typs des Body-Kontaktbereichs 5 ist mit 1,0 × 1018 cm-3 bis 1,0 × 1021 cm-3 vorgegeben und ist derart vorgegeben, dass die Konzentration von Störstellen des p-Typs höher als jene des Body-Bereichs 3 ist, um den Kontaktwiderstand mit der Source-Elektrode 13 zu reduzieren. Die Konzentration von Störstellen des p-Typs des ersten unteren Schutzbereichs 15, des zweiten unteren Schutzbereichs 16, des ersten Verbindungsbereichs 17 und des zweiten Verbindungsbereichs 18 ist bevorzugt gleich oder höher als 1,0 × 1014 cm-3 und gleich oder geringer als 1,0 × 1020 cm-3, und das Konzentrationsprofil muss nicht gleichmäßig sein.
  • 2 ist eine schematische Draufsicht, die das Layout jedes Halbleiterbereichs in der Halbleitereinheit 101 schematisch zeigt. Ein Querschnitt A-A' von 2 entspricht 1. 2 entspricht einer Ansicht eines Querschnitts in einer lateralen Richtung in einer bestimmten Tiefe zwischen dem Body-Bereich 3 und dem ersten unteren Schutzbereich 15, die in 1 gezeigt sind, bei einer Betrachtung von oben. Wie in 2 gezeigt, sind der Gate-Graben 6 und der Schottky-Graben 10 in einer Draufsicht in einer Streifenform ausgebildet. In der Draufsicht sind die Ausdehnungsrichtung des Gate-Grabens 6 und die Ausdehnungsrichtung des Schottky-Grabens 10 so gebildet, dass sie die gleiche Richtung aufweisen.
  • Der Gate-Graben 6 und der Schottky-Graben 10 sind wünschenswerterweise derart ausgebildet, dass ihre Ausdehnungsrichtungen parallel zu der <11-20>-Achsenrichtung sind. Dies beruht darauf, dass, da die seitlichen Oberflächen des Gate-Grabens 6 und des Schottky-Grabens 10 in einem Fall zu einem Strompfad werden, in dem die Halbleiterschicht 21 den Versatzwinkel θ aufweist, der in der <11-20>-Achsenrichtung geneigt ist, beide seitliche Oberflächen jedes Grabens, die einander gegenüberliegen, aufgrund des Einflusses des Versatzwinkels unterschiedliche Kristallebenen aufweisen und das Auftreten eines Unterschieds der Eigenschaften auf beiden seitlichen Oberflächen vermieden wird.
  • 2 zeigt eine Struktur, bei der ein SBD-Bereich 20 durch zwei MOS-Bereiche 19 sandwichartig angeordnet ist, die jeweilige Anordnung der Bereiche jedoch nicht darauf beschränkt ist. Es kann zum Beispiel eine Struktur eingesetzt werden, bei der zwei oder drei oder mehr SBD-Bereiche 20 durch zwei MOS-Bereiche 19 sandwichartig angeordnet sind, oder es kann eine Struktur eingesetzt werden, bei der eine Anordnung wiederholt wird, wie beispielsweise zwei Gate-Gräben 6 in dem MOS-Bereich 19, drei Schottky-Gräben 10 in dem SBD-Bereich 20, zwei Gate-Gräben 6 in dem MOS-Bereich 19 und drei Schottky-Gräben 10 in dem SBD-Bereich 20, und die vorliegende Erfindung ist in keiner Weise auf diese Beispiele beschränkt.
  • Wie in 2 gezeigt, sind die ersten Verbindungsbereiche 17 der Mehrzahl von ersten Verbindungsbereichen 17 mit einem ersten Abstand dp1 in der Ausdehnungsrichtung des Gate-Grabens 6 periodisch ausgebildet. Bei der ersten Ausführungsform sind die ersten Verbindungsbereiche 17 an beiden seitlichen Oberflächen des Gate-Grabens 6 angeordnet.
  • In dem SBD-Bereich 20 sind die zweiten Verbindungsbereiche 18 der Mehrzahl von zweiten Verbindungsbereichen 18 mit einem zweiten Abstand dp2, der kleiner als der erste Abstand dp1 ist, in der Ausdehnungsrichtung des Schottky-Grabens 10 periodisch ausgebildet. Bei der ersten Ausführungsform sind die zweiten Verbindungsbereiche 18 an beiden seitlichen Oberflächen des Schottky-Grabens 10 angeordnet. In dem SBD-Bereich 20 ist die vorstehend beschriebene Schottky-Grenzfläche 22 zwischen den zweiten Verbindungsbereichen 18 an der seitlichen Oberfläche des Schottky-Grabens 10 ausgebildet, die zu der Drift-Schicht 2 hin freiliegt.
  • Die ersten Verbindungsbereiche 17 können mit verschiedenen Abständen zueinander an beiden einander gegenüberliegenden seitlichen Oberflächen des Gate-Grabens 6 angeordnet sein. Die ersten Verbindungsbereiche 17 müssen nicht mit einem regelmäßigen Abstand in der Ausdehnungsrichtung des Gate-Grabens 6 angeordnet sein. Wenn sich somit die Anordnungsabstände an beiden seitlichen Oberflächen des Gate-Grabens 6 oder in der Ausdehnungsrichtung des Gate-Grabens 6 unterscheiden, wird der geringste Abstand als der erste Abstand dp1 vorgegeben.
  • Es ist möglich, dass der erste Verbindungsbereich 17 lediglich an einer der beiden einander gegenüberliegenden seitlichen Oberflächen des Gate-Grabens 6 ausgebildet ist. Ferner kann ähnlich dem ersten Verbindungsbereich 17 bei dem Gate-Graben 6 eine der beiden einander gegenüberliegenden seitlichen Oberflächen vollständig mit einem Halbleiterbereich vom p-Typ bedeckt sein, und der erste Verbindungsbereich 17 an der anderen seitlichen Oberfläche kann mit dem ersten Abstand dp1 periodisch ausgebildet sein.
  • Die zweiten Verbindungsbereiche 18 können ebenfalls mit verschiedenen Abständen zueinander an beiden einander gegenüberliegenden seitlichen Oberflächen des Schottky-Grabens 10 angeordnet sein. Die zweiten Verbindungsbereiche 18 müssen nicht mit einem regelmäßigen Abstand in der Ausdehnungsrichtung des Schottky-Grabens 10 angeordnet sein. Wenn sich somit die Anordnungsabstände an beiden seitlichen Oberflächen des Schottky-Grabens 10 oder in der Ausdehnungsrichtung des Schottky-Grabens 10 unterscheiden, wird der geringste Abstand als der zweite Abstand dp2 vorgegeben.
  • Es ist möglich, dass der zweite Verbindungsbereich 18 lediglich an einer der beiden einander gegenüberliegenden seitlichen Oberflächen des Schottky-Grabens 10 ausgebildet ist. Ferner kann ähnlich dem zweiten Verbindungsbereich 18 eine der beiden einander gegenüberliegenden seitlichen Oberflächen in dem Schottky-Graben 10 vollständig mit einem Halbleiterbereich vom p-Typ bedeckt sein, und an der anderen seitlichen Oberfläche kann der zweite Verbindungsbereich 18 mit dem zweiten Abstand dp2 periodisch ausgebildet sein.
  • Auch in einem Fall, in dem der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 lediglich an der einen seitlichen Oberfläche des Grabens angeordnet sind, kann ein ähnlicher Effekt wie jener später beschriebene erzielt werden.
  • Betriebsweisen
  • Als Nächstes wird der Betrieb der Halbleitereinheit 101 gemäß der ersten Ausführungsform kurz beschrieben. Wenn eine Spannung, die gleich der Schwellenspannung oder höher als diese ist, an die Gate-Elektrode 8 in dem MOS-Bereich angelegt wird, wird der Leitfähigkeitstyp in dem Body-Bereich 3 invertiert, das heißt, entlang der seitlichen Oberfläche des Gate-Grabens 6 bildet sich ein Kanal vom n-Typ. Dann bildet sich ein Strompfad mit dem gleichen Leitfähigkeitstyp (dem n-Typ bei der ersten Ausführungsform) zwischen der Source-Elektrode 13 und der Drain-Elektrode 14, und daher fließt ein Strom. Bei dem Zustand, in dem die Spannung, die gleich der Schwellenspannung oder höher als diese ist, in dieser Weise an der Gate-Elektrode 8 anliegt, handelt es sich um den EIN-Zustand der Halbleitereinheit 101.
  • Wenn dagegen eine Spannung, die gleich der Schwellenspannung oder niedriger ist, an die Gate-Elektrode 8 angelegt wird, bildet sich in dem Body-Bereich 3 kein Kanal, und daher bildet sich kein Strompfad wie in dem EIN-Zustand. Auch wenn eine Spannung zwischen der Drain-Elektrode 14 und der Source-Elektrode 13 anliegt, fließt daher nahezu kein Strom von der Drain-Elektrode 14 zu der Source-Elektrode 13. Bei dem Zustand, in dem die Spannung an der Gate-Elektrode 8 gleich der Schwellenspannung oder niedriger ist, handelt es sich um den AUS-Zustand der Halbleitereinheit 101.
  • Durch Steuern der an der Gate-Elektrode 8 anliegenden Spannung schaltet dann die Halbleitereinheit 101 zwischen dem EIN-Zustand und dem AUS-Zustand um. Somit weist die Halbleitereinheit 101 eine MOSFET-Struktur auf, welche die Gate-Elektrode 8, die Gate-Isolierschicht 7, die Drift-Schicht 2, den Body-Bereich 3, den Source-Bereich 4, die Source-Elektrode 13 sowie die Drain-Elektrode 14 in dem MOS-Bereich 19 umfasst.
  • Wenn dagegen im AUS-Zustand der Halbleitereinheit 101 eine Durchlassspannung an die SBD in dem SBD-Bereich 20 angelegt wird, fließt ein unipolarer Strom zwischen der Schottky-Elektrode 12 und der Drain-Elektrode 14. Wenn ferner eine Vorspannung angelegt wird, beginnt ein bipolarer Strom durch eine parasitäre pn-Diode zu fließen, die in dem Body-Bereich 3, der ersten unteren Schutzschicht 15 oder dergleichen ausgebildet ist. Bei dem Stromwert, der erhalten wird, bevor diese parasitäre pn-Diode den bipolaren Betrieb beginnt, handelt es sich um den maximalen unipolaren Strom des Elements.
  • Verfahren zur Herstellung
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 101 gemäß der ersten Ausführungsform beschrieben. Bei den 3 bis 9 handelt es sich um Ansichten, die jeden Prozess des Verfahrens zur Herstellung der Halbleitereinheit 101 bei der ersten Ausführungsform zeigen. In 3 wird zunächst das Substrat 1 hergestellt, auf dem die aus Siliciumcarbid bestehende Halbleiterschicht 21 vom n-Typ gebildet wird. Insbesondere ist es lediglich notwendig, dass die Halbleiterschicht 21 vom n-Typ durch ein Verfahren für ein epitaxiales Aufwachsen auf dem Substrat 1 gebildet wird, bei dem es sich um ein Siliciumcarbid-Substrat vom n-Typ handelt. Die Konzentration von Störstellen des n-Typs der Halbleiterschicht 21 wird so gebildet, dass sie der vorstehend beschriebenen Konzentration von Störstellen des n-Typs der Drift-Schicht 2 entspricht.
  • Dann wird der Body-Bereich 3 durch Ionenimplantation in dem oberen Schichtbereich in der Halbleiterschicht 21 (der Drift-Schicht 2) gebildet, und der Source-Bereich 4 und der Body-Kontaktbereich 5 werden durch Ionenimplantation selektiv in dem oberen Schichtbereich des Body-Bereichs 3 (der Halbleiterschicht 21 oder der Drift-Schicht 2) gebildet. Bei der Ionenimplantation werden im Fall der Bildung eines Bereichs vom n-Typ Ionen, wie beispielsweise Stickstoff (N) und Phosphor (P), als Donatoren implantiert, und im Fall der Bildung eines Bereichs vom p-Typ werden Ionen, wie beispielsweise Aluminium (Al) und Bor (B), als Akzeptoren implantiert. Die Störstellenkonzentration in jedem Bereich wird so gebildet, dass sie den vorstehend beschriebenen Wert aufweist. Die Reihenfolge der Bildung des Body-Bereichs 3, des Source-Bereichs 4 und des Body-Kontaktbereichs 5 kann umgekehrt werden, und sämtliche oder einige Bereiche können durch epitaxiales Aufwachsen anstatt durch Ionenimplantation gebildet werden.
  • In 4 werden als Nächstes der Gate-Graben 6 und der Schottky-Graben 10, die den Source-Bereich 4 und den Body-Bereich 3 von der Oberfläche der Halbleiterschicht 21 aus durchdringen und bis in die Drift-Schicht 2 reichen, unter Verwendung einer ersten Maske 51 durch reaktives Ionenätzen (RIE) gebildet. Dabei können sich die Breite des Gate-Grabens 6 und die Breite des Schottky-Grabens 10 voneinander unterscheiden. Unter Verwendung einer Mehrzahl von Masken können der Gate-Graben 6 in dem MOS-Bereich 19 und der Schottky-Graben 10 in dem SBD-Bereich 20 unter Verwendung einzelner Ätzprozesse gebildet werden.
  • In diesem Fall können sich die Tiefe des Gate-Grabens 6 und die Tiefe des Schottky-Grabens 10 voneinander unterscheiden. Dann wird unter Verwendung der ersten Maske oder dergleichen eine Ionenimplantation in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt. Der erste untere Schutzbereich 15 wird durch eine Implantation von Ionen des p-Typs in den Boden des Gate-Grabens 6 gebildet, und der zweite untere Schutzbereich 16 wird durch eine Implantation von Ionen des p-Typs in den Boden des Schottky-Grabens 10 gebildet.
  • Wie in 5 gezeigt, können alternativ nach der Bildung einer ersten Drift-Schicht 25 vom n-Typ auf dem Substrat 1 durch epitaxiales Aufwachsen der erste untere Schutzbereich 15 und der zweite untere Schutzbereich 16 im Voraus durch Ionenimplantation selektiv in einem oberen Schichtbereich der ersten Drift-Schicht 25 gebildet werden oder durch epitaxiales Aufwachsen eingebettet und gebildet werden. In diesem Fall wird eine zweite Drift-Schicht 26 vom n-Typ nach der Bildung des ersten unteren Schutzbereichs 15 und des zweiten unteren Schutzbereichs 16 durch epitaxiales Aufwachsen auf der ersten Drift-Schicht 25, dem ersten unteren Schutzbereich 15 und dem zweiten unteren Schutzbereich 16 gebildet, und danach werden jeweils Halbleiterbereiche und Gräben gebildet. Der Body-Bereich 3 wird zum Beispiel in einem oberen Schichtbereich der zweiten Drift-Schicht 26 gebildet. Die Kombination aus der ersten Drift-Schicht 25 und der zweiten Drift-Schicht 26 entspricht der vorstehend beschriebenen Drift-Schicht 2.
  • Der erste untere Schutzbereich 15 und der zweite untere Schutzbereich 16 können auf der Seite der Drift-Schicht 2 (in einer Richtung orthogonal zu der Dickenrichtung der Drift-Schicht 2) relativ zu den seitlichen Oberflächen des Gate-Grabens 6 und des Schottky-Grabens 10 hervorstehen. Der erste untere Schutzbereich 15 und der zweite untere Schutzbereich 16 können jeweils durch epitaxiales Aufwachsen in dem Graben gebildet werden, nachdem der Gate-Graben 6 und der Schottky-Graben 10 durch die Dicke der sie bildenden Komponenten besonders tief gebildet worden sind.
  • Anschließend werden in 6 der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 gebildet, indem unter Verwendung einer zweiten Maske 52 eine selektive Ionenimplantation durchgeführt wird, wobei diese einen bestimmten Neigungswinkel aufweist. Das heißt, unter Verwendung der zweiten Maske 52 wird eine Ionenimplantation in einer in Bezug auf die seitliche Oberfläche des Gate-Grabens 6 schrägen Richtung durchgeführt, und die Mehrzahl von ersten Verbindungsbereichen 17 mit dem zweiten Leitfähigkeitstyp wird so gebildet, dass diese den Body-Bereich 3 und den ersten unteren Schutzbereich 15 verbinden. Unter Verwendung der zweiten Maske 52 wird eine Ionenimplantation in einer in Bezug auf die seitliche Oberfläche des Schottky-Grabens 10 schrägen Richtung durchgeführt, und die Mehrzahl von zweiten Verbindungsbereichen 18 mit dem zweiten Leitfähigkeitstyp wird so gebildet, dass diese den Body-Bereich 3 und den zweiten unteren Schutzbereich 16 verbinden.
  • Die zweite Maske 52 ist mit dem ersten Abstand dp1 in der Ausdehnungsrichtung des Gate-Grabens 6 in dem MOS-Bereich 19 periodisch offen und ist mit dem zweiten Abstand dp2, der kleiner als der erste Abstand dp1 ist, in der Ausdehnungsrichtung des Schottky-Grabens 10 in dem SBD-Bereich 20 periodisch offen. Durch Verwendung der zweiten Maske 52, die ein derartiges Layout aufweist, können der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 gleichzeitig gebildet werden. Zum Zeitpunkt der Bildung des ersten Verbindungsbereichs 17 und zum Zeitpunkt der Bildung des zweiten Verbindungsbereichs 18 können auch unterschiedliche Masken verwendet werden.
  • Danach wird die zweite Maske 52 entfernt, und die Gate-Isolierschicht 7 wird auf der gesamten Halbleiterschicht 21 gebildet, so dass die Gate-Isolierschicht 7 dadurch auf dem Boden und an der seitlichen Oberfläche in dem Gate-Graben 6 gebildet wird.
  • Wie in 7 gezeigt, wird als Nächstes eine dritte Maske 53 gebildet. Die dritte Maske 53 bedeckt des SBD-Bereich 20 und weist eine Öffnung zumindest über dem Gate-Graben 6 in dem MOS-Bereich 19 auf. Die Gate-Elektrode 8 wird gebildet, indem zum Beispiel Polysilicium (Poly-Si) verfüllt wird, um diese so unter Verwendung der dritten Maske 53 über die Gate-Isolierschicht 7 in den Gate-Graben 6 einzubetten. Die Zwischenisolierschicht 9 wird so gebildet, dass sie die Gate-Elektrode 8 bedeckt.
  • Nach einer Entfernung der dritten Maske 53 durch selektives Ätzen oder dergleichen unter Verwendung einer Resistmaske oder dergleichen wird dann eine vierte Maske 54 auf der Zwischenisolierschicht 9 gebildet, die den Gate-Graben 6 bedeckt. Die Gate-Isolierschicht 7 wird außerdem unter Verwendung der vierten Maske 54 zusammen mit der Zwischenisolierschicht 9 strukturiert, um die Oberfläche der Halbleiterschicht 21 freizulegen, wie in 8 gezeigt. Eine nicht dargestellte ohmsche Elektrode, die aus einem Metall besteht, wie beispielsweise aus Nickel (Ni), wird auf den Oberflächen des Source-Bereichs 4 und des Body-Kontaktbereichs 5 gebildet.
  • Danach wird ein Metall, wie beispielsweise Titan (Ti) oder Molybdän (Mo), auf der Halbleiterschicht 21 abgeschieden, um die Schottky-Elektrode 12 in dem Schottky-Graben 10 in dem SBD-Bereich 20 zu bilden. In dem SBD-Bereich 20 und dem MOS-Bereich 19 wird ein Metall, wie beispielsweise Aluminium (Al), auf der Schottky-Elektrode 12, der ohmschen Elektrode und der Zwischenisolierschicht 9 so abgeschieden, dass es diese bedeckt, so dass dadurch die Source-Elektrode 13 gebildet wird. Danach wird die Drain-Elektrode 14 so gebildet, dass sie die rückwärtige Oberfläche des Substrats 1 bedeckt. Durch den vorstehenden Prozess kann die in 1 gezeigte Halbleitereinheit 101 hergestellt werden.
  • Die Gate-Isolierschicht 7 und die Zwischenisolierschicht 9 werden üblicherweise beide als Oxid-Schichten gebildet. Daher wird in den 8, 9 und anderen Figuren der Bereich der Gate-Isolierschicht 7, der in den Außenbereich des Gate-Grabens 6 hervorsteht (auf die Oberfläche der Halbleiterschicht 21 hervorsteht) als die gleiche Schicht wie die Zwischenisolierschicht 9 beschrieben.
  • Merkmale
  • Als Nächstes werden Merkmale und dergleichen der Halbleitereinheit 101 gemäß der ersten Ausführungsform beschrieben. Bei der Halbleitereinheit 101 gemäß der ersten Ausführungsform handelt es sich um ein Leistungsschaltelement, in dem die SBD als eine unipolare Freilaufdiode in einer antiparallelen Weise in einem MOSFET eingebaut ist, bei dem es sich um eine unipolare Halbleitereinheit handelt. Daher können die Kosten im Vergleich zu einem Fall reduziert werden, in dem einzelne Dioden extern angebracht sind und verwendet werden.
  • Da es sich bei der Halbleitereinheit 101 um einen MOSFET handelt, bei dem Siliciumcarbid (SiC) als ein Basismaterial des Substrats 1 und der Halbleiterschicht 21 verwendet wird, ist es durch Vorliegen der eingebauten SBD möglich, einen bipolaren Betrieb aufgrund der parasitären pn-Diode zu unterbinden. Dies beruht darauf, dass die Zuverlässigkeit eines Elements in einer Halbleitereinheit, bei der Siliciumcarbid verwendet wird, aufgrund einer Ausdehnung von Kristalldefekten, die durch eine Ladungsträger-Rekombinationsenergie aufgrund des Betriebs einer parasitären pn-Diode verursacht werden, mitunter beeinträchtigt ist.
  • Bei der Halbleitereinheit 101 handelt es sich um einen sogenannten MOSFET vom Graben-Gate-Typ, der die Gate-Elektrode 8 in dem in einem Element ausgebildeten Gate-Graben 6 aufweist. Im Vergleich zu dem MOSFET vom planaren Typ, bei dem sich die Gate-Elektrode 8 auf der Elementoberfläche befindet, kann sich daher ein Kanal in einem Seitenwandbereich des Gate-Grabens 6 bilden, so dass die Kanalbreitendichte dadurch verbessert werden kann und der EIN-Widerstand reduziert werden kann.
  • Ferner handelt es sich bei der Halbleitereinheit 101 um einen MOSFET vom Graben-Gate-Typ, und sie weist eine Struktur auf, bei der die Schottky-Elektrode in dem Schottky-Graben 10 in dem SBD-Bereich 20 eingebettet ist und sich die Schottky-Grenzfläche 22 an der seitlichen Oberfläche des Schottky-Grabens 10 bildet. Da sowohl die Gate-Elektrode 8 als auch die Schottky-Elektrode 12 innerhalb des Gate-Grabens 6 beziehungsweise des Schottky-Grabens 10 ausgebildet sind, kann die Entfernung zwischen den Gräben, das heißt, der Zellenabstand jeder Zelle, daher gering gehalten werden, und es kann eine hohe Stromdichte erzielt werden.
  • Bei der Struktur einer Einheit vom Graben-Typ besteht andererseits ein Problem dahingehend, dass am Boden des Grabens eine Konzentration des elektrischen Felds auftritt, wenn im AUS-Zustand der Halbleitereinheit eine hohe Spannung anliegt. Insbesondere besteht in einer Siliciumcarbid-Halbleitereinheit vom Graben-Typ, da SiC eine hohe dielektrische Durchschlagsfestigkeit aufweist, für den MOS-Bereich ein Problem dahingehend, dass das Auftreten eines Durchschlags der Gate-Isolierschicht vor einem Lawinendurchbruch in der Drift-Schicht aufgrund der Konzentration des elektrischen Felds am Grabenboden wahrscheinlich ist, und für den SBD-Bereich besteht ein Problem dahingehend, dass aufgrund eines hohen elektrischen Felds an der Schottky-Grenzfläche an der grabenseitigen Oberfläche eine Zunahme eines Leckstroms in Sperrrichtung wahrscheinlich ist.
  • Bei der Halbleitereinheit 101 gemäß der ersten Ausführungsform ist dagegen der erste Verbindungsbereich 17 auf der Seite des Gate-Grabens 6 in dem MOS-Bereich 19 ausgebildet. Da sich eine Verarmungsschicht um den ersten Verbindungsbereich 17 herum bildet, nimmt die elektrische Feldstärke des Bereichs ab. Daher ist es in dem MOS-Bereich 19 möglich, das Auftreten eines dielektrischen Durchschlags der Gate-Isolierschicht 7 aufgrund der Konzentration des elektrischen Felds am Boden des Gate-Grabens 6 zu unterbinden.
  • Da der erste Verbindungsbereich 17 in dem MOS-Bereich 19 den ersten unteren Schutzbereich 15 und die Source-Elektrode 13 elektrisch verbindet, fließen die Ladungsträger in der sich von dem ersten unteren Schutzbereich 15 aus erstreckenden Verarmungsschicht problemlos, und es ist ein Effekt in Bezug auf eine Verbesserung der Schalteigenschaften vorhanden.
  • Da der erste Verbindungsbereich 17 auf der Seite des Gate-Grabens 6 ausgebildet ist, bildet sich andererseits kein Kanal in dem Bereich, in dem der erste Verbindungsbereich 17 ausgebildet ist. Da um den ersten Verbindungsbereich 17 herum gleichzeitig mit der Bildung der Verarmungsschicht ein JFET-Widerstand erzeugt wird, nimmt der JFET-Widerstand in dem Bereich zwischen den ersten Verbindungsbereichen 17 zu, wenn der erste Abstand dp1 des ersten Verbindungsbereichs 17 reduziert wird. Um eine Zunahme des EIN-Widerstands aufgrund dessen zu verhindern, ist es wünschenswert, dass die Gesamtfläche, die den ersten Verbindungsbereich 17 bildet, hinreichend minimal ist, um die elektrische Verbindung zwischen dem ersten unteren Schutzbereich 15 und der Source-Elektrode 13 aufrechtzuerhalten.
  • Der erste Abstand dp1 des ersten Verbindungsbereichs 17 ist wünschenswerterweise mit einem maximalen Wert vorgegeben, bei dem der Effekt in Bezug auf eine Verbesserung der Schalteigenschaften erzielt werden kann. Da der Wert des Stroms, der durch den ersten Verbindungsbereich 17 fließt, proportional zu der Fläche des ersten Verbindungsbereichs 17 ist, wird die Fläche des ersten Verbindungsbereichs 17, bei der eine elektrische Verbindung aufrechterhalten werden kann, unter Berücksichtigung weiterer Parameter berechnet.
  • Durch Bilden des zweiten Verbindungsbereichs 18 in dem SBD-Bereich 20 auf der Seite des Schottky-Grabens 10 kann das elektrische Feld der Schottky-Grenzfläche 22 durch die sich um den zweiten Verbindungsbereich 18 herum erstreckende Verarmungsschicht reduziert werden, und die Zunahme des Leckstroms kann unterbunden werden. Je kleiner der zweite Abstand dp2 des zweiten Verbindungsbereichs 18 ist, desto höher ist der Effekt der Relaxation eines elektrischen Felds.
  • Da der zweite Verbindungsbereich 18 auf der Seite des Schottky-Grabens 10 ausgebildet ist, bildet sich die Schottky-Grenzfläche 22 dagegen in dem Bereich nicht, in dem der zweite Verbindungsbereich 18 ausgebildet ist. Daher muss es sich bei dem Bereich zwischen den zweiten Verbindungsbereichen 18 um eine Fläche handeln, bei der ein notwendiger Wert des unipolaren Stroms erzielt werden kann, dabei handelt es sich jedoch um einen Kompromiss mit dem Leckstrom. Daher wird der Abstand dp2 zwischen den zweiten Verbindungsbereichen 18 wünschenswerterweise mit einem minimalen Wert vorgegeben, mit dem ein ausreichender unipolarer Strom erzielt werden kann. Da der Wert des Stroms, der durch die SBD fließen soll, für jede Halbleitereinheit variiert, ist der erforderliche Wert des unipolaren Stroms durch die Spezifikationen der Einheit bestimmt.
  • Wie vorstehend beschrieben, ist es durch Vergrößern des ersten Abstands dp1 zwischen den ersten Verbindungsbereichen 17 auf der Seite des Gate-Grabens 6 in dem MOS-Bereich 19 möglich, den JFET-Widerstand zwischen den ersten Verbindungsbereichen 17 zu reduzieren und den EIN-Widerstand zu reduzieren, und durch Verringern des zweiten Abstands dp2 zwischen den zweiten Verbindungsbereichen 18 auf der Seite des Schottky-Grabens 10 in dem SBD-Bereich 20 ist es möglich, die elektrische Feldstärke bei der Schottky-Grenzfläche 22 zwischen den zweiten Verbindungsbereichen 18 zu reduzieren.
  • Das heißt, indem der zweite Abstand dp2 zwischen den zweiten Verbindungsbereichen 18 kleiner als der erste Abstand dp1 zwischen den ersten Verbindungsbereichen 17 gestaltet wird, ist es möglich, die Zunahme des Leckstroms über die Schottky-Grenzfläche 22 zum Zeitpunkt eines AUS-Zustands der Einheit zu unterbinden, während der EIN-Widerstand zum Zeitpunkt eines EIN-Zustands der Einheit reduziert wird. Somit ist es durch Ändern der Layouts des ersten Verbindungsbereichs 17 und des zweiten Verbindungsbereichs 18 in dem MOS-Bereich 19 und dem SBD-Bereich 20 möglich, den Kompromiss zwischen dem EIN-Widerstand des MOSFET und dem Leckstrom der SBD zu verbessern.
  • Da die Drift-Schicht 2 bei der Halbleitereinheit 101 der ersten Ausführungsform eine Hauptoberfläche aufweist, die mit einem Versatzwinkel größer als 0° in der <11-20>-Achsenrichtung versehen ist, und der Gate-Graben 6 und der Schottky-Graben 10 parallel zu der <11-20>-Achsenrichtung angeordnet sind, können Schwankungen der Eigenschaften aufgrund der grabenseitigen Oberflächen reduziert werden, und der Betrieb der Halbleitereinheit 101 kann stabilisiert werden.
  • Modifikationen
  • Als Nächstes werden Modifikationen der Halbleitereinheit 101 gemäß der ersten Ausführungsform beschrieben. 10 ist eine schematische Draufsicht, die das Layout jedes Halbleiterbereichs in einer Halbleitereinheit 102 der ersten Modifikation schematisch zeigt. 10 entspricht einer Ansicht eines Querschnitts in einer lateralen Richtung in einer bestimmten Tiefe zwischen dem Body-Bereich 3 und dem ersten unteren Schutzbereich 15, die in 1 gezeigt sind, bei einer Betrachtung von oben.
  • Wie in 10 gezeigt, ist der erste Verbindungsbereich 17 bei der Halbleitereinheit 102 gemäß einer ersten Modifikation in dem MOS-Bereich 19 ausgebildet, und ein zweiter Verbindungsbereich 18a ist in dem SBD-Bereich 20 ausgebildet. Der zweite Verbindungsbereich 18a ist derart ausgebildet, dass seine Breite wp2 größer als eine Breite wp 1 des ersten Verbindungsbereichs 17 ist. Das heißt, die Länge von jedem der zweiten Verbindungsbereiche 18a in der Ausdehnungsrichtung des Schottky-Grabens 10 ist größer als die Länge von jedem der ersten Verbindungsbereiche 17 in der Ausdehnungsrichtung des Gate-Grabens 6.
  • Aufgrund dessen kann der zweite Abstand dp2 des zweiten Verbindungsbereichs 18a in einem Layout, in dem der Bildungsablauf des ersten Verbindungsbereichs und der Bildungsablauf des zweiten Verbindungsbereichs 18a gleich sind, kleiner als der erste Abstand dp1 des ersten Verbindungsbereichs 17 gestaltet werden. Die sonstigen Konfigurationen und dergleichen sind vergleichbar mit jenen der in 1 und dergleichen gezeigten Halbleitereinheit 101.
  • Auch bei der Halbleitereinheit 102 gemäß der ersten Modifikation können Effekte erzielt werden, die mit jenen vergleichbar sind, die bei der ersten Ausführungsform beschrieben sind. Auch wenn die Bildungsabläufe für den ersten Verbindungsbereich 17 und den zweiten Verbindungsbereich 18a gemäß der Halbleitereinheit 102 der ersten Modifikation gleich sind, ist es durch Bilden der Breite wp2 des zweiten Verbindungsbereichs 18a derart, dass sie größer als die Breite wp1 des ersten Verbindungsbereichs 17 ist, möglich, den ersten Abstand dp1 des ersten Verbindungsbereichs 17 kleiner als den zweiten Abstand dp2 des zweiten Verbindungsbereichs 18a zu gestalten und den Kompromiss zwischen dem EIN-Widerstand des MOSFET und dem Leckstrom der SBD zu verbessern.
  • 11 ist eine schematische Querschnittsansicht, die einen Querschnitt eines Teils eines Zellenbereichs in einer Halbleitereinheit 103 einer zweiten Modifikation zeigt. Wie in 11 gezeigt, ist der erste Verbindungsbereich 17 bei der Halbleitereinheit 103 gemäß der zweiten Modifikation in dem MOS-Bereich 19 ausgebildet, und ein zweiter Verbindungsbereich 18b ist in dem SBD-Bereich 20 ausgebildet. Der zweite Verbindungsbereich 18b ist derart ausgebildet, dass die Konzentration von Störstellen des p-Typs höher als jene des ersten Verbindungsbereichs 17 ist. Sonstige Konfigurationen und dergleichen sind vergleichbar mit jenen der in 1 und dergleichen gezeigten Halbleitereinheit 101.
  • Auch bei der Halbleitereinheit 103 gemäß der zweiten Modifikation können Effekte erzielt werden, die vergleichbar mit jenen sind, die bei der ersten Ausführungsform beschrieben sind.
  • Wenn bei der Halbleitereinheit 101 der ersten Ausführungsform die Breite des Schottky-Grabens 10 in dem SBD-Bereich 20 gleich der Breite des Gate-Grabens 6 in dem MOS-Bereich 19 oder größer als diese ist, ist die Äquipotentiallinie in der Nähe der Unterseite des zweiten unteren Schutzbereichs 16 gleich der Äquipotentialline in der Nähe der Unterseite des ersten unteren Schutzbereichs 15 oder flacher als diese, und daher ist die an dem zweiten unteren Schutzbereich 16 anliegende elektrische Feldstärke gleich der an dem ersten unteren Schutzbereich 15 anliegenden elektrischen Feldstärke oder geringer als diese.
  • Wenn die Tiefe des Schottky-Grabens 10 in dem SBD-Bereich 20 außerdem gleich der Tiefe des Gate-Grabens 6 in dem MOS-Bereich 19 oder weniger tief ist, ist die Länge der Drift-Schicht 2, die sich unter dem zweiten unteren Schutzbereich 16 befindet, gleich der Länge der Drift-Schicht 2, die sich unterhalb des ersten unteren Schutzbereichs 15 befindet, oder größer als diese, und daher ist die an dem zweiten unteren Schutzbereich 16 anliegende elektrische Feldstärke gleich der an dem ersten unteren Schutzbereich 15 anliegenden elektrischen Feldstärke oder geringer als diese.
  • Da der zweite Abstand dp2 zwischen den zweiten Verbindungsbereichen 18 ferner bei der Halbleitereinheit 101, wie vorstehend beschrieben, kleiner als der erste Abstand dp1 zwischen den ersten Verbindungsbereichen 17 ist, wird die elektrische Feldstärke der Schottky-Grenzfläche 22 reduziert, und zugleich wird außerdem das an dem pn-Übergang an dem Endbereich des zweiten Verbindungsbereichs 18 anliegende elektrische Feld relaxiert. Aufgrund dessen ist die maximale elektrische Feldstärke an dem Endbereich des zweiten Verbindungsbereichs 18 geringer als die maximale elektrische Feldstärke an dem Endbereich des ersten Verbindungsbereichs 17. Daher kann die Störstellenkonzentration des zweiten Verbindungsbereichs 18 durch die geringere maximale elektrische Feldstärke an dem Endbereich des zweiten Verbindungbereichs 18 erhöht werden.
  • Bei der Halbleitereinheit 103 gemäß der zweiten Modifikation kann die Störstellenkonzentration des zweiten Verbindungsbereichs 18b erhöht werden, so dass der Relaxationseffekt für elektrische Felder um den zweiten Verbindungsbereich 18b herum vergrößert wird und der Leckstrom reduziert wird, während eine Verschlechterung der Spannungsfestigkeit bei dem Element aufgrund einer Erhöhung der an dem Endbereich des zweiten Verbindungsbereichs 18b anliegenden elektrischen Feldstärke vermieden wird.
  • Bei der ersten Ausführungsform, der ersten Modifikation und der zweiten Modifikation, die vorstehend beschrieben sind, sind der Gate-Graben 6 und der Schottky-Graben 10 in einer Draufsicht in einer Streifenform ausgebildet. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Bei der Anordnung des Gate-Grabens 6 und des Schottky-Grabens 10 kann es sich zum Beispiel auch um eine Gitterform handeln. In diesem Fall weist die seitliche Oberfläche für eine spezielle seitliche Oberfläche von den vier seitlichen Oberflächen des Grabens eine große Fläche auf, und eine Mehrzahl der ersten Verbindungsbereiche 17 oder der zweiten Verbindungsbereiche 18 (des zweiten Verbindungsbereichs 18a und des zweiten Verbindungsbereichs 18b) ist mit dem ersten Abstand dp1 oder dem zweiten Abstand dp2 ausgebildet, so dass dadurch die vorstehend beschriebenen verschiedenen Effekte erzielt werden können.
  • Zweite Ausführungsform
  • 12 ist eine schematische Querschnittsansicht, die einen Querschnitt eines Teils eines Zellenbereichs in einer Halbleitereinheit 201 der zweiten Ausführungsform zeigt. Bei der Halbleitereinheit 201 der zweiten Ausführungsform sind anders als bei der Halbleitereinheit 101 der ersten Ausführungsform ein erster Relaxationsbereich 31 für elektrische Felder und ein zweiter Relaxationsbereich 32 für elektrische Felder in dem MOS-Bereich 19 beziehungsweise dem SBD-Bereich 20 ausgebildet. Da die Halbleitereinheit 201 der zweiten Ausführungsform größtenteils gleich wie die Halbleitereinheit 101 der ersten Ausführungsform ist, werden nachstehend hauptsächlich Unterschiede zu der Halbleitereinheit 101 beschrieben, und die Beschreibung von Konfigurationen und dergleichen, die gleich wie jene der Halbleitereinheit 101 sind, werden weggelassen, soweit zweckmäßig.
  • Bei dem ersten Relaxationsbereich 31 für elektrische Felder handelt es sich um einen Halbleiterbereich vom p-Typ, der unter dem ersten Verbindungsbereich 17 angeordnet ist und eine Konzentration von Störstellen des p-Typs aufweist, die geringer als jene des ersten Verbindungsbereichs 17 ist. Wie in 12 gezeigt, ist der erste Relaxationsbereich 31 für elektrische Felder unter dem ersten Verbindungsbereich 17 und auf der Seite desselben angeordnet. Insbesondere ist der erste Relaxationsbereich 31 für elektrische Felder in Kontakt mit dem unteren Bereich und der seitlichen Oberfläche des ersten Verbindungsbereichs 17 angeordnet und ist so ausgebildet, dass er den unteren Bereich und die seitliche Oberfläche des ersten Verbindungsbereichs 17 bedeckt. Der erste Relaxationsbereich 31 für elektrische Felder ist so ausgebildet, dass er sich in Kontakt mit dem ersten Verbindungsbereich 17 und dem ersten unteren Schutzbereich 15 befindet.
  • Bei dem zweiten Relaxationsbereich 32 für elektrische Felder handelt es sich um einen Halbleiterbereich vom p-Typ, der unter dem zweiten Verbindungsbereich 18 angeordnet ist und eine Konzentration von Störstellen des p-Typs aufweist, die geringer als jene des zweiten Verbindungsbereichs 18 ist. Wie in 12 gezeigt, ist der zweite Relaxationsbereich 32 für elektrische Felder unter dem zweiten Verbindungsbereich 18 und auf der Seite desselben angeordnet. Insbesondere ist der zweite Relaxationsbereich 32 für elektrische Felder in Kontakt mit dem unteren Bereich und der seitlichen Oberfläche des zweiten Verbindungsbereichs 18 angeordnet und ist so ausgebildet, dass er den unteren Bereich und die seitliche Oberfläche des zweiten Verbindungsbereichs 18 bedeckt. Der zweite Relaxationsbereich 32 für elektrische Felder ist so ausgebildet, dass er sich in Kontakt mit dem zweiten Verbindungsbereich 18 und dem zweiten unteren Schutzbereich 16 befindet. Sonstige Konfigurationen sind vergleichbar mit jenen der Halbleitereinheit 101 der ersten Ausführungsform.
  • 12 stellt einen Fall dar, in dem der erste Relaxationsbereich 31 für elektrische Felder in dem MOS-Bereich 19 und der zweite Relaxationsbereich 32 für elektrische Felder in dem SBD-Bereich 20 voneinander getrennt sind, sie können sich jedoch auch in Kontakt miteinander befinden.
  • Der erste Relaxationsbereich 31 für elektrische Felder ist nicht auf jenen beschränkt, der so ausgebildet ist, dass er sich in Kontakt mit dem ersten Verbindungsbereich 17 und dem ersten unteren Schutzbereich 15 befindet und den unteren Bereich und die seitliche Oberfläche des ersten Verbindungsbereichs 17 bedeckt, und kann unterhalb entfernt von dem unteren Bereich des ersten Verbindungsbereichs 17 in der Drift-Schicht 2 angeordnet sein oder kann an einer Position entfernt von den seitlichen Oberflächen des ersten Verbindungsbereichs 17 oder des ersten unteren Schutzbereichs 15 in der Drift-Schicht 2 angeordnet sein.
  • In einer ähnlichen Weise ist der zweite Relaxationsbereich 32 für elektrische Felder nicht auf jenen beschränkt, der so ausgebildet ist, dass er sich in Kontakt mit dem zweiten Verbindungsbereich 18 und dem zweiten unteren Schutzbereich 16 befindet und den unteren Bereich und die seitliche Oberfläche des zweiten Verbindungsbereichs 18 bedeckt, und kann unterhalb entfernt von dem unteren Bereich des zweiten Verbindungsbereichs 18 in der Drift-Schicht 2 angeordnet sein oder kann an einer Position entfernt von den seitlichen Oberflächen des zweiten Verbindungsbereichs 18 und des zweiten unteren Schutzbereichs 16 in der Drift-Schicht 2 angeordnet sein.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 201 beschrieben. 13 ist eine Ansicht, die einige Prozesse des Verfahrens zur Herstellung der Halbleitereinheit 201 bei der zweiten Ausführungsform zeigt. Zunächst werden in einer ähnlichen Weise wie bei dem Verfahren zur Herstellung der Halbleitereinheit 101, das bei der ersten Ausführungsform beschrieben ist, nach einer Bildung des Gate-Grabens 6, des Schottky-Grabens 10, des ersten unteren Schutzbereichs 15 und des zweiten unteren Schutzbereichs 16, wie in 4 gezeigt, der erste Relaxationsbereich 31 für elektrische Felder und der zweite Relaxationsbereich 32 für elektrische Felder durch eine in Bezug auf die Innenwände des Gate-Grabens 6 und des Schottky-Grabens 10 geneigte Ionenimplantation von beispielsweise Aluminium (Al) und Bor (B) gebildet, wie in 13 gezeigt.
  • Danach wird eine in einer ähnlichen Weise in Bezug auf die Innenwände des Gate-Grabens 6 und des Schottky-Grabens 10 geneigte Ionenimplantation mit einer Implantationsenergie durchgeführt, die geringer als jene zum Zeitpunkt der Bildung des ersten Relaxationsbereichs 31 für elektrische Felde und des zweiten Relaxationsbereichs 32 für elektrische Felder ist, so dass dadurch der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 gebildet werden.
  • Dadurch wird ermöglicht, den ersten Relaxationsbereich 31 für elektrische Felder und den zweiten Relaxationsbereich 32 für elektrische Felder zwischen dem ersten Verbindungsbereich 17 und der Drift-Schicht 2 beziehungsweise zwischen dem zweiten Verbindungsbereich 18 und der Drift-Schicht 2 zu bilden. Sonstige Bereiche können in einer ähnlichen Weise wie bei der Halbleitereinheit 101 der ersten Ausführungsform hergestellt werden.
  • Auch bei der Halbleitereinheit 201 der zweiten Ausführungsform können Effekte erzielt werden, die vergleichbar mit jenen sind, die bei der ersten Ausführungsform beschrieben sind.
  • Bei der Halbleitereinheit 101 tendiert das elektrische Feld dazu, sich an den Endbereichen des ersten Verbindungsbereichs 17 und des zweiten Verbindungsbereichs 18 zu konzentrieren, die an den Seiten des Gate-Grabens 6 und des Schottky-Grabens 10 ausgebildet sind. Je mehr insbesondere die Entfernung zwischen dem ersten Verbindungsbereich 17 und dem zweiten Verbindungsbereich 18, die einander in der Richtung senkrecht zu den Ausdehnungsrichtungen des Gate-Grabens 6 und des Schottky-Grabens 10 gegenüberliegen, der erste Abstand dp1 zwischen den ersten Verbindungsbereichen 17 in der Ausdehnungsrichtung des Gate-Grabens 6 und der zweite Abstand dp2 zwischen den zweiten Verbindungsbereichen 18 in der Ausdehnungsrichtung des Schottky-Grabens 10 zunehmen, desto höher werden die elektrischen Felder an dem Endbereich des ersten Verbindungsbereichs 17 und an dem Endbereich des zweiten Verbindungsbereichs 18, und die Spannungsfestigkeit bei dem Element kann sich verschlechtern.
  • Daher ist der erste Relaxationsbereich 31 für elektrische Felder mit einer Konzentration von Störstellen des p-Typs, die geringer als jene des ersten Verbindungsbereichs 17 ist, bei der Halbleitereinheit 201 der zweiten Ausführungsform zwischen dem ersten Verbindungsbereich 17 und der Drift-Schicht 2 ausgebildet. Der zweite Relaxationsbereich 32 für elektrische Felder mit einer Konzentration von Störstellen des p-Typs, die geringer als jene des zweiten Verbindungsbereichs 18 ist, ist zwischen dem zweiten Verbindungsbereich 18 und der Drift-Schicht 2 ausgebildet.
  • Dadurch wird eine Reduzierung der elektrischen Feldstärken an dem Endbereich des ersten Verbindungsbereichs 17 und dem Endbereich des zweiten Verbindungsbereichs 18 sowie eine Verbesserung der Spannungsfestigkeit bei dem Element ermöglicht. Da der erste Relaxationsbereich 31 für elektrische Felder unter dem ersten Verbindungsbereich 17 ausgebildet ist und der zweite Relaxationsbereich 32 für elektrische Felder unter dem zweiten Verbindungsbereich 18 ausgebildet ist, können insbesondere die elektrischen Feldstärken in dem unteren Bereich des ersten Verbindungsbereichs 17 und dem unteren Bereich des zweiten Verbindungsbereichs 18 weiter reduziert werden.
  • Als Nächstes werden Modifikationen der Halbleitereinheit 201 gemäß der zweiten Ausführungsform beschrieben. 14 ist eine schematische Querschnittsansicht, die einen Querschnitt eines Teils eines Zellenbereichs in einer Halbleitereinheit 202 einer ersten Modifikation zeigt. Bei der Halbleitereinheit 202 gemäß der ersten Modifikation, wie in 14 gezeigt, ist ein erster Relaxationsbereich 31a für elektrische Felder an der Seite des ersten Verbindungsbereichs 17 nicht angeordnet, sondern ist unter dem ersten Verbindungsbereich 17 angeordnet. Wie in 14 gezeigt, ist ein zweiter Relaxationsbereich 32a für elektrische Felder an der Seite des zweiten Verbindungsbereichs 18 nicht angeordnet, sondern ist unter dem zweiten Verbindungsbereich 18 angeordnet.
  • Insbesondere ist der erste Relaxationsbereich 31a für elektrische Felder in Kontakt mit dem unteren Bereich des ersten Verbindungsbereichs 17 und der seitlichen Oberfläche des ersten unteren Schutzbereichs 15 angeordnet und ist so ausgebildet, dass er den unteren Bereich des ersten Verbindungsbereichs 17 bedeckt. Der zweite Relaxationsbereich 32a für elektrische Felder ist in Kontakt mit dem unteren Bereich des zweiten Verbindungsbereichs 18 und der seitlichen Oberfläche des zweiten unteren Schutzbereichs 16 angeordnet und ist so ausgebildet, dass er den unteren Bereich des zweiten Verbindungsbereichs 18 bedeckt. Sonstige Konfigurationen sind vergleichbar mit jenen der in 12 und dergleichen gezeigten Halbleitereinheit 201.
  • Der erste Relaxationsbereich 31a für elektrische Felder ist nicht auf jenen beschränkt, der so ausgebildet ist, dass er sich in Kontakt mit dem ersten Verbindungsbereich 17 und dem ersten unteren Schutzbereich 15 befindet und den unteren Bereich des ersten Verbindungsbereichs 17 bedeckt, und kann unterhalb entfernt von dem unteren Bereich des ersten Verbindungsbereichs 17 in der Drift-Schicht 2 angeordnet sein oder kann an einer Position entfernt von der seitlichen Oberfläche des ersten unteren Schutzbereichs 15 in der Drift-Schicht 2 angeordnet sein.
  • In einer ähnlichen Weise ist der zweite Relaxationsbereich 32a für elektrische Felder nicht auf jenen beschränkt, der so ausgebildet ist, dass er sich in Kontakt mit dem zweiten Verbindungsbereich 18 und dem zweiten unteren Schutzbereich 16 befindet und den unteren Bereich des zweiten Verbindungsbereichs 18 bedeckt, und kann unterhalb entfernt von dem unteren Bereich des zweiten Verbindungsbereichs 18 in der Drift-Schicht 2 angeordnet sein oder kann an einer Position entfernt von der seitlichen Oberfläche des zweiten unteren Schutzbereichs 16 in der Drift-Schicht2 angeordnet sein.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 202 gemäß der ersten Modifikation beschrieben. Bei den 15 bis 17 handelt es sich um Ansichten, die einige Prozesse des Verfahrens zur Herstellung der Halbleitereinheit 202 gemäß der ersten Modifikation zeigen. Zunächst werden in einer ähnlichen Weise wie bei dem Verfahren zur Herstellung der Halbleitereinheit 101, das bei der ersten Ausführungsform beschrieben ist, der Body-Bereich 3, der Source-Bereich 4 und der Body-Kontaktbereich 5 gebildet, wie in 3 gezeigt, und dann wird in einem nachfolgenden Prozess eine fünfte Maske 55, in der eine Öffnung ausgebildet ist, die größer als jene für den Gate-Graben 6 und den Schottky-Graben 10 ist, auf der Halbleiterschicht 21 gebildet, wie in 15 gezeigt. Danach wird eine Ionenimplantation in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt, um den ersten Relaxationsbereich 31a für elektrische Felder und den zweiten Relaxationsbereich 32a für elektrische Felder zu bilden.
  • Wie in 16 gezeigt, wird anschließend eine Ionenimplantation mit einer Implantationsenergie, die geringer als jene zum Zeitpunkt der Bildung des ersten Relaxationsbereichs 31a für elektrische Felder und des zweiten Relaxationsbereichs 32a für elektrische Felder ist, in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt, um den ersten Verbindungsbereich 17 auf dem ersten Relaxationsbereich 31a für elektrische Felder zu bilden und den zweiten Verbindungsbereich 18 auf dem zweiten Relaxationsbereich 32a für elektrische Felder zu bilden.
  • Nach einer Entfernung der fünften Maske 55, wie in 17 gezeigt, wird die erste Maske 51 mit einer Öffnung, die kleiner als jene der fünften Maske 55 ist (für den ersten Verbindungsbereich 17 und den zweiten Verbindungsbereich 18) auf der Halbleiterschicht 21 gebildet. Die Öffnung der ersten Maske 51 ist derart ausgebildet, dass sie auf dem ersten Verbindungsbereich 17 und dem zweiten Verbindungsbereich 18 positioniert ist. Dann werden unter Verwendung der ersten Maske 51 der Gate-Graben 6 und der Schottky-Graben 10, die den Source-Bereich 4 und den Body-Bereich 3 von der Oberfläche der Halbleiterschicht 21 aus durchdringen und bis in die Drift-Schicht 2 reichen, durch reaktives Ionenätzen (RIE) gebildet.
  • Wie in 17 gezeigt, werden dabei der Gate-Graben 6 und der Schottky-Graben 10 derart gebildet, dass der Grabenboden weniger tief als die unteren Bereiche des ersten Verbindungsbereichs 17 und des zweiten Verbindungsbereichs 18 liegt. Ferner wird unter Verwendung der ersten Maske 51 eine Ionenimplantation in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt, um den ersten unteren Schutzbereich 15 an der Unterseite des Gate-Grabens 6 zu bilden und den zweiten unteren Schutzbereich 16 an der Unterseite des Schottky-Grabens 10 zu bilden.
  • Somit ist es möglich, den ersten Relaxationsbereich 31a für elektrische Felder in dem unteren Bereich des ersten Verbindungsbereichs 17 zu bilden und den zweiten Relaxationsbereich 32a für elektrische Felder in dem unteren Bereich des zweiten Verbindungsbereichs 18 zu bilden. Sonstige Bereiche können in einer ähnlichen Weise wie bei der Halbleitereinheit 101 der ersten Ausführungsform hergestellt werden.
  • Auch bei der Halbleitereinheit 202 gemäß der ersten Modifikation können Effekte erzielt werden, die vergleichbar mit jenen sind, die bei der ersten Ausführungsform und der zweiten Ausführungsform beschrieben sind.
  • 18 ist eine schematische Querschnittsansicht, die einen Querschnitt eines Teils eines Zellenbereichs in einer Halbleitereinheit 203 der zweiten Modifikation zeigt. Bei der Halbleitereinheit 203 gemäß der zweiten Modifikation, wie in 18 gezeigt, ist außerdem ein erster Relaxationsbereich 31b für elektrische Felder unter dem ersten unteren Schutzbereich 15 ausgebildet. Wie in 18 gezeigt, ist außerdem ein zweiter Relaxationsbereich 32b für elektrische Felder unter dem zweiten unteren Schutzbereich 16 ausgebildet.
  • Insbesondere ist der erste Relaxationsbereich 31b für elektrische Felder unter dem Gate-Graben 6 von der einen seitlichen Oberfläche bis zu der anderen seitlichen Oberfläche von beiden seitlichen Oberflächen des Gate-Grabens 6 angeordnet, die einander gegenüberliegen, und ist so ausgebildet, dass er sich in Kontakt mit dem unteren Bereich des ersten Verbindungsbereichs 17 und dem unteren Bereich des ersten unteren Schutzbereichs 15 befindet und den unteren Bereich des ersten Verbindungsbereichs 17 und den unteren Bereich des ersten unteren Schutzbereichs 15 bedeckt.
  • Der zweite Relaxationsbereich 32b für elektrische Felder ist unter dem Schottky-Graben 10 von der einen seitlichen Oberfläche bis zu der anderen seitlichen Oberfläche von beiden seitlichen Oberflächen des Schottky-Grabens 10 angeordnet, die einander gegenüberliegen, und ist so ausgebildet, dass er sich in Kontakt mit dem unteren Bereich des zweiten Verbindungsbereichs 18 und dem unteren Bereich des zweiten unteren Schutzbereichs 16 befindet und den unteren Bereich des zweiten Verbindungsbereichs 18 und den unteren Bereich des zweiten unteren Schutzbereichs 16 bedeckt. Sonstige Konfigurationen sind vergleichbar mit jenen der in 12 und dergleichen gezeigten Halbleitereinheit 201.
  • Der erste Relaxationsbereich 31b für elektrische Felder ist nicht auf jenen beschränkt, der so ausgebildet ist, dass er sich in Kontakt mit dem ersten Verbindungsbereich 17 und dem ersten unteren Schutzbereich 15 befindet und den unteren Bereich des ersten Verbindungsbereichs 17 und den unteren Bereich des ersten unteren Schutzbereichs 15 bedeckt, und kann unterhalb entfernt von dem unteren Bereich des ersten Verbindungsbereichs 17 und dem unteren Bereich des ersten unteren Schutzbereichs 15 in der Drift-Schicht 2 angeordnet sein.
  • In einer ähnlichen Weise ist der zweite Relaxationsbereich 32b für elektrische Felder nicht auf jenen beschränkt, der so ausgebildet ist, dass er sich in Kontakt mit dem zweiten Verbindungsbereich 18 und dem zweiten unteren Schutzbereich 16 befindet und den unteren Bereich des zweiten Verbindungsbereichs 18 und den unteren Bereich des zweiten unteren Schutzbereichs 16 bedeckt, und kann unterhalb entfernt von dem unteren Bereich des zweiten Verbindungsbereichs 18 und dem unteren Bereich des zweiten unteren Schutzbereichs 16 in der Drift-Schicht 2 angeordnet sein.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 203 gemäß der zweiten Modifikation beschrieben. Bei den 19 und 20 handelt es sich um Ansichten, die einige Prozesse des Verfahrens zur Herstellung der Halbleitereinheit 203 gemäß der zweiten Modifikation zeigen. Bei der Halbleitereinheit 203 können der erste Relaxationsbereich 31b für elektrische Felder und der zweite Relaxationsbereich 32b für elektrische Felder in einer ähnlichen Weise wie bei dem in 5 gezeigten Herstellungsverfahren der ersten Ausführungsform vor dem Prozess zur Bildung des ersten unteren Schutzbereichs 15 und des zweiten unteren Schutzbereichs 16 gebildet werden.
  • Das heißt, wie in 19 gezeigt, können der erste Relaxationsbereich 31b für elektrische Felder und der zweite Relaxationsbereich 32b für elektrische Felder nach der Bildung der ersten Drift-Schicht 25 vom n-Typ auf dem Substrat 1 durch epitaxiales Aufwachsen mittels Ionenimplantation im Voraus selektiv in dem oberen Schichtbereich der ersten Drift-Schicht 25 gebildet werden oder können durch epitaxiales Aufwachsen eingebettet und gebildet werden.
  • Nach der Bildung der zweiten Drift-Schicht 26 vom n-Typ durch epitaxiales Aufwachsen auf der ersten Drift-Schicht 25, dem ersten Relaxationsbereich 31b für elektrische Felder und dem zweiten Relaxationsbereich 32b für elektrische Felder werden anschließend der Body-Bereich 3, der Source-Bereich 4 und der Body-Kontaktbereich 5 in einer ähnlichen Weise wie bei dem in 3 gezeigten Herstellungsverfahren der ersten Ausführungsform gebildet.
  • Wie in 20 gezeigt, wird als Nächstes die erste Maske 51 mit einer Öffnung, die kleiner als jene für den ersten Relaxationsbereich 31b für elektrische Felder und den zweiten Relaxationsbereich 32b für elektrische Felder ist, auf der Halbleiterschicht 21 gebildet. Die Öffnung der ersten Maske 51 wird so gebildet, dass sie auf dem ersten Relaxationsbereich 31b für elektrische Felder und dem zweiten Relaxationsbereich 32b für elektrische Felder positioniert ist. Unter Verwendung der ersten Maske 51 werden dann der Gate-Graben 6 und der Schottky-Graben 10, die den Source-Bereich 4 und den Body-Bereich 3 von der Oberfläche der Halbleiterschicht 21 aus durchdringen und bis in die Drift-Schicht 2 reichen, durch reaktives Ionenätzen (RIE) gebildet.
  • Wie in 20 gezeigt, werden der Gate-Graben 6 und der Schottky-Graben 10 dabei derart gebildet, dass der Grabenboden weniger tief als die oberen Bereiche des ersten Relaxationsbereichs 31b für elektrische Felder und des zweiten Relaxationsbereichs 32b für elektrische Felder liegt. Unter Verwendung der ersten Maske 51 wird ferner eine Ionenimplantation in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt, um den ersten unteren Schutzbereich 15 an der Unterseite des Gate-Grabens 6 zu bilden und den zweiten unteren Schutzbereich 16 an der Unterseite des Schottky-Grabens 10 zu bilden.
  • Somit ist es möglich, den ersten Relaxationsbereich 31b für elektrische Felder derart zu bilden, dass er die unteren Bereiche des ersten Verbindungsbereichs 17 und des ersten unteren Schutzbereichs 15 bedeckt, und den zweiten Relaxationsbereich 32b für elektrische Felder derart zu bilden, dass er die unteren Bereiche des zweiten Verbindungsbereichs 18 und des zweiten unteren Schutzbereichs 16 bedeckt. Sonstige Bereiche können in einer ähnlichen Weise wie bei der Halbleitereinheit 101 der ersten Ausführungsform hergestellt werden.
  • Der erste untere Schutzbereich 15 und der zweite untere Schutzbereich 16 können ebenfalls im Voraus in dem oberen Schichtbereich der ersten Drift-Schicht 25 gebildet werden. Nachdem der erste Relaxationsbereich 31b für elektrische Felder und der zweite Relaxationsbereich 32b für elektrische Felder selektiv durch Ionenimplantation gebildet worden sind oder durch epitaxiales Aufwachsen eingebettet und gebildet worden sind, werden in 19 in diesem Fall der erste untere Schutzbereich 15 und der zweite untere Schutzbereich 16 in einer ähnlichen Weise wie bei dem in 5 beschriebenen Herstellungsverfahren gebildet.
  • Dabei wird der erste untere Schutzbereich 15 so gebildet, dass er in dem oberen Schichtbereich des ersten Relaxationsbereichs 31b für elektrische Felder positioniert wird, und der zweite untere Schutzbereich 16 wird so gebildet, dass er in dem oberen Schichtbereich des zweiten Relaxationsbereichs 32b für elektrische Felder positioniert wird. Anschließend wird die zweite Drift-Schicht 26 vom n-Typ durch epitaxiales Aufwachsen auf der ersten Drift-Schicht 25, dem ersten unteren Schutzbereich 15, dem zweiten unteren Schutzbereich 16, dem ersten Relaxationsbereich 31b für elektrische Felder und dem zweiten Relaxationsbereich 32b für elektrische Felder gebildet, und danach können jeweils Halbleiterbereiche und Gräben durch das gleiche Herstellungsverfahren gebildet werden, wie vorstehend beschrieben.
  • Auch bei der Halbleitereinheit 203 gemäß der zweiten Modifikation können Effekte erzielt werden, die vergleichbar mit jenen sind, die bei der ersten Ausführungsform und der zweiten Ausführungsform beschrieben sind. Da der erste Relaxationsbereich 31b für elektrische Felder und der zweite Relaxationsbereich 32b für elektrische Felder bei der Halbleitereinheit 203 ferner nicht nur unter dem ersten Verbindungsbereich 17 und unter dem zweiten Verbindungsbereich 18 gebildet werden, sondern auch unter dem ersten unteren Schutzbereich 15 und unter dem zweiten unteren Schutzbereich 16, können die elektrischen Feldstärken an dem unteren Bereich des ersten unteren Schutzbereichs 15 und dem unteren Bereich des zweiten unteren Schutzbereichs 16 weiter reduziert werden.
  • Dritte Ausführungsform
  • 21 ist eine schematische Querschnittsansicht, die einen Querschnitt eines Teils eines Zellenbereichs in einer Halbleitereinheit 301 der dritten Ausführungsform zeigt. Bei der Halbleitereinheit 301 der dritten Ausführungsform sind anders als bei der Halbleitereinheit 101 der ersten Ausführungsform und der Halbleitereinheit 201 der zweiten Ausführungsform ein erster niederohmiger Bereich 33 und ein zweiter niederohmiger Bereich 34 in dem MOS-Bereich 19 beziehungsweise dem SBD-Bereich 20 ausgebildet.
  • Da die Halbleitereinheit 301 der dritten Ausführungsform größtenteils gleich wie die Halbleitereinheit 101 der ersten Ausführungsform ist, werden nachstehend hauptsächlich Unterschiede zu der Halbleitereinheit 101 beschrieben, und die Beschreibung von Konfigurationen und dergleichen, die gleich wie jene der Halbleitereinheit 101 sind, werden weggelassen, soweit zweckmäßig.
  • Wie später beschrieben wird, handelt es sich bei dem ersten niederohmigen Bereich 33 um einen Halbleiterbereich vom n-Typ, der zwischen den ersten Verbindungsbereichen 17 in der Ausdehnungsrichtung des Gate-Grabens 6 angeordnet ist und eine Konzentration von Störstellen des n-Typs aufweist, die höher als jene der Drift-Schicht 2 ist. Wie in 21 gezeigt, ist der erste niederohmige Bereich 33 an der Seite des Gate-Grabens 6 angeordnet. Insbesondere ist der erste niederohmige Bereich 33 so angeordnet, dass er sich in Kontakt mit der seitlichen Oberfläche des Gate-Grabens 6 befindet. Der erste niederohmige Bereich 33 ist so ausgebildet, dass er sich in Kontakt mit dem Body-Bereich 3 und dem ersten unteren Schutzbereich 15 befindet.
  • Wie später beschrieben wird, handelt es sich bei dem zweiten niederohmigen Bereich 34 um einen Halbleiterbereich vom n-Typ, der zwischen den Verbindungsbereichen 18 in der Ausdehnungsrichtung des Schottky-Grabens 10 angeordnet ist und eine Konzentration von Störstellen des n-Typs aufweist, die höher als jene der Drift-Schicht 2 ist. Wie in 21 gezeigt, ist der zweite niederohmige Bereich 34 an der Seite des Schottky-Grabens 10 angeordnet. Insbesondere ist der zweite niederohmige Bereich 34 so ausgebildet, dass er sich in Kontakt mit der seitlichen Oberfläche des Schottky-Grabens 10 befindet. Der zweite niederohmige Bereich 34 ist so ausgebildet, dass er sich in Kontakt mit dem Body-Bereich 3 und dem zweiten unteren Schutzbereich 16 befindet.
  • 22 ist eine schematische Draufsicht, die das Layout jedes Halbleiterbereichs in der Halbleitereinheit 301 der dritten Ausführungsform schematisch zeigt. 22 entspricht einer Ansicht eines Querschnitts in einer lateralen Richtung in einer bestimmten Tiefe zwischen dem Body-Bereich 3 und dem ersten unteren Schutzbereich 15, die in 21 gezeigt sind, bei einer Betrachtung von oben.
  • Wie in 22 gezeigt, ist der erste niederohmige Bereich 33 zwischen den ersten Verbindungsbereichen 17 in der Ausdehnungsrichtung des Gate-Grabens 6 angeordnet. Der erste niederohmige Bereich 33 ist so ausgebildet, dass er den gesamten Bereich zwischen den benachbarten ersten Verbindungsbereichen 17 in der Ausdehnungsrichtung des Gate-Grabens 6 füllt. Der erste niederohmige Bereich 33 ist so ausgebildet, dass er sich in Kontakt mit jedem der Mehrzahl von angeordneten ersten Verbindungsbereichen 17 befindet.
  • Wie in 22 gezeigt, ist der zweite niederohmige Bereich 34 zwischen den zweiten Verbindungsbereichen 18 in der Ausdehnungsrichtung des Schottky-Grabens 10 angeordnet. Der zweite niederohmige Bereich 34 ist so ausgebildet, dass er den gesamten Bereich zwischen den benachbarten zweiten Verbindungsbereichen 18 in der Ausdehnungsrichtung des Schottky-Grabens 10 füllt. Der zweite niederohmige Bereich 34 ist so ausgebildet, dass er sich in Kontakt mit jedem der Mehrzahl von angeordneten zweiten Verbindungsbereichen 18 befindet. Sonstige Konfigurationen sind vergleichbar mit jenen der Halbleitereinheit 101 der ersten Ausführungsform.
  • Die 21 und 22 stellen einen Fall dar, in dem der erste niederohmige Bereich 33 in dem MOS-Bereich 19 und der zweite niederohmige Bereich 34 in dem SBD-Bereich 20 voneinander getrennt sind, sie können sich jedoch auch in Kontakt miteinander befinden.
  • Der erste niederohmige Bereich 33 ist nicht auf jenen beschränkt, der an jeder der beiden seitlichen Oberflächen des Gate-Grabens 6 angeordnet ist, die einander gegenüberliegen, und es ist möglich, dass er lediglich an irgendeiner der seitlichen Oberflächen angeordnet ist. Der erste niederohmige Bereich 33 muss nicht in dem gesamten Bereich zwischen den benachbarten ersten Verbindungsbereichen 17 in der Ausdehnungsrichtung des Gate-Grabens 6 ausgebildet sein und kann teilweise ausgebildet sein, wie beispielsweise lediglich in einem Teilbereich.
  • In einer ähnlichen Weise ist der zweite niederohmige Bereich 34 nicht auf jenen beschränkt, der an jeder der beiden seitlichen Oberflächen des Schottky-Grabens 10 angeordnet ist, die einander gegenüberliegen, und es ist möglich, dass er lediglich an irgendeiner der seitlichen Oberflächen ausgebildet ist. Der zweite niederohmige Bereich 34 muss nicht in dem gesamten Bereich zwischen den benachbarten zweiten Verbindungsbereichen 18 in der Ausdehnungsrichtung des Schottky-Grabens 10 ausgebildet sein und kann teilweise ausgebildet sein, wie beispielsweise lediglich in einem Teilbereich.
  • Der erste niederohmige Bereich 33 ist nicht auf jenen beschränkt, der in Kontakt mit der seitlichen Oberfläche des Gate-Grabens 6 angeordnet ist, und kann an einer Position entfernt von der seitlichen Oberfläche des Gate-Grabens 6 in der Drift-Schicht 2 angeordnet sein. In einer ähnlichen Weise ist der zweite niederohmige Bereich 34 ebenfalls nicht auf jenen beschränkt, der in Kontakt mit der seitlichen Oberfläche des Schottky-Grabens 10 angeordnet ist, und kann an einer Position entfernt von der seitlichen Oberfläche des Schottky-Grabens 10 in der Drift-Schicht 2 angeordnet sein.
  • Der erste niederohmige Bereich 33 ist nicht auf jenen beschränkt, der in Kontakt mit dem Body-Bereich 3, dem ersten Verbindungsbereich 17 und dem ersten unteren Schutzbereich 15 angeordnet ist, und kann an einer Position entfernt von diesen Bereichen in der Drift-Schicht 2 angeordnet sein. In einer ähnlichen Weise ist der zweite niederohmige Bereich 34 ebenfalls nicht auf jenen beschränkt, der in Kontakt mit dem Body-Bereich 3, dem zweiten Verbindungsbereich 18 und dem zweiten unteren Schutzbereich 16 angeordnet ist, und kann an einer Position entfernt von diesen Bereichen in der Drift-Schicht 2 angeordnet sein.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 301 beschrieben. Zunächst werden in einer ähnlichen Weise wie bei dem Verfahren zur Herstellung der Halbleitereinheit 101, das bei der ersten Ausführungsform beschrieben ist, wie in 4 gezeigt, nach der Bildung des Gate-Grabens 6, des Schottky-Grabens 10, des ersten unteren Schutzbereichs 15 und des zweiten unteren Schutzbereichs 16 mit ausgebildet verbleibender erster Maske 51 oder nach Entfernung der ersten Maske 51 der erste niederohmige Bereich 33 und der zweite niederohmige Bereich 34 mittels einer in Bezug auf die Innenwände des Gate-Grabens 6 und des Schottky-Grabens 10 geneigten Ionenimplantation von Stickstoff (N), Phosphor (P) oder dergleichen gebildet.
  • Hierbei werden der erste niederohmige Bereich 33 und der zweite niederohmige Bereich 34 derart gebildet, dass die Konzentration von Störstellen des n-Typs in diesen Bereichen geringer als die Konzentration von Störstellen des p-Typs des Body-Bereichs 3 ist. Somit ist es möglich, eine Invertierung des Leitfähigkeitstyps des Body-Bereichs 3 in den n-Typ zu verhindern.
  • Danach werden der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 in einer ähnlichen Weise wie bei dem in 6 gezeigten Herstellungsverfahren gebildet. Der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 werden derart gebildet, dass die Konzentration von Störstellen des p-Typs in diesen Bereichen höher als die Konzentration von Störstellen des n-Typs des ersten niederohmigen Bereichs 33 und des zweiten niederohmigen Bereichs 34 ist.
  • Somit ist es möglich, den ersten Verbindungsbereich 17 und den zweiten Verbindungsbereich 18 durch Invertieren des Leitfähigkeitstyps der Bereiche, bei denen es sich ursprünglich um den ersten niederohmigen Bereich 33 und den zweiten niederohmigen Bereich 34 handelte, in den p-Typ zu bilden. Da der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 derart vorgegeben sind, dass die Konzentration von Störstellen des p-Typs höher als jene des normalen Body-Bereichs 3 ist, werden der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 in einem Bereich gebildet, bei dem es sich ursprünglich um den Body-Bereich 3 handelte.
  • Somit ist es möglich, den ersten niederohmigen Bereich 33 so zu bilden, dass er die seitliche Oberfläche des Gate-Grabens 6 zwischen den ersten Verbindungsbereichen 17 bedeckt, und den zweiten niederohmgien Bereich 34 so zu bilden, dass er die seitliche Oberfläche des Schottky-Grabens 10 zwischen den zweiten Verbindungsbereichen 18 bedeckt. Sonstige Bereiche können in einer ähnlichen Weise wie bei der Halbleitereinheit 101 der ersten Ausführungsform hergestellt werden.
  • Der erste niederohmige Bereich 33 und der zweite niederohmige Bereich 34 können in einer ähnlichen Weise wie bei dem in den 15 und 16 gezeigten Herstellungsverfahren gebildet werden. Bei den 23 und 24 handelt es sich um Ansichten, die einige Prozesses des Verfahrens zur Herstellung der Halbleitereinheit 301 bei der dritten Ausführungsform zeigen. Zunächst wird in einer ähnlichen Weise wie bei dem Verfahren zur Herstellung der Halbleitereinheit 101, das bei der ersten Ausführungsform beschrieben ist, wie in 3 gezeigt, nach der Bildung des Body-Bereichs 3, des Source-Bereichs 4 und des Body-Kontaktbereichs 5 die fünfte Maske 55 mit einer Öffnung, die größer als jene für den Gate-Graben 6 und den Schottky-Graben 10 ist, die in einem nachfolgenden Prozess gebildet werden, auf der Halbleiterschicht 21 gebildet, wie in 23 gezeigt. Dann wird eine Ionenimplantation in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt, um den ersten niederohmigen Bereich 33 und den zweiten niederohmigen Bereich 34 zu bilden.
  • Nach einer Entfernung der fünften Maske 55, wie in 24 gezeigt, wird die erste Maske 51 mit einer Öffnung, die kleiner als jene der fünften Maske 55 ist (für den ersten niederohmigen Bereich 33 und den zweiten niederohmigen Bereich 34), auf der Halbleiterschicht 21 gebildet. Die Öffnung der ersten Maske 51 wird so gebildet, dass sie auf dem ersten niederohmigen Bereich 33 und dem zweiten niederohmigen Bereich 34 positioniert ist. Unter Verwendung der ersten Maske 51 werden dann der Gate-Graben 6 und der Schottky-Graben 10, die den Source-Bereich 4 und den Body-Bereich 3 von der Oberfläche der Halbleiterschicht 21 aus durchdringen und bis in die Drift-Schicht 2 reichen, durch reaktives Ionenätzen (RIE) gebildet.
  • Wie in 24 gezeigt, werden dabei der Gate-Graben 6 und der Schottky-Graben 10 derart gebildet, dass der Grabenboden weniger tief liegt als die unteren Bereiche des ersten niederohmigen Bereichs 33 und des zweiten niederohmigen Bereichs 34. Unter Verwendung der ersten Maske 51 wird ferner eine Ionenimplantation in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt, um den ersten unteren Schutzbereich 15 an der Unterseite des Gate-Grabens 6 zu bilden und den zweiten unteren Schutzbereich 16 an der Unterseite des Schottky-Grabens 10 zu bilden.
  • Danach werden der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 in einer ähnlichen Weise wie bei dem in 6 gezeigten Herstellungsverfahren gebildet. Sonstige Bereiche können in einer ähnlichen Weise wie bei der Halbleitereinheit 101 der ersten Ausführungsform hergestellt werden.
  • Auch bei der Halbleitereinheit 301 der dritten Ausführungsform können Effekte erzielt werden, die vergleichbar mit jenen sind, die bei der ersten Ausführungsform beschrieben sind.
  • Da der erste niederohmige Bereich 33 mit einer Konzentration von Störstellen des n-Typs, die höher als jene der Drift-Schicht 2 ist, bei der Halbleitereinheit 301 der dritten Ausführungsform benachbart zu dem ersten Verbindungsbereich 17 ausgebildet ist, ist der Widerstand um den ersten Verbindungsbereich 17 herum reduziert, und der EIN-Widerstand des MOSFET kann reduziert werden. Da der zweite niederohmige Bereich 34 mit einer Konzentration von Störstellen des n-Typs, die höher als jene der Drift-Schicht 2 ist, benachbart zu dem zweiten Verbindungsbereich 18 ausgebildet ist, ist der Widerstand um den zweiten Verbindungsbereich 18 herum zum Zeitpunkt des Betriebs der SBD reduziert, und es kann ein hoher Schottky-Strom erzielt werden.
  • Da der erste niederohmige Bereich 33 und der zweite niederohmige Bereich 34 ferner auch um den ersten unteren Schutzbereich 15 und den zweiten unteren Schutzbereich 16 herum ausgebildet sind, ist die Konzentration von Störstellen des n-Typs um den ersten unteren Schutzbereich 15 und den zweiten unteren Schutzbereich 16 herum hoch. Das heißt, in dem pn-Übergang, der den ersten unteren Schutzbereich 15 und den ersten niederohmigen Bereich 33 aufweist, und dem pn-Übergang, der den zweiten unteren Schutzbereich 16 und den zweiten niederohmigen Bereich 34 aufweist, nimmt das Potential des Bereichs vom n-Typ des pn-Übergangs mehr zu als jenes in dem Fall, in dem die Drift-Schicht 2 enthalten ist. Wenn das Potential des Bereichs vom n-Typ des pn-Übergangs zunimmt, nimmt auch die eingebaute Spannung bei der Body-Diode zu, die den pn-Übergang enthält, und daher ist es weniger wahrscheinlich, dass ein Strom durch die Body-Diode fließt.
  • Wenn die Body-Diode, die den pn-Übergang enthält, hierbei aus Siliciumcarbid (SiC) besteht, fließt normalerweise ein Strom durch die Body-Diode bei etwa 3,5 V einer Bandlücke von Siliciumcarbid. In einem Fall jedoch, in dem das Potential des Bereichs vom n-Typ des pn-Übergangsbereichs hoch ist, ist die Body-Diode nicht eingeschaltet, wenn nicht eine dementsprechend höhere Vorspannung angelegt wird. Wenn eine Durchlassspannung an die Body-Diode angelegt wird, wird daher ein bipolarer Betrieb bis zu einer höheren Spannung an dem pn-Übergang des ersten unteren Schutzbereichs 15 und des zweiten unteren Schutzbereichs 16 benachbart zu dem ersten niederohmigen Bereich 33 und dem zweiten niederohmigen Bereich 34 unterbunden.
  • Dagegen kann die SBD eingeschaltet werden, indem eine Vorspannung durch eine Schottky-Barriere angelegt wird, und sie wird normalerweise bei einer Spannung eingeschaltet, die niedriger als jene der Body-Diode ist, die den pn-Übergang enthält, wie beispielsweise bei etwa 1 V bis 2 V. Wenn daher eine Durchlassvorspannung angelegt wird, beginnt aufgrund der SBD zunächst ein Schottky-Strom zu fließen, bei dem es sich um einen unipolaren Strom handelt, und wenn die Vorspannung höher ist, beginnt aufgrund der Body-Diode ein bipolarer Strom zu fließen.
  • Durch Bilden des ersten niederohmigen Bereichs 33 und des zweiten niederohmigen Bereichs 34 mit einer Konzentration von Störstellen des n-Typs, die höher als jene der Drift-Schicht 2 ist, um den ersten unteren Schutzbereich 15 und den zweiten unteren Schutzbereich 16 herum ist es daher möglich, das Potential des Bereichs vom n-Typ des pn-Übergangs zu erhöhen und die Betriebsspannung bei der Body-Diode zu erhöhen, die den pn-Übergang enthält, und daher ist es möglich, einen höheren maximalen unipolaren Strom in der SBD zu erzielen.
  • Als Nächstes werden Modifikationen der Halbleitereinheit 301 gemäß der dritten Ausführungsform beschrieben. Bei der Halbleitereinheit 302 gemäß einer ersten Modifikation ist ein Bereich der Drift-Schicht 2, der über den unteren Bereichen des ersten unteren Schutzbereichs 15 und des zweiten unteren Schutzbereichs 16 positioniert ist, als ein niederohmiger Bereich 35 ausgebildet. Bei dem niederohmigen Bereich 35 handelt es sich um einen Halbleiterbereich vom n-Typ, der auf der ersten Drift-Schicht 25 ausgebildet ist und eine Konzentration von Störstellen des n-Typs aufweist, die höher als jene der ersten Drift-Schicht 25 ist.
  • In dem niederohmigen Bereich 35 entspricht ein in dem MOS-Bereich 19 ausgebildeter Bereich (ein Bereich zwischen den in der Ausdehnungsrichtung des Gate-Grabens 6 benachbarten ersten Verbindungsbereichen 17) dem ersten niederohmigen Bereich 33, und ein in dem SBD-Bereich 20 ausgebildeter Bereich (ein Bereich zwischen den in der Ausdehnungsrichtung des Schottky-Grabens 10 benachbarten zweiten Verbindungsbereichen 18) entspricht dem zweiten niederohmigen Bereich 34. Sonstige Konfigurationen sind vergleichbar mit jenen der in 21 und dergleichen gezeigten Halbleitereinheit 301.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 302 gemäß der ersten Modifikation beschrieben. Bei den 25 und 26 handelt es sich um Ansichten, die einige Prozesse des Verfahrens zur Herstellung der Halbleitereinheit 302 gemäß der ersten Modifikation zeigen. Bei der Halbleitereinheit 302 kann der niederohmige Bereich 35 in einer ähnlichen Weise wie bei dem in 5 gezeigten Herstellungsverfahren der ersten Ausführungsform gebildet werden. Das heißt, wie in 25 gezeigt, wird nach der Bildung der ersten Drift-Schicht 25 vom n-Typ auf dem Substrat 1 durch epitaxiales Aufwachsen der niederohmige Bereich 35 vom n-Typ durch epitaxiales Aufwachsen auf der ersten Drift-Schicht 25 gebildet. Die Kombination aus der ersten Drift-Schicht 25 und dem niederohmigen Bereich 35 entspricht der vorstehend beschriebenen Drift-Schicht 2.
  • Anschließend werden der Body-Bereich 3, der Source-Bereich 4 und der Body-Kontaktbereich 5 in einer ähnlichen Weise wie bei dem in 3 gezeigten Herstellungsverfahren der ersten Ausführungsform gebildet.
  • Dann werden gemäß 26 unter Verwendung der ersten Maske 51 der Gate-Graben 6 und der Schottky-Graben 10, die den Source-Bereich 4 und den Body-Bereich 3 von der Oberfläche der Halbleiterschicht 21 aus durchdringen und bis in den niederohmigen Bereich 35 reichen, durch reaktives Ionenätzen (RIE) gebildet. Wie in 26 gezeigt, werden dabei der Gate-Graben 6 und der Schottky-Graben 10 derart gebildet, dass der Grabenboden weniger tief als die unteren Bereiche des ersten niederohmigen Bereichs 33 und des zweiten niederohmigen Bereichs 34 liegt. Ferner wird unter Verwendung der ersten Maske 51 eine Ionenimplantation in einer Richtung senkrecht zu der Oberfläche der Halbleiterschicht 21 durchgeführt, um den ersten unteren Schutzbereich 15 an der Unterseite des Gate-Grabens 6 zu bilden und den zweiten unteren Schutzbereich 16 an der Unterseite des Schottky-Grabens 10 zu bilden.
  • Dabei werden der erste untere Schutzbereich 15 und der zweite untere Schutzbereich 16 derart gebildet, dass ihre unteren Bereiche Tiefen aufweisen, die gleich einer Position des unteren Bereichs des niederohmigen Bereichs 35 sind oder eine tiefere Position aufweisen. Danach werden der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 in einer ähnlichen Weise wie bei dem in 6 gezeigten Herstellungsverfahren gebildet.
  • Somit ist es möglich, den niederohmigen Bereich 35 in einem Bereich der Drift-Schicht 2 zu bilden, der über den unteren Bereichen des ersten unteren Schutzbereichs 15 und des zweiten unteren Schutzbereichs 16 positioniert ist. Sonstige Bereiche können in einer ähnlichen Weise wie bei der Halbleitereinheit 101 der ersten Ausführungsform hergestellt werden.
  • Auch bei der Halbleitereinheit 302 gemäß der ersten Modifikation können Effekte erzielt werden, die vergleichbar mit jenen sind, die bei der ersten Ausführungsform und der dritten Ausführungsform beschrieben sind.
  • 27 ist eine schematische Querschnittsansicht, die einen Querschnitt eines Teils eines Zellenbereichs in einer Halbleitereinheit 303 einer zweiten Modifikation zeigen. Wie in 27 gezeigt, ist bei der Halbleitereinheit 303 gemäß der zweiten Modifikation der erste niederohmige Bereich 33 in dem MOS-Bereich 19 ausgebildet, und ein zweiter niederohmiger Bereich 34a ist in dem SBD-Bereich 20 ausgebildet. Der zweite niederohmige Bereich 34a ist derart ausgebildet, dass die Konzentration von Störstellen des n-Typs höher als jene des ersten niederohmigen Bereichs 33 ist. Sonstige Konfigurationen sind vergleichbar mit jenen der in 21 und dergleichen gezeigten Halbleitereinheit 301.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 303 beschrieben. Zunächst werden in einer ähnlichen Weise wie bei dem Verfahren zur Herstellung der Halbleitereinheit 101, das bei der ersten Ausführungsform beschrieben ist, wie in 4 gezeigt, nach der Bildung des Gate-Grabens 6 und des Schottky-Grabens 10 der erste untere Schutzbereich 15 und der zweite untere Schutzbereich 16 gebildet.
  • Nach der Bildung einer Maske mit einer Öffnung lediglich in dem MOS-Bereich 19 auf der Halbleiterschicht 21 wird anschließend eine in Bezug auf die Innenwand des Gate-Grabens 6 geneigte Ionenimplantation durchgeführt, um den ersten niederohmigen Bereich 33 zu bilden. Nach einer Entfernung der Maske wird eine Maske mit einer Öffnung lediglich in dem SBD-Bereich 20 auf der Halbleiterschicht 21 gebildet, und es wird eine in Bezug auf die Innenwand des Schottky-Grabens 10 schräge Ionenimplantation durchgeführt, um den zweiten niederohmigen Bereich 34a zu bilden. Danach werden der erste Verbindungsbereich 17 und der zweite Verbindungsbereich 18 in einer ähnlichen Weise wie bei dem in 6 gezeigten Herstellungsverfahren gebildet.
  • Die Reihenfolge der Bildung des ersten niederohmigen Bereichs 33 und des zweiten niederohmigen Bereichs 34a kann umgekehrt werden, oder sie können in einer ähnlichen Weise wie bei dem in 23 gezeigten Herstellungsverfahren gebildet werden.
  • Auch bei der Halbleitereinheit 303 gemäß der zweiten Modifikation können Effekte erzielt werden, die vergleichbar mit jenen sind, die bei der ersten Ausführungsform und der dritten Ausführungsform beschrieben sind.
  • Wenn, wie vorstehend beschrieben, die Breite des Schottky-Grabens 10 gleich der Breite des Gate-Grabens 6 oder größer als diese ist oder wenn die Tiefe des Schottky-Grabens 10 gleich der Tiefe des Gate-Grabens 6 oder geringer als diese ist, so ist das elektrische Feld, das an dem zweiten unteren Schutzbereich 16 und dem zweiten Verbindungsbereich 18 anliegt, gleich oder wird weiter reduziert. Indem der zweite Abstand dp2 zwischen den zweiten Verbindungsbereichen 18 kleiner als der erste Abstand dp1 zwischen den ersten Verbindungsbereichen 17 gestaltet wird, ist es in diesem Fall möglich, die elektrische Feldstärke bei der Schottky-Grenzfläche 22 zu reduzieren, und zugleich ist es möglich, das an dem pn-Übergang am Endbereich des zweiten Verbindungsbereichs 18 anliegende elektrische Feld stärker zu relaxieren als das an dem pn-Übergang am Endbereich des ersten Verbindungsbereichs 17 anliegende elektrische Feld.
  • Daher kann die Störstellenkonzentration des zweiten niederohmigen Bereichs in dem SBD-Bereich 20 durch die geringere maximale elektrische Feldstärke an dem Endbereich des zweiten Verbindungsbereichs 18 erhöht werden.
  • Bei der Halbleitereinheit 303 gemäß der zweiten Modifikation kann der Widerstand des SBD-Bereichs 20 durch Erhöhen der Störstellenkonzentration des zweiten niederohmigen Bereichs 34a reduziert werden und kann ein höherer Schottky-Strom erzielt werden, während eine Verschlechterung der Spannungsfestigkeit bei dem Element und eine Erhöhung des Leckstroms aufgrund einer Erhöhung der an dem Endbereich des zweiten Verbindungsbereichs 18 anliegenden elektrischen Feldstärke vermieden wird.
  • Vierte Ausführungsform
  • Bei der vorliegenden Ausführungsform wird die Halbleitereinheit gemäß irgendeiner von der ersten bis dritten Ausführungsform, die vorstehend beschrieben sind, bei einer Leistungswandlervorrichtung eingesetzt. Wenngleich die vorliegende Erfindung nicht auf eine spezielle Leistungswandlervorrichtung beschränkt ist, wird ein Fall, in dem die vorliegende Erfindung bei einem Dreiphasen-Wechselrichter verwendet wird, nachstehend als die vierte Ausführungsform beschrieben.
  • 28 ist eine Blockdarstellung, welche die Konfiguration eines Leistungswandlersystems zeigt, bei dem die Leistungswandlervorrichtung gemäß der vorliegenden Ausführungsform eingesetzt wird.
  • Das in 28 gezeigte Leistungswandlersystem weist eine Energiequelle 500, eine Leistungswandlervorrichtung 600 sowie eine Last 700 auf. Bei der Energiequelle 500 handelt es sich um eine DC-Energiequelle, und sie führt der Leistungswandlervorrichtung 600 eine DC-Energie zu. Die Energiequelle 500 kann verschiedene Komponenten aufweisen und kann zum Beispiel ein DC-System, eine Solarbatterie und eine Speicherbatterie aufweisen oder kann eine Gleichrichterschaltung oder einen AC/DC-Wandler aufweisen, der mit einem AC-System verbunden ist. Die Energiequelle 500 kann einen DC/DC-Wandler aufweisen, der eine von einem DC-System abgegebene DC-Energie in eine vorgegebene Energie umwandelt.
  • Bei der Leistungswandlervorrichtung 600 handelt es sich um einen Dreiphasen-Wechselrichter, der zwischen die Energiequelle 500 und die Last 700 geschaltet ist, sie wandelt eine von der Energiequelle 500 zugeführte DC-Energie in eine AC-Energie um und führt die AC-Energie der Last 700 zu. Wie in 28 gezeigt, weist die Leistungswandlervorrichtung 600 eine Hauptwandlerschaltung 601, die eine eingegebene DC-Energie in eine AC-Energie umwandelt und die AC-Energie abgibt, eine Treiberschaltung 602, die ein Treibersignal zum Treiben jedes Schaltelements der Hauptwandlerschaltung 601 ausgibt, sowie eine Steuerschaltung 603 auf, die ein Steuersignal zum Steuern der Treiberschaltung 602 an die Treiberschaltung 602 ausgibt.
  • Bei der Last 700 handelt es sich um einen Dreiphasen-Elektromotor, der durch die von der Leistungswandlervorrichtung 600 zugeführte AC-Energie angetrieben wird. Die Last 700 ist nicht auf eine spezielle Einsatzmöglichkeit beschränkt, es handelt sich jedoch um einen Elektromotor, der an verschiedenen elektrischen Geräten montiert sein kann, und er wird zum Beispiel als ein Elektromotor für ein Hybrid-Fahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Fahrstuhl oder eine Klimaanlage verwendet.
  • Im Folgenden werden Details der Leistungswandlervorrichtung 600 beschrieben. Die Hauptwandlerschaltung 601 weist ein Schaltelement und eine Freilaufdiode auf (nicht gezeigt), wandelt eine von der Energiequelle 500 zugeführte DC-Energie durch Schalten des Schaltelements in eine AC-Energie um und führt die AC-Energie der Last 700 zu. Wenngleich es verschiedene spezielle Schaltungskonfigurationen der Hauptwandlerschaltung 601 gibt, handelt es sich bei der Hauptwandlerschaltung 601 gemäß der vorliegenden Ausführungsform um eine zweistufige Dreiphasen-Vollbrückenschaltung, und sie kann sechs Schaltelemente und sechs Freilaufdioden aufweisen, die mit den jeweiligen Schaltelementen in einer antiparallelen Weise geschaltet sind.
  • Die Halbleitereinheit gemäß irgendeiner von der ersten bis dritten Ausführungsform, die vorstehend beschrieben sind, wird bei zumindest irgendeinem der Schaltelemente und der Freilaufdioden der Hauptwandlerschaltung 601 eingesetzt. Von diesen kann die MOSFET-Struktur, die in dem MOS-Bereich 19 angeordnet ist, als ein Schaltelement verwendet werden, und die SBD, die in dem SBD-Bereich 20 angeordnet ist, kann als eine Freilaufdiode verwendet werden. Die sechs Schaltelemente sind für jeweils zwei Schaltelemente in Reihe geschaltet, so dass sie obere und untere Zweige bilden, und jeder von den oberen und unteren Zweigen bildet jeweils eine Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung. Sodann ist ein Ausgangsanschluss von jedem der oberen und unteren Zweige, das heißt, drei Ausgangsanschlüsse der Hauptwandlerschaltung 601, mit der Last 700 verbunden.
  • Die Halbleitereinheiten gemäß der ersten bis dritten Ausführungsform weisen eine integrierte Struktur auf, bei der das Schaltelement und die Freilaufdiode in einen Chip eingebaut sind. Durch Verwenden der in dem MOS-Bereich 19 angeordneten MOSFET-Struktur als Schaltelement der Hauptwandlerschaltung 601 und Verwenden der in dem SBD-Bereich 20 angeordneten SBD als Freilaufdiode ist es daher möglich, die Montagefläche im Vergleich zur Verwendung von zwei oder mehr verschiedenen Chips zu reduzieren, in denen das Schaltelement und die Freilaufdiode separat ausgebildet sind.
  • Die Treiberschaltung 602 erzeugt ein Treibersignal zum Treiben des Schaltelements der Hauptwandlerschaltung 601 und führt das Treibersignal einer Gate-Elektrode des Schaltelements der Hauptwandlerschaltung 601 zu. Insbesondere werden gemäß einem Steuersignal von der später beschriebenen Steuerschaltung 603 ein Treibersignal, um das Schaltelement in einen EIN-Zustand zu versetzen, und ein Treibersignal, um das Schaltelement in einen AUS-Zustand zu versetzen, an die Gate-Elektrode der jeweiligen Schaltelemente ausgegeben.
  • Wenn das Schaltelement in dem EIN-Zustand gehalten wird, handelt es sich bei dem Treibersignal um ein Spannungssignal (EIN-Signal), das gleich einer Schwellenspannung des Schaltelements oder höher als diese ist, und wenn das Schaltelement in dem AUS-Zustand gehalten wird, ist das Treibersignal ein Spannungssignal (AUS-Signal), das gleich der Schwellenspannung des Schaltelements oder niedriger als diese ist.
  • Die Steuerschaltung 603 steuert die Schaltelemente der Hauptwandlerschaltung 601 derart, dass der Last 700 eine gewünschte Energie zugeführt wird. Insbesondere wird ein Zeitpunkt (EIN-Zeitpunkt), an dem jedes Schaltelement der Hauptwandlerschaltung 601 in den EIN-Zustand versetzt werden soll, basierend auf der Energie berechnet, die der Last 700 zuzuführen ist. Zum Beispiel ist es möglich, die Hauptwandlerschaltung 601 durch die PWM-Steuerung zu steuern, die den EIN-Zeitpunkt des Schaltelements gemäß der auszugebenden Spannung moduliert.
  • Dann wird ein Steuerbefehl (ein Steuersignal) derart an die Treiberschaltung 602 ausgegeben, dass jeweils zu einem Zeitpunkt ein EIN-Signal an das Schaltelement ausgegeben wird, das in den EIN-Zustand versetzt werden soll, und ein AUS-Signal wird jeweils zu einem Zeitpunkt an das Schaltelement ausgegeben, das in den AUS-Zustand versetzt werden soll. Die Treiberschaltung 602 gibt gemäß diesem Steuersignal ein EIN-Signal oder ein AUS-Signal als ein Treibersignal an die Gate-Elektrode jedes Schaltelements aus.
  • Da die Halbleitereinheit gemäß irgendeiner von der ersten bis dritten Ausführungsform bei der Leistungswandlervorrichtung gemäß der vorliegenden Ausführungsform als Schaltelement der Hauptwandlerschaltung 601 eingesetzt wird, kann durch Verwenden einer in hohem Maße zuverlässigen Halbleitereinheit, bei der eine Verringerung der Kapazität und eine bipolare Verschlechterung unterbunden werden, eine Verbesserung der Zuverlässigkeit der Leistungswandlervorrichtung erzielt werden.
  • Bei der vorliegenden Ausführungsform ist ein Beispiel beschrieben, bei dem die vorliegende Erfindung bei einem zweistufigen Dreiphasen-Wechselrichter verwendet wird, die vorliegende Erfindung ist jedoch nicht auf diesen beschränkt und kann bei verschiedenen Leistungswandlervorrichtungen verwendet werden. Bei der vorliegenden Ausführungsform wird von einer zweistufigen Leistungswandlervorrichtung ausgegangen, es kann jedoch auch von einer dreistufigen oder mehrstufigen Leistungswandlervorrichtung ausgegangen werden, oder die vorliegende Erfindung kann in einem Fall, in dem einer einphasigen Last eine Energie zugeführt wird, bei einem Einphasen-Wechselrichter verwendet werden. In einem Fall, in dem einer DC-Last oder dergleichen eine Energie zugeführt wird, ist es auch möglich, die vorliegende Erfindung bei einem DC/DC-Wandler oder einen AC/DC-Wandler zu verwenden.
  • Die bei der vorliegenden Erfindung eingesetzte Leistungswandlervorrichtung ist nicht auf den Fall beschränkt, in dem es sich bei der vorstehend beschriebenen Last um einen Elektromotor handelt, und die Leistungswandlervorrichtung kann zum Beispiel als eine Energiequellenvorrichtung für eine elektrische Entladungsmaschine, eine Laserstrahlmaschine, ein Induktionskochfeld oder ein kontaktloses Energieversorgungssystem verwendet werden und kann außerdem als eine Energieaufbereitungsanlage für ein photovoltaisches System, ein Energiespeichersystem oder dergleichen verwendet werden.
  • Schlussfolgerungen
  • Bei der ersten bis dritten Ausführungsform gemäß der vorliegenden Erfindung, die vorstehend beschrieben sind, ist der Fall beschrieben, in dem es sich bei dem Halbleitermaterial um Siliciumcarbid handelt, es können jedoch auch andere Halbleitermaterialien verwendet werden. Das heißt, das Substrat 1 und die Halbleiterschicht 21, welche die Drift-Schicht 2, den Body-Bereich 3, den Source-Bereich 4 und den Body-Kontaktbereich 5 umfasst, können aus anderen Halbleitermaterialien bestehen. Beispiele für andere Halbleitermaterialien umfassen einen sogenannten Halbleiter mit großer Bandlücke, der eine größere Bandlücke als jene von Silicium aufweist. Beispiele für Halbleiter mit großer Bandlücke außer Siliciumcarbid umfassen Galliumnitrid, Aluminiumnitrid, Aluminiumgalliumnitrid, Galliumoxid und Diamant. Auch bei Verwendung dieser Halbleiter mit großer Bandlücke kann ein vergleichbarer Effekt erzielt werden.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen, die in der vorliegenden Beschreibung geschildert sind, kann ein Material, eine Abmessung, eine Form, eine relative Anordnungsrelation, eine Bedingung für eine Ausführung oder dergleichen jeder Komponente oder jedes Bestandteils beschrieben sein, dabei handelt es sich jedoch in sämtlichen Aspekten um Beispiele, und jede der Ausführungsformen ist nicht auf jene beschränkt, die beschrieben sind. Daher wird innerhalb des Umfangs jeder der Ausführungsformen von zahlreichen, nicht beispielhaft aufgezeigten Modifikationen ausgegangen.
  • Die zahlreichen Modifikationen umfassen zum Beispiel einen Fall, in dem irgendeine Komponente oder irgendein Bestandteil modifiziert wird, einen Fall, in dem irgendeine Komponente oder irgendein Bestandteil hinzugefügt wird, oder einen Fall, in dem irgendeine Komponente oder irgendein Bestandteil weggelassen wird, sowie einen Fall, in dem zumindest eine Komponente oder ein Bestandteil in zumindest einer Ausführungsform entnommen und diese oder dieser mit einer Komponente oder einem Bestandteil in einer anderen Ausführungsform kombiniert wird.
  • Was „eine“ Komponente oder „einen“ Bestandteil betrifft, der als solche(r) in jeder der vorstehenden Ausführungsformen beschrieben ist, können „ein oder mehrere“ derselben angeordnet sein, solange sich kein Widerspruch ergibt. Ferner handelt es sich bei jeder Komponente oder jedem Bestandteil um eine konzeptionelle Einheit, und sie oder er umfasst einen Fall, in dem eine Komponente oder ein Bestandteil eine Mehrzahl von Strukturen aufweist, sowie einen Fall, in dem eine Komponente oder ein Bestandteil einem Teil einer bestimmten Struktur entspricht.
  • Keine der Darstellungen in der vorliegenden Beschreibung ist als Stand der Technik zu verstehen.
  • Die Ausführungsformen können frei kombiniert werden, und die Ausführungsformen können in geeigneter Weise modifiziert oder dabei Merkmale weggelassen werden.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    Drift-Schicht
    3
    Body-Bereich
    4
    Source-Bereich
    5
    Body-Kontaktbereich
    6
    Gate-Graben
    7
    Gate-Isolierschicht
    8
    Gate-Elektrode
    9
    Zwischenisolierschicht
    10
    Schottky-Graben
    11
    Kontaktbereich
    12
    Schottky-Elektrode
    13
    Source-Elektrode
    14
    Drain-Elektrode
    15
    erster unterer Schutzbereich
    16
    zweiter unterer Schutzbereich
    17
    erster Verbindungsbereich
    18, 18a, 18b
    zweiter Verbindungsbereich
    19
    MOS-Bereich
    20
    SBD-Bereich
    21
    Halbleiterschicht
    22
    Schottky-Grenzfläche
    25
    erste Drift-Schicht
    26
    zweite Drift-Schicht
    31, 31a, 31b
    erster Relaxationsbereich für elektrische Felder
    32, 32a, 32b
    zweiter Relaxationsbereich für elektrische Felder
    33
    erster niederohmiger Bereich
    34, 34a
    zweiter niederohmiger Bereich
    35
    niederohmiger Bereich
    51
    erste Maske
    52
    zweite Maske
    53
    dritte Maske
    54
    vierte Maske
    55
    fünfte Maske
    101, 102, 103, 201, 202, 203, 301, 302, 303
    Halbleitereinheit
    500
    Energiequelle
    600
    Leistungswandlervorrichtung
    601
    Hauptwandlerschaltung
    602
    Treiberschaltung
    603
    Steuerschaltung
    700
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2019216224 A [0008]

Claims (19)

  1. Halbleitereinheit, die Folgendes aufweist: - eine Drift-Schicht mit einem ersten Leitfähigkeitstyp; - einen Body-Bereich mit einem zweiten Leitfähigkeitstyp; - einen Source-Bereich mit einem ersten Leitfähigkeitstyp; - eine Gate-Isolierschicht, die in einem Gate-Graben angeordnet ist, der den Body-Bereich in einer Dickenrichtung der Drift-Schicht durchdringt; - eine Gate-Elektrode, die in dem Gate-Graben angeordnet ist und so angeordnet ist, dass sie dem Source-Bereich über die Gate-Isolierschicht gegenüberliegt; - einen ersten unteren Schutzbereich mit einem zweiten Leitfähigkeitstyp, der unter der Gate-Isolierschicht angeordnet ist; - eine Mehrzahl von ersten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp, die mit einem ersten Abstand in einer Ausdehnungsrichtung des Gate-Grabens angeordnet sind und den ersten unteren Schutzbereich und den Body-Bereich elektrisch verbinden; - eine Schottky-Elektrode, die in einem Schottky-Graben angeordnet ist, der den Body-Bereich in der Dickenrichtung der Drift-Schicht durchdringt, wobei die Schottky-Elektrode eine Schottky-Grenzfläche aufweist, die an einer seitlichen Oberfläche des Schottky-Grabens ausgebildet ist; - einen zweiten unteren Schutzbereich mit einem zweiten Leitfähigkeitstyp, der unter der Schottky-Elektrode angeordnet ist; und - eine Mehrzahl von zweiten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp, die mit einem zweiten Abstand, der kleiner als der erste Abstand ist, in einer Ausdehnungsrichtung des Schottky-Grabens angeordnet sind und den zweiten unteren Schutzbereich und den Body-Bereich elektrisch verbinden.
  2. Halbleitereinheit nach Anspruch 1, wobei die ersten Verbindungsbereiche an beiden seitlichen Oberflächen des Gate-Grabens angeordnet sind.
  3. Halbleitereinheit nach Anspruch 1 oder 2, wobei die zweiten Verbindungsbereiche an beiden seitlichen Oberflächen des Schottky-Grabens angeordnet sind.
  4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die Länge von jedem der zweiten Verbindungsbereiche in der Ausdehnungsrichtung des Schottky-Grabens größer als die Länge von jedem der ersten Verbindungsbereiche in der Ausdehnungsrichtung des Gate-Grabens ist.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei die zweiten Verbindungsbereiche eine höhere Konzentration von Störstellen mit dem zweiten Leitfähigkeitstyp als die ersten Verbindungsbereiche aufweisen.
  6. Halbleitereinheit nach einem der Ansprüche 1 bis 5, die ferner einen ersten Relaxationsbereich für elektrische Felder mit einem zweiten Leitfähigkeitstyp aufweist, der unter den ersten Verbindungsbereichen angeordnet ist und eine geringere Konzentration von Störstellen mit dem zweiten Leitfähigkeitstyp als die ersten Verbindungsbereiche aufweist.
  7. Halbleitereinheit nach Anspruch 6, wobei der erste Relaxationsbereich für elektrische Felder unter dem ersten unteren Schutzbereich angeordnet ist.
  8. Halbleitereinheit nach einem der Ansprüche 1 bis 7, die ferner einen zweiten Relaxationsbereich für elektrische Felder mit einem zweiten Leitfähigkeitstyp aufweist, der unter den zweiten Verbindungsbereichen angeordnet ist und eine geringere Konzentration von Störstellen mit dem zweiten Leitfähigkeitstyp als die zweiten Verbindungsbereiche aufweist.
  9. Halbleitereinheit nach Anspruch 8, wobei der zweite Relaxationsbereich für elektrische Felder unter dem zweiten unteren Schutzbereich angeordnet ist.
  10. Halbleitereinheit nach einem der Ansprüche 1 bis 9, die ferner einen ersten niederohmigen Bereich aufweist, der zwischen den ersten Verbindungsbereichen in der Ausdehnungsrichtung des Gate-Grabens angeordnet ist, wobei der erste niederohmige Bereich eine höhere Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp als die Drift-Schicht aufweist.
  11. Halbleitereinheit nach einem der Ansprüche 1 bis 10, die ferner einen zweiten niederohmigen Bereich aufweist, der zwischen den zweiten Verbindungsbereichen in der Ausdehnungsrichtung des Schottky-Grabens angeordnet ist, wobei der zweite niederohmige Bereich eine höhere Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp als die Drift-Schicht aufweist.
  12. Halbleitereinheit nach Anspruch 11, die ferner einen ersten niederohmigen Bereich aufweist, der zwischen den ersten Verbindungsbereichen in der Ausdehnungsrichtung des Gate-Grabens angeordnet ist, wobei der erste niederohmige Bereich eine höhere Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp als die Drift-Schicht aufweist, wobei der zweite niederohmige Bereich eine höhere Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp als der erste niederohmige Bereich aufweist.
  13. Halbleitereinheit nach einem der Ansprüche 1 bis 12, wobei ein Halbleiter mit einer großen Bandlücke als Halbleitermaterial für die Drift-Schicht verwendet wird.
  14. Halbleitereinheit nach einem der Ansprüche 1 bis 13, wobei die Drift-Schicht eine Hauptoberfläche aufweist, die mit einem Versatzwinkel größer als 0° in einer <11-20>-Richtung versehen ist, und wobei Siliciumcarbid als Halbleitermaterial verwendet wird und wobei der Gate-Graben und der Schottky-Graben parallel zu der <11-20>-Richtung angeordnet sind.
  15. Halbleitereinheit nach einem der Ansprüche 1 bis 14, wobei der Gate-Graben und der Schottky-Graben Tiefen, die einander gleich sind, in der Dickenrichtung der Drift-Schicht aufweisen.
  16. Leistungswandlervorrichtung, die Folgendes aufweist: - eine Hauptwandlerschaltung, welche die Halbleitereinheit nach einem der Ansprüche 1 bis 15 aufweist und eine eingegebene Energie umwandelt und abgibt; - eine Treiberschaltung, die ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt; und - eine Steuerschaltung, die ein Steuersignal zum Steuern der Treiberschaltung an die Treiberschaltung ausgibt.
  17. Verfahren zur Herstellung einer Halbleitereinheit, wobei das Verfahren Folgendes aufweist: - einen Schritt, bei dem ein Body-Bereich mit einem zweiten Leitfähigkeitstyp in einem oberen Schichtbereich einer Drift-Schicht mit einem ersten Leitfähigkeitstyp gebildet wird; - einen Schritt, bei dem ein Source-Bereich mit einem ersten Leitfähigkeitstyp selektiv in einem oberen Schichtbereich des Body-Bereichs gebildet wird; - einen Schritt, bei dem ein Gate-Graben gebildet wird, der den Body-Bereich durchdringt und bis in die Drift-Schicht reicht; - einen Schritt, bei dem ein Schottky-Graben gebildet wird, der den Body-Bereich durchdringt und bis in die Drift-Schicht reicht; - einen Schritt, bei dem ein erster unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp unter dem Gate-Graben gebildet wird; - einen Schritt, bei dem ein zweiter unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp unter dem Schottky-Graben gebildet wird; - einen Schritt, bei dem eine Mehrzahl von ersten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den ersten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Gate-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem ersten Abstand in einer Ausdehnungsrichtung des Gate-Grabens periodisch offen ist; - einen Schritt, bei dem eine Mehrzahl von zweiten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den zweiten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Schottky-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem zweiten Abstand, der kleiner als der erste Abstand ist, in einer Ausdehnungsrichtung des Schottky-Grabens periodisch offen ist; - einen Schritt, bei dem eine Gate-Isolierschicht auf dem Boden und einer seitlichen Oberfläche des Gate-Grabens gebildet wird; - einen Schritt, bei dem eine Gate-Elektrode so gebildet wird, dass sie über die Gate-Isolierschicht in dem Gate-Graben eingebettet ist; und - einen Schritt, bei dem eine Schottky-Elektrode in dem Schottky-Graben gebildet wird.
  18. Verfahren zur Herstellung einer Halbleitereinheit, wobei das Verfahren Folgendes aufweist: - einen Schritt, bei dem durch Ionenimplantation ein erster unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp und ein zweiter unterer Schutzbereich mit einem zweiten Leitfähigkeitstyp selektiv in einem oberen Schichtbereich einer ersten Drift-Schicht mit einem ersten Leitfähigkeitstyp gebildet werden; - einen Schritt, bei dem durch epitaxiales Aufwachsen eine zweite Drift-Schicht mit einem ersten Leitfähigkeitstyp auf der ersten Drift-Schicht, dem ersten unteren Schutzbereich und dem zweiten unteren Schutzbereich gebildet wird; - einen Schritt, bei dem ein Body-Bereich mit einem zweiten Leitfähigkeitstyp in einem oberen Schichtbereich der zweiten Drift-Schicht gebildet wird; - einen Schritt, bei dem ein Source-Bereich mit einem ersten Leitfähigkeitstyp selektiv in einem oberen Schichtbereich des Body-Bereichs gebildet wird; - einen Schritt, bei dem ein Gate-Graben gebildet wird, der den Source-Bereich und den Body-Bereich durchdringt und bis zum ersten unteren Schutzbereich reicht; - einen Schritt, bei dem ein Schottky-Graben gebildet wird, der den Body-Bereich durchdringt und bis zum zweiten unteren Schutzbereich reicht; - einen Schritt, bei dem eine Mehrzahl von ersten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den ersten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Gate-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem ersten Abstand in einer Ausdehnungsrichtung des Gate-Grabens periodisch offen ist; - einen Schritt, bei dem eine Mehrzahl von zweiten Verbindungsbereichen mit einem zweiten Leitfähigkeitstyp so gebildet wird, dass diese den Body-Bereich und den zweiten unteren Schutzbereich verbinden, indem eine Ionenimplantation in einer in Bezug auf eine seitliche Oberfläche des Schottky-Grabens schrägen Richtung durchgeführt wird, wobei eine Maske verwendet wird, die mit einem zweiten Abstand, der kleiner als der erste Abstand ist, in einer Ausdehnungsrichtung des Schottky-Grabens periodisch offen ist; - einen Schritt, bei dem eine Gate-Isolierschicht auf dem Boden und der seitlichen Oberfläche des Gate-Grabens gebildet wird; - einen Schritt, bei dem eine Gate-Elektrode so gebildet wird, dass sie über die Gate-Isolierschicht in dem Gate-Graben eingebettet ist; und - einen Schritt, bei dem eine Schottky-Elektrode in dem Schottky-Graben gebildet wird.
  19. Verfahren zur Herstellung einer Halbleitereinheit nach Anspruch 18, das ferner einen Schritt aufweist, bei dem vor dem Schritt, bei dem der erste untere Schutzbereich und der zweite untere Schutzbereich gebildet werden, durch Ionenimplantation ein erster Relaxationsbereich für elektrische Felder und ein zweiter Relaxationsbereich für elektrische Felder mit einem zweiten Leitfähigkeitstyp selektiv in dem oberen Schichtbereich der ersten Drift-Schicht gebildet werden, wobei der erste untere Schutzbereich so gebildet wird, dass er sich in Kontakt mit dem ersten Relaxationsbereich für elektrische Felder befindet, und der zweite untere Schutzbereich so gebildet wird, dass er sich in Kontakt mit dem zweiten Relaxationsbereich für elektrische Felder befindet.
DE112020007553.2T 2020-08-25 2020-08-25 Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit Pending DE112020007553T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/031924 WO2022044099A1 (ja) 2020-08-25 2020-08-25 半導体装置、電力変換装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112020007553T5 true DE112020007553T5 (de) 2023-08-10

Family

ID=79190971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020007553.2T Pending DE112020007553T5 (de) 2020-08-25 2020-08-25 Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit

Country Status (5)

Country Link
US (1) US20230215942A1 (de)
JP (1) JP6981585B1 (de)
CN (1) CN115956296A (de)
DE (1) DE112020007553T5 (de)
WO (1) WO2022044099A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894428B2 (en) * 2019-03-18 2024-02-06 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
CN116313787A (zh) * 2021-12-21 2023-06-23 华润微电子（重庆）有限公司 带有超结结构的绝缘栅双极型晶体管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216224A (ja) 2018-06-14 2019-12-19 富士電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184286B2 (en) * 2011-02-02 2015-11-10 Rohm Co., Ltd. Semiconductor device having a breakdown voltage holding region
JP6766512B2 (ja) * 2016-08-05 2020-10-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11271084B2 (en) * 2017-06-06 2022-03-08 Mitsubishi Electric Corporation Semiconductor device and power converter
WO2021014570A1 (ja) * 2019-07-23 2021-01-28 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216224A (ja) 2018-06-14 2019-12-19 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN115956296A (zh) 2023-04-11
US20230215942A1 (en) 2023-07-06
JPWO2022044099A1 (de) 2022-03-03
WO2022044099A1 (ja) 2022-03-03
JP6981585B1 (ja) 2021-12-15

Similar Documents

Publication Publication Date Title
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014113189B4 (de) Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE102013204252B4 (de) Halbleiterbauelement
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE202012013723U1 (de) Halbleiterbauteil
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE102016103581B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102018115110B3 (de) Siliziumcarbid-halbleitervorrichtung
DE102015105859A1 (de) Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102018132111A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung, Leistungswandlungsvorrichtung, Automobil und Schienenfahrzeug
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE102019130376A1 (de) Siliziumcarbid-vorrichtung mit schottky-kontakt
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence