DE112018006467T5 - Siliciumcarbid-halbleiteranordnung und leistungswandler - Google Patents

Siliciumcarbid-halbleiteranordnung und leistungswandler Download PDF

Info

Publication number
DE112018006467T5
DE112018006467T5 DE112018006467.0T DE112018006467T DE112018006467T5 DE 112018006467 T5 DE112018006467 T5 DE 112018006467T5 DE 112018006467 T DE112018006467 T DE 112018006467T DE 112018006467 T5 DE112018006467 T5 DE 112018006467T5
Authority
DE
Germany
Prior art keywords
region
layer
well
area
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112018006467.0T
Other languages
English (en)
Other versions
DE112018006467B4 (de
Inventor
Shiro Hino
Yuichi Nagahisa
Koji Sadamatsu
Hideyuki HATTA
Kotaro Kawahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018006467T5 publication Critical patent/DE112018006467T5/de
Application granted granted Critical
Publication of DE112018006467B4 publication Critical patent/DE112018006467B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

In SiC-MOSFETs mit Schottky-Dioden verringert der Durchgang eines bipolaren Stroms zu einem zweiten Wannenbereich, der in einem Anschlussbereich ausgebildet wird, manchmal die Durchbruchspannung. In einem SiC-MOSFET mit Schottky-Dioden (71, 73) gemäß der vorliegenden Erfindung hat der im Anschlussbereich ausgebildete zweite Wannenbereich (31) eine nicht-ohmsche Verbindung zu einer Source-Elektrode (80), und in einem Oberflächenschichtbereich des zweiten Wannenbereichs (31), der ein Bereich ist, der durch eine Gate-Isolierschicht (50) einer Gate-Elektrode (60) zugewandt ist, wird eine Feldbegrenzungsschicht (33) ausgebildet, deren Verunreinigungskonzentration niedriger ist als die des zweiten Wannenbereichs (31).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Siliciumcarbid-Halbleiteranordnung aus Siliciumcarbid sowie einen Leistungswandler.
  • STAND DER TECHNIK
  • Es ist bekannt, dass das kontinuierliche Durchleiten eines Durchlassstroms, genauer gesagt eines bipolaren Stroms durch eine p-n-Diode aus Siliciumcarbid (SiC), ein Problem bei der Zuverlässigkeit schafft, d.h. Stapelfehler in Kristallen, die eine Verschiebung der Vorwärtsspannung verursachen. Dies ist wahrscheinlich auf die Ausdehnung von Stapelfehlern zurückzuführen, insbesondere auf Ebenendefekte mit Rekombinationsenergie, die bei der Rekombination von Minoritätsträgern, die durch die p-n-Diode implantiert worden sind, mit Majoritätsträgern entstehen. Die Ausdehnung entsteht z.B. durch eine Basalebenen-Versetzung in einem Siliciumcarbid-Substrat. Die Stapelfehler behindern den Stromfluss. Die Ausdehnung von Stapelfehlern reduziert also den Strom und erhöht die Durchlassspannung, was zu einer Verringerung der Zuverlässigkeit der Halbleiteranordnung führt.
  • Ein solcher Anstieg der Durchlassspannung tritt auch bei vertikalen Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) aus Siliciumcarbid auf. Die vertikalen MOSFETs enthalten eine parasitäre p-n-Diode (Body Diode) zwischen Source und Drain. Wenn der Durchlassstrom durch diese Body-Diode fließt, leiden auch die vertikalen MOSFETs, ähnlich wie die p-n-Diode, unter der Verringerung der Zuverlässigkeit. Wenn eine Body-Diode eines SiC-MOSFETs als Freilaufdiode eines MOSFETs verwendet wird, können die Eigenschaften dieses MOSFETs verschlechtert werden.
  • Ein Verfahren zur Lösung des Problems der Zuverlässigkeit aufgrund des Durchgangs des Vorwärtsstroms durch die parasitäre p-n- Diode besteht, wie in dem Patentdokument 1 beschrieben, darin, eine Spannung für den Durchgang eines Vorwärtsstroms durch die parasitäre p-n- Diode für eine lange Zeit anzulegen, Änderungen zwischen der Vorwärtsspannung vor der Spannungsbeaufschlagung und der Vorwärtsspannung nach der Spannungsbeaufschlagung zu messen und Elemente mit einer großen Änderung der Vorwärtsspannung aus Produkten zu eliminieren oder auszusondern. Dieses Verfahren hat jedoch den Nachteil, die Dauer des Stromdurchgangs zu verlängern und viele fehlerhafte Elemente durch die Verwendung von Wafern mit vielen Defekten zu erzeugen.
  • Ein anderes Verfahren besteht darin, Unipolardioden als Freilaufdioden in eine Halbleiteranordnung als Unipolartransistor, wie etwa einen MOSFET einzubauen und zu verwenden. Zum Beispiel beschreiben die Patentdokumente 2 und 3 jeweils ein Verfahren zum Einbau von Schottky-Barriere-Dioden (SBD) als Unipolardioden in eine Einheitszelle eines MOSFET.
  • Wenn ein solcher unipolarer Transistor, der in einem aktiven Bereich Unipolardioden, insbesondere Dioden enthält, bei denen ein Strom nur durch Majoritätsträger geleitet wird, als SiC-Halbleiteranordnung angelegt wird, fließt während eines Freilaufbetriebs kein bipolarer Strom durch die Body-Diode, indem ein Diffusionspotential der Unipolardioden, insbesondere eine Spannung zum Starten des Stromdurchgangs, so ausgelegt wird, dass sie niedriger ist als ein Diffusionspotential an einem p-n-Übergang. Dadurch kann eine Verschlechterung der Eigenschaften des Unipolartransistors im aktiven Bereich unterdrückt werden.
  • Selbst in einem unipolaren Transistor, einschließlich der Unipolardioden im aktiven Bereich, kann jedoch ein Anschlussbereich, also ein anderer als der aktive Bereich, einen Bereich mit einer parasitären p-n- Diode haben, in dem Unipolardioden aufgrund seiner Struktur kaum angeordnet sind.
  • So hat z.B. ein Bereich in der Nähe eines Gate-Anschlusses oder in der Nähe eines Anschlussbereichs der Halbleiteranordnung einen Anschluss-Wannenbereich, der nach der Peripherie stärker vorsteht als die Source-Elektrode. Zwischen diesem Anschluss-Wannenbereich und einer Drift-Schicht wird eine parasitäre p-n-Diode ausgebildet. In diesem Bereich wird weder eine Schottky-Elektrode noch eine Unipolardiode ausgebildet. Da keine Schottky-Elektrode im Anschluss-Wannenbereich vorhanden ist, wird an die durch den Anschluss-Wannenbereich und die Drift-Schicht ausgebildete p-n-Diode eine Spannung zwischen der Source-Elektrode und der Drain-Elektrode angelegt. Infolgedessen fließt ein bipolarer Strom durch die p-n-Diode.
  • Wenn dieser Bereich z.B. den Ursprung der Versetzung der Basalebene beinhaltet, können sich die Stapelfehler ausdehnen, was die Durchbruchspannung eines Transistors verringern kann. Insbesondere kann ein Leckstrom auftreten, wenn sich der Transistor im AUS-Zustand befindet, und die durch den Leckstrom erzeugte Wärme kann ein Bauteil oder einen Schaltkreis zerstören.
  • Dieses Problem sollte vermieden werden, indem eine zwischen Source und Drain anzulegende Spannung auf einen bestimmten Wert oder weniger begrenzt wird, so dass verhindert wird, dass ein bipolarer Strom durch die durch den Anschluss-Wannenbereich und die Drift-Schicht ausgebildete p-n-Diode fließt. Darum sollte die Chip-Größe erhöht werden, um die Spannung zwischen Source und Drain zu reduzieren, die beim Fließen eines Freilaufstroms entsteht. Dies bringt jedoch die Nachteile der Erhöhung der Chip-Größe und der Kosten mit sich.
  • Verfahren zur Unterdrückung eines Vorwärtsbetriebs der durch den Anschluss-Wannenbereich und die Drift-Schicht ausgebildeten p-n-Diode ohne Erhöhung der Chipgröße beinhalten ein Verfahren zur Erhöhung des Widerstands eines zwischen jedem Bereich des Anschluss-Wannenbereichs und der Source-Elektrode ausgebildeten Strompfades. Beispiele für ein Verfahren zur Erhöhung des Widerstands des Strompfads sind ein Verfahren zur Erhöhung des Kontaktwiderstands zwischen dem Anschluss-Wannenbereich und der Source-Elektrode (z.B. Patentdokument 4).
  • Wenn in einer solchen Struktur ein bipolarer Strom durch die vom Anschluss-Wannenbereich und der Drift-Schicht ausgebildete p-n-Diode fließt, verursacht die Widerstandskomponente einen Spannungsabfall. Dadurch entsteht eine Differenz zwischen dem Potential des Anschluss-Wannenbereichs und dem Source-Potential, und die an die p-n-Diode anzulegende Vorwärtsspannung wird um die Differenz reduziert. Dadurch kann der Durchgang des bipolaren Stroms unterdrückt werden.
  • STAND DER TECHNIK
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2014-175 412 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2003-017 701 A
    • Patentdokument 3: WO 2014-038 110 A1
    • Patentdokument 4: WO 2014-162 969 A1
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Wenn in einem Anschluss-Wannenbereich eine Elektrode mit einer ohmschen Verbindung zu einer Source-Elektrode ausgebildet wird, kann, selbst wenn der Kontaktwiderstand zwischen dem Anschluss-Wannenbereich und der Source-Elektrode erhöht wird, manchmal der Widerstand des zwischen dem Anschluss-Wannenbereich und der Source-Elektrode ausgebildeten Strompfades nicht ausreichend erhöht und der Durchgang des bipolaren Stromes zum Anschluss-Wannenbereich nicht ausreichend reduziert werden.
  • Hier wird bei der Bildung einer Gate-Elektrode an einer Anschlusswanne durch eine Isolierschicht ohne ohmsche Verbindung zwischen dem Anschluss-Wannenbereich und einer Source-Elektrode ein hohes elektrisches Feld an die Isolierschicht zwischen der Anschlusswanne und der Gate-Elektrode angelegt, und es kann zu einem dielektrischen Durchschlag in der Isolierschicht kommen.
  • Die vorliegende Erfindung soll die Probleme lösen und hat die Aufgabe, eine zuverlässigere Siliciumcarbid-Halbleiteranordnung aufzuzeigen.
  • Mittel zum Lösen der Probleme
  • Eine Siliciumcarbid-Halbleiteranordnung gemäß der vorliegenden Erfindung weist Folgendes auf: ein Halbleitersubstrat aus Siliciumcarbid eines ersten Leitfähigkeitstyps; eine Drift-Schicht des ersten Leitfähigkeitstyps, wobei die Drift-Schicht auf dem Halbleitersubstrat ausgebildet ist; eine Vielzahl von ersten Wannenbereichen eines zweiten Leitfähigkeitstyps, wobei die ersten Wannenbereiche in einer Oberflächenschicht der Drift-Schicht ausgebildet sind; einen ersten Trennungsbereich des ersten Leitfähigkeitstyps, wobei der erste Trennungsbereich angrenzend an jeden der ersten Wannenbereiche von einer Oberfläche der ersten Wannenbereiche bis zur Drift-Schicht ausgebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in einem Oberflächenschichtbereich jedes der ersten Wannenbereiche ausgebildet ist; eine erste Schottky-Elektrode, die auf dem ersten Trennungsbereich ausgebildet ist, wobei die erste Schottky-Elektrode einen Schottky-Übergang mit dem ersten Trennungsbereich bildet; eine ohmsche Elektrode, die auf jedem der ersten Wannenbereiche ausgebildet ist; einen zweiten Wannenbereich des zweiten Leitfähigkeitstyps, wobei der zweite Wannenbereich in der Oberflächenschicht der Drift-Schicht getrennt von den ersten Wannenbereichen ausgebildet ist; eine Gate-Isolierschicht, die auf den ersten Wannenbereichen und dem zweiten Wannenbereich ausgebildet ist; eine Gate-Elektrode, die auf der Gate-Isolierschicht auf den ersten Wannenbereichen und dem zweiten Wannenbereich ausgebildet ist; einen Gate-Anschluss, der mit der Gate-Elektrode verbunden ist und oberhalb des zweiten Wannenbereichs ausgebildet ist; eine Source-Elektrode, die elektrisch mit der ersten Schottky-Elektrode und den ohmschen Elektroden verbunden ist, wobei die Source-Elektrode eine nicht-ohmsche Verbindung zum zweiten Wannenbereich aufweist; und eine Feldbegrenzungsschicht, die in einem Oberflächenschichtbereich des zweiten Wannenbereichs ausgebildet ist, der ein Bereich ist, der der Gate-Elektrode durch die Gate-Isolierschicht gegenüberliegt, wobei die Feldbegrenzungsschicht eine geringere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist als der zweite Wannenbereich.
  • Effekt der Erfindung
  • Bei der Siliciumcarbid-Halbleiteranordnung gemäß der vorliegenden Erfindung kann ein bipolarer Stromfluss durch einen Anschluss-Wannenbereich deutlich unterbunden werden, was die Zuverlässigkeit erhöht.
  • Figurenliste
    • 1 ist eine schematische Draufsicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der Erfindung;
    • 2 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der Erfindung;
    • 3 ist eine schematische Draufsicht auf die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der Erfindung;
    • 4 ist eine schematische Draufsicht einer Siliciumcarbid-Halbleiteranordnung mit einer anderen Struktur gemäß Ausführungsform 1 der Erfindung;
    • 5 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einer anderen Struktur gemäß Ausführungsform 1 der Erfindung;
    • 6 ist eine schematische Draufsicht der Siliciumcarbid-Halbleiteranordnung mit einer anderen Struktur gemäß Ausführungsform 1 der Erfindung;
    • 7 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der Erfindung;
    • 8 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 der Erfindung;
    • 9 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 der Erfindung;
    • 10 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3 der Erfindung;
    • 11 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 4 der Erfindung;
    • 12 ist eine schematische Draufsicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 der Erfindung;
    • 13 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 der Erfindung, und
    • 14 ist eine schematische Ansicht einer Konfiguration eines Leistungswandlers gemäß Ausführungsform 7 der Erfindung.
  • Beschreibung der Ausführungsformen
  • Ausführungsformen werden im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen beschrieben. Da die Zeichnungen schematisch dargestellt sind, sind die gegenseitigen Beziehungen in Größe und Position zwischen den Figuren in den verschiedenen Zeichnungen nicht unbedingt genau, können aber bei Bedarf geändert werden. In der folgenden Beschreibung werden die gleichen Bezugszeichen den gleichen Bestandteilen zugeordnet, und ihre Namen und Funktionen sind die gleichen. Daher kann ihre detaillierte Beschreibung weggelassen werden.
  • Ausführungsformen in der nachstehenden Beschreibung beziehen sich auf n-Kanal Siliciumcarbid-MOSFETs beschreiben, deren erster Leitfähigkeitstyp n-Typ und deren zweiter Leitfähigkeitstyp p-Typ ist, als Beispiel dienen Siliciumcarbid (SiC)-Halbleiteranordnungen. Es wird ein Potentialniveau beschrieben, wobei der erste Leitfähigkeitstyp als n-Typ und der zweite Leitfähigkeitstyp als p-Typ angenommen wird. Umgekehrt, wenn der erste Leitfähigkeitstyp p-Typ und der zweite Leitfähigkeitstyp n-Typ ist, wird das Potentialniveau andersherum beschrieben.
  • Darüber hinaus wird in dieser Anmeldung als Anschlussbereich ein Bereich beschrieben, der nicht der aktive Bereich einer Halbleiteranordnung ist, in dem die Einheitszellen periodisch angeordnet sind.
  • Ausführungsform 1
  • Zunächst wird der Aufbau einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der vorliegenden Erfindung beschrieben.
  • 1 ist eine schematische Draufsicht eines Siliciumcarbid-MOSFET mit eingebauten Schottky-Dioden (SBDs) (SiC-MOSFET mit eingebauten SBDs) als Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1. In 1 wird ein Gate-Anschluss 81 teilweise in einer oberen Fläche des SiC-MOSFET ausgebildet, und eine Source-Elektrode 80 wird neben dem Gate-Anschluss 81 ausgebildet. Es wird eine Gate-Leitung 82 ausgebildet, die sich vom Gate-Anschluss 81 aus erstreckt.
  • 2 ist eine schematische Schnittansicht, die schematisch einen Querschnitt entlang der Linie a-a' von der Source-Elektrode 80 zur Gate-Leitung 82 an der Peripherie der Siliciumcarbid-Halbleiteranordnung in 1 zeigt. 3 ist eine schematische Draufsicht, die den ganzen Siliciumcarbid-Halbleiterbereich aus der Draufsicht von 1 zeigt.
  • Gemäß 2 wird eine Drift-Schicht 20 aus n-Typ Siliciumcarbid auf einer Oberfläche eines Halbleitersubstrats 10 aus Siliciumcarbid vom n-Typ und geringem Widerstand ausgebildet. Wie in 3 dargestellt, wird in einem Oberflächenschichtbereich der Drift-Schicht 20 ein zweiter Wannenbereich 31 aus p-Typ Siliciumcarbid ausgebildet, der in seiner Lage im Wesentlichen einem Bereich mit der in 1 beschriebenen Gate-Leitung 82 entspricht.
  • Eine Vielzahl von ersten Wannenbereichen 30 aus p-Typ Siliciumcarbid werden im Oberflächenschichtbereich der Drift-Schicht 20 und unter einem Bereich mit der unter Bezugnahme auf 1 beschriebenen Source-Elektrode 80 ausgebildet. In einem Oberflächenschichtbereich von jedem der ersten Wannenbereiche 30 wird an einer Stelle, die um einen vorgegebenen Abstand innerhalb der Peripherie des ersten Wannenbereichs 30 liegt, ein Source-Bereich 40 aus n-Typ Siliciumcarbid ausgebildet.
  • Im Oberflächenschichtbereich jedes der ersten Wannenbereiche 30 wird ein Kontaktbereich 32 aus Siliciumcarbid mit niedrigem Widerstand und p-Typ ausgebildet, der weiter innen als der Source-Bereich 40 im Oberflächenschichtbereich des ersten Wannenbereichs 30 ist. Die ersten Trennungsbereiche 21 aus Siliciumcarbid, die weiter innen liegen als die Kontaktbereiche 32, werden durch die ersten Wannenbereiche 30 ausgebildet. Die ersten Trennungsbereiche 21 sollten in der Nähe der ersten Wannenbereiche 30 ausgebildet werden und können benachbart zu den ersten Wannenbereiche 30 liegen, ohne die ersten Wannenbereiche 30 zu durchdringen. Die ersten Trennungsbereiche 21 sind vom n-Typ, ähnlich wie die Drift-Schicht 20, und haben die gleiche Verunreinigungskonzentration wie die Drift-Schicht 20.
  • Auf der Oberfläche des ersten Trennungsbereichs 21 wird eine erste Schottky-Elektrode 71 ausgebildet, die mit jedem der ersten Trennungsbereiche 21 eine Schottky-Verbindung bildet. Hier wird die erste Schottky-Elektrode 71 vorzugsweise so ausgebildet, dass sie, von oben gesehen, zumindest den entsprechenden ersten Trennungsbereich 21 einschließt.
  • Auf der Oberfläche des Source-Bereichs 40 wird eine ohmsche Elektrode 70 ausgebildet. Die Source-Elektrode 80, die mit den ohmschen Elektroden 70, den ersten Schottky-Elektroden 71 und den Kontaktbereichen 32 zu verbinden ist, wird auf der Oberfläche dieser Elektroden ausgebildet. Die ersten Wannenbereiche 30 können über die niederohmigen Kontaktbereiche 32 leicht Elektronen und Löcher mit den ohmschen Elektroden 70 austauschen.
  • Zwischen den benachbarten ersten Wannenbereichen 30 in der Drift-Schicht 20 sind zweite Trennungsbereiche 22 ausgebildet. Die zweiten Trennungsbereiche 22 sind ähnlich wie in der Drift-Schicht 20 vom n-Typ und haben die gleiche Verunreinigungs-Konzentration wie die Drift-Schicht 20. Eine Gate-Isolierschicht 50 wird auf der Oberfläche der benachbarten ersten Wannenbereiche 30, der zweiten Trennungsbereiche 22 zwischen den benachbarten ersten Wannenbereichen 30 und der Source-Bereiche 40 in den ersten Wannenbereichen 30 ausgebildet. Eine Gate-Elektrode 60 wird auf der Gate-Isolierschicht 50 zumindest auf den ersten Wannenbereichen 30 ausgebildet. Der Oberflächenschichtbereich der ersten Wannenbereiche 30, der unterhalb eines Bereiches liegt, in dem die Gate-Elektrode 60 ausgebildet wird, und der der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 gegenüberliegt, wird als Kanalbereich bezeichnet.
  • Der zweite Wannenbereich 31 wird außerhalb des ersten Wannenbereichs 30 um den äußersten Umfang der Siliciumcarbid-Halbleiteranordnung ausgebildet. Zwischen dem ersten Wannenbereich 30 und dem zweiten Wannenbereich 31 wird ein dritter Trennungsbereich 23 ausgebildet. Der dritte Trennungsbereich 23 ist vom n-Typ, ähnlich wie die Drift-Schicht 20, und hat die gleiche Verunreinigungskonzentration wie die Drift-Schicht 20.
  • Die Gate-Isolierschicht 50 wird ebenfalls auf dem zweiten Wannenbereich 31 ausgebildet. Die Gate-Elektrode 60 wird auf der Gate-Isolierschicht 50 ausgebildet. Hier wird eine Feldbegrenzungsschicht 33 des zweiten Leitfähigkeitstyps ausgebildet, die in der Verunreinigungskonzentration des zweiten Leitfähigkeitstyps niedriger ist als die des zweiten Wannenbereichs 31, in einem Oberflächenschichtbereich des zweiten Wannenbereichs 31, der ein der Gate-Elektrode 60 zugewandter Bereich ist.
  • Zwischen der Gate-Elektrode 60 und der Source-Elektrode 80 wird eine Zwischen-Isolierschicht 55 ausgebildet. Weiterhin sind die Gate-Elektrode 60 und die Gate-Leitung 82 über dem zweiten Wannenbereich 31 mit einander durch Gate-Kontaktlöcher 95 verbunden, die in der Zwischen-Isolierschicht 55 ausgebildet werden. Ein p-Typ JTE-Bereich 37 aus Siliciumcarbid wird um die Peripherie des zweiten Wannenbereichs 31 herum ausgebildet und zwar auf der gegenüberliegenden Seite des ersten Wannenbereichs 30. Der JTE-Bereich 37 ist in der Verunreinigungskonzentration niedriger als der zweite Wannenbereich 31.
  • Eine Feldisolierschicht 51 dicker als die Gate-Isolierschicht 50 oder die Gate-Isolierschicht 50 wird auf dem zweiten Wannenbereich 31 und der Feldbegrenzungsschicht 33 ausgebildet. Eine Öffnung (zweites Kontaktloch 91) wird zum Teil in der Gate-Isolierschicht 50 oder der Feldisolierschicht 51 auf der Oberfläche des zweiten Wannenbereichs 31 ausgebildet. In der Öffnung wird die Source-Elektrode 80 ausgebildet, die z.B. mit den ohmschen Elektroden 70 verbunden ist. Der zweite Wannenbereich 31 hat hier keine direkte ohmsche Verbindung zur Source-Elektrode 80, sondern ist von der Source-Elektrode 80 isoliert oder bildet mit ihr eine Schottky-Verbindung.
  • Im aktiven Bereich ist die Source-Elektrode 80 auf den ohmschen Elektroden 70, der ersten Schottky-Elektrode 71 und den Kontaktbereichen 32 mit der Source-Elektrode 80 auf der Zwischen-Isolierschicht 55 durch ein erstes Kontaktloch 90 verbunden, das durch die Zwischen-Isolierschicht 55 und die Gate-Isolierschicht 50 ausgebildet wird.
  • Auf der Rückseite des Halbleitersubstrats 10 wird eine Drain-Elektrode 84 ausgebildet.
  • Als Nächstes wird ein Verfahren zur Herstellung des SiC-MOSFET mit eingebauten SBDs als Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 beschrieben.
  • Zunächst wird die Drift-Schicht 20 aus n-Typ Siliciumcarbid mit einer Verunreinigungskonzentration von 1 × 1015 bis 1 × 1017 cm-3 und einer Dicke von 5 µm bis 50 µm durch chemische Gasphasenabscheidung (CVD) auf dem Halbleitersubstrat 10 epitaktisch gezüchtet, dessen erste Hauptfläche in einer Ebenenrichtung eine (0001)-Ebene mit einem Versatzwinkel ist, die einen 4H-Polytyp aufweist und die aus Siliciumcarbid vom n-Typ mit geringem Widerstand besteht.
  • Als Nächstes wird in einem vorgegebenen Bereich auf der Oberfläche der Drift-Schicht 20 eine Implantationsmaske z.B. mit einem Photoresist ausgebildet. Dann werden p-Typ-Verunreinigungen, wie z.B. Aluminium (Al) ionenimplantiert. Dabei reicht die Tiefe des ionenimplantierten Al ungefähr von 0,5 µm bis 3 µm, was die Dicke der Drift-Schicht 20 nicht überschreitet. Die Verunreinigungskonzentration des ionenimplantierten Al liegt im Bereich von 1 × 1017 bis 1 × 1019 cm-3 und ist damit höher als die der Drift-Schicht 20. Dann wird die Implantationsmaske entfernt. Mit diesem Prozess wird der ionenimplantierte Al-Bereich zum ersten Wannenbereich 30 und zum zweiten Wannenbereich 31.
  • Als Nächstes wird eine Implantationsmaske auf der Oberfläche der Drift-Schicht 20 z.B. mit einem Photoresist ausgebildet. Dann werden p-Typ-Verunreinigungen, wie z.B. Al ionenimplantiert. Dabei reicht die Tiefe des ionenimplantierten Al ungefähr von 0,5 µm bis 3 µm, was die Dicke der Drift-Schicht 20 nicht übersteigt. Die Verunreinigungskonzentration des ionenimplantierten Al liegt im Bereich von 1 × 1016 bis 1 × 1018 cm-3, was höher ist als die der Drift-Schicht 20 und niedriger als die der ersten Wannenbereiche 30. Dann wird die Implantationsmaske entfernt.
  • Mit diesem Prozess wird der ionenimplantierte Al-Bereich zum JTE-Bereich 37. Ebenso bildet die Ionenimplantation von Al in einen vorbestimmten Bereich mit einer Verunreinigungskonzentration, die niedriger ist als die des zweiten Wannenbereichs 31, die Feldbegrenzungsschicht 33. Hier wird Al so ionenimplantiert, dass ein Bereich tiefer als die Feldbegrenzungsschicht 33 die gleiche Störstellenkonzentrationsverteilung aufweist wie der zweite Wannenbereich 31. Ebenso bildet die Ionenimplantation von Al in einen vorgegebenen Bereich mit einer Verunreinigungskonzentration, die höher ist als die des ersten Wannenbereichs 30, die Kontaktbereiche 32.
  • Als Nächstes wird eine Implantationsmaske z.B. mit einem Photoresist so geformt, dass jeweils ein vorbestimmter Bereich innerhalb der ersten Wannenbereiche 30 auf der Oberfläche der Drift-Schicht 20 geöffnet wird. Dann werden n-Typ-Verunreinigungen, wie z.B. Stickstoff (N) ionenimplantiert. Die Tiefe des ionenimplantierten N ist geringer als die Dicke der ersten Wannenbereiche 30. Die Verunreinigungskonzentration des ionenimplantierten N reicht von 1 × 1018 bis 1 × 1021 cm-3, was die p-Typ-Verunreinigungskonzentration der ersten Wannenbereiche 30 übersteigt. n-Typ-Bereiche in den Bereichen, in denen N in diesem Prozess implantiert worden ist, werden zu Source-Bereichen 40.
  • Als Nächstes führt eine thermische Bearbeitungseinrichtung in einer Inertgasatmosphäre, wie z.B. Argon (Ar) einen Temperprozess bei einer Temperatur von 1300 °C bis 1900 °C für 30 Sekunden bis 1 Stunde durch. Bei diesem Tempern werden die ionenimplantierten N und Al elektrisch aktiviert.
  • Dann wird die Feldisolierschicht 51 aus Siliciumoxid mit einer Dicke von 0,5 µm bis 2 µm z.B. durch CVD oder eine Photolithographietechnik auf dieser Halbleiterschicht in einem Bereich außerhalb des aktiven Bereichs ausgebildet, der im Wesentlichen einem Bereich entspricht, in dem die ersten Wannenbereiche 30 ausgebildet werden.
  • Als Nächstes wird die Oberfläche vom Siliciumcarbid, die nicht mit der Feldisolierschicht 51 bedeckt ist, thermisch oxidiert, um eine Siliciumoxidschicht, wie etwa die Gate-Isolierschicht 50 mit einer vorbestimmten Dicke zu bilden. Dann wird eine polykristalline Siliciumschicht mit Leitfähigkeit durch Niederdruck-CVD auf der Gate-Isolierschicht 50 und der Feldisolierschicht 51 ausgebildet und zu einer Gate-Elektrode 60 strukturiert. Als Nächstes wird die Zwischen-Isolierschicht 55 aus Siliciumoxid durch Niederdruck-CVD ausgebildet. Dann wird das erste Kontaktloch 90 durch die Zwischen-Isolierschicht 55 und die Gate-Isolierschicht 50 ausgebildet, um die Kontaktbereiche 32 und die Source-Bereiche 40 im aktiven Bereich zu erreichen. Gleichzeitig wird das zweite Kontaktloch 91 ausgebildet, um den zweiten Wannenbereich 31 zu erreichen.
  • Als Nächstes wird z.B. durch Sputtern eine Metallschicht ausgebildet, die hauptsächlich Ni enthält. Dann wird die Metallschicht bei einer Temperatur von 600 °C bis 1100 °C einem thermischen Prozess unterzogen, so dass die hauptsächlich Ni enthaltende Metallschicht mit einer Siliciumcarbidschicht im ersten Kontaktloch 90 reagiert, wobei zwischen der Siliciumcarbidschicht und der Metallschicht ein Silicid entsteht. Anschließend wird die aus der Reaktion resultierende Restmetallschicht, die nicht das Silicid ist, durch Nassätzen entfernt. Damit werden die ohmschen Elektroden 70 ausgebildet.
  • Dann wird eine metallische Schicht, die hauptsächlich Ni enthält, auf der Rückseite (zweite Hauptfläche) des Halbleitersubstrats 10 ausgebildet und thermisch behandelt, so dass eine Rückflächen-ohmsche-Elektrode (nicht abgebildet) auf der Rückseite des Halbleitersubstrats 10 ausgebildet wird.
  • Anschließend werden Bereiche der Zwischen-Isolierschicht 55 auf den ersten Trennungsbereichen 21 und Bereiche der Zwischen-Isolierschicht 55 an den Stellen, an denen die Gate-Isolierschicht 50 und die Gate-Kontaktlöcher 95 ausgebildet werden sollen, durch Strukturierung z.B. mit einem Photoresist entfernt. Das Abtragungsverfahren ist eine Nassätzung, die die Oberfläche der Siliciumcarbidschicht als Schottky-Grenzfläche nicht beschädigt.
  • Dann wird eine zu Schottky-Elektroden zu formende Metallschicht, z.B. durch Sputtern, abgeschieden. Dann werden die ersten Schottky-Elektroden 71 auf den ersten Trennungsbereichen 21 im ersten Kontaktloch 90 durch Strukturierung, z.B. mit einem Photoresist, ausgebildet.
  • Anschließend wird ein Verdrahtungsmetall z.B. aus Al durch Sputtern oder Bedampfen auf der Oberfläche des bisher bearbeiteten Substrats ausgebildet und durch ein photolithographisches Verfahren in eine vorbestimmte Form gebracht, um die Source-Elektrode 80 in Kontakt mit den ohmschen Elektroden 70, den ersten Schottky-Elektroden 71 und dem zweiten Wannenbereich 31 für die Source und den Gate-Anschluss 81 und die Gate-Leitung 82 in Kontakt mit der Gate-Elektrode 60 zu bilden.
  • Weiterhin wird die Drain-Elektrode 84 als Metallschicht auf der Oberfläche der auf der Rückseite des Substrats ausgebildeten ohmschen Elektrode (nicht gezeigt) ausgebildet und vervollständigt so die Herstellung der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1, die in den 1 bis 3 dargestellt ist.
  • Als Nächstes wird der Betrieb des SiC-MOSFET mit eingebauten SBDs als Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 beschrieben. Hier wird eine Siliciumcarbid-Halbleiteranordnung aus 4H-Typ Siliciumcarbid als Halbleitermaterial beschrieben. In diesem Fall beträgt das Diffusionspotential an einem p-n-Übergang etwa 2 V.
  • Zunächst wird der Freilaufbetrieb beschrieben.
  • Beim Freilaufbetrieb wird eine Spannung von mehreren Volt erzeugt, da die Drain-Spannung (eine Spannung an der Drain-Elektrode 84) niedriger ist als die Source-Spannung (eine Spannung an der Source-Elektrode 80). Beim Vorhandensein der Source-Elektrode 80 mit einer ohmschen Verbindung zum zweiten Wannenbereich 31 über die ohmschen Elektroden 70 wird ein Großteil der Spannung zwischen Source und Drain an den zwischen dem zweiten Wannenbereich 31 und der Drift-Schicht 20 ausgebildeten p-n-Übergang angelegt, so dass ein bipolarer Strom durch die durch den zweiten Wannenbereich 31 und die Drift-Schicht 20 ausgebildete p-n- Diode fließt.
  • Der zweite Wannenbereich 31 hat jedoch keine ohmsche Verbindung zur Source-Elektrode 80 in der Siliciumcarbid-Halbleiteranordnung gemäß der vorliegenden Erfindung. Daher werden im zweiten Wannenbereich 31 während des Freilaufbetriebs keine Majoritätsträger implantiert. Folglich fließt der bipolare Strom, der ein Vorwärtsstrom ist, nicht durch den p-n-Übergang zwischen dem zweiten Wannenbereich 31 und der Drift-Schicht 20. Dadurch kann die Ausdehnung von Stapelfehlern im p-n-Übergang und eine Verringerung der Durchbruchspannung durch diese Ausdehnung der Stapelfehler vermieden werden.
  • Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 wird die Spannung, die beim Einschalten durch im zweiten Wannenbereich 31 erzeugte überschüssige Ladungen entsteht, zwischen der Gate-Elektrode 60 und dem zweiten Wannenbereich 31 angelegt. Diese Spannung wird zwischen der Gate-Isolierschicht 50 und der in der Feldbegrenzungsschicht 33 ausgebildeten Verarmungsschicht aufgeteilt.
  • Diese Verarmungsschicht wird im zweiten Wannenbereich 31 ausgebildet, auch wenn die Feldbegrenzungsschicht 33 nicht ausgebildet wird. Dabei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 unterhalb der Gate-Elektrode 60 die Feldbegrenzungsschicht 33 mit geringerer Verunreinigungskonzentration als im zweiten Wannenbereich 31 ausgebildet wird, ist die Breite dieser Verarmungsschicht deutlich größer als bei Nichtbildung der Feldbegrenzungsschicht 33. Da die Verarmungsschicht in dieser Feldbegrenzungsschicht 33 einen Großteil der Spannung aufnehmen kann, die beim Einschalten aus den überschüssigen Ladungen im zweiten Wannenbereich 31 erzeugt wird, kann die an die Gate-Isolierschicht 50 anzulegende Spannung deutlich reduziert werden. Dadurch kann die Zuverlässigkeit der Gate-Isolierschicht 50 deutlich erhöht werden.
  • Somit können bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 bipolare Vorgänge im Anschlussbereich unterdrückt werden. Außerdem können die in der Gate-Isolierschicht 50 erzeugte Spannung, die beim Einschalten im zweiten Wannenbereich 31 entsteht, reduziert und ein dielektrischer Durchschlag in der Gate-Isolierschicht vermieden werden.
  • Obwohl die Beschreibung zur Ausführungsform 1 besagt, dass die ersten Wannenbereiche 30 vom zweiten Wannenbereich 31 getrennt sind, können die ersten Wannenbereiche 30 mit dem zweiten Wannenbereich 31 verbunden sein. Auch wenn beschrieben ist, dass die vielen ersten Wannenbereichen 30 voneinander getrennt sind, können sie auch alle miteinander verbunden sein. 4 ist eine schematische Draufsicht, wenn die ersten Wannenbereiche 30 mit dem zweiten Wannenbereich 31 und die ersten Wannenbereiche 30 alle miteinander verbunden sind. Dabei befindet sich jeder der ersten Wannenbereiche 30 in einem Abstand von 50 µm oder weniger zum Source-Bereich 40 im ersten Wannenbereich 30 bzw. zur ersten Schottky-Elektrode 71, die auf dem ersten Trennungsbereich 21 im ersten Wannenbereich 30 ausgebildet worden ist.
  • 5 ist eine schematische Draufsicht, die hauptsächlich einen Siliciumcarbid-Halbleiterbereich in einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Merkmal gemäß Ausführungsform 1 darstellt. In 5 wird ein Kontaktloch des zweiten Wannenbereichs 92 mit einer ohmschen Verbindung zum zweiten Wannenbereich 31 und der Source-Elektrode 80 auf einem Bereich des zweiten Wannenbereichs 31 ausgebildet. 6 ist eine schematische Schnittansicht, die einen Querschnitt durch den Bereich zeigt, in dem das Kontaktloch des zweiten Wannenbereichs 92 in 5 ausgebildet wird.
  • In 6 wird das Kontaktloch des zweiten Wannenbereichs 92 durch die Feldisolierschicht 51 und die Zwischen-Isolierschicht 55 ausgebildet. Der zweite Wannenbereich 31 unter dem Kontaktloch des zweiten Wannenbereichs 92 kann einen zweiten Kontaktlochbereich 36 enthalten, der eine höhere p-Typ-Verunreinigungskonzentration und einen geringeren Widerstand als der zweite Wannenbereich 31 aufweist.
  • Das Kontaktloch des zweiten Wannenbereichs 92 entsteht auf dem kürzesten Weg im zweiten Wannenbereich 31 in einem Abstand von 10 µm oder mehr vom zweiten Kontaktloch 91 in der Querrichtung. Dabei gilt ein Bereich im zweiten Wannenbereich 31 in einem Abstand von 10 µm oder mehr vom Kontaktloch des zweiten Wannenbereichs 92 als im Wesentlichen nicht-ohmsche Verbindung. Bevorzugt sollte der Abstand zwischen dem zweiten Kontaktloch 91 und dem Kontaktloch des zweiten Wannenbereichs 92 auf dem kürzesten Weg im zweiten Wannenbereich 31 einen Wert von 50 µm oder mehr besitzen.
  • Obwohl die Ionenimplantation in den bei der Ausführungsform 1 beschriebenen Beispielen in einer vorgegebenen Reihenfolge durchgeführt wird, kann die Reihenfolge der Ionenimplantation gegebenenfalls geändert werden. Ferner kann die Feldbegrenzungsschicht 33 durch Gegendotierung von n-Typ-Ionen im Oberflächenschichtbereich des zweiten Wannenbereichs 31 ausgebildet werden, nachdem p-Typ-Ionen zur Bildung des zweiten Wannenbereichs 31 implantiert worden sind. Darüber hinaus kann die Reihenfolge der Bildung der ohmschen Elektrode auf der Rückseite sowie der ohmschen Elektroden 70 und der ersten Schottky-Elektroden 71 auf der Vorderseite gegebenenfalls geändert werden.
  • Obwohl die ersten Schottky-Elektroden 71 in den bei der Ausführungsform 1 beschriebenen Beispielen nur auf den ersten Trennungsbereichen 21 und den ersten Wannenbereichen 30 ausgebildet werden, können sie auf den ohmschen Elektroden 70 und der Zwischen-Isolierschicht 55 ausgebildet werden.
  • Obwohl die Ausführungsform 1 auf der Grundlage des planaren Typs beschrieben wird, bei dem der Kanalbereich und die Schottky-Elektrodenoberfläche parallel zur Waferebene ausgebildet werden, ist die Ausführungsform 1 auch bei einem Grabentyp verwendbar, bei dem der Kanalbereich oder die Schottky-Elektrodenoberfläche diagonal oder vertikal zur Waferebene ausgebildet werden. Hier umfassen die in dieser Beschreibung definierten Oberflächen nicht nur die Waferebene, sondern auch die Oberfläche, in der ein Graben ausgebildet wird.
  • Obwohl die ersten Trennungsbereiche 21 ähnlich wie die Drift-Schicht 20 vom n-Typ sind und die gleiche Verunreinigungskonzentration wie die Drift-Schicht 20 gemäß Ausführungsform 1 aufweisen, können die ersten Trennungsbereiche 21 eine höhere n-Typ-Verunreinigungskonzentration aufweisen als die Drift-Schicht 20. Diese Angaben zu den ersten Trennungsbereichen 21 gelten auch für die zweiten Trennungsbereiche 22 und den dritten Trennungsbereich 23.
  • Obwohl vorstehend beschrieben ist, dass der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp n-Typ bzw. p-Typ sind und dass sie umgekehrt sein können, bringt die Verwendung des ersten Leitfähigkeitstyps als n-Typ und des zweiten Leitfähigkeitstyps als p-Typ mehr Vorteile.
  • Obwohl Ausführungsform 1 ein Beispiel für das Vorhandensein eines MOSFET mit eingebauten SBDs im aktiven Bereich beschreibt, kann der MOSFET mit eingebauten SBDs durch einen MOSFET mit einer n-Typ Kanal-Epitaxialschicht 49 auf p-Typ Wannenbereichen ersetzt werden. Dieser MOSFET kann so ausgelegt werden, dass die Kanal-Epitaxialschicht 49 als Unipolardioden mit einer Gate-Spannung kleiner oder gleich einer Schwellenspannung arbeitet und die Einschaltspannung der Unipolardioden niedriger ist als die Betriebsspannung einer p-n-Diode, die aus den p-Typ-Wannenbereichen und einer n-Typ-Drift-Schicht ausgebildet wird. 7 ist eine schematische Schnittansicht eines solchen MOSFETs, der den MOSFET mit eingebauten SBDs in 2 ersetzt. Folglich kann das Anlegen eines Sperrstroms an einen Kanalbereich im MOSFET während des Freilaufbetriebs die gleichen Vorteile wie die des MOSFET mit eingebauten SBDs bringen.
  • Ausführungsform 2
  • Der Anschlussbereich der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 beinhaltet die Feldbegrenzungsschicht 33 im Oberflächenschichtbereich des zweiten Wannenbereichs 31 unterhalb eines Bereichs mit der Gate-Elektrode 60. Bei der Ausführungsform 2 wird die Feldbegrenzungsschicht 33 über dem gesamten zweiten Wannenbereich 31 ausgebildet, wie die schematische Schnittansicht gemäß 8 illustriert. Im Übrigen wird die Feldbegrenzungsschicht 33 in einem oberen Schichtbereich des zweiten Wannenbereichs 31 ausgebildet, oberhalb dessen die Gate-Elektrode 60 durch die Feldisolierschicht 51 und der Gate-Anschluss 81 durch die Feldisolierschicht 51 und die Zwischen-Isolierschicht 55 ausgebildet werden.
  • Das Verfahren zur Herstellung der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 ist identisch mit dem gemäß Ausführungsform 1. Die Feldbegrenzungsschicht 33 über dem gesamten zweiten Wannenbereich 31 kann durch bloße Veränderung des Maskenmusters ausgebildet werden.
  • Die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 kann die bei der Ausführungsform 1 beschriebenen Vorteile erbringen, nämlich im Einschaltfall nicht nur die an die zwischen dem zweiten Wannenbereich 31 und der Gate-Elektrode 60 ausgebildete Gate-Isolierschicht 50 anzulegende Spannung zu reduzieren, sondern auch die an die zwischen dem zweiten Wannenbereich 31 und der Gate-Elektrode 60 ausgebildete Feldisolierschicht 51 und die zwischen dem zweiten Wannenbereich 31 und dem Gate-Anschluss 81 ausgebildete Feldisolierschicht 51 und die Zwischen-Isolierschicht 55 anzulegenden Spannungen. Dadurch kann die Zuverlässigkeit der Feldisolierschicht 51 und der Zwischen-Isolierschicht 55 deutlich erhöht werden.
  • Die ersten Wannenbereiche 30 können gleichzeitig mit einer Verunreinigungskonzentrationsverteilung in der gleichen Tiefenrichtung wie die des zweiten Wannenbereichs 31 über die gesamte Fläche, auf der die Feldbegrenzungsschicht 33 ausgebildet wird, ausgebildet werden. 9 ist eine schematische Schnittansicht der Feldbegrenzungsschicht 33, die über die Gesamtheit der ersten Wannenbereiche 30 und des zweiten Wannenbereichs 31 ausgebildet wird. Diese Struktur kann durch Ionenimplantation gleichzeitig die Gesamtheit der ersten Wannenbereiche 30 und des zweiten Wannenbereichs 31 bilden und die Herstellungsprozesse vereinfachen.
  • Ausführungsform 3
  • Bei einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3, deren schematische Schnittansicht in 10 dargestellt ist, wird die Feldbegrenzungsschicht 33 in jedem Ebenen-Bereich ausgebildet, in dem zumindest sowohl der zweite Wannenbereich 31 als auch die Gate-Elektrode 60 ausgebildet werden, wobei die Feldbegrenzungsschicht 33 nicht in einem Oberflächenschichtbereich des zweiten Wannenbereichs 31 ausgebildet wird, der mit der Source-Elektrode 80 in Kontakt steht. Die Feldbegrenzungsschicht 33 kann in einem Ebenen-Bereich ausgebildet werden, in dem die Gate-Elektrode 60 nicht ausgebildet wird. Da die übrigen Merkmale die gleichen sind wie gemäß Ausführungsform 2, wird eine detaillierte Beschreibung weggelassen.
  • Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3 wird die beim Einschalten zwischen dem zweiten Wannenbereich 31 und der Gate-Elektrode 60 erzeugte Spannung auf die in der Feldbegrenzungsschicht 33 und der Gate-Isolierschicht 50 bzw. der Feldisolierschicht 51 ausgebildete Verarmungsschicht in allen zwischen dem zweiten Wannenbereich 31 und der Gate-Elektrode 60 liegenden Bereichen aufgeteilt. Dadurch kann verhindert werden, dass an die Gate-Isolierschicht 50 oder die Feldisolierschicht 51 eine hohe Spannung angelegt wird und die Zuverlässigkeit der Halbleiteranordnung erhöht werden.
  • Wenn der zweite Wannenbereich 31 und der erste Wannenbereich 30 gleichzeitig durch die gleichen Prozesse ausgebildet werden, kann die Oberflächenschicht des ersten Wannenbereichs 30 eine beliebige Verunreinigungskonzentration aufweisen, die sich von der der Feldbegrenzungsschicht 33 unterscheidet, z.B. durch Erhöhung der Akzeptorkonzentration. So kann der in den ersten Wannenbereichen 30 im aktiven Bereich ausgebildete MOSFET auf eine Schwellenspannung eingestellt werden, bei der eine Fehlfunktion kaum auftritt.
  • Ausführungsform 4
  • Im Anschlussbereich der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 hat der zweite Wannenbereich 31 eine nicht-ohmsche Verbindung zur Source-Elektrode 80, ohne einen ohmschen Kontakt zu ihr zu haben. Dabei kann innerhalb des zweiten Wannenbereichs 31 ein Trennungsbereich des ersten Leitfähigkeitstyps in Ebenenrichtung ähnlich wie im ersten Wannenbereich 30 im aktiven Bereich ausgebildet werden, und es kann eine Elektrode ausgebildet werden, die mit diesem Trennungsbereich eine Schottky-Verbindung bildet. Da die übrigen Merkmale die gleichen sind wie gemäß Ausführungsform 1, wird die detaillierte Beschreibung weggelassen.
  • 11 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsfonn 4, die schematisch einen Querschnitt entlang der Linie a-a' (1) von der Source-Elektrode 80 zur Gate-Leitung 82 an der Peripherie der unter Bezugnahme auf 1 beschriebenen Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 darstellt.
  • Ein vierter Trennungsbereich 24 des ersten Leitfähigkeitstyps, der aus Siliciumcarbid besteht, wird innerhalb der Ebene des zweiten Wannenbereichs 31 des zweiten Leitfähigkeitstyps im Anschlussbereich von 11 ausgebildet, eine zweite Schottky-Elektrode 73, die mit dem vierten Trennungsbereich 24 eine Schottky-Verbindung bildet, wird auf dem vierten Trennungsbereich 24 ausgebildet. Die Feldbegrenzungsschicht 33 wird im Oberflächenschichtbereich des zweiten Wannenbereichs 31 um den vierten Trennungsbereich 24 ausgebildet, die Source-Elektrode 80 wird im zweiten Kontaktloch 91 auf dem vierten Trennungsbereich 24 und der Feldbegrenzungsschicht 33 ausgebildet. Die übrigen Merkmale entsprechen denen gemäß Ausführungsform 1.
  • Da die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 4 eine Struktur zur Bildung einer Schottky-Verbindung mit der Drift-Schicht 20 in der Ebene des zweiten Wannenbereichs 31 ähnlich wie im aktiven Bereich aufweist, kann der durch den zweiten Wannenbereich 31 fließende bipolare Strom, der eine Anschlussstruktur darstellt, weiter reduziert werden.
  • Ausführungsform 5
  • Wie die schematische Schnittansicht gemäß 12 zeigt, weist die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 einen Parasitärkanal-Stopperbereich 35 des zweiten Leitfähigkeitstyps in einem Bereich zwischen dem zweiten Kontaktloch 91 und dem dritten Trennungsbereich 23 auf, in einem Bereich, in dem die Feldbegrenzungsschicht 33 im Oberflächenschichtbereich des zweiten Wannenbereichs 31 ausgebildet wird. Da die übrigen Merkmale die gleichen sind wie die gemäß den Ausführungsformen 1 bis 3, wird eine detaillierte Beschreibung weggelassen.
  • Obwohl der Parasitärkanal-Stopperbereich 35 in der Feldbegrenzungsschicht 33 auf dem kürzesten Weg ausgebildet wird, um zumindest das zweite Kontaktloch 91 mit dem dritten Trennungsbereich 23 zu verbinden, kann der Parasitärkanal-Stopperbereich 35 auf den übrigen Wegen ausgebildet werden. Ferner gehört der Parasitärkanal-Stopperbereich 35 zum zweiten Leitfähigkeitstyp und weist für den zweiten Leitfähigkeitstyp eine höhere Störstellenkonzentration auf als die Feldbegrenzungsschicht 33 und der zweite Wannenbereich 31.
  • Der Parasitärkanal-Stopperbereich 35 kann in einem Bereich ausgebildet werden, der von der Feldbegrenzungsschicht 33 umgeben ist.
  • Als Nächstes wird ein Verfahren zur Herstellung der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 beschrieben. Die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 wird auf die gleiche Weise hergestellt wie die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 und kann durch Hinzufügen von Verfahrensschritten zur Bildung einer Implantationsmaske zur Bildung des Parasitärkanal-Stopperbereichs 35, Implantieren von Ionen und Entfernen der Implantationsmaske hergestellt werden.
  • Ohne Hinzufügen der neuen Verfahrensschritte kann der Parasitärkanal-Stopperbereich 35 gleichzeitig mit der Bildung der Kontaktbereiche 32 ausgebildet werden. Dabei hat der Parasitärkanal-Stopperbereich 35 die gleiche Verunreinigungskonzentration wie die Kontaktbereiche 32 und kann ohne Erhöhung der Herstellungskosten durch Hinzufügen der Verfahrensschritte hergestellt werden.
  • Als Nächstes werden die Vorteile der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 beschrieben.
  • In einer Siliciumcarbid-Halbleiteranordnung, in der im Gegensatz zur Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 der Parasitärkanal-Stopperbereich 35 nicht ausgebildet wird, kann der Bereich, in dem die Feldbegrenzungsschicht 33 eine geringere Verunreinigungskonzentration aufweist als der zweite Wannenbereich 31, einen parasitären n-Typ-Kanal in der Oberflächenschicht der Feldbegrenzungsschicht 33 und einen Leckagepfad enthalten, der von der Drain-Elektrode 84 zur Source-Elektrode 80 durch den dritten Trennungsbereich 23, den parasitären n-Typ-Kanal und das zweite Kontaktloch 91 führt, und zwar im AUS-Zustand, d.h. wenn keine positive Spannung (eine Spannung, die einen Stromfluss durch einen MOSFET bewirkt) an die Gate-Elektrode angelegt wird. Dies kann zu einem Anstieg des Leckstroms oder zu einem Versagen bei der Aufrechterhaltung der Durchbruchspannung in der Siliciumcarbid-Halbleiteranordnung führen. Dieses Phänomen tritt leichter auf, wenn der zweite Wannenbereich 31 keine ohmsche Verbindung zur Source-Elektrode 80 hat.
  • Insbesondere dann bildet sich leicht der Leckstrompfad, wenn der Verschiebungsstrom durch den p-n-Übergang, der beim Ausschalten zwischen dem zweiten Wannenbereich 31 und der Drift-Schicht 20 ausgebildet wird, durch den zweiten Wannenbereich 31 fließt, wenn das Potential des zweiten Wannenbereichs 31 mit einer nicht-ohmschen Verbindung zur Source-Elektrode 80 zunimmt und das Potential für Elektronen im zweiten Wannenbereich 31 abnimmt.
  • Da bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 in einem Bereich der Feldbegrenzungsschicht 33 zwischen dem zweiten Kontaktloch 91 und dem dritten Trennungsbereich 23 dagegen der Parasitärkanal-Stopperbereich 35 mit einer höheren Störstellenkonzentration als in der Feldbegrenzungsschicht 33 und im zweiten Wannenbereich 31 ausgebildet wird, wird der parasitäre n-Typ-Kanal durch den Parasitärkanal-Stopperbereich 35 unterbrochen und das Auftreten des Leckstroms unterdrückt. Somit kann auch bei zunehmendem Potential des zweiten Wannenbereichs 31 beim Abschalten das Auftreten des Leckstroms unterdrückt und eine zuverlässigere Siliciumcarbid-Halbleiteranordnung realisiert werden.
  • Wenn der Parasitärkanal-Stopperbereich 35 in einem Bereich ausgebildet wird, über dem die Gate-Elektrode 60 nicht durch die Gate-Isolierschicht 50 ausgebildet wird, wird die Isolierschicht zwischen dem Parasitärkanal-Stopperbereich 35 und der Gate-Elektrode 60 nicht einem hohen elektrischen Feld ausgesetzt, was die Zuverlässigkeit wesentlich erhöht.
  • Ausführungsform 6
  • Die Ausführungsformen 1 bis 5 beschreiben hauptsächlich, im Prinzip im Anschlussbereich der Siliciumcarbid-Halbleiteranordnung, dass der zweite Wannenbereich 31 mit der Anschlussstruktur von den ersten Wannenbereichen 30 im aktiven Bereich getrennt ist und dass der zweite Wannenbereich 31 eine nicht-ohmsche Verbindung zur Source-Elektrode 80 hat. Bei der Ausführungsform 6 ist der zweite Wannenbereich 31 mit der Anschlussstruktur teilweise über Hilfsverbindungsbereiche 34 mit den ersten Wannenbereichen 30 verbunden. Da die übrigen Strukturen die gleichen sind wie gemäß den Ausführungsformen 1 bis 5, wird eine detaillierte Beschreibung weggelassen.
  • 13 ist eine schematische Draufsicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6. In 13 sind die ersten Wannenbereiche 30 im aktiven Bereich über die Hilfsverbindungsbereiche 34 des zweiten Leitfähigkeitstyps mit dem zweiten Wannenbereich 31 im Anschlussbereich verbunden. 13 ist eine auf die Ausführungsform 1 angewandte Zeichnung.
  • Die Hilfsverbindungsbereiche 34 des zweiten Leitfähigkeitstyps sollten gleichzeitig mit dem zweiten Wannenbereich 31 durch Veränderung der Ionenimplantationsmaske ausgebildet werden.
  • Wenn die ersten Wannenbereiche 30 im aktiven Bereich vollständig vom zweiten Wannenbereich 31 mit der Anschlussstruktur getrennt sind und sich der zweite Wannenbereich 31 vollständig im Schwebezustand befindet, kann der zweite Wannenbereich 31 abhängig von Zustand oder Struktur aufgeladen werden, was zu einem dielektrischen Durchschlag in der Isolierschicht auf dem zweiten Wannenbereich 31 führen kann.
  • Da der zweite Wannenbereich 31 über die Hilfsverbindungsbereiche 34 bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 verbunden ist, kann die Unterdrückung des dielektrischen Durchschlags in der Isolierschicht auf dem zweiten Wannenbereich 31 zuverlässiger erfolgen, was die Zuverlässigkeit deutlich erhöhen kann.
  • Dabei können Bereiche in der Nähe der Hilfsverbindungsbereiche 34, die sich jeweils in der Nähe des Zentrums einer Seite der Siliciumcarbid-Halbleiteranordnung in 13 befinden, durch den Stromdurchgang durch die Hilfsverbindungsbereiche 34 ohne Durchgang durch den dritten Trennungsbereich 23 einer dielektrischen Degradation unterliegen. Im Gegensatz dazu fließt ein Strom durch den zweiten Wannenbereich 31 lange Zeit in ebener Querrichtung in Bereichen nahe den Hilfsverbindungsbereichen 34, die sich in der Nähe der Ecken der Siliciumcarbid-Halbleiteranordnung in 13 befinden, wie bei der Ausführungsform 1 beschrieben. Dann tritt der durch einen Schichtwiderstand verursachte Spannungsabfall im zweiten Wannenbereich 31 auf, so dass der Durchgang des bipolaren Stromes unterdrückt wird.
  • Obwohl die ersten Wannenbereiche 30 gemäß Ausführungsform 1 in der Struktur von 4 in vielen Punkten mit dem zweiten Wannenbereich 31 verbunden sind, ist die Anzahl der Verbindungen zwischen den ersten Wannenbereichen 30 und dem zweiten Wannenbereich 31 gemäß Ausführungsform 6 begrenzt. Dadurch wird die Anzahl der Punkte, die einer dielektrischen Degradation unterliegen können, reduziert. Dadurch wird die dielektrische Degradation, die durch den Durchgang des bipolaren Stroms durch den zweiten Wannenbereich 31 verursacht wird, begrenzt.
  • Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 können die Möglichkeit des Auftretens eines dielektrischen Durchschlags im Schwebezustand des zweiten Wannenbereichs 31 verringert und die Verringerung der Zuverlässigkeit durch den Durchgang des bipolaren Stroms durch den zweiten Wannenbereich 31 minimiert werden.
  • Die Bereiche, in denen die Hilfsverbindungsbereiche 34 ausgebildet werden, sollten kürzer sein als der Bereich, in dem der dritte Trennungsbereich 23 ausgebildet wird, z.B. kleiner oder gleich 1/10 der Länge des Bereichs, in dem der dritte Trennungsbereich 23 ausgebildet wird. Folglich kann die Möglichkeit einer dielektrischen Degradation auf etwa kleiner oder gleich 1/10 reduziert werden, was die Zuverlässigkeit der Elemente erheblich verbessern kann.
  • Obwohl hier n-Typ (der erste Leitfähigkeitstyp) Verunreinigungen aus N bestehen, können die Verunreinigungen auch Phosphor oder Arsen sein. Und obwohl hier p-Typ (der zweite Leitfähigkeitstyp) Verunreinigungen aus Al bestehen, können die Verunreinigungen auch Bor oder Gallium sein.
  • Bei den in den Ausführungsformen 1 bis 6 beschriebenen MOSFETs ist die Gate-Isolierschicht 50 nicht unbedingt eine Oxidschicht aus Siliciumoxid, sondern es kann die Isolierschicht etwas anderes sein als eine Oxidschicht oder eine Kombination aus einer Isolierschicht aus etwas anderem und einer Oxidschicht. Obwohl zur Bildung der Gate-Isolierschicht 50 Siliciumoxid aus der thermischen Oxidation von Siliciumcarbid verwendet wird, kann auch eine abgeschiedene Schicht verwendet werden, die durch CVD unter Verwendung von Siliciumoxid ausgebildet wird. Weiterhin ist die vorliegende Erfindung auch auf einen MOSFET mit einer Super-Übergangsstruktur anwendbar.
  • Die oben bei den Ausführungsformen beschriebenen Bauelemente sind die MOSFETs mit der Gate-Isolierschicht 50. Jedoch ist die vorliegende Erfindung auf jedes unipolare Bauelement anwendbar, z.B. auf einen Sperrschicht-FET (JFET) und einen Metall-Halbleiter-Feldeffekttransistor (MESFET) ohne die Gate-Isolierschicht 50.
  • Obwohl die ohmschen Elektroden 70 und die ersten Schottky-Elektroden 71 für die Source in den obigen Ausführungsformen separat ausgebildet werden, können sie kontinuierlich mit/aus dem gleichen Material oder verschiedenen Materialien ausgebildet werden.
  • Die erste Schottky-Elektrode 71 und die zweite Schottky-Elektrode 73 können aus dem gleichen Material oder aus verschiedenen Materialien ausgebildet werden.
  • Die obigen Ausführungsformen beschreiben z.B. eine Kristallstruktur, eine ebene Richtung einer Hauptoberfläche, einen Versatzwinkel und die jeweiligen Implantationsbedingungen anhand der spezifischen Beispiele. Die Anwendbarkeit soll jedoch nicht auf die angegebenen numerischen Bereiche beschränkt sein.
  • Ausführungsform 7
  • Bei der Ausführungsform 7 wird ein Leistungswandler beschrieben, in dem die Siliciumcarbid-Halbleiteranordnungen gemäß den Ausführungsformen 1 bis 6 verwendet werden. Obwohl die vorliegende Erfindung nicht auf bestimmte Leistungswandler beschränkt ist, wird bei der Ausführungsform 7 die Anwendung der vorliegenden Erfindung auf einen dreiphasigen Wechselrichter beschrieben.
  • 14 ist ein Blockschaltbild, das die Konfiguration eines Leistungswandlersystems zeigt, das den Leistungswandler gemäß Ausführungsform 7 verwendet.
  • Das in 14 dargestellte Leistungswandlersystem beinhaltet eine Stromversorgung 100, einen Leistungswandler 200 und eine Last 300. Die Stromversorgung 100, die eine DC-Stromversorgung ist, versorgt den Leistungswandler 200 mit Gleichstrom. Die Stromquelle 100 kann verschiedene Arten von Komponenten enthalten, wie z.B. ein Gleichstromsystem, eine Solarbatterie oder eine wiederaufladbare Batterie, und kann eine Gleichrichterschaltung enthalten, die an ein Wechselstromsystem oder einen AC/DC-Wandler angeschlossen ist. Die Stromquelle 100 kann einen DC/DC-Wandler enthalten, der eine von einem Gleichstromsystem abgegebene Gleichstromleistung in eine vorgegebene Leistung umwandelt.
  • Der Leistungswandler 200, ein dreiphasiger Wechselrichter, der zwischen die Stromquelle 100 und die Last 300 geschaltet wird, wandelt den von der Stromquelle 100 gelieferten Gleichstrom in Wechselstrom um, um die Last 300 mit Wechselstrom zu versorgen. Wie in 14 dargestellt, enthält der Leistungswandler 200 eine Hauptwandlerschaltung 201, die den Gleichstrom in Wechselstrom umwandelt, eine Treiberschaltung 202, die ein Steuersignal zur Ansteuerung jedes Schaltelements in der Hauptwandlerschaltung 201 ausgibt, und eine Steuerschaltung 203, die an die Treiberschaltung 202 ein Steuersignal zur Steuerung der Treiberschaltung 202 ausgibt.
  • Die Last 300 ist ein dreiphasiger Elektromotor, der von der Wechselstromversorgung des Leistungswandlers 200 angesteuert wird. Die Last 300 ist nicht auf eine bestimmte Anwendung beschränkt, sondern ist ein Elektromotor, der in verschiedene Arten von elektrischen Geräten eingebaut wird. So wird als Last 300 beispielsweise ein Elektromotor für ein Hybridauto, ein Elektroauto, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage verwendet.
  • Der Leistungswandler 200 wird im Folgenden ausführlich beschrieben. Die Hauptwandlerschaltung 201 beinhaltet Schaltelemente und Freilaufdioden (nicht abgebildet). Das Schalten des Schaltelements bewirkt die Umwandlung der von der Stromversorgung 100 gelieferten Gleichspannung in die Wechselspannung. Die AC-Leistung wird dann der Last 300 zugeführt. Die spezifische Schaltungskonfiguration der Hauptwandlerschaltung 201 kann von unterschiedlicher Art sein. Die Hauptwandlerschaltung 201 gemäß Ausführungsform 7 ist eine dreiphasige Vollbrückenschaltung mit zwei Stufen und enthält sechs Schaltelemente und sechs antiparallel zu den jeweiligen Schaltelementen geschaltete Freilaufdioden.
  • Die Siliciumcarbid-Halbleiteranordnung gemäß einer der Ausführungsformen 1 bis 6 wird für jedes der Schaltelemente der Hauptwandlerschaltung 201 verwendet. Die sechs Schaltelemente bilden jeweils drei Paare oberer und unterer Zweige, bei denen die beiden Schaltelemente in Reihe geschaltet sind. Die drei Paare oberer und unterer Zweige bilden die jeweiligen Phasen (U-Phase, V-Phase und W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse der jeweiligen Paare oberer und unterer Zweige, d.h. drei Ausgangsanschlüsse der Hauptwandlerschaltung 201 sind mit der Last 300 verbunden.
  • Die Treiberschaltung 202 erzeugt Ansteuersignale zur Ansteuerung der Schaltelemente der Hauptwandlerschaltung 201 und liefert die Ansteuersignale an Steuerelektroden der Schaltelemente der Hauptwandlerschaltung 201. Konkret gibt die Treiberschaltung 202 an die Steuerelektroden der Schaltelemente gemäß dem später zu beschreibenden Steuersignal aus der Steuerschaltung 203 das Ansteuersignal zum Schalten des Schaltelements in den EIN-Zustand und das Ansteuersignal zum Schalten des Schaltelements in den AUS-Zustand aus.
  • Das Ansteuersignal ist ein Spannungssignal (EIN-Signal), das gleich einer oder höher als eine Schwellenspannung des Schaltelements ist, wenn das Schaltelement im EIN-Zustand gehalten wird. Das Ansteuersignal ist ein Spannungssignal (AUS-Signal), das gleich oder niedriger als die Schwellenspannung des Schaltelements ist, wenn das Schaltelement im AUS-Zustand gehalten wird.
  • Die Steuerschaltung 203 steuert die Schaltelemente der Hauptwandlerschaltung 201 so, dass der Last 300 eine gewünschte Leistung zugeführt wird. Konkret berechnet die Steuerschaltung 203, basierend auf der Leistung, die der Last 300 zugeführt werden soll, eine Zeit (EIN-Zeit), wann jedes der Schaltelemente der Hauptwandlerschaltung 201 in den EIN-Zustand übergehen soll. Beispielsweise kann die Hauptwandlerschaltung 201 durch eine PWM-Steuerung gesteuert werden, um die Einschaltzeitdauer der Schaltelemente entsprechend der auszugebenden Spannung zu modulieren.
  • Dann gibt die Steuerschaltung 203 einen Steuerbefehl (Steuersignal) an die Treiberschaltung 202 aus, so dass die Treiberschaltung 202 das EIN-Signal an das Schaltelement ausgibt, das jeweils in den EIN-Zustand eintreten soll, und das AUS-Signal an das Schaltelement, das jeweils in den AUS-Zustand eintreten soll. Die Treiberschaltung 202 gibt entsprechend diesem Steuersignal das EIN-Signal oder das AUS-Signal als Steuersignal an die Steuerelektrode jedes der Schaltelemente aus.
  • Da die Siliciumcarbid-Halbleiteranordnungen gemäß den Ausführungsformen 1 bis 6 im Leistungswandler gemäß Ausführungsform 7 als Schaltelemente der Hauptwandlerschaltung 201 angewendet werden, kann ein verlustarmer Leistungswandler realisiert werden, der zuverlässigere Hochgeschwindigkeitsschaltungen durchführt.
  • Obwohl die Ausführungsform 7 das Beispiel der Anwendung der vorliegenden Erfindung in einem dreiphasigen Wechselrichter mit zwei Stufen beschreibt, ist die vorliegende Erfindung nicht hierauf beschränkt, sondern kann in verschiedenen Leistungswandlern verwendet werden. Obwohl die Ausführungsform 7 den Leistungswandler mit den zwei Stufen beschreibt, kann der Leistungswandler auch drei oder mehrere Stufen haben. Die vorliegende Erfindung kann auch bei einem einphasigen Wechselrichter verwendet werden, wenn die Leistung einer einphasigen Last zugeführt wird. Darüber hinaus kann die vorliegende Erfindung auch bei einem DC/DC-Wandler oder einem AC/DC-Wandler verwendet werden, wenn die Leistung z.B. an eine DC-Last geliefert wird.
  • Der Leistungswandler, bei dem die vorliegende Erfindung verwendet wird, ist nicht auf einen Leistungswandler mit einem Motor als Last beschränkt. Der Leistungswandler kann auch als Stromversorgungseinrichtung einer Funkenerosionsmaschine, einer Laserstrahlmaschine, eines Induktionswärmekochgerätes oder eines berührungslosen Stromzuführungssystems verwendet werden. Er kann ferner als Leistungskonditionierer z.B. einer Solaranlage oder eines Stromspeichersystems eingesetzt werden.
  • Bezugszeichenliste
    • 10
    Halbleitersubstrat
    20
    Drift-Schicht
    21
    erster Trennungsbereich
    22
    zweiter Trennungsbereich
    23
    dritter Trennungsbereich
    24
    vierter Trennungsbereich
    30
    erster Wannenbereich
    31
    zweiter Wannenbereich
    32
    Kontaktbereich
    33
    Feldbegrenzungsschicht
    34
    Hilfsverbindungsbereich
    35
    Parasitärkanal-Stopperbereich
    37
    JTE-Bereich
    40
    Source-Bereich
    45
    Siliciumcarbid-Leiterschicht
    49
    Kanal-Epitaxialschicht
    50
    Gate-Isolierschicht
    51
    Feldisolierschicht
    53
    Isolierschicht
    55
    Zwischen-Isolierschicht
    60
    Gate-Elektrode
    70
    ohmsche Elektrode
    71
    erste Schottky-Elektrode
    73
    zweite Schottky-Elektrode
    80
    Source-Elektrode/Source-Anschluss
    81
    Gate-Anschluss
    82
    Gate-Leitung
    84
    Drain-Elektrode
    90
    erstes Kontaktloch
    91
    zweites Kontaktloch
    92
    Kontaktloch des zweiten Wannenbereichs
    95
    Gate-Kontaktloch
    100
    Stromversorgung
    200
    Leistungswandler
    201
    Hauptwandlerschaltung
    202
    Treiberschaltung
    203
    Steuerschaltung
    300
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014175412 A [0012]
    • JP 2003017701 A [0012]
    • WO 2014038110 A1 [0012]
    • WO 2014162969 A1 [0012]

Claims (10)

  1. Siliciumcarbid- Halbleiteranordnung, die Folgendes aufweist: - ein Halbleitersubstrat aus Siliciumcarbid eines ersten Leitfähigkeitstyps; - eine Driftschicht des ersten Leitfähigkeitstyps, wobei die Driftschicht auf dem Halbleitersubstrat ausgebildet ist; - eine Vielzahl von ersten Wannenbereichen eines zweiten Leitfähigkeitstyps, wobei die ersten Wannenbereiche in einer Oberflächenschicht der Driftschicht ausgebildet sind; - einen ersten Trennungsbereich des ersten Leitfähigkeitstyps, wobei der erste Trennungsbereich angrenzend an jeden der ersten Wannenbereiche von einer Oberfläche der ersten Wannenbereiche bis zu der Drift-Schicht ausgebildet ist; - einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in einem Oberflächenschichtbereich jedes der ersten Wannenbereiche ausgebildet ist; - eine erste Schottky-Elektrode, die auf dem ersten Trennungsbereich ausgebildet ist, wobei die erste Schottky-Elektrode einen Schottky-Übergang mit dem ersten Trennungsbereich bildet; - eine ohmsche Elektrode, die auf jedem der ersten Wannenbereiche ausgebildet ist; - einen zweiten Wannenbereich des zweiten Leitfähigkeitstyps, wobei der zweite Wannenbereich in der Oberflächenschicht der Driftschicht getrennt von den ersten Wannenbereichen ausgebildet ist; - eine Gate-Isolierschicht, die auf den ersten Wannenbereichen und dem zweiten Wannenbereich ausgebildet ist; - eine Gate-Elektrode, die auf der Gate-Isolierschicht auf den ersten Wannenbereichen und dem zweiten Wannenbereich ausgebildet ist; - einen Gate-Anschluss, der mit der Gate-Elektrode verbunden und oberhalb des zweiten Wannenbereichs ausgebildet ist; - eine Source-Elektrode, die elektrisch mit der ersten Schottky-Elektrode und der ohmschen Elektrode verbunden ist, wobei die Source-Elektrode eine nicht-ohmsche Verbindung mit dem zweiten Wannenbereich aufweist; und - eine Feldbegrenzungsschicht, die in einem Oberflächenschichtbereich des zweiten Wannenbereichs ausgebildet ist, der ein Bereich ist, der der Gate-Elektrode durch die Gate-Isolierschicht hindurch zugewandt ist, wobei die Feldbegrenzungsschicht eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist als der zweite Wannenbereich.
  2. Siliciumcarbid-Halbleiteranordnung, das Folgendes aufweist: - ein Halbleitersubstrat aus Siliciumcarbid eines ersten Leitfähigkeitstyps; - eine Driftschicht des ersten Leitfähigkeitstyps, wobei die Driftschicht auf dem Halbleitersubstrat ausgebildet ist; - eine Vielzahl von ersten Wannenbereichen eines zweiten Leitfähigkeitstyps, wobei die ersten Wannenbereiche in einer Oberflächenschicht der Driftschicht ausgebildet sind; - einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in einem Oberflächenschichtbereich von jedem der ersten Wannenbereiche ausgebildet ist; - eine epitaxiale Kanalschicht des ersten Leitfähigkeitstyps, wobei die epitaxiale Kanalschicht auf einer Oberfläche der ersten Wannenbereiche ausgebildet ist, in der der Source-Bereich nicht ausgebildet ist, und die eine niedrigere Verunreinigungskonzentration des ersten Leitfähigkeitstyps aufweist als der Source-Bereich; - eine ohmsche Elektrode, die auf jedem der ersten Wannenbereiche ausgebildet ist; - einen zweiten Wannenbereich des zweiten Leitfähigkeitstyps, wobei der zweite Wannenbereich in der Oberflächenschicht der Driftschicht getrennt von den ersten Wannenbereichen ausgebildet ist; - eine Gate-Isolierschicht, die auf den ersten Wannenbereichen und dem zweiten Wannenbereich ausgebildet ist; - eine Gate-Elektrode, die auf der Gate-Isolierschicht auf den ersten Wannenbereichen und dem zweiten Wannenbereich ausgebildet ist; - einen Gate-Anschluss, der mit der Gate-Elektrode verbunden und oberhalb des zweiten Wannenbereichs ausgebildet ist; - eine Source-Elektrode, die elektrisch mit der ohmschen Elektrode verbunden ist, wobei die Source-Elektrode eine nicht-ohmsche Verbindung mit dem zweiten Wannenbereich aufweist; und - eine Feldbegrenzungsschicht, die in einem Oberflächenschichtbereich des zweiten Wannenbereichs ausgebildet ist, der ein Bereich ist, der der Gate-Elektrode durch die Gate-Isolierschicht hindurch zugewandt ist, wobei die Feldbegrenzungsschicht eine niedrigere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist als der zweite Wannenbereich.
  3. Siliciumcarbid-Halbleiteranordnung nach Anspruch 1 oder 2, wobei die ersten Wannenbereiche von dem zweiten Wannenbereich getrennt sind.
  4. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 3, wobei die Feldbegrenzungsschicht in einem oberen Schichtbereich des gesamten zweiten Wannenbereichs ausgebildet ist.
  5. Siliciumcarbid-Halbleiteranordnung nach Anspruch 4, wobei der zweite Wannenbereich einschließlich der Feldbegrenzungsschicht im zweiten Verunreinigungskonzentrationsprofil identisch mit dem ersten Wannenbereich ist.
  6. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 3, wobei die Feldeingrenzungsschicht in einem oberen Schichtbereich des zweiten Wannenbereichs ausgebildet ist, wobei der obere Schichtbereich ein gesamter Bereich ist, der einem Bereich gegenüberliegt, auf dem die Gate-Elektrode ausgebildet ist.
  7. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 6, die Folgendes aufweist: - einen vierten Trennungsbereich des ersten Leitfähigkeitstyps, wobei der vierte Trennungsbereich innerhalb des zweiten Wannenbereichs in einer ebenen Richtung ausgebildet ist; und - eine zweite Schottky-Elektrode, die auf dem vierten Trennungsbereich über dem vierten Trennungsbereich und der Feldbegrenzungsschicht ausgebildet ist.
  8. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 7, die Folgendes aufweist: - ein Kontaktloch zur Bildung der nicht-ohmschen Verbindung zwischen dem zweiten Wannenbereich und der Source-Elektrode; - einen dritten Trennungsbereich zwischen dem ersten Wannenbereich und dem zweiten Wannenbereich; und - einen Kanal-Stopperbereich des zweiten Leitfähigkeitstyps, der in einem Bereich zwischen dem Kontaktloch und dem dritten Trennungsbereich ausgebildet ist, in dem die Feldbegrenzungsschicht ausgebildet ist, wobei der Kanal-Stopperbereich eine höhere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist als der zweite Wannenbereich und die Feldbegrenzungsschicht.
  9. Siliciumcarbid-Halbleiteranordnung nach Anspruch 8, die ferner Folgendes aufweist: - einen Kontaktbereich des zweiten Leitfähigkeitstyps, der in Kontakt mit der ohmschen Elektrode im Oberflächenschichtbereich jedes der ersten Wannenbereiche ausgebildet ist, wobei der Kontaktbereich eine höhere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist als die ersten Wannenbereiche, wobei der Kontaktbereich in der Verunreinigungskonzentration des zweiten Leitfähigkeitstyps identisch mit dem Kanal-Stopperbereich ist.
  10. Leistungswandler, der Folgendes aufweist: - eine Hauptwandlerschaltung, welche eine Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 9 enthält und eine Eingangsleistung in eine resultierende Ausgangsleistung umwandelt; - eine Treiberschaltung, die an die Siliciumcarbid-Halbleiteranordnung ein Treibersignal zum Ansteuern der Siliciumcarbid-Halbleiteranordnung ausgibt; und - eine Steuerschaltung, die an die Treiberschaltung ein Steuersignal zur Steuerung der Treiberschaltung ausgibt.
DE112018006467.0T 2017-12-19 2018-12-18 Siliciumcarbid-halbleiteranordnung und leistungswandler Active DE112018006467B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017242642 2017-12-19
JP2017-242642 2017-12-19
PCT/JP2018/046591 WO2019124384A1 (ja) 2017-12-19 2018-12-18 炭化珪素半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
DE112018006467T5 true DE112018006467T5 (de) 2020-09-03
DE112018006467B4 DE112018006467B4 (de) 2022-11-17

Family

ID=66994115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006467.0T Active DE112018006467B4 (de) 2017-12-19 2018-12-18 Siliciumcarbid-halbleiteranordnung und leistungswandler

Country Status (5)

Country Link
US (1) US11508840B2 (de)
JP (1) JP6873273B2 (de)
CN (1) CN111480239B (de)
DE (1) DE112018006467B4 (de)
WO (1) WO2019124384A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019007687T5 (de) * 2019-09-06 2022-06-15 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandler
JP7262672B2 (ja) * 2020-06-04 2023-04-21 三菱電機株式会社 半導体装置および電力変換装置
DE112021007820T5 (de) * 2021-06-14 2024-03-28 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinrichtung und stromrichtereinrichtung, die die siliciumcarbid-halbleitereinrichtung verwendet

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2373634B (en) 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP5011612B2 (ja) * 2000-10-31 2012-08-29 富士電機株式会社 半導体装置
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
US8319282B2 (en) * 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate
WO2012056704A1 (ja) 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子および半導体装置
JP2012216705A (ja) 2011-04-01 2012-11-08 Sanken Electric Co Ltd 半導体装置
DE112013007772B3 (de) 2012-09-06 2023-04-13 Mitsubishi Electric Corporation Halbleitervorrichtung
WO2014041808A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 半導体装置
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014175412A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP5992094B2 (ja) 2013-04-03 2016-09-14 三菱電機株式会社 半導体装置
JP5735611B2 (ja) 2013-11-01 2015-06-17 ローム株式会社 ＳｉＣ半導体装置
CN106688103B (zh) * 2014-10-01 2019-09-20 三菱电机株式会社 半导体装置
JP2018120879A (ja) * 2015-06-04 2018-08-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6253854B1 (ja) * 2016-03-30 2017-12-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
DE112016006723T5 (de) 2016-04-11 2018-12-20 Mitsubishi Electric Corporation Halbleitereinrichtung
CN110352497B (zh) 2017-02-24 2022-05-13 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP6678810B2 (ja) 2017-02-24 2020-04-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN111480239A (zh) 2020-07-31
JP6873273B2 (ja) 2021-05-19
WO2019124384A1 (ja) 2019-06-27
US11508840B2 (en) 2022-11-22
CN111480239B (zh) 2023-09-15
DE112018006467B4 (de) 2022-11-17
JPWO2019124384A1 (ja) 2020-07-02
US20200321462A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE112018002873T5 (de) Halbleitereinheit und leistungswandler
DE112017001788T5 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102012105162A1 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112017007186T5 (de) Halbleitereinheit und leistungswandler
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112018008105T5 (de) Halbleitereinheit, leistungswandler und verfahren zur herstellung einer halbleitereinheit
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112019006587T5 (de) Halbleitereinheit und leistungswandlereinheit
DE102018117717B4 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumwandlungsbauelement
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final