DE112018002471B4 - Halbleitereinheit und leistungswandlungsvorrichtung - Google Patents

Halbleitereinheit und leistungswandlungsvorrichtung Download PDF

Info

Publication number
DE112018002471B4
DE112018002471B4 DE112018002471.7T DE112018002471T DE112018002471B4 DE 112018002471 B4 DE112018002471 B4 DE 112018002471B4 DE 112018002471 T DE112018002471 T DE 112018002471T DE 112018002471 B4 DE112018002471 B4 DE 112018002471B4
Authority
DE
Germany
Prior art keywords
layer
outer peripheral
semiconductor
front surface
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018002471.7T
Other languages
English (en)
Other versions
DE112018002471T5 (de
Inventor
Kohei Ebihara
Naruto Miyakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018002471T5 publication Critical patent/DE112018002471T5/de
Application granted granted Critical
Publication of DE112018002471B4 publication Critical patent/DE112018002471B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitereinheit, die Folgendes aufweist:- ein Halbleitersubstrat (1a);- eine Halbleiterschicht (1b), die auf dem Halbleitersubstrat (1a) ausgebildet ist, wobei die Halbleiterschicht (1b) einen ersten Leitfähigkeitstyp aufweist;- eine Elektrode (4, 5) an der vorderen Oberfläche, die auf der Seite einer vorderen Oberfläche der Halbleiterschicht (1b) angeordnet ist;- einen Abschlussmuldenbereich (2), in dem zumindest ein Bereich des Abschlussmuldenbereichs (2) so ausgebildet ist, dass er sich auf einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende der Elektrode (4, 5) an der vorderen Oberfläche in einer Oberflächenschicht der Halbleiterschicht (1b) erstreckt, wobei der Abschlussmuldenbereich (2) einen zweiten Leitfähigkeitstyp aufweist;- eine Feldisolierschicht (3), die so konfiguriert ist, dass sie zumindest einen Bereich des Abschlussmuldenbereichs (2) bedeckt, wobei die Feldisolierschicht (3) so angeordnet ist, dass sie sich bis zu einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende des Abschlussmuldenbereichs (2) auf einer vorderen Oberfläche der Halbleiterschicht (1b) erstreckt;- eine Harzschicht, die so konfiguriert ist, dass sie sich in Kontakt mit einem äußeren peripheren Ende der Feldisolierschicht (3) befindet, wobei die Harzschicht so angeordnet ist, dass sich zumindest ein Bereich der Harzschicht auf der vorderen Oberfläche der Halbleiterschicht (1b) auf der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht (3) erstreckt; und- einen Floating-Muldenbereich (7), der von dem Abschlussmuldenbereich (2) in der Oberflächenschicht der Halbleiterschicht (1b) beabstandet ist, wobei der Floating-Muldenbereich (7) so ausgebildet ist, dass er sich in Kontakt mit dem äußeren peripheren Ende der Feldisolierschicht (3) befindet und sich bis zu der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht (3) so erstreckt, dass er sich in Kontakt mit der Harzschicht befindet, wobei der Floating-Muldenbereich (7) ein floatendes Potential und einen zweiten Leitfähigkeitstyp aufweist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit.
  • STAND DER TECHNIK
  • Es ist bekannt, dass in einer vertikalen Halbleitereinheit, die für eine Leistungseinheit oder dergleichen verwendet wird, ein Anordnen eines Schutzringbereichs vom p-Typ (eines Abschlussmuldenbereichs) in einem sogenannten Abschlussbereich in einer Halbleiterschicht vom n-Typ zur Sicherstellung einer Stehspannung eine Verarmungsschicht verursacht, die durch den pn-Übergang zwischen der Halbleiterschicht und dem Schutzringbereich gebildet wird, um das elektrische Feld zu reduzieren, wenn eine Sperrspannung angelegt wird (siehe zum Beispiel das Patentdokument 1).
  • Darüber hinaus ist bei der Schottky-Barrieren-Diode (SBD), die in dem Patentdokument 1 beschrieben ist, eine Feldisolierschicht auf der Halbleiterschicht in dem Abschlussbereich angeordnet, und ein äußeres peripheres Ende einer Elektrode an der vorderen Oberfläche ist so ausgebildet, dass es sich bis auf die Feldisolierschicht hinauf erstreckt. In einer derartigen Halbleitereinheit ist eine Schutzschicht ausgebildet, wie beispielsweise ein Polyimid, um die vordere Oberfläche mit Ausnahme eines Teils eines Bereichs auf der Elektrode an der vorderen Oberfläche zu schützen, auf dem ein Draht-Bonding durchgeführt wird (siehe zum Beispiel Patentdokument 2). Darüber hinaus kann der Bereich, in dem eine Schutzschicht ausgebildet ist, wie beispielsweise ein Polyimid, mit einem Harz abgedichtet sein, wie beispielsweise einem Gel.
  • Die WO 2016/ 166 808 A1 bzw. deren Familiemitglied DE 11 2015 006 450 T5 betrifft eine herkömmliche Halbleitereinheit, die ein Halbleitersubstrat, eine Halbleiterschicht, die auf dem Halbleitersubstrat ausgebildet ist und einen ersten Leitfähigkeitstyp aufweist, eine Elektrode an der vorderen Oberfläche, die auf der Seite einer vorderen Oberfläche der Halbleiterschicht angeordnet ist, einen Abschlussmuldenbereich, in dem zumindest ein Bereich so ausgebildet ist, dass er sich auf einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende der Elektrode an der vorderen Oberfläche in einer Oberflächenschicht der Halbleiterschicht erstreckt, und der einen zweiten Leitfähigkeitstyp aufweist, eine Feldisolierschicht, die so konfiguriert ist, dass sie zumindest einen Bereich des Abschlussmuldenbereichs bedeckt, und die so angeordnet ist, dass sie sich bis zu einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende des Abschlussmuldenbereichs auf einer vorderen Oberfläche der Halbleiterschicht erstreckt, und eine Harzschicht aufweist, die so konfiguriert ist, dass sie sich in Kontakt mit einem äußeren peripheren Ende der Feldisolierschicht befindet, und die so angeordnet ist, dass sich zumindest ein Bereich der Harzschicht auf der vorderen Oberfläche der Halbleiterschicht auf der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht erstreckt.
  • DOKUMENTE DES STANDS DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungsoffenlegungsschrift JP 2012 - 195 324 A
    • Patentdokument 2: Japanische Patentanmeldungsoffenlegungsschrift JP 2013 - 211 503 A .
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Bei einer Halbleitereinheit, die eine Schutzschicht, wie beispielsweise ein Polyimid, oder ein Gel zur Abdichtung aufweist, gibt es einen Fall, in dem das Gel, das Polyimid oder dergleichen Feuchtigkeit enthält, wenn die Halbleitereinheit insbesondere unter Bedingungen mit hoher Feuchtigkeit verwendet wird, die Halbleiterschicht mit der Feuchtigkeit reagiert und sich ein Oxid in einem nicht mit der Feldisolierschicht bedeckten Bereich an der äußeren Peripherie des Halbleiterchips abscheidet.
  • In diesem Fall verursacht ein Hochdrücken der Harzschicht, wie beispielsweise der Schutzschicht an der vorderen Oberfläche, oder des abdichtenden Gels durch das abgeschiedene Oxid in einigen Fällen ein Ablösen, es bildet sich ein Leckpfad durch den Hohlraum, der durch das Ablösen gebildet wird, und dadurch wird der Halbleiterchip beschädigt und fehlerhaft.
  • Die vorliegende Erfindung wurde konzipiert, um die vorstehend beschriebenen Probleme zu lösen, und die Aufgabe der vorliegenden Erfindung besteht darin, eine in hohem Maße zuverlässige Halbleitereinheit sowie eine damit ausgestattete Leistungswandlungsvorrichtung anzugeben, indem die Abscheidung eines Oxids reduziert wird, um ein Ablösen einer Harzschicht zu verhindern.
  • Mittel zum Lösen des Problems
  • Die Aufgabe wird gemäß der Erfindung gelöst mit den Patentansprüchen 1 und 14. Vorteilhafte Weiterbildungen sind in den Ansprüchen 2 bis 13 angegeben.
  • Die Halbleitereinheit gemäß der vorliegenden Erfindung weist Folgendes auf:
    • - ein Halbleitersubstrat;
    • - eine Halbleiterschicht, die auf dem Halbleitersubstrat ausgebildet ist, wobei die Halbleiterschicht einen ersten Leitfähigkeitstyp aufweist;
    • - eine Elektrode an der vorderen Oberfläche, die auf der Seite einer vorderen Oberfläche der Halbleiterschicht angeordnet ist;
    • - einen Abschlussmuldenbereich, in dem zumindest ein Bereich des Abschlussmuldenbereichs so ausgebildet ist, dass er sich auf einer äußeren Seite in Bezug auf ein äußeres peripheres Ende der Elektrode an der vorderen Oberfläche in einer Oberflächenschicht der Halbleiterschicht erstreckt, wobei der Abschlussmuldenbereich einen zweiten Leitfähigkeitstyp aufweist;
    • - eine Feldisolierschicht, die so konfiguriert ist, dass sie zumindest einen Bereich des Abschlussmuldenbereichs bedeckt, wobei die Feldisolierschicht so angeordnet ist, dass sie sich bis zu einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende des Abschlussmuldenbereichs auf einer vorderen Oberfläche der Halbleiterschicht erstreckt;
    • - eine Harzschicht, die so angeordnet ist, dass sie sich in Kontakt mit einer vorderen Oberfläche der Halbleiterschicht auf einer äußeren Seite in Bezug auf ein äußeres peripheres Ende der Feldisolierschicht befindet; und
    • - einen Floating-Muldenbereich, der von dem Abschlussmuldenbereich in einer Oberflächenschicht der Halbleiterschicht beabstandet ist, wobei der Floating-Muldenbereich so ausgebildet ist, dass er sich in Kontakt mit einem äußeren peripheren Ende der Feldisolierschicht befindet und sich bis zu einer äußeren Seite in Bezug auf ein äußeres peripheres Ende der Feldisolierschicht erstreckt, wobei der Floating-Muldenbereich ein Floating-Potential und einen zweiten Leitfähigkeitstyp aufweist.
  • Effekte der Erfindung
  • Mit der Halbleitereinheit der vorliegenden Erfindung ist es möglich, eine Abscheidung eines Oxids auf einem Bereich an der vorderen Oberfläche einer Halbleiterschicht auf einer äußeren peripheren Seite in Bezug auf eine Feldisolierschicht zu verhindern, so dass ein Ablösen einer Harzschicht verhindert wird, so dass es möglich ist, eine in hohem Maße zuverlässige Halbleiterschicht anzugeben.
  • Die Ziele, Eigenschaften, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnittsansicht, die eine Halbleitereinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 2 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 3 eine Querschnittsansicht, die eine Halbleitereinheit gemäß dem Stand der Technik darstellt;
    • 4 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 5 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 6 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 7 eine Draufsicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 8 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 9 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 10 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 11 eine Querschnittsansicht, die eine Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 12 eine Querschnittsansicht, die eine Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 13 ein Diagramm, das den Aufbau einer Leistungswandlungsvorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es ist anzumerken, dass die Zeichnungen schematisch gezeigt sind und die wechselseitige Beziehung zwischen den Abmessungen und Positionen der jeweiligen Abbildungen, die in den verschiedenen Zeichnungen gezeigt sind, nicht zwangsläufig präzise beschrieben sind und in einer geeigneten Weise geändert werden können.
  • In der folgenden Beschreibung sind darüber hinaus die gleichen Komponenten mit den gleichen darzustellenden Bezugszeichen bezeichnet, und ihre Bezeichnungen und Funktionen sind ebenfalls die gleichen. Daher kann eine detaillierte Beschreibung der gleichen Komponenten bei anderen Ausführungsformen weggelassen werden. Darüber hinaus steht hierin die Formulierung „auf etwas“ oder „etwas bedeckend“ dem Vorhandensein eines zwischen den Komponenten eingefügten Objekts nicht entgegen. Wenn zum Beispiel „B ist auf A angeordnet“ oder „A bedeckt B“ beschrieben ist, sind sowohl ein Fall, in dem eine weitere Komponente C zwischen A und B angeordnet ist, als auch ein Fall eingeschlossen, in dem keine weitere Komponente C zwischen A und B angeordnet ist.
  • Darüber hinaus können in der folgenden Beschreibung Begriffe verwendet werden, mit denen eine spezifische Position und eine spezifische Richtung gemeint sind, wie beispielsweise „oberer/obere/oberes“, „unterer/untere/unteres“, „seitlich“, „unten“, „vorn“ oder „hinten“, diese Begriffe werden jedoch der Einfachheit halber verwendet, um ein Verstehen der Inhalte der Ausführungsformen zu erleichtern, und beziehen sich nicht auf die Richtung zum Zeitpunkt einer tatsächlichen Realisierung.
  • Erste Ausführungsform
  • Konfiguration
  • Zunächst wird eine Konfiguration eines Abschlussbereichs der Halbleitereinheit 100 gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. Bei der Halbleitereinheit 100 handelt es sich um eine Schottky-Barrieren-Diode (SBD). Im Folgenden wird die SiC-SBD exemplarisch beschrieben, bei der das Halbleitermaterial aus Siliciumcarbid (SiC) besteht, der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist; bei dem Halbleitermaterial kann es sich jedoch auch um Silicium (Si) oder ein anderes Material mit großer Bandlücke handeln, und die Halbleitereinheit kann auch eine Halbleitereinheit sein, bei welcher der erste Leitfähigkeitstyp der p-Typ ist und der zweite Leitfähigkeitstyp der n-Typ ist. Darüber hinaus muss die Halbleitereinheit 100 keine SBD sein und kann auch aus einer anderen Diode bestehen, wie z.B. einer PN-Junction-Diode oder einer Junction-Barrier-Schottky(JBS)-Diode.
  • 1 ist eine Querschnittsansicht, welche die Konfiguration des Abschlussbereichs der Halbleitereinheit 100 gemäß der ersten Ausführungsform schematisch darstellt. In 1 handelt es sich bei der rechten Seite um die Seite des Abschlussbereichs und bei der linken Seite um die Seite des aktiven Bereichs, in dem im EIN-Zustand der Halbleitereinheit 100 der Hauptstrom fließt.
  • Wie in 1 dargestellt, weist die Halbleitereinheit 100 Folgendes auf: ein Halbleitersubstrat 1a vom n-Typ, eine Halbleiterschicht 1b vom n-Typ, die auf dem Halbleitersubstrat 1a ausgebildet ist; eine Feldisolierschicht 3, die auf der Halbleiterschicht 1b ausgebildet ist, wobei ein mittlerer Bereich offen ist, eine Schottky-Elektrode 4, bei der es sich um eine erste Elektrode auf der vorderen Oberfläche handelt, die so ausgebildet ist, dass sie sich von einem mittleren Bereich, in dem die Feldisolierschicht 3 nicht auf der Halbleiterschicht 1b vorhanden ist, bis auf die Feldisolierschicht 3 hinauf erstreckt;eine Elektroden-Kontaktstelle 5, bei der es sich um eine zweite Elektrode auf der vorderen Oberfläche handelt, die auf der Schottky-Elektrode 4 ausgebildet ist; einen Abschlussmuldenbereich 2 vom p-Typ, der in einem Oberflächenschichtbereich der Halbleiterschicht 1b so ausgebildet ist, dass er sich bis zu einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende der Elektroden-Kontaktstelle 5 erstreckt;eine Schutzschicht 6 an der vorderen Oberfläche, die auf der Elektroden-Kontaktstelle 5 und der Feldisolierschicht 3 so ausgebildet ist, dass sie das äußere periphere Ende der Elektroden-Kontaktstelle 5 und ein äußeres peripheres Ende der Feldisolierschicht 3 bedeckt; einen Floating-Muldenbereich 7 vom p-Typ, der in dem Oberflächenschichtbereich der Halbleiterschicht 1b so ausgebildet ist, dass er sich bis zu der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht 3 erstreckt; sowie eine Elektrode 8 an der rückwärtigen Oberfläche, die an einer rückwärtigen Oberfläche des Halbleitersubstrats 1a ausgebildet ist.
  • Der Abschlussmuldenbereich 2 ist in der Form eines Rings von der Innenseite des äußeren peripheren Endes der Schottky-Elektrode 4 bis zu der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Elektroden-Kontaktstelle 5 ausgebildet. Der Floating-Muldenbereich 7 ist in der Form eines Rings von der Innenseite zu der äußeren peripheren Seite des äußeren peripheren Endes der Feldisolierschicht 3 ausgebildet. Darüber hinaus ist der Floating-Muldenbereich 7 so ausgebildet, dass sich die Verarmungsschicht, die sich von dem pn-Übergang aus erstreckt, nicht bis zu der vorderen Oberfläche der Halbleiterschicht 1b an dem äußeren peripheren Ende der Feldisolierschicht 3 erstreckt.
  • Es ist anzumerken, dass mit „Floating“ hier gemeint ist, dass keine Verbindung zu einer Elektrode oder zu Masse besteht und ein Floating-Potential vorliegt.
  • Das Halbleitersubstrat 1a und die Halbleiterschicht 1b bestehen aus einem Siliciumcarbid-Halbleiter vom 4H-Typ, und bei dem Halbleitersubstrat 1a handelt es sich um ein Substrat vom n-Typ mit geringem Widerstand, und die Halbleiterschicht 1b weist Störstellen des n-Typs mit einer Störstellenkonzentration von 1 × 1014/cm3 bis 1 × 1017/cm3 auf. Als Feldisolierschicht 3 kann eine anorganische isolierende Schicht verwendet werden, wie beispielsweise Siliciumoxid (SiO2) oder Siliciumnitrid (SiN), und bei der vorliegenden Ausführungsform wird Siliciumoxid mit einer Dicke von 0,1 µm bis 3 µm verwendet.
  • Darüber hinaus muss die Schottky-Elektrode 4, bei der es sich um die erste Elektrode an der vorderen Oberfläche handelt, nur aus einem Metall bestehen, das einen Schottky-Übergang mit einem Siliciumcarbid-Halbleiter vom n-Typ bildet, und es kann Titan, Molybdän, Nickel, Gold, Wolfram oder dergleichen verwendet werden, und die Dicke kann zum Beispiel gleich 30 nm bis 300 nm sein. Bei der vorliegenden Ausführungsform wird eine Titan-Schicht mit einer Dicke von 200 nm als Schottky-Elektrode 4 verwendet.
  • Ferner kann für die Elektroden-Kontaktstelle 5, bei der es sich um die zweite Elektrode an der vorderen Oberfläche handelt, ein Metall, das irgendeines von Aluminium, Kupfer, Molybdän und Nickel enthält, eine Aluminium-Legierung, wie beispielsweise Al-Si, oder dergleichen verwendet werden, und die Dicke kann zum Beispiel gleich 300 nm bis 10 µm sein. Bei der vorliegenden Ausführungsform wird eine Al-Schicht mit einer Dicke von 5 µm als Elektroden-Kontaktstelle 5 verwendet.
  • Die Schutzschicht 6 an der vorderen Oberfläche besteht aus einem isolierenden Material und weist in dem mittleren Bereich der Elektroden-Kontaktstelle 5 eine Öffnung auf, so dass die Elektroden-Kontaktstelle 5 mit einem externen Anschluss verbunden ist. Um Spannungen von der äußeren Umgebung zu reduzieren, handelt es sich bei der Schutzschicht 6 an der vorderen Oberfläche wünschenswerterweise um eine Harzschicht, und bei der vorliegenden Ausführungsform wird Polyimid als Schutzschicht 6 an der vorderen Oberfläche verwendet.
  • Darüber hinaus befindet sich die Elektrode 8 an der rückwärtigen Oberfläche in einem ohmschen Kontakt mit dem Halbleitersubstrat 1a. Daher kann für die Elektrode 8 an der rückwärtigen Oberfläche ein Metall verwendet werden, wie beispielsweise Nickel, Aluminium oder Molybdän, das sich in einem ohmschen Kontakt mit dem Siliciumcarbid-Halbleiter vom n-Typ befinden soll, bei dem es sich um das Halbleitersubstrat 1a handelt. Bei der vorliegenden Ausführungsform wird Nickel verwendet.
  • Herstellungsverfahren
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitereinheit 100 gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Zunächst wird auf einem Halbleitersubstrat 1a aus einem Siliciumcarbid-Halbleiter vom n+-Typ mit einem geringen Widerstand, der einen Versatzwinkel aufweist, ein epitaxiales Aufwachsen von Kristallen auf einer Halbleiterschicht 1b vom n-Typ aus Siliciumcarbid durchgeführt, die eine Störstellenkonzentration von 1 × 1014/cm3 bis 1 × 1017/cm3 aufweist. Dann wird durch eine Strukturierung der Resist-Schicht in einer vorgegebenen Form durch einen Photolithographie-Prozess oder dergleichen und eine anschließende Ionenimplantation von Störstellen des p-Typs, wie beispielsweise Al und B, von oberhalb der Resist-Schicht ein Abschlussmuldenbereich 2 vom p-Typ (ein Schutzringbereich) in dem Oberflächenschichtbereich in der Halbleiterschicht 1b gebildet.
  • Die Dosismenge des Abschlussmuldenbereichs 2 ist bevorzugt im Bereich von 0,5 × 1013/cm2 bis 5 × 1013/cm2. Bei der vorliegenden Ausführungsform ist diese gleich 2,0 × 1013/cm2. Wenn Al implantiert wird, ist die Implantationsenergie von Störstellen des p-Typs zum Beispiel gleich 100 keV bis 700 keV. Wenn in einem derartigen Fall die vorstehend beschriebene Dosismenge [cm-2] der Störstellen des p-Typs in jedem Bereich in die Störstellenkonzentration [cm-3] umgewandelt wird, dann liegt die Störstellenkonzentration des Abschlussmuldenbereichs 2 im Bereich von 1 × 1017/cm3 bis 1 × 1019/cm3.
  • Darüber hinaus wird auch der Floating-Muldenbereich 7 durch eine Strukturierung einer Resist-Schicht in einer vorgegebenen Form durch einen Photolithographie-Prozess oder dergleichen und eine anschließende Ionenimplantation von Störstellen des p-Typs, wie beispielsweise Al und B, von einem Ort oberhalb der Resist-Schicht gebildet.
  • Die Störstellenkonzentration und die Ausbildungstiefe des Floating-Muldenbereichs 7 sind so vorgegeben, dass sich eine Verarmungsschicht, die sich von dem pn-Übergangsbereich aus erstreckt, der an der Grenzschicht zwischen dem Floating-Muldenbereich 7 und der Halbleiterschicht 1b ausgebildet ist, nicht bis zu der vorderen Oberfläche der Halbleiterschicht 1b an dem äußeren peripheren Ende der Feldisolierschicht 3 erstreckt.
  • Wenn der pn-Übergang derart ausgebildet ist, dass der Floating-Muldenbereich 7 und die Halbleiterschicht 1b einen Stufenübergang bilden, wird eine Breite W [cm] der Verarmungsschicht, die sich von dem pn-Übergang aus erstreckt, durch die folgende Formel (1) wiedergegeben.
    Mathematische Formel 1 W = x p + x n = 2 ε s q ( N a + N d N a N d ) V bi
    Figure DE112018002471B4_0001
    wobei xp [cm] die Breite einer Verarmungsschicht ist, die sich von dem pn-Übergangsbereich in Richtung zu dem Inneren des Floating-Muldenbereichs 7 erstreckt, xn [cm] die Breite einer Verarmungsschicht ist, die sich von dem pn-Übergangsbereich aus in Richtung zu der Halbleiterschicht 1b erstreckt, εs die relative Dielektrizitätskonstante des Halbleitermaterials ist, q [C] die Elementarladung ist, Na [cm-3] die Störstellenkonzentration des Floating-Muldenbereichs 7 ist, Nd[cm-3] die Störstellenkonzentration der Halbleiterschicht 1b ist und Vbi [Volt] ein eingebautes Potential ist.
  • Wie in Formel (2) gezeigt:
    Mathematische Formel 2 x p N a = x n N d
    Figure DE112018002471B4_0002
    werden hierbei, da die Relation gemäß Formel (2) gilt, die Breiten (xp, xn) der Verarmungsschichten, die sich von dem pn-Übergangsbereich aus zu dem Floating-Muldenbereich 7 und der Halbleiterschicht 1b erstrecken, durch die Formel (3) angegeben.
    Mathematische Formel 3 x p = 2 ε s q N d N a ( N a + N d ) V bi ,  x n = 2 ε s q N a N d ( N a + N d ) V bi
    Figure DE112018002471B4_0003
  • Aus Formel (3) ist ersichtlich, dass die Breite xp der Verarmungsschicht, die sich von dem pn-Übergangsbereich aus in Richtung zu dem Inneren des Floating-Muldenbereichs 7 erstreckt, zunimmt, wenn die Störstellenkonzentration Na des Floating-Muldenbereichs 7 abnimmt.
  • Wenn ein Siliciumcarbid-Halbleiter als ein Halbleitermaterial verwendet wird, ist Vbi etwa gleich 2 Volt. Darüber hinaus ist der Floating-Muldenbereich 7 weder mit der Elektrode an der vorderen Oberfläche noch mit der Elektrode an der rückwärtigen Oberfläche verbunden und befindet sich in einem elektrisch floatenden Zustand, und die Potentialdifferenz in der Nähe des Floating-Muldenbereichs 7 ändert sich kaum, auch wenn eine Spannung an die Halbleitereinheit angelegt wird. Daher ist die Breite xp der Verarmungsschicht ungeachtet der Höhe der an der Halbleitereinheit anliegenden Spannung im Wesentlichen konstant.
  • Um eine Verarmung der vorderen Oberfläche des Floating-Muldenbereichs 7 zu verhindern, müssen daher nur die Störstellenkonzentration Na und die Ausbildungstiefe L des Floating-Muldenbereichs 7 so eingestellt werden, dass die Ausbildungstiefe L des Floating-Muldenbereichs 7 (das heißt, der Abstand von der vorderen Oberfläche des Floating-Muldenbereichs 7 bis zu dem pn-Übergangsbereich) größer als xp in Formel (3) ist, das heißt, L > xp.
  • Bei der vorliegenden Ausführungsform ist die Dosismenge des Floating-Muldenbereichs 7 gleich 2,0 × 1013/cm2, das heißt, sie ist die gleiche wie jene des Abschlussmuldenbereichs 2. In diesem Fall können der Abschlussmuldenbereich 2 und der Floating-Muldenbereich 7 durch eine Resist-Strukturierung gleichzeitig gebildet werden.
  • Es ist anzumerken, dass sich die Verarmungsschicht innerhalb des Floating-Muldenbereichs 7 auch von der inneren peripheren Richtung und der äußeren peripheren Richtung des Floating-Muldenbereichs 7 aus erstrecken kann. Daher ist der Floating-Muldenbereich 7 bevorzugt derart ausgebildet, dass jedes von dem inneren peripheren Ende und dem äußeren peripheren Ende des Floating-Muldenbereichs 7 von dem äußeren peripheren Ende der Feldisolierschicht 3 um mehr als den Wert von xp getrennt ist.
  • Der Floating-Muldenbereich 7 ist zum Beispiel bevorzugt derart ausgebildet, dass das innere periphere Ende des Floating-Muldenbereichs 7 um 1 µm oder mehr auf der inneren peripheren Seite in Bezug auf das äußere periphere Ende des Feldisolierschicht 3 positioniert ist und das äußere periphere Ende des Floating-Muldenbereichs 7 um 1 µm oder mehr auf der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht 3 positioniert ist.
  • Werden der Abschlussmuldenbereich 2 und der Floating-Muldenbereich7 auf diese Weise gebildet und dann bei einer hohen Temperatur von 1500 °C oder einer höheren Temperatur getempert, werden der Abschlussmuldenbereich 2 vom p-Typ und der Floating-Muldenbereich 7 aktiviert.
  • Als Nächstes wird eine Feldisolierschicht 3 mit einer Öffnung gebildet, indem eine Siliciumoxid-Schicht mit einer Dicke von 1 µm zum Beispiel mittels eines CVD-Verfahrens auf der vorderen Oberfläche der Halbleiterschicht 1b abgeschieden wird und die Siliciumoxid-Schicht dann im mittleren Bereich der Halbleiterschicht 1b durch einen Photolithographie-Prozess und einen Ätzprozess entfernt wird. Das Öffnungsende der Feldisolierschicht 3 wird so gebildet, dass es auf dem Abschlussmuldenbereich 2 positioniert ist. Anschließend wird die Elektrode 8 an der rückwärtigen Oberfläche durch Sputtern oder dergleichen an der rückwärtigen Oberfläche des Halbleitersubstrats 1a gebildet.
  • Als Nächstes wird eine Metallschicht, die zu einer Schottky-Elektrode 4 werden soll, zum Beispiel durch Sputtern auf der gesamten vorderen Oberfläche der Halbleiterschicht 1b gebildet, auf der die Feldisolierschicht 3 ausgebildet ist, und durch einen Photolithographie-Prozess und einen Ätzprozess wird eine Schottky-Elektrode 4 mit einer gewünschten Form gebildet. Wenngleich ein Trockenätzprozess oder ein Nassätzprozess verwendet werden können, um die Metallschicht zu ätzen, ist es wünschenswert, einen Nassätzprozess zu verwenden, um den Einfluss auf die Eigenschaften der Halbleitereinheit zu reduzieren, und zum Beispiel wird Fluorwasserstoffsäure (HF) als Ätzlösung verwendet.
  • Anschließend wird eine Elektroden-Kontaktstelle 5 auf der Feldisolierschicht 3 und der Schottky-Elektrode 4 so gebildet, dass sie die Schottky-Elektrode 4 bedeckt. Die Bildung der Elektroden-Kontaktstelle 5 wird ähnlich wie die Bildung der Schottky-Elektrode 4 durch einen Photolithographie-Prozess und einen Ätzprozess durchgeführt. Das Ätzen der Metallschicht wird durch einen Nassätzprozess zum Beispiel unter Verwendung einer Ätzlösung auf der Basis von Phosphorsäure durchgeführt.
  • Als Nächstes wird eine Schutzschicht 6 an der vorderen Oberfläche so gebildet, dass sie die Elektroden-Kontaktstelle 5 bedeckt. Die Schutzschicht 6 an der vorderen Oberfläche wird zum Beispiel durch Anbringen und Belichten eines photosensitiven Polyimids in einer gewünschten Form gebildet.
  • Es ist anzumerken, dass es möglich ist, die Bildung der Elektrode 8 an der rückwärtigen Oberfläche durchzuführen, nachdem sämtliche Prozesse auf der Seite der vorderen Oberfläche des Halbleitersubstrats 1 beendet sind.
  • Betrieb
  • Als Nächstes wird unter Bezugnahme auf 2 der Betrieb der SiC-SBD beschrieben, bei der es sich um die Halbleitereinheit 100 der vorliegenden Ausführungsform handelt.
  • Wenn bei der SiC-SBD der vorliegenden Ausführungsform eine negative Spannung an die Elektrode 8 an der rückwärtigen Oberfläche in Bezug auf die Elektrode an der vorderen Oberfläche (die Schottky-Elektrode 4 und die Elektroden-Kontaktstelle 5) angelegt wird, fließt ein Strom von der Elektrode an der vorderen Oberfläche zu der Elektrode 8 an der rückwärtigen Oberfläche, und die Halbleitereinheit 100 wird in einen Leitungszustand (einen EIN-Zustand) versetzt. Wenn umgekehrt eine positive Spannung an die Elektrode 8 an der rückwärtigen Oberfläche in Bezug auf die vordere Elektrode angelegt wird (Vorspannung in Sperrrichtung), wird die Halbleitereinheit 100 in einen Sperrzustand (einen AUS-Zustand) versetzt.
  • Wenn die Halbleitereinheit 100 in den AUS-Zustand versetzt ist, liegt ein hohes elektrisches Feld an der vorderen Oberfläche des aktiven Bereichs der Halbleiterschicht 1b oder in der Nähe der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 an, und wenn eine Spannung, die ein kritisches elektrisches Feld überschreitet, an der Elektrode 8 an der rückwärtigen Oberfläche anliegt, tritt ein Lawinendurchbruch auf. Normalerweise wird die Halbleitereinheit 100 in einem Bereich verwendet, in dem ein Lawinendurchbruch nicht auftritt, und es wird eine Nennspannung V [Volt] bestimmt.
  • Wenn die Halbleitereinheit 100 in den AUS-Zustand versetzt ist, wie in 2 dargestellt, erstreckt sich eine Verarmungsschicht in der Richtung des Halbleitersubstrats 1a und der äußeren peripheren Richtung der Halbleiterschicht 1b von der vorderen Oberfläche des aktiven Bereichs der Halbleiterschicht 1b und der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 aus. Hierbei ist die durch die gestrichelte Linie gekennzeichnete Position die äußere Position der Verarmungsschicht. Dabei wird in dem verarmten Bereich an der Grenzschicht zwischen der Halbleiterschicht 1b und der Feldisolierschicht 3 eine Potentialdifferenz von der äußeren peripheren Seite zu der inneren peripheren Seite der Halbleiterschicht 1b erzeugt.
  • Hier wird ein Fall betrachtet, in dem die Halbleitereinheit in einem Zustand mit hoher Feuchtigkeit in den AUS-Zustand versetzt wird. Die hohe Wasser-Absorptionsfähigkeit der Schutzschicht 6 an der vorderen Oberfläche und die in dem AUS-Zustand erzeugte Potentialdifferenz bewirkt, dass sich das Innere der Schutzschicht 6 an der vorderen Oberfläche in einem Zustand befindet, in dem durch die Elektrolyse von Wasser Ionen erzeugt werden.
  • Wenn dagegen eine Feuchtigkeitsschicht an der vorderen Oberfläche der Feldisolierschicht 3 verbleibt, die eine geringe Wasser-Absorptionsfähigkeit im Vergleich mit jener der Schutzschicht 6 an der vorderen Oberfläche aufweist, wird die vordere Oberfläche der Feldisolierschicht 3 zu einer Schicht mit einem geringen Widerstand und funktioniert wie eine Feldplatte, wenn sie mit der Elektroden-Kontaktstelle 5 verbunden ist. Dabei erstreckt sich die im Inneren der Halbleiterschicht 1b ausgebildete Verarmungsschicht weiter bis zu der äußeren Peripherie.
  • 3 stellt eine Querschnittsansicht in dem Fall dar, in dem sich die Verarmungsschicht im AUS-Zustand in einer Halbleitereinheit 100' in einem Fall, in dem der Floating-Muldenbereich 7 nicht angeordnet ist, bis zu der äußeren Peripherie der Feldisolierschicht 3 erstreckt. Dabei wird an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche eine Potentialdifferenz in der Richtung horizontal zu der Grenzschicht erzeugt, und Feuchtigkeit wird in Wasserstoffionen und Hydroxid-Ionen zersetzt. Wenn darüber hinaus ein Material, das Si enthält, für die positive Elektrode verwendet wird und mit Hydroxid-Ionen reagiert, wird Siliciumoxid (SiO2) erzeugt. Daher scheidet sich SiO2 an der Grenzschicht zwischen der Halbleiterschicht 1b an der äußeren Peripherie der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche der Halbleitereinheit 100' ab.
  • Das so abgeschiedene SiO2 drückt die Schutzschicht 6 an der vorderen Oberfläche nach oben, und insbesondere dann, wenn SiO2 an einer Position nahe bei der Feldisolierschicht 3 abgeschieden wird, tritt zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche ein Ablösen auf, und es bildet sich ein Hohlraum. Dabei wird durch ein Leck aufgrund von Feuchtigkeit, die in den Hohlraum gelangt, und einer Entladung, die in dem Hohlraum auftritt, ein Defekt des Elements verursacht.
  • Bei der Konfiguration der vorliegenden Ausführungsform ist der Floating-Muldenbereich 7 in dem Oberflächenschichtbereich der Halbleiterschicht 1b so ausgebildet, dass er sich von dem Inneren des äußeren peripheren Endes der Feldisolierschicht 3 bis zu der äußeren peripheren Seite in Bezug auf das äußere periphere Ende erstreckt. Darüber hinaus sind die Konzentration von Störstellen des p-Typs und die Tiefe des Floating-Muldenbereichs 7 derart vorgegeben, dass die Verarmungsschicht, die sich innerhalb des Floating-Muldenbereichs 7 erstreckt, nicht bis zu der vorderen Oberfläche der Halbleiterschicht 1b an dem äußeren peripheren Ende der Feldisolierschicht 3 reicht.
  • Da in diesem Fall keine Potentialdifferenz an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche an dem äußeren peripheren Ende der Feldisolierschicht 3 erzeugt wird, gibt es keine Zuführung von Hydroxid-Ionen in der Nähe des äußeren peripheren Endes der Feldisolierschicht 3, und es scheidet sich kein SiO2 ab. Daher ist es möglich, Defekte des Elements aufgrund des Ablösens der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche zu reduzieren.
  • Wenn die Störstellenkonzentration des Abschlussmuldenbereichs 2 hoch ist oder wenn der Abstand zwischen dem Abschlussmuldenbereich 2 und dem Floating-Muldenbereich 7 gering ist, wie in 4 dargestellt, kann sich darüber hinaus eine Verarmungsschicht, die sich von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 aus erstreckt, über den Floating-Muldenbereich 7 hinaus weiter bis zu der äußeren peripheren Seite erstrecken.
  • Da in diesem Fall keine Potentialdifferenz an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche an dem äußeren peripheren Ende der Feldisolierschicht 3 erzeugt wird, gibt es keine Zuführung von Hydroxid-Ionen in der Nähe des äußeren peripheren Endes der Feldisolierschicht 3, und es wird kein SiO2 abgeschieden. An der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche auf der äußeren peripheren Seite des Floating-Muldenbereichs 7 kann jedoch eine Potentialdifferenz auftreten, und es ist möglich, dass sich durch die Zuführung von Hydroxid-Ionen SiO2 abscheidet.
  • Da die Abscheidung von SiO2 in diesem Fall an einer Position entfernt von dem äußeren peripheren Ende der Feldisolierschicht 3 erfolgt, kann ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche verhindert werden.
  • Hierbei wird die maximale Breite W1 [cm] der Verarmungsschicht, die sich von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 in Richtung zu der Halbleiterschicht 1b erstreckt, durch die folgende Formel (4) wiedergegeben.
    Mathematische Formel 4 W 1 = 2 ε 0 ε s V bd qN d
    Figure DE112018002471B4_0004
    ε0 [F/m] ist die Dielektrizitätskonstante von Vakuum, und Vbd [Volt] ist die Lawinendurchbruchspannung der Halbleitereinheit 100. In einem Fall, in dem Siliciumcarbid für das Halbleitersubstrat 1a und die Halbleiterschicht 1b verwendet wird, ist die Störstellenkonzentration Na der Halbleiterschicht 1b höher und die Breite W1 der Verarmungsschicht geringer im Vergleich zu einem Fall, in dem Silicium verwendet wird.
  • Daher besteht in einem Fall, in dem Siliciumcarbid für das Halbleitersubstrat 1a und die Halbleiterschicht 1b verwendet wird, ein Vorteil dahingehend, dass im Vergleich zu einem Fall, in dem Silicium verwendet wird, die Abmessungen des äußeren peripheren Bereichs reduziert werden können und die Kosten für die Halbleitereinheit reduziert werden können. Wenn der Abstand zwischen dem äußeren peripheren Ende des Abschlussmuldenbereichs 2 und dem äußeren peripheren Ende der Feldisolierschicht 3 in der Halbleitereinheit 100' ohne den Floating-Muldenbereich 7 dagegen geringer als die Breite W1 der Verarmungsschicht ist, tritt an dem äußeren peripheren Ende der Feldisolierschicht 3 eine Potentialdifferenz auf, wenn die Halbleitereinheit 100' in einem Zustand mit hoher Feuchtigkeit in den AUS-Zustand versetzt wird, und auf der vorderen Oberfläche der Halbleiterschicht 1b scheidet sich SiO2 ab.
  • Mit der Halbleitereinheit 100 der vorliegenden Ausführungsform, die den Floating-Muldenbereich 7 aufweist, kann dagegen der Effekt erzielt werden, dass die Abscheidung von SiO2 an der vorderen Oberfläche der Halbleiterschicht 1b in Kontakt mit dem äußeren peripheren Ende der Feldisolierschicht 3 verhindert wird und Defekte des Elements aufgrund eines Ablösens zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche verhindert werden.
  • Wenn Silicium für das Halbleitersubstrat 1a und die Halbleiterschicht 1b verwendet wird, um zu verhindern, dass sich die Breite W1 der Verarmungsschicht weit bis zu der äußeren Peripherie des Abschlussmuldenbereichs 2 erstreckt, kann darüber hinaus eine Struktur eingeführt werden, bei der eine Feldplatten-Elektrode an der vorderen Oberfläche der Halbleiterschicht 1b auf der äußeren peripheren Seite der Feldisolierschicht 3 angeordnet ist und sich die Feldplatten-Elektrode bis auf die Feldisolierschicht 3 hinauf erstreckt. Um die Feldplatten-Elektrode und die Halbleiterschicht 1b elektrisch zu verbinden, wird darüber hinaus in einigen Fällen eine p+-Injektionsschicht in der Oberflächenschicht der Halbleiterschicht 1b auf der äußeren peripheren Seite der Feldisolierschicht 3 angeordnet und mit der Feldplatten-Elektrode verbunden.
  • Wenn die Halbleitereinheit in einem Zustand mit hoher Feuchtigkeit in den AUS-Zustand versetzt wird, kann die Feldplatten-Elektrode in einer derartigen Struktur korrodieren, und es ist möglich, dass sich die Schutzschicht 6 an der vorderen Oberfläche ablöst. Da die Halbleitereinheit 100 gemäß der ersten Ausführungsform jedoch die Feldplatten-Elektrode nicht aufweist, treten die Defekte des Elements aufgrund des Ablösens zwischen der Feldplatten-Elektrode und der Schutzschicht 6 an der vorderen Oberfläche nicht auf.
  • Wenn darüber hinaus eine Mehrzahl von Abschlussmuldenbereichen 2 so ausgebildet ist, dass diese von der inneren peripheren Seite in Richtung zu der äußeren peripheren Seite voneinander getrennt sind, wie in 5 dargestellt, ist eine Potentialverteilung zwischen der Mehrzahl von Abschlussmuldenbereichen 2 ausgebildet, und es ist möglich, zu verhindern, dass sich die Verarmungsschicht übermäßig auf der äußeren peripheren Seite des Abschlussmuldenbereichs 2 erstreckt. In diesem Fall kann verhindert werden, dass die Verarmungsschicht, die sich von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 aus erstreckt, bis zu dem Floating-Muldenbereich 7 reicht, und ferner kann die Abscheidung von SiO2 an der äußeren Peripherie der Feldisolierschicht 3 verhindert werden.
  • Wenn darüber hinaus, wie in 6 dargestellt, der Abschlussmuldenbereich 2 so ausgebildet ist, dass die Störstellenkonzentration in Richtung zu der äußeren Peripherie hin abnimmt (in 6 sind Abschlussmuldenbereiche 2' und 2" mit geringeren Störstellenkonzentrationen in einem Bereich des Abschlussmuldenbereichs 2 ausgebildet), erstreckt sich leicht eine Verarmungsschicht von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussbereich 2 auch bis zu dem Inneren des Abschlussmuldenbereichs 2, eine Potentialverteilung ist innerhalb des Abschlussmuldenbereichs 2 ausgebildet, und es ist möglich, zu verhindern, dass sich die Verarmungsschicht übermäßig bis zu der äußeren peripheren Seite des Abschlussmuldenbereichs 2 erstreckt.
  • In diesem Fall kann verhindert werden, dass die Verarmungsschicht, die sich von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 aus erstreckt, bis zu dem Floating-Muldenbereich 7 reicht, und ferner kann die Abscheidung von SiO2 an der äußeren Peripherie der Feldisolierschicht 3 verhindert werden.
  • Darüber hinaus ist 7 eine Draufsicht, die eine Modifikation der vorliegenden Ausführungsform darstellt. Wie in 7 dargestellt, kann der Floating-Muldenbereich 7 zumindest einen Bereich oder mehrere Bereiche aufweisen, die in einer Draufsicht in der peripheren Richtung getrennt sind. Auch wenn die Verarmungsschicht, die sich von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 aus erstreckt, in diesem Fall bis zu dem Floating-Muldenbereich 7 reicht, ist es weniger wahrscheinlich, dass sich die Verarmungsschicht auf der äußeren peripheren Seite des Floating-Muldenbereichs 7 erstreckt, da die Dicke der Floating-Muldenbereiche 7 verringert ist.
  • Daher ist es weniger wahrscheinlich, dass eine Potentialdifferenz an der vorderen Oberfläche der Halbleiterschicht 1b auf der äußeren peripheren Seite des Floating-Muldenbereichs 7 auftritt, eine Abscheidung von SiO2 kann verhindert werden, und ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche kann verhindert werden.
  • Wenn sich darüber hinaus die Schutzschicht 6 an der vorderen Oberfläche bis zu der äußeren peripheren Seite des äußeren peripheren Endes der Feldisolierschicht 3 erstreckt, wie in 8 dargestellt, ist es wünschenswert, den Floating-Muldenbereich 7 so zu bilden, dass er sich bis zu der äußeren peripheren Seite des äußeren peripheren Endes der Schutzschicht 6 an der vorderen Oberfläche erstreckt, und den Bereich, in dem die vordere Oberfläche nicht verarmt ist, bis zu der äußeren peripheren Seite des äußeren peripheren Endes der Schutzschicht 6 an der vorderen Oberfläche auszudehnen. Darüber hinaus können der Floating-Muldenbereich 7 und der Bereich, in dem die vordere Oberfläche nicht verarmt ist, so ausgebildet sein, dass sie sich bis zu dem äußeren peripheren Ende der Halbleiterschicht 1b erstrecken, wie in 9 dargestellt.
  • Da dabei an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche keine Potentialdifferenz auftritt, scheidet sich in dem Bereich, in dem sich die Halbleiterschicht 1b in Kontakt mit der Schutzschicht 6 an der vorderen Oberfläche befindet, kein SiO2 ab, und ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche kann verhindert werden.
  • Darüber hinaus wird ein Fall betrachtet, in dem, wie in 10 dargestellt, das äußere periphere Ende der Schutzschicht 6 an der vorderen Oberfläche so ausgebildet ist, dass es auf der inneren Seite des äußeren peripheren Endes der Feldisolierschicht 3 positioniert ist, und des Weiteren die gesamte Halbleitereinheit 100 durch ein (nicht gezeigtes) abdichtendes Gel abgedichtet ist. In diesem Fall befindet sich die Schutzschicht 6 an der vorderen Oberfläche nicht in Kontakt mit der vorderen Oberfläche der Halbleiterschicht 1b auf der äußeren peripheren Seite der Feldisolierschicht 3, das abdichtende Gel befindet sich jedoch in Kontakt mit der vorderen Oberfläche.
  • Außerdem kann in diesem Fall ein Anordnen des Floating-Muldenbereichs 7 eine Abscheidung von SiO2 an der Grenzschicht zwischen der vorderen Oberfläche der Halbleiterschicht 1b und dem abdichtenden Gel verhindern und kann ein Ablösen des abdichtenden Gels verhindern. Da das Material, das für das abdichtende Gel verwendet wird, darüber hinaus weicher als das Material ist, wie beispielsweise Polyimid, das im Allgemeinen für die Schutzschicht 6 an der vorderen Oberfläche verwendet wird, ist es vergleichsweise weniger wahrscheinlich, dass ein Ablösen des abdichtendes Gels auftritt, auch wenn sich SiO2 abscheidet.
  • Effekt
  • Wie vorstehend beschrieben, kann gemäß der Halbleitereinheit 100 der vorliegenden Ausführungsform eine Abscheidung von SiO2 an dem äußeren peripheren Ende der Feldisolierschicht 3 verhindert werden, und es kann ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche verhindert werden.
  • Zweite Ausführungsform
  • Konfiguration
  • Im Weiteren wird eine Konfiguration einer Halbleitereinheit 200 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Bei der Halbleitereinheit 200 gemäß der zweiten Ausführungsform handelt es sich um einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET). Im Folgenden wird exemplarisch ein SiC-MOSFET beschrieben, bei dem das Halbleitermaterial aus Siliciumcarbid (SiC) besteht, der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist, das Halbleitermaterial kann jedoch auch aus Silicium (Si) oder einem anderen Material mit einer großen Bandlücke bestehen, und bei der Halbleitereinheit kann es sich auch um eine Halbleitereinheit handeln, bei welcher der erste Leitfähigkeitstyp der p-Typ ist und der zweite Leitfähigkeitstyp der n-Typ ist.
  • Darüber hinaus kann anstelle des MOSFET auch ein anderer Transistor verwendet werden, wie beispielsweise ein Junction-FET (JFET) oder ein Bipolartransistor mit isoliertem Gate (IGBT). Außerdem ist es möglich, nicht nur einen planaren Typ zu verwenden, sondern auch einen Graben-Typ.
  • 11 ist eine Querschnittsansicht, die eine Konfiguration eines Abschlussbereichs der Halbleitereinheit 200 gemäß der zweiten Ausführungsform schematisch darstellt. In 11 handelt es sich bei der rechten Seite um die Seite des Abschlussbereichs und bei der linken Seite um die Seite des aktiven Bereichs der Halbleitereinheit 200.
  • Wie in 11 dargestellt, weist die Halbleitereinheit 200 Folgendes auf: ein Halbleitersubstrat 1a vom n-Typ, eine Halbleiterschicht 1b vom n-Typ, die auf dem Halbleitersubstrat 1a ausgebildet ist, eine Feldisolierschicht 3, die auf der Halbleiterschicht 1b ausgebildet ist, wobei ein mittlerer Bereich offen ist, sowie eine Elektroden-Kontaktstelle 5, bei der es sich um eine Elektrode an der vorderen Oberfläche handelt. Der aktive Bereich der Halbleitereinheit 200 weist eine Struktur auf, bei der sich eine Mehrzahl von Einheitszellen wiederholt, die in 12 dargestellt sind.
  • Wie in 12 dargestellt, weist jede Einheitszelle eine Konfiguration auf, die Folgendes aufweist: einen Muldenbereich 9 vom p-Typ in der Oberflächenschicht der Halbleiterschicht 1b vom n-Typ, einen Bereich 10 vom p-Typ mit einer hohen Konzentration, der eine Störstellenkonzentration aufweist, die höher als jene des Muldenbereichs 9 vom p-Typ in der Oberflächenschicht des Muldenbereichs 9 vom p-Typ ist, wobei sich der Bereich 10 vom p-Typ mit einer hohen Konzentration in einem ohmschen Kontakt mit der Elektroden-Kontaktstelle 5 befindet, eine Source 11 vom n-Typ, die sich in Kontakt mit der Elektroden-Kontaktstelle 5 in der Oberflächenschicht des Muldenbereichs 9 vom p-Typ befindet, um den Bereich 10 vom p-Typ mit einer hohen Konzentration sandwichartig anzuordnen, eine Gate-Isolierschicht 12 über die vorderen Oberflächen der Halbleiterschicht 1b, des Muldenbereichs 9 vom p-Typ und der Source 11 vom n-Typ hinweg, eine Gate-Elektrode 13 benachbart zu einem Bereich der vorderen Oberfläche der Gate-Isolierschicht 12 oder zur gesamten vorderen Oberfläche derselben sowie eine Zwischenisolierschicht 14, um die Gate-Isolierschicht 12 und die Gate-Elektrode 13 so zu bedecken, dass sich die Elektroden-Kontaktstelle 5 und die Gate-Elektrode 13 nicht in Kontakt miteinander befinden.
  • Der Abschlussbereich an der äußeren Peripherie des aktiven Bereichs der Halbleitereinheit 200 weist einen Bereich 10 vom p-Typ mit einer hohen Konzentration in einem ohmschen Kontakt mit der Elektroden-Kontaktstelle 5 in der Oberflächenschicht des Muldenbereichs 9' vom p-Typ auf, der so ausgebildet ist, dass er den aktiven Bereich umgibt, und weist des Weiteren über die Gate-Isolierschicht 12 eine Gate-Elektrode 13 auf einem Bereich der vorderen Oberfläche des Muldenbereichs 9' vom p-Typ auf.
  • Die Gate-Elektrode 13 jeder Einheitszelle ist an der äußeren Peripherie des aktiven Bereichs verbunden und ist mit der Zwischenisolierschicht 14 so bedeckt, dass sie sich nicht in Kontakt mit der Elektroden-Kontaktstelle 5 befindet. Ein Bereich der Zwischenisolierschicht 14 ist an der äußeren Peripherie des aktiven Bereichs geöffnet, und die Elektroden-Kontaktstelle 5, die so ausgebildet ist, dass sie zum Teil getrennt ist, ist mit der Gate-Elektrode 13 verbunden. An der weiter außen gelegenen äußeren Peripherie des Muldenbereichs 9' vom p-Typ an der äußeren Peripherie des aktiven Bereichs ist ein Abschlussmuldenbereich 2 vom p-Typ in Verbindung mit dem Muldenbereich 9' vom p-Typ angeordnet, und eine Feldisolierschicht 3 ist an der vorderen Oberfläche der Halbleiterschicht 1b so ausgebildet, dass sie den Abschlussmuldenbereich 2 bedeckt.
  • Des Weiteren sind folgende Komponenten angeordnet: eine Schutzschicht 6 an der vorderen Oberfläche, die auf der Elektroden-Kontaktstelle 5 und der Feldisolierschicht 3 so ausgebildet ist, dass sie einen Bereich der Elektroden-Kontaktstelle 5 und das äußere periphere Ende der Feldisolierschicht 3 bedeckt, ein Floating-Muldenbereich 7 vom p-Typ, der in dem Oberflächenschichtbereich der Halbleiterschicht 1b so ausgebildet ist, dass er sich auf der äußeren peripheren Seite des äußeren peripheren Endes der Feldisolierschicht 3 erstreckt, sowie eine Elektrode 8 an der rückwärtigen Oberfläche, die an der rückwärtigen Oberfläche des Halbleitersubstrats 1a ausgebildet ist.
  • Der Floating-Muldenbereich 7 ist in der Form eines Rings von der Innenseite des äußeren peripheren Endes der Feldisolierschicht 3 zu der äußeren peripheren Seite des äußeren peripheren Endes ausgebildet. Darüber hinaus ist der Floating-Muldenbereich 7 so ausgebildet, dass sich die Verarmungsschicht, die sich von dem pn-Übergang aus erstreckt, nicht bis zu der vorderen Oberfläche der Halbleiterschicht 1b an dem äußeren peripheren Ende der Feldisolierschicht 3 erstreckt.
  • Ähnlich wie die Halbleitereinheit 100, die bei der ersten Ausführungsform beschrieben ist, kann die Anordnung des Abschlussmuldenbereichs 2, des Floating-Muldenbereichs 7, der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche eine Struktur aufweisen, die eine Relation ähnlich wie jene in 5, 6, 7, 8, 9 und 10 aufweist.
  • Herstellungsverfahren
  • Im Weiteren wird ein Verfahren zur Herstellung der Halbleitereinheit 200 gemäß der vorliegenden Ausführungsform beschrieben.
  • Zunächst wird auf einem Halbleitersubstrat 1a aus einem Siliciumcarbid-Halbleiter vom n+-Typ mit einem geringen Widerstand, der einen Versatzwinkel aufweist, ein epitaxiales Aufwachsen von Kristallen auf einer Halbleiterschicht 1b vom n-Typ aus Siliciumcarbid durchgeführt, die eine Störstellenkonzentration von 1 × 1014/cm3 bis 1 × 1017/cm3 aufweist. Dann wird durch Strukturieren einer Resist-Schicht in einer vorgegebenen Form durch einen Photolithographie-Prozess oder dergleichen und anschließendes Wiederholen einer Ionenimplantation von Störstellen von einem Ort oberhalb der Resist-Schicht in dem Oberflächenschichtbereich in der Halbleiterschicht 1b der Muldenbereich 9 vom p-Typ des aktiven Bereichs und der Muldenbereich 9' vom p-Typ an der äußeren Peripherie des aktiven Bereichs, der Bereich 10 vom p-Typ mit einer hohen Konzentration, die Source 11 vom n-Typ, der Abschlussmuldenbereich 2 und der Floating-Muldenbereich 7 gebildet.
  • Bei der Ionenimplantation wird N oder dergleichen als die Ionenspezies für den Halbleiter vom n-Typ verwendet, und Al, B oder dergleichen wird als die Ionenspezies für den Halbleiter vom p-Typ verwendet. Hierbei liegt die Störstellenkonzentration des Muldenbereichs 9 vom p-Typ in einem Bereich von 1,0 × 1018 cm-3 bis 1,0 × 1020 cm-3, und die Störstellenkonzentration des Bereichs 10 vom p-Typ mit einer hohen Konzentration und der Source 11 vom n-Typ liegt in einem Bereich mit einer Störstellenkonzentration, die höher als jene des Muldenbereichs 9 vom p-Typ ist. Darüber hinaus ist die Dosismenge des Abschlussmuldenbereichs 2 bevorzugt gleich 0,5 × 1013/cm2 bis 5 × 1013/cm2.
  • Bei der vorliegenden Ausführungsform ist diese gleich 2,0 × 1013/cm2. Wenn Al implantiert wird, ist die Implantationsenergie für Störstellen vom p-Typ zum Beispiel gleich 100 keV bis 700 keV. Wenn die Dosismenge [cm-2] von Störstellen des p-Typs in einem solchen Fall in jedem vorstehend beschriebenen Bereich in die Störstellenkonzentration [cm-3] umgewandelt wird, liegt die Störstellenkonzentration des Abschlussmuldenbereichs 2 bei 1 × 1017/cm3 bis 1 × 1019/cm3.
  • Ähnlich wie bei der ersten Ausführungsform sind die Störstellenkonzentration Na und die Tiefe L des Floating-Muldenbereichs 7 so vorgegeben, dass sich eine Verarmungsschicht, die sich von dem pn-Übergangsbereich aus erstreckt, der an der Grenzschicht zwischen dem Floating-Muldenbereich 7 und der Halbleiterschicht 1b ausgebildet ist, nicht bis zu der vorderen Oberfläche der Halbleiterschicht 1b an dem äußeren peripheren Ende der Feldisolierschicht 3 erstreckt. Das heißt, die Störstellenkonzentration Na und die Ausbildungstiefe L des Floating-Muldenbereichs 7 müssen nur derart eingestellt werden, dass die Tiefe L des Floating-Muldenbereichs 7 größer als xp in Formel (3) wird.
  • Hierbei ist die Dosismenge des Floating-Muldenbereichs 7 gleich 2,0 × 1013/cm2, wobei diese Dosismenge die gleiche wie jene des Abschlussmuldenbereichs 2 ist. Mit anderen Worten, der Abschlussmuldenbereich 2 und der Floating-Muldenbereich 7 können mittels einer Resist-Strukturierung gleichzeitig gebildet werden. Darüber hinaus kann bewirkt werden, dass der Floating-Muldenbereich 7 eine höhere Konzentration aufweist, oder er kann gleichzeitig mit dem Muldenbereich 9 vom p-Typ oder dem Bereich 10 vom p-Typ mit einer hohen Konzentration gebildet werden.
  • Da sich darüber hinaus eine Verarmungsschicht innerhalb des Floating-Muldenbereichs 7 auch von der inneren peripheren Richtung und der äußeren peripheren Richtung des Floating-Muldenbereichs 7 aus erstrecken kann, ist jedes von dem inneren peripheren Ende und dem äußeren peripheren Ende des Floating-Muldenbereichs 7 bevorzugt so ausgebildet, dass es um mehr als den Wert von xp von dem äußeren peripheren Ende der Feldisolierschicht 3 getrennt ist.
  • Zum Beispiel ist der Floating-Muldenbereich 7 bevorzugt derart ausgebildet, dass das innere periphere Ende des Floating-Muldenbereichs 7 um 1 µm oder mehr auf der inneren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht 3 positioniert ist und das äußere periphere Ende des Floating-Muldenbereichs 7 um 1 µm oder mehr auf der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht 3 positioniert ist.
  • Werden der Muldenbereich 9 vom p-Typ, der Bereich10 vom p-Typ mit einer hohen Konzentration, die Source 11 vom n-Typ, der Abschlussmuldenbereich 2 und der Floating-Muldenbereich 7 auf diese Weise gebildet und dann bei einer hohen Temperatur von 1500 °C oder einer höheren Temperatur getempert, werden der Muldenbereich 9 vom p-Typ, der Bereich 10 vom p-Typ mit einer hohen Konzentration, die Source 11 vom n-Typ, der Abschlussmuldenbereich 2 und der Floating-Muldenbereich 7 aktiviert.
  • Anschließend wird eine Feldisolierschicht 3, die aus einer Siliciumdioxid-Schicht mit einer Dicke von etwa 0,5 µm bis 2 µm besteht, mittels eines CVD-Verfahrens, eines Photolithographie-Prozesses oder dergleichen gebildet. Nachdem dabei die Feldisolierschicht 3 auf der gesamten Oberfläche gebildet worden ist, muss die Feldisolierschicht 3 zum Beispiel nur durch einen Photolithographie-Prozess, einen Ätzprozess oder dergleichen entfernt werden.
  • Anschließend wird die vordere Oberfläche der Halbleiterschicht 1b, die nicht mit der Feldisolierschicht 3 bedeckt ist, thermisch oxidiert, und es wird Siliciumoxid, bei dem es sich um eine Gate-Isolierschicht 12 handelt, mit einer gewünschten Dicke gebildet. Als Nächstes wird durch Bilden einer leitfähigen polykristallinen Silicium-Schicht auf der Gate-Isolierschicht 12 mittels eines CVD-Verfahrens mit einem niedrigen Druck und Strukturieren der leitfähigen polykristallinen Silicium-Schicht eine Gate-Elektrode 13 gebildet.
  • Im Weiteren wird die Zwischenisolierschicht 14 mittels des CVD-Verfahrens mit einem niedrigen Druck gebildet. Anschließend wird ein Kontaktloch gebildet, das die Zwischenisolierschicht 14 und die Gate-Isolierschicht 12 durchdringt und bis zu dem Bereich 10 vom p-Typ mit einer hohen Konzentration und der Source 11 vom n-Typ der Einheitszelle reicht, und gleichzeitig wird ein Kontaktloch gebildet, in dem sich die Gate-Elektrode 13 in Kontakt mit der Elektroden-Kontaktstelle 5 an der äußeren Peripherie des aktiven Bereichs befindet.
  • Des Weiteren wird die Halbleitereinheit 200 mit der in 11 dargestellten Querschnittsansicht durch Bilden der Elektroden-Kontaktstelle 5 und der Elektrode 8 an der rückwärtigen Oberfläche mittels eines Sputter-Verfahrens, eines Abscheidungsverfahrens oder dergleichen fertiggestellt. Dabei wird eines oder es werden mehrere von Metallen, wie beispielsweise Ni, Ti und Al, für die Elektroden-Kontaktstelle 5 verwendet, und es wird eines oder es werden mehrere von Metallen, wie beispielsweise Ni und Au, für die Elektrode 8 an der rückwärtigen Oberfläche verwendet. Darüber hinaus werden die Elektroden-Kontaktstelle 5 und die Elektrode 8 an der rückwärtigen Oberfläche durch eine Wärmebehandlung zur Bildung eines Silicids teilweise mit dem Siliciumcarbid reagiert.
  • Betrieb
  • Als Nächstes wird der Betrieb der Halbleitereinheit 200 gemäß der vorliegenden Ausführungsform in zwei Zuständen beschrieben.
  • Bei einem ersten Zustand handelt es sich um einen Zustand, wenn eine positive Spannung, die nicht geringer als der Schwellenwert ist, an der Gate-Elektrode 13 anliegt, und auf ihn wird als einen „EIN“-Zustand Bezug genommen. In dem EIN-Zustand ist in dem Kanalbereich ein Inversionskanal ausgebildet, und zwischen der Source-11 vom n-Typ und der Halbleiterschicht 1b ist ein Pfad ausgebildet, in dem Elektronen fließen, bei denen es sich um Ladungsträger handelt. Daher ermöglicht das Anliegen einer hohen Spannung an der Elektrode 8 an der rückwärtigen Oberfläche in Bezug auf die Elektroden-Kontaktstelle 5, dass ein Strom durch das Halbleitersubstrat 1a und die Halbleiterschicht 1b hindurchfließt.
  • Dabei wird auf eine Spannung, die zwischen der Elektroden-Kontaktstelle 5 und der Elektrode 8 an der rückwärtigen Oberfläche anliegt, als eine EIN-Spannung Bezug genommen, und auf den fließenden Strom wird als einen EIN-Strom Bezug genommen. Der EIN-Strom fließt nur in dem aktiven Bereich, in dem der Kanal vorhanden ist, und fließt nicht in dem Abschlussbereich an der Peripherie des aktiven Bereichs.
  • Bei einem zweiten Zustand handelt es sich um einen Zustand, wenn eine Spannung, die nicht höher als die Schwellenspannung ist, an der Gate-Elektrode 13 anliegt, und auf diesen wird im Folgenden als ein „AUS-Zustand“ Bezug genommen. Da in dem Kanalbereich keine entgegengesetzten Ladungsträger ausgebildet sind, fließt im AUS-Zustand kein EIN-Strom, und eine hohe Spannung, die im EIN-Zustand anliegt, liegt zwischen der Elektroden-Kontaktstelle 5 und der Elektrode 8 an der rückwärtigen Oberfläche des MOSFET an. Da dabei die Spannung der Gate-Elektrode 13 ungefähr gleich der Spannung der Elektroden-Kontaktstelle 5 ist, liegt auch zwischen der Gate-Elektrode 13 und der Elektrode 8 an der rückwärtigen Oberfläche eine hohe Spannung an.
  • Auch in dem Abschlussbereich an der äußeren Peripherie des in 11 dargestellten aktiven Bereichs liegt eine hohe Spannung zwischen der Elektroden-Kontaktstelle 5 und der Gate-Elektrode 13 und der Elektrode 8 an der rückwärtigen Oberfläche an, da jedoch der elektrische Kontakt mit der Elektroden-Kontaktstelle 5 in dem Muldenbereich 9' vom p-Typ des Abschlussbereichs ausgebildet ist, ähnlich wie der elektrische Kontakt mit der Elektroden-Kontakt stelle 5 in dem Muldenbereich 9 vom p-Typ in dem aktiven Bereich ausgebildet ist, wird verhindert, dass zwischen der Gate-Isolierschicht 12 und der Zwischenisolierschicht 14 eine hohe elektrische Feldstärke anliegt.
  • In dem Abschlussbereich an der äußeren Peripherie des in 11 dargestellten aktiven Bereichs ist die Halbleitereinheit 200 in der gleichen Weise in Betrieb wie im AUS-Zustand der Halbleitereinheit 100 der ersten Ausführungsform. Das heißt, ein hohes elektrisches Feld liegt in der Umgebung der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 an, und wenn eine Spannung, die das kritische elektrische Feld überschreitet, an der Elektrode 8 an der rückwärtigen Oberfläche anliegt, tritt ein Lawinendurchbruch auf. Normalerweise wird die Halbleitereinheit 200 in einem Bereich verwendet, in dem der Lawinendurchbruch nicht auftritt, und es wird eine Nennspannung V [Volt] bestimmt.
  • Wenn die Halbleitereinheit 200 in den AUS-Zustand versetzt wird, erstreckt sich eine Verarmungsschicht in der Richtung des Halbleitersubstrats 1a und der äußeren peripheren Richtung der Halbleiterschicht 1b von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und den Muldenbereichen 9 und 9' vom p-Typ und der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 aus.
  • Hierbei wird ein Fall betrachtet, in dem die Halbleitereinheit in einem Zustand mit hoher Feuchtigkeit in den AUS-Zustand versetzt wird. Die hohe Wasser-Absorptionsfähigkeit der Schutzschicht 6 an der vorderen Oberfläche und die in dem AUS-Zustand erzeugte Potentialdifferenz bewirken, dass sich das Innere der Schutzschicht 6 an der vorderen Oberfläche in einem Zustand befindet, in dem durch die Elektrolyse von Wasser Ionen erzeugt werden.
  • Wenn dagegen eine Feuchtigkeitsschicht an der vorderen Oberfläche der Zwischenisolierschicht 14 und der Feldisolierschicht 3 verbleibt, die eine geringe Wasser-Absorptionsfähigkeit im Vergleich mit jener der Schutzschicht 6 an der vorderen Oberfläche aufweist, wird die vordere Oberfläche der Zwischenisolierschicht 14 und der Feldisolierschicht 3 zu einer Schicht mit einem geringen Widerstand und wirkt wie eine Feldplatte, wenn sie mit der Elektroden-Kontaktstelle 5 verbunden ist. Dabei erstreckt sich die innerhalb der Halbleiterschicht 1b ausgebildete Verarmungsschicht weiter bis zu der äußeren Peripherie
  • Wenn der Floating-Muldenbereich 7 nicht angeordnet ist, so wird an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche in der Richtung horizontal zu der Grenzschicht eine Potentialdifferenz erzeugt, und Feuchtigkeit wird in Wasserstoffionen und Hydroxid-Ionen zersetzt. Wenn darüber hinaus ein Material, das Si enthält, für die positive Elektrode verwendet und mit Hydroxid-Ionen reagiert, wird Siliciumoxid (SiO2) erzeugt. Daher scheidet sich SiO2 an der Grenzschicht zwischen der Halbleiterschicht 1b an der äußeren Peripherie der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche der Halbleitereinheit 100' ab.
  • Das so abgeschiedene SiO2 drückt die Schutzschicht 6 an der vorderen Oberfläche nach oben, und insbesondere dann, wenn sich SiO2 an einer Position nahe bei der Feldisolierschicht 3 abscheidet, tritt ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche auf und erzeugt einen Hohlraum. Dabei werden durch ein Leck aufgrund von Feuchtigkeit, die in den Hohlraum gelangt, und einer Entladung, die in dem Hohlraum auftritt, Defekte des Elements verursacht.
  • Auch bei der Konfiguration der vorliegenden Ausführungsform ist der Floating-Muldenbereich 7 ähnlich wie bei der ersten Ausführungsform in dem Oberflächenschichtbereich der Halbleiterschicht 1b so ausgebildet, dass er sich von dem Inneren des äußeren peripheren Endes der Feldisolierschicht 3 bis zu der äußeren peripheren Seite in Bezug auf das äußere periphere Ende erstreckt. Darüber hinaus sind die Konzentration von Störstellen des p-Typs und die Tiefe des Floating-Muldenbereichs 7 derart vorgegeben, dass die Verarmungsschicht, die sich innerhalb des Floating-Muldenbereichs 7 erstreckt, nicht bis zu der vorderen Oberfläche der Halbleiterschicht 1b an dem äußeren peripheren Ende der Feldisolierschicht 3 reicht.
  • Da in diesem Fall keine Potentialdifferenz an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche an dem äußeren peripheren Ende der Feldisolierschicht 3 erzeugt wird, gibt es keine Zuführung von Hydroxid-Ionen in der Nähe des äußeren peripheren Endes der Feldisolierschicht 3, und es scheidet sich kein SiO2 ab. Daher ist es möglich, Defekte des Elements aufgrund des Ablösens der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche zu reduzieren.
  • Wenn die Störstellenkonzentration des Abschlussmuldenbereichs 2 darüber hinaus hoch ist oder wenn der Abstand zwischen dem Abschlussmuldenbereich 2 und dem Floating-Muldenbereich 7 gering ist, kann sich eine Verarmungsschicht, die sich von der Grenzschicht des pn-Übergangs zwischen der Halbleiterschicht 1b und dem Abschlussmuldenbereich 2 aus erstreckt, bis zu der äußeren Peripherie des Floating-Muldenbereichs 7 erstrecken. Da in diesem Fall keine Potentialdifferenz an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche an dem äußeren peripheren Ende der Feldisolierschicht 3 erzeugt wird, gibt es keine Zuführung von Hydroxid-Ionen in der Nähe des äußeren peripheren Endes der Feldisolierschicht 3, und es scheidet sich kein SiO2 ab.
  • Es kann jedoch eine Potentialdifferenz an der Grenzschicht zwischen der Halbleiterschicht 1b und der Schutzschicht 6 an der vorderen Oberfläche auf der äußeren peripheren Seite des Floating-Muldenbereichs 7 auftreten, und durch die Zuführung von Hydroxid-Ionen ist es möglich, dass sich SiO2 abscheidet. Da die Abscheidung von SiO2 in diesem Fall an einer Position entfernt von dem äußeren peripheren Ende der Feldisolierschicht 3 stattfindet, kann ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche verhindert werden.
  • Auch wenn die Anordnung des Abschlussmuldenbereichs, des Floating-Muldenbereichs 7, der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche ähnlich wie bei der ersten Ausführungsform darüber hinaus die gleiche Relation wie in 5, 6, 7, 8, 9 und 10 aufweist, kann eine Abscheidung von SiO2 in dem Bereich verhindert werden, in dem sich die Halbleiterschicht 1b in Kontakt mit der Schutzschicht 6 an der vorderen Oberfläche befindet, und ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche kann verhindert werden.
  • Effekt
  • Wie vorstehend beschrieben, kann gemäß der Halbleitereinheit 200 der vorliegenden Ausführungsform eine Abscheidung von SiO2 an dem äußeren peripheren Ende der Feldisolierschicht 3 verhindert werden, und ein Ablösen zwischen der Feldisolierschicht 3 und der Schutzschicht 6 an der vorderen Oberfläche kann verhindert werden.
  • Dritte Ausführungsform
  • Bei der vorliegenden Ausführungsform wird die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform, die vorstehend beschrieben sind, bei einer Leistungswandlungsvorrichtung eingesetzt. Wenngleich die vorliegende Erfindung nicht auf eine spezifische Leistungswandlungsvorrichtung beschränkt ist, wird im Folgenden ein Fall, in dem die vorliegende Erfindung auf einen Dreiphasen-Wechselrichter angewendet wird, als eine dritte Ausführungsform beschrieben.
  • 13 ist ein Blockschaubild, das eine Konfiguration eines Leistungswandlungssystems darstellt, bei dem die Leistungswandlungsvorrichtung gemäß der vorliegenden Ausführungsform eingesetzt wird.
  • Das in 13 dargestellte Leistungswandlungssystem weist eine Stromversorgung 1000, eine Leistungswandlungsvorrichtung 20000 sowie eine Last 3000 auf. Bei der Stromversorgung 1000 handelt es sich um eine Gleichstromversorgung, und sie führt der Leistungswandlungsvorrichtung 2000 einen Gleichstrom zu. Die Stromversorgung 1000 kann verschiedene Komponenten aufweisen, kann zum Beispiel ein Gleichstromsystem, eine Solarzelle sowie eine Speicherbatterie aufweisen und kann eine Gleichrichterschaltung oder einen Wechselstrom-/Gleichstrom-Wandler aufweisen, die oder der mit einem Wechselstromsystem verbunden ist. Darüber hinaus kann die Stromversorgung 1000 einen Gleichstrom-/Gleichstrom-Wandler aufweisen, um einen Gleichstrom, der von dem GleichstromSystem abgegeben wird, in einen vorgegebenen Strom umzuwandeln.
  • Bei der Leistungswandlungsvorrichtung 2000 handelt es sich um einen Dreiphasen-Wechselrichter, der zwischen die Stromversorgung 1000 und die Last 3000 geschaltet ist, den von der Stromversorgung 1000 zugeführten Gleichstrom in einen Wechselstrom umwandelt und der Last 3000 den Wechselstrom zuführt. Wie in 13 dargestellt, weist die Leistungswandlungsvorrichtung 2000 Folgendes auf: eine Hauptwandlerschaltung 2001 für eine Umwandlung des Gleichstroms in einen Wechselstrom, um den umgewandelten Strom abzugeben, eine Treiberschaltung 2002 für die Ausgabe eines Treibersignals, um jedes Schaltelement der Hauptwandlerschaltung 2001 anzusteuern, sowie eine Steuerschaltung 2003, um ein Steuersignal zum Steuern der Treiberschaltung 2002 an die Treiberschaltung 2002 auszugeben.
  • Bei der Last 3000 handelt es sich um einen Dreiphasen-Motor, der durch den von der Leistungswandlungsvorrichtung 2000 zugeführten Wechselstrom angetrieben wird. Es ist anzumerken, dass die Last 3000 nicht auf eine spezifische Anwendung beschränkt ist und es sich um einen Motor handelt, der an verschiedenen elektrischen Vorrichtungen montiert ist, und er wird zum Beispiel für ein HybridFahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Fahrstuhl oder als Motor für eine Klimaanlage verwendet.
  • Im Folgenden werden Details der Leistungswandlungsvorrichtung 2000 beschrieben. Die Hauptwandlerschaltung 2001 weist ein Schaltelement und eine Freilaufdiode (nicht gezeigt) auf, und durch ein Schalten des Schaltelements wird der von der Stromversorgung 1000 zugeführte Gleichstrom in einen Wechselstrom umgewandelt, um der Last 3000 den Wechselstrom zuzuführen. Es gibt verschiedene spezifische Schaltungskonfigurationen für die Hauptwandlerschaltung 2001, und bei der Hauptwandlerschaltung 2001 gemäß der vorliegenden Ausführungsform handelt es sich um eine zweistufige Dreiphasen-Vollbrückenschaltung, und sie kann sechs Schaltelemente und sechs Freilaufdioden aufweisen, die antiparallel zu den jeweiligen Schaltelementen sind.
  • Die Halbleitereinheit gemäß irgendeiner von der ersten und der zweiten Ausführungsform, die vorstehend beschrieben sind, wird bei zumindest einem bzw. einer von den jeweiligen Schaltelementen und den jeweiligen Freilaufdioden der Hauptwandlerschaltung 2001 eingesetzt. Die sechs Schaltelemente sind für jeweils zwei Schaltelemente in Reihe geschaltet, um einen oberen und einen unteren Zweig zu bilden, und die jeweiligen oberen und unteren Zweige bilden jeweils eine Phase (U-Phase, V-Phase und W-Phase) der Vollbrückenschaltung. Dann sind die Ausgangsanschlüsse der jeweiligen oberen und unteren Zweige, das heißt, die drei Ausgangsanschlüsse der Hauptwandlerschaltung 2001, mit der Last 3000 verbunden.
  • Die Treiberschaltung 2002 erzeugt Treibersignale zum Treiben der Schaltelemente der Hauptwandlerschaltung 2001 und führt die Treibersignale den Steuerelektroden der Schaltelemente der Hauptwandlerschaltung 2001 zu. Insbesondere werden in Abhängigkeit von einem Steuersignal von einer nachstehend beschriebenen Steuerschaltung 2003 ein Treibersignal zum Einschalten des Schaltelements und ein Treibersignal zum Ausschalten des Schaltelements an die Steuerelektroden der jeweiligen Schaltelemente ausgegeben.
  • Wenn ein Schaltelement im EIN-Zustand gehalten wird, ist das Treibersignal ein Spannungssignal, das nicht niedriger als die Schwellenspannung des Schaltelements ist (EIN-Signal), und wenn das Schaltelement im AUS-Zustand gehalten wird, ist das Treibersignal ein Spannungssignal, das nicht höher als die Schwellenspannung des Schaltelements ist (AUS-Signal).
  • Die Steuerschaltung 2003 steuert die Schaltelemente der Hauptwandlerschaltung 2001 derart, dass der Last 3000 ein gewünschter Strom zugeführt wird. Insbesondere wird basierend auf dem Strom, welcher der Last 3000 zugeführt wird, die Zeit berechnet, die für ein Einschalten jedes Schaltelements der Hauptwandlerschaltung 2001 erforderlich ist (EIN-Zeit). Zum Beispiel kann die Hauptwandlerschaltung 2001 mittels einer PWM-Steuerung gesteuert werden, um die EIN-Zeit des Schaltelements gemäß der auszugebenden Spannung zu modulieren.
  • Dann wird eine Steueranweisung (ein Steuersignal) so an die Treiberschaltung 2002 ausgegeben, dass jedes Mal das EIN-Signal an das einzuschaltende Schaltelement ausgegeben wird und das AUS-Signal an das auszuschaltende Schaltelement ausgegeben wird. Die Treiberschaltung 2002 gibt das EIN-Signal oder das AUS-Signal gemäß dem Steuersignal als ein Treibersignal an die Steuerelektrode jedes Schaltelements aus.
  • Da die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform bei der Leistungswandlungsvorrichtung gemäß der vorliegenden Ausführungsform als ein Schaltelement der Hautpwandlerschaltung 2001 eingesetzt wird, kann die Zuverlässigkeit verbessert werden.
  • Bei der vorliegenden Ausführungsform ist ein Beispiel beschrieben, bei dem die vorliegende Erfindung auf einen zweistufigen Dreiphasen-Wechselrichter angewendet wird, die vorliegende Erfindung ist jedoch nicht auf diesen beschränkt und kann auf verschiedene Leistungswandlungsvorrichtungen angewendet werden. Bei der vorliegenden Ausführungsform wird eine zweistufige Leistungswandlungsvorrichtung verwendet, es kann jedoch auch eine dreistufige oder mehrstufige Leistungswandlungsvorrichtung verwendet werden, und wenn einer einphasigen Last ein Strom zugeführt wird, kann die vorliegende Erfindung auf einen einphasigen Wechselrichter angewendet werden. Darüber hinaus kann die vorliegende Erfindung auf einen Gleichstrom/Gleichstrom-Wandler oder einen Wechselstrom/Gleichstrom-Wandler angewendet werden, wenn einer Gleichstromlast oder dergleichen ein Strom zugeführt wird.
  • Darüber hinaus ist die Leistungswandlungsvorrichtung, bei welcher die vorliegende Erfindung verwendet wird, nicht auf den Fall beschränkt, in dem die vorstehend beschriebene Last ein Motor ist, und sie kann auch als eine Stromversorgungsvorrichtung zum Beispiel für eine Entladungsvorrichtung, eine Laservorrichtung, eine Induktionskochfeld-Vorrichtung oder ein kontaktloses Versorgungssystem verwendet werden und kann außerdem auch als ein Energie-Aufbereiter für ein Solarstromerzeugungssystem, ein Speichersystem oder dergleichen verwendet werden.
  • Bei jeder der vorstehenden Ausführungsformen können die Qualität eines Materials, ein Material, Abmessungen, Formen, Relationen einer relativen Anordnung oder Bedingungen für eine Realisierung jeder Komponente beschrieben sein, diese sind jedoch in sämtlichen Aspekten nur illustrativ, und die vorliegende Erfindung ist nicht auf die beschriebenen beschränkt. Somit werden auch zahlreiche nicht dargestellte Modifikationen innerhalb des Umfangs der vorliegenden Erfindung ins Auge gefasst. Zum Beispiel sind ein Fall, bei dem irgendeine Komponente verformt, hinzugefügt oder weggelassen wird, und des Weiteren ein Fall enthalten, bei dem zumindest eine Komponente in zumindest einer Ausführungsform entnommen wird, um die entnommene Komponente mit einer Komponente in einer anderen Ausführungsform zu kombinieren.
  • Solange sich kein Widerspruch ergibt, können darüber hinaus Komponenten, die so beschrieben sind, dass sie bei jeder der vorstehenden Ausführungsformen mit „einer“ Komponente angeordnet sind, mit „einer oder mehreren“ Komponenten angeordnet sein. Des Weiteren ist die Komponente, welche die Erfindung bildet, eine konzeptionelle Einheit, und dies umfasst einen Fall, in dem eine Komponente eine Mehrzahl von Strukturen aufweist, und einen Fall, in dem eine Komponente einem Teil einer Struktur entspricht. Darüber hinaus weist jede Komponente der vorliegenden Erfindung eine Struktur auf, die eine weitere Struktur oder Form aufweist, solange sie die gleiche Funktion aufweist.
  • Darüber hinaus wird auf die Beschreibung hierin für sämtliche Zwecke der vorliegenden Erfindung Bezug genommen, und nichts gilt als Stand der Technik.
  • Es ist anzumerken, dass innerhalb des Umfangs der vorliegenden Erfindung sämtliche Ausführungsformen bei der vorliegenden Erfindung frei kombiniert werden können und jede Ausführungsform in geeigneter Weise modifiziert werden kann oder dabei Merkmale weggelassen werden können. Obwohl die vorliegende Erfindung im Detail beschrieben ist, ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ, und die vorliegende Erfindung ist nicht auf die vorstehende Beschreibung beschränkt. Es versteht sich, dass zahlreiche nicht dargestellte Modifikationen ins Auge gefasst werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1a
    Halbleitersubstrat
    1b
    Halbleiterschicht
    2
    Abschlussmuldenbereich
    3
    Feldisolierschicht
    4
    Schottky-Elektrode
    5
    Elektroden-Kontaktstelle
    6
    Schutzschicht an der vorderen Oberfläche
    7
    Floating-Muldenbereich
    8
    Elektrode an der rückwärtigen Oberfläche
    9
    Mulde vom p-Typ
    10
    Bereich vom p-Typ mit einer hohen Konzentration
    11
    Source vom n-Typ
    12
    Gate-Isolierschicht
    13
    Gate-Elektrode
    14
    Zwischenisolierschicht
    100
    Halbleitereinheit
    200
    Halbleitereinheit
    1000
    Stromversorgung
    2000
    Leistungswandlungsvorrichtung
    2001
    Hauptwandlerschaltung
    2002
    Treiberschaltung
    2003
    Steuerschaltung
    3000
    Last

Claims (14)

  1. Halbleitereinheit, die Folgendes aufweist: - ein Halbleitersubstrat (1a); - eine Halbleiterschicht (1b), die auf dem Halbleitersubstrat (1a) ausgebildet ist, wobei die Halbleiterschicht (1b) einen ersten Leitfähigkeitstyp aufweist; - eine Elektrode (4, 5) an der vorderen Oberfläche, die auf der Seite einer vorderen Oberfläche der Halbleiterschicht (1b) angeordnet ist; - einen Abschlussmuldenbereich (2), in dem zumindest ein Bereich des Abschlussmuldenbereichs (2) so ausgebildet ist, dass er sich auf einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende der Elektrode (4, 5) an der vorderen Oberfläche in einer Oberflächenschicht der Halbleiterschicht (1b) erstreckt, wobei der Abschlussmuldenbereich (2) einen zweiten Leitfähigkeitstyp aufweist; - eine Feldisolierschicht (3), die so konfiguriert ist, dass sie zumindest einen Bereich des Abschlussmuldenbereichs (2) bedeckt, wobei die Feldisolierschicht (3) so angeordnet ist, dass sie sich bis zu einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende des Abschlussmuldenbereichs (2) auf einer vorderen Oberfläche der Halbleiterschicht (1b) erstreckt; - eine Harzschicht, die so konfiguriert ist, dass sie sich in Kontakt mit einem äußeren peripheren Ende der Feldisolierschicht (3) befindet, wobei die Harzschicht so angeordnet ist, dass sich zumindest ein Bereich der Harzschicht auf der vorderen Oberfläche der Halbleiterschicht (1b) auf der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht (3) erstreckt; und - einen Floating-Muldenbereich (7), der von dem Abschlussmuldenbereich (2) in der Oberflächenschicht der Halbleiterschicht (1b) beabstandet ist, wobei der Floating-Muldenbereich (7) so ausgebildet ist, dass er sich in Kontakt mit dem äußeren peripheren Ende der Feldisolierschicht (3) befindet und sich bis zu der äußeren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht (3) so erstreckt, dass er sich in Kontakt mit der Harzschicht befindet, wobei der Floating-Muldenbereich (7) ein floatendes Potential und einen zweiten Leitfähigkeitstyp aufweist.
  2. Halbleitereinheit nach Anspruch 1, wobei die Tiefe des Floating-Muldenbereichs (7) größer als die Breite einer Verarmungsschicht ist, die von einer Grenzschicht zwischen einem Boden des Floating-Muldenbereichs (7) und der Halbleiterschicht (1b) bis zu einem Inneren des Floating-Muldenbereichs (7) ausgebildet ist.
  3. Halbleitereinheit nach Anspruch 1 oder 2, wobei ein inneres peripheres Ende und ein äußeres peripheres Ende des Floating-Muldenbereichs (7) von dem äußeren peripheren Ende der Feldisolierschicht (3) um einen Abstand beabstandet sind, der größer als die Breite einer Verarmungsschicht ist, die von einer Grenzschicht zwischen dem Floating-Muldenbereich (7) und der Halbleiterschicht (1b) bis zu einem Inneren des Floating-Muldenbereichs (7) ausgebildet ist.
  4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die Harzschicht eine Schutzschicht (6) an der vorderen Oberfläche aufweist, die so konfiguriert ist, dass sie einen Bereich der Elektroden (4, 5) an der vorderen Oberfläche und zumindest einen Bereich der Feldisolierschicht (3) bedeckt, wobei die Schutzschicht (6) an der vorderen Oberfläche in Kontakt mit einer vorderen Oberfläche des Floating-Muldenbereichs (7) angeordnet ist, und wobei der Floating-Muldenbereich (7) so angeordnet ist, dass er sich auf einer äußeren peripheren Seite in Bezug auf ein äußeres peripheres Ende der Schutzschicht (6) an der vorderen Oberfläche erstreckt.
  5. Halbleitereinheit nach Anspruch 4, wobei der Floating-Muldenbereich (7) so angeordnet ist, dass er sich bis zu einem äußeren peripheren Ende der Halbleiterschicht (1b) erstreckt.
  6. Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die Harzschicht Folgendes aufweist: - eine Schutzschicht (6) an der vorderen Oberfläche, die so konfiguriert ist, dass sie einen Bereich der Elektrode (4, 5) an der vorderen Oberfläche und zumindest einen Bereich der Feldisolierschicht (3) bedeckt, wobei die Schutzschicht (6) an der vorderen Oberfläche ein äußeres peripheres Ende aufweist, das auf einer inneren peripheren Seite in Bezug auf das äußere periphere Ende der Feldisolierschicht (3) positioniert ist, und - ein abdichtendes Gel, das in Kontakt mit einer vorderen Oberfläche des Floating-Muldenbereichs (7) angeordnet ist.
  7. Halbleitereinheit nach einem der Ansprüche 1 bis 6, wobei, wenn die Dielektrizitätskonstante von Vakuum mit so [F/m] bezeichnet ist, die relative Dielektrizitätskonstante der Halbleiterschicht (1b) mit εs bezeichnet ist, die Lawinendurchbruchspannung einer Halbleitereinheit mit Vbd [V] bezeichnet ist, die Elementarladung mit q [C] bezeichnet ist und die Störstellenkonzentration der Halbleiterschicht (1b) mit Nd [cm-3] bezeichnet ist, der Abstand [cm] von dem äußeren peripheren Ende des Abschlussmuldenbereichs (2) zu dem äußeren peripheren Ende der Feldisolierschicht (3) nicht größer ist als: Mathematische Formel 1 2 ε 0 ε s V bd qN d
    Figure DE112018002471B4_0005
  8. Halbleitereinheit nach einem der Ansprüche 1 bis 7, wobei der Floating-Muldenbereich (7) zumindest einen Bereich oder mehrere Bereiche aufweist, die in einer Draufsicht in einer peripheren Richtung voneinander bestabstandet sind.
  9. Halbleitereinheit nach einem der Ansprüche 1 bis 8, wobei eine Mehrzahl der Abschlussmuldenbereiche (2) so ausgebildet ist, dass diese in einer Richtung von einer inneren peripheren Seite zu einer äußeren peripheren Seite hin voneinander getrennt sind.
  10. Halbleitereinheit nach einem der Ansprüche 1 bis 9, wobei der Abschlussmuldenbereich (2) derart ausgebildet ist, dass eine Störstellenkonzentration von einer inneren peripheren Seite zu einer äußeren peripheren Seite hin abnimmt.
  11. Halbleitereinheit nach einem der Ansprüche 1 bis 10, wobei die Halbleiterschicht (1b) aus Siliciumcarbid besteht.
  12. Halbleitereinheit nach einem der Ansprüche 1 bis 11, wobei eine Diode auf einer inneren peripheren Seite des Abschlussmuldenbereichs (2) ausgebildet ist.
  13. Halbleitereinheit nach einem der Ansprüche 1 bis 11, wobei ein Transistor, der zumindest einen Muldenbereich (9) mit einem zweiten Leitfähigkeitstyp aufweist, auf einer inneren peripheren Seite des Abschlussmuldenbereichs (2) ausgebildet ist.
  14. Leistungswandlungsvorrichtung, die Folgendes aufweist: - eine Hauptwandlerschaltung (2001), die eine Halbleitereinheit gemäß einem der Ansprüche 1 bis 13 aufweist, wobei die Hauptwandlerschaltung so konfiguriert ist, dass sie eine einzugebende Leistung umwandelt und die umgewandelte Leistung abgibt; - eine Treiberschaltung (2002), die so konfiguriert ist, dass sie ein Treibersignal zum Ansteuern der Halbleitereinheit an die Halbleitereinheit ausgibt; und - eine Steuerschaltung (2003), die so konfiguriert ist, dass sie ein Steuersignal zum Steuern der Treiberschaltung (2002) an die Treiberschaltung (2002) ausgibt.
DE112018002471.7T 2017-05-12 2018-03-08 Halbleitereinheit und leistungswandlungsvorrichtung Active DE112018002471B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-095215 2017-05-12
JP2017095215 2017-05-12
PCT/JP2018/008916 WO2018207449A1 (ja) 2017-05-12 2018-03-08 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
DE112018002471T5 DE112018002471T5 (de) 2020-01-23
DE112018002471B4 true DE112018002471B4 (de) 2022-11-10

Family

ID=64105189

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018002471.7T Active DE112018002471B4 (de) 2017-05-12 2018-03-08 Halbleitereinheit und leistungswandlungsvorrichtung

Country Status (5)

Country Link
US (1) US11094815B2 (de)
JP (1) JP6656475B2 (de)
CN (1) CN110582853B (de)
DE (1) DE112018002471B4 (de)
WO (1) WO2018207449A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804555B2 (en) * 2019-01-29 2023-10-31 Mitsubishi Electric Corporation Semiconductor device and power conversion device
WO2021064944A1 (ja) * 2019-10-03 2021-04-08 三菱電機株式会社 半導体装置および電力変換装置
JP7443926B2 (ja) * 2020-05-15 2024-03-06 株式会社デンソー 半導体装置およびその製造方法
CN115552633A (zh) 2020-05-29 2022-12-30 三菱电机株式会社 半导体装置和电力设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195324A (ja) 2011-03-14 2012-10-11 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
JP2013211503A (ja) 2012-03-30 2013-10-10 Fuji Electric Co Ltd ＳｉＣ半導体デバイス
WO2016166808A1 (ja) 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287269B2 (ja) 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JP2000277465A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4538870B2 (ja) * 1999-09-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP5011612B2 (ja) 2000-10-31 2012-08-29 富士電機株式会社 半導体装置
JP2004158603A (ja) 2002-11-06 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体素子とその製造方法
JP2006005275A (ja) 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
JP2013012652A (ja) 2011-06-30 2013-01-17 Fuji Electric Co Ltd 逆阻止絶縁ゲート型バイポーラトランジスタとその製造方法
JP6015745B2 (ja) * 2012-03-19 2016-10-26 富士電機株式会社 半導体装置の製造方法
JP6513339B2 (ja) * 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
JP6726505B2 (ja) * 2016-03-31 2020-07-22 ローム株式会社 半導体装置の製造方法
JP6767705B2 (ja) * 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
CN108447903B (zh) * 2017-02-16 2023-07-04 富士电机株式会社 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195324A (ja) 2011-03-14 2012-10-11 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
JP2013211503A (ja) 2012-03-30 2013-10-10 Fuji Electric Co Ltd ＳｉＣ半導体デバイス
WO2016166808A1 (ja) 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置
DE112015006450T5 (de) 2015-04-14 2017-12-28 Mitsubishi Electric Corporation Halbleitereinheit

Also Published As

Publication number Publication date
DE112018002471T5 (de) 2020-01-23
JP6656475B2 (ja) 2020-03-04
JPWO2018207449A1 (ja) 2019-11-07
CN110582853B (zh) 2022-11-11
WO2018207449A1 (ja) 2018-11-15
US11094815B2 (en) 2021-08-17
CN110582853A (zh) 2019-12-17
US20210143272A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
DE112015004515B4 (de) Halbleitervorrichtungen
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112012004541B4 (de) Halbleitervorrichtung
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE202012013723U1 (de) Halbleiterbauteil
DE112015006450T5 (de) Halbleitereinheit
DE102011052139A1 (de) Selbstsperrender Feldeffekttransistor, Herstellungsverfahren dafür und Verfahren zum Programmieren eines Leistungs-Feldeffekttransistors
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE112017007186T5 (de) Halbleitereinheit und leistungswandler
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE102018117717B4 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumwandlungsbauelement
DE112018001989B4 (de) Siliciumcarbid-halbleitereinheit, elektrische leistungswandlungseinheit, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit sowie verfahren zur herstellung einer elektrischen leistungswandlungseinheit
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final