JP6513339B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6513339B2
JP6513339B2 JP2014093251A JP2014093251A JP6513339B2 JP 6513339 B2 JP6513339 B2 JP 6513339B2 JP 2014093251 A JP2014093251 A JP 2014093251A JP 2014093251 A JP2014093251 A JP 2014093251A JP 6513339 B2 JP6513339 B2 JP 6513339B2
Authority
JP
Japan
Prior art keywords
well region
silicon carbide
outer peripheral
carbide semiconductor
peripheral end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014093251A
Other languages
English (en)
Other versions
JP2015211179A (ja
Inventor
千広 田所
千広 田所
陽一郎 樽井
陽一郎 樽井
幸史 大久野
幸史 大久野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014093251A priority Critical patent/JP6513339B2/ja
Priority to KR1020150048136A priority patent/KR101698357B1/ko
Priority to US14/682,970 priority patent/US9324806B2/en
Priority to DE102015207981.3A priority patent/DE102015207981A1/de
Priority to CN201510217654.4A priority patent/CN105023941B/zh
Publication of JP2015211179A publication Critical patent/JP2015211179A/ja
Application granted granted Critical
Publication of JP6513339B2 publication Critical patent/JP6513339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置に関するものである。
ショットキーバリアダイオード（ＳＢＤ）はユニポーラデバイスであるため、通常のバイポーラダイオードと比較してスイッチング損失を低減することができるが、従来のシリコン（Ｓｉ）半導体を構成材料とするＳＢＤは実用的に耐圧が５０Ｖ程度以下のものしか得られないため、高電圧のインバータ等の用途には向いていなかった。そこで、ＳＢＤの構成材料をシリコンに代えて炭化珪素（ＳｉＣ）とすることで、数ｋＶ程度の耐圧を実現することが可能となるため、近年、炭化珪素で構成されたＳＢＤ（ＳｉＣ−ＳＢＤ）の開発が注目されている。
ＳｉＣ−ＳＢＤにおいて、耐圧向上を図るため、Ｎ型の炭化珪素半導体層内のいわゆる終端領域にＰ型のガードリング領域（終端ウェル領域）を設けることで、炭化珪素半導体層とガードリング領域とのＰＮ接合によって形成される空乏層によって逆電圧が印加された際の電界を緩和することが知られている（例えば、特許文献１。）。
一方、炭化珪素半導体層の表面上に設けられるショットキー電極の外周端にはエッチング残渣が形成されてしまうことがあり、エッチング残渣が形成されると炭化珪素半導体装置の不良を招く恐れがある。そこで、ショットキー電極上に設けられる表面電極によって、ショットキー電極の外周端を覆うことで、ショットキー電極の外周端に形成されるエッチング残渣が露出しないため、炭化珪素半導体装置の不良を抑制することが知られている（例えば、特許文献２参照。）
また、更なる耐圧向上を図るため、終端ウェル領域内にＰ型の不純物濃度がより高い高濃度終端ウェル領域を設けることが知られている（例えば、特許文献３参照）。
特開２００５−２８６１９７号公報 特開２０１３−２１１５０３号公報 特開２００８−２５１７７２号公報
しかしながら、このような炭化珪素半導体装置であっても、オン電流が流れる導通状態から逆電圧が印加される阻止状態へと遷移するスイッチング時において、表面電極の外周端に電界集中が発生し、耐圧不良を引き起こす懸念があることを、新たに発見した。このような、スイッチング時において表面電極の外周端に発生する電界集中は、以下のようなメカニズムで生じるものと推察される。
導通状態から逆電圧が印加される阻止状態へと遷移する際、炭化珪素半導体装置に印加される電圧は上昇し変動するため、終端ウェル領域と炭化珪素半導体層とのＰＮ接合部に形成される空乏層容量を充電する変位電流が発生する。変位電流は終端ウェル領域内からショットキー電極側へと向かって流れることとなるが、終端ウェル領域は固有の抵抗値を有しているため、変位電流が流れることで終端ウェル領域内に電圧降下が発生する。そうすると、終端ウェル領域内の電位とショットキー電極との間に電位差が生じるため電界が発生し、ショットキー電極の外周端において電界集中が発生する。
このようなスイッチング時に発生する電界は、変位電流の大きさと終端ウェル領域内の抵抗値との値とで決まることとなるが、ＳｉＣ−ＳＢＤはユニポーラデバイスであるため、同耐圧のシリコンダイオードよりも高速でスイッチングが可能となる。そのため、スイッチング時の電圧変動が大きくなり、変位電流の値も増加してしまう。さらに、炭化珪素半導体はアクセプタのエネルギー準位と価電子帯のエネルギー準位との差が大きいため、終端ウェル領域内の抵抗値が従来のシリコン半導体よりも高くなる。従って、ＳｉＣ−ＳＢＤでは変位電流の値および終端ウェル領域内の抵抗値が共に大きいことに起因してスイッチング時に発生する電界が特に大きくなることから、従来のＳｉＣ−ＳＢＤではスイッチング時の電界集中によって素子不良が発生する恐れがあった。
本発明は、上述のような問題を解決するためになされたもので、スイッチング時に発生する電界集中を緩和することができる炭化珪素半導体装置を提供することを目的とする。
本発明にかかる炭化珪素半導体装置は、第一導電型の炭化珪素半導体層と、炭化珪素半
導体層の表面上に形成された酸化珪素または窒化珪素の厚さ０．５μｍ〜１．５μｍのフィールド絶縁膜と、炭化珪素半導体層の表面上であってフィールド絶縁膜よりも内周側に形成されるとともにフィールド絶縁膜に乗り上げて形成されたショットキー電極と、ショットキー電極を覆いショットキー電極の外周端を越えてフィールド絶縁膜上に延在する表面電極と、炭化珪素半導体層内の上部においてショットキー電極の一部と接して形成され炭化珪素半導体層内において表面電極の外周端よりも外周側に延在し、単位面積当りの不純物量が１．０×１０１３／ｃｍ２〜１．０×１０１４／ｃｍ２の範囲である第二導電型の終端ウェル領域と、終端ウェル領域内に形成され第二導電型の単位面積当りの不純物量が２．０×１０１４／ｃｍ２〜１．０×１０１５／ｃｍ２の範囲である第二導電型の高濃度終端ウェル領域とを備え、終端ウェル領域および高濃度終端ウェル領域は、第二導電型の不純物を１００ｋｅＶ〜７００ｋｅＶの注入エネルギーでイオン注入して得られる厚さに形成され、表面電極の外周端は終端ウェル領域の外周端よりも１５μｍ以上内側に存在し、表面電極の外周端は、高濃度終端ウェル領域上に位置し、高濃度終端ウェル領域の外周端よりも２μｍ以上内側に存在するものである。
本発明にかかる炭化珪素半導体装置によれば、表面電極の外周端が終端ウェル領域の外周端よりも１５μｍ以上内側に存在させることで、最も電位の高い終端ウェル領域の外周端と表面電極の外周端との間の距離が確保され、終端ウェル領域と表面電極の外周端との間に存在する等電位面の密度を緩和し、スイッチング時の変位電流によって生じる表面電極の外周端における電界を緩和することができる。
実施の形態１に係る炭化珪素半導体装置の構成を模式的に示す平面図及び断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を示す断面図である。 実施の形態１に係る炭化珪素半導体装置の製造方法を示す断面図である。 実施の形態１に係る炭化珪素半導体装置の構成を模式的に示す断面図である。 実施の形態１に係る炭化珪素半導体装置の比較例の構成を模式的に示す平面図及び断面図である。 実施の形態１に係る炭化珪素半導体装置のシミュレーション結果を示した図である。 実施の形態１に係る炭化珪素半導体装置のシミュレーション結果を示した図である。 実施の形態１に係る炭化珪素半導体装置のシミュレーションモデルを示した断面図である。 実施の形態１に係る炭化珪素半導体装置のシミュレーション結果を示した図である。 実施の形態１に係る炭化珪素半導体装置のシミュレーションモデルを示した断面図である。 実施の形態１に係る炭化珪素半導体装置のシミュレーション結果を示した図である。 実施の形態１に係る炭化珪素半導体装置の変形例の構成を模式的に示す断面図である。 実施の形態１に係る炭化珪素半導体装置の変形例の構成を模式的に示す断面図である。 実施の形態１に係る炭化珪素半導体装置の変形例の構成を模式的に示す断面図である。
本明細書において、各領域の「単位面積当たりの不純物量［ｃｍ−２］」とは各領域における不純物濃度を深さ方向に積分することで算出される値を示すこととする。また、各領域の不純物濃度が濃度プロファイルを有する場合において、各領域の「不純物濃度［ｃｍ−３］」とは各領域における不純物濃度のピーク値を示すものとし、各領域の不純物濃度が濃度プロファイルを有する場合において、各領域の「厚さ」は不純物濃度が当該領域における不純物濃度のピーク値の１／１０の値以上となる領域までの厚さとする。ただし、各領域における「単位面積当たりの不純物量［ｃｍ−２］」を算出する際にいう「不純物濃度」については、不純物濃度のピーク値ではなく、実際の不純物濃度とする。
また、本明細書において、「〜上」という場合、構成要素間に介在物が存在することを妨げるものではない。例えば、「Ａ上に設けられたＢ」と記載している場合、ＡとＢとの間に他の構成要素Ｃが設けられたものも設けられていないものも含む。
実施の形態１．
まず、本発明の実施の形態１にかかる炭化珪素半導体装置１００の構成を説明する。以下、第一導電型をＮ型とし第二導電型をＰ型とするＮ型のＳｉＣ−ＳＢＤ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）について例示して説明するが、第一導電型をＰ型とし第二導電型をＮ型とするＰ型のＳｉＣ−ＳＢＤであってもよい。
図１は、実施の形態１にかかる炭化珪素半導体装置１００の構成を示す平面図および断面図である。なお、図１（ｂ）においては、炭化珪素半導体装置１００の炭化珪素半導体層１ｂ上に形成される電極や絶縁膜等については図示省略している。また、図１（ａ）は、図１（ｂ）のＡ−Ａ断面図に相当する図であるが、図１（ａ）においては炭化珪素半導体層１ｂ上に形成される電極や絶縁膜等についても図示している。
図１（ａ）において、炭化珪素半導体装置１００は、炭化珪素基板１と、フィールド絶縁膜３と、ショットキー電極４と、表面電極５、表面保護膜６と、裏面電極７とを備えたショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）である。炭化珪素基板１は、Ｎ＋型の炭化珪素からなる基板層１ａと、基板層１ａ上に形成されたＮ−型の炭化珪素半導体層１ｂ（ドリフト層）とからなる。炭化珪素半導体層１ｂ内の上部のいわゆる終端領域にはＰ型の終端ウェル領域２が形成されており、終端ウェル領域２内にはＰ＋型の高濃度終端ウェル領域２ａが形成されている。より詳細には、高濃度終端ウェル領域２ａが終端ウェル領域２の内部に存在し、終端ウェル領域２と炭化珪素半導体層１ｂとのＰＮ接合部にまで到達しないように設けられていることが望ましい。
Ｎ型の不純物としては窒素（Ｎ）やリン（Ｐ）を、Ｐ型の不純物としてはアルミニウム（Ａｌ）やホウ素（Ｂ）を用いることができ、本実施の形態においては、Ｎ型の不純物は窒素とし、Ｐ型の不純物はアルミニウムとする。炭化珪素半導体層１ｂのＮ型の不純物濃度は基板層１ａのＮ型の不純物濃度よりも低く、炭化珪素半導体装置１００の設計耐圧に応じて炭化珪素半導体層１ｂのＮ型の不純物濃度と厚みを設定する。終端ウェル領域２の単位面積当りのＰ型の不純物量は１．０×１０１３／ｃｍ２〜１×１０１４／ｃｍ２とすることが好ましく、より好ましくは２．０×１０１３／ｃｍ２〜５×１０１３／ｃｍ２とし、本実施の形態では２．０×１０１３／ｃｍ２とする。高濃度終端ウェル領域２ａの単位面積当りのＰ型の不純物量は、終端ウェル領域２の単位面積当たりのＰ型不純物量よりも大きく、２．０×１０１４／ｃｍ２以上とすることが好ましく、本実施の形態では４．０×１０１４／ｃｍ２となっている。
また、図１（ｂ）に示すように、平面方向において、終端ウェル領域２および高濃度終端ウェル領域２ａはリング上の形状をしている。そして、図１（ｂ）に示すように、終端ウェル領域２は炭化珪素半導体層１ｂ内の一部に形成され、高濃度終端ウェル領域２ａは終端ウェル領域２内の一部に形成されている。
図１（ａ）に戻り、炭化珪素半導体層１ｂの表面上には、フィールド絶縁膜３と、ショットキー電極４とが形成されている。ショットキー電極４は、炭化珪素半導体層１ｂの表面上の中央部に形成され、炭化珪素半導体層１ｂとショットキー接合する。フィールド絶縁膜３は、炭化珪素半導体層１ｂの表面上においてショットキー電極４よりも外周側のいわゆる終端領域上に形成され、ショットキー電極４が炭化珪素半導体層１ｂにショットキー接合している部分を取り囲んでいる。ショットキー電極４の一部は、終端ウェル領域２および高濃度終端ウェル領域２ａ上に位置し、それぞれの領域とコンタクトしている。また、ショットキー電極４はフィールド絶縁膜３に乗り上がるように形成されており、ショットキー電極４の外周端はフィールド絶縁膜３上に位置している。
また、フィールド絶縁膜３には、酸化珪素（ＳｉＯ２）や窒化珪素（ＳｉＮ）を用いることができ、厚さは例えば０．５μｍ〜１．５μｍとすることができる。本実施の形態ではフィールド絶縁膜３として厚さ１．０μｍのＳｉＯ２膜を用いることとする。ショットキー電極４は、炭化珪素半導体とショットキー接合する金属であればよく、チタン、モリブデン、ニッケル、金等を用いることができ、厚さは例えば１００ｎｍ〜３００ｎｍとすることができる。本実施の形態ではショットキー電極４として厚さ２００ｎｍのチタン膜を用いることとする。
ショットキー電極４上には、表面電極５が形成されている。表面電極５は、ショットキー電極４の外周端を覆っている。すなわち、表面電極５の外周端はショットキー電極４の外周端を越えてフィールド絶縁膜３上に位置している。表面電極５は、アルミニウム、銅、モリブデン、ニッケルのいずれかを含む金属やＡｌ−Ｓｉのようなアルミニウム合金等を用いることができ、厚さは例えば３．０μｍ〜６．０μｍとすることができる。本実施の形態では表面電極５として厚さ４．８μｍのアルミニウム層を用いることとする。
さらに、表面電極５の外周端は終端ウェル領域２上に位置し、終端ウェル領域２の外周端に対して表面電極５の外周端が１５μｍ以上内側に存在することが好ましい。また、表面電極５の外周端は高濃度終端ウェル領域２ａ上に位置し、高濃度終端ウェル領域２ａの外周端に対しては表面電極５の外周端が２μｍ以上内側に存在することが好ましい。
フィールド絶縁膜３および表面電極５上には、表面保護膜６が形成されている。表面保護膜６は、表面電極５の外周端を覆うように形成されており、外部端子との接続を行うため、表面電極５の中央部上において開口を有する。また、外部環境からの応力を緩和するため、表面保護膜６は有機樹脂膜であることが望ましく、本実施の形態では表面保護膜６としてポリイミドを用いる。
炭化珪素基板１（基板層１ａ）の裏面側には裏面電極７が形成されている。裏面電極７は基板層１ａとオーミック接合している。そのため、裏面電極７には、基板層１ａである炭化珪素とオーミック接合することができるニッケル、アルミニウム、モリブデン等の金属を用いることができ、本実施の形態ではニッケルを用いる。
次に、炭化珪素半導体装置１００の製造方法について説明する。図２および図３は、炭化珪素半導体装置１００の製造方法における各工程を示す断面図である。
図２（ａ）において、Ｎ＋型の基板層１ａと基板層１ａの上面にエピタキシャル結晶成長させたＮ−型の炭化珪素半導体層１ｂから構成される炭化珪素基板１を用意する。そして、公知の方法、例えば写真製版技術により、所定の形状にレジスト膜（図示せず）をパターニングする。その後、レジスト膜上からＰ型の不純物を選択的にイオン注入することで、炭化珪素半導体層１ｂ内の上部にＰ型の終端ウェル領域２（ガードリング領域）を形成する。さらに、同様の方法にて、終端ウェル領域２内にＰ型の高濃度終端ウェル領域２ａを形成する。
ここで、Ｐ型の不純物領域には例えば不純物イオンとしてアルミニウムイオンまたはホウ素イオンが注入され、イオン注入後１５００℃以上の高温でアニールすることで不純物イオンが電気的に活性化され、所定の導電型の領域が形成される。なお、上述したように、終端ウェル領域２の単位面積当りのＰ型の不純物量は１．０×１０１３／ｃｍ２〜１．０×１０１４／ｃｍ２とすることが好ましく、本実施の形態では２．０×１０１３／ｃｍ２とし、高濃度終端ウェル領域２ａの単位面積当りのＰ型の不純物量は２．０×１０１４／ｃｍ２〜１．０×１０１５／ｃｍ２とすることが好ましく、本実施の形態では４．０×１０１４／ｃｍ２とする。また、Ｐ型不純物量の大きい高濃度終端ウェル領域２ａを形成する際等、イオン注入によって炭化珪素半導体層１ｂ内に発生する欠陥の増大が懸念される場合には、イオン注入する際の注入温度を１５０℃以上の温度条件とすることが好ましい。
また、Ｐ型不純物のイオン注入は、例えば注入エネルギーを１００ｋｅＶ〜７００ｋｅＶとする。かかる場合、上述した各領域における単位面積当たりの不純物量［ｃｍ−２］を不純物濃度［ｃｍ−３］に換算すると、終端ウェル領域２の不純物濃度は１．０×１０１７／ｃｍ３〜１．０×１０１９／ｃｍ３となり、高濃度終端ウェル領域２ａの不純物濃度は８．０×１０１７／ｃｍ３〜２．０×１０２０／ｃｍ３となる。
続いて、図２（ｂ）において、例えばＣＶＤ法により、炭化珪素半導体層１ｂの表面上に厚さ１．０μｍのシリコン酸化膜を堆積し、その後写真製版とエッチングにより、中央部のシリコン酸化膜を除去し、開口部を有するフィールド絶縁膜３を形成する。フィールド絶縁膜３の開口端は終端ウェル領域２上、より好ましくは高濃度終端ウェル領域２ａ上に位置するよう形成される。これにより、後述する工程によって形成されるショットキー電極４が、終端ウェル領域２および高濃度終端ウェル領域２ａとコンタクトすることとなり、ショットキー電極４のコンタクト抵抗を低減することができる。
次に、図２（ｃ）において、炭化珪素基板１の基板層１ａの裏面側に裏面電極７を形成する。なお、裏面電極７の形成は、以下で説明する炭化珪素基板１の表面側の工程が全て完了した後に行うこととしても構わない。
次に、図３（ａ）において、スパッタ法により、フィールド絶縁膜３の形成された炭化珪素半導体層１ｂの表面上の全面に、ショットキー電極４となる金属膜８を成膜する。成膜する金属膜８は、本実施の形態においては、厚さ２００ｎｍのチタン膜とする。さらに、写真製版技術により、所定のパターン形状のレジスト膜９を成膜する。その後、図３（ｂ）において、レジスト膜９をマスクとして金属膜８をエッチングし、所望の形状のショットキー電極４を形成する（図３ｂ）。金属膜８のエッチングにおいては、ドライエッチングやウェットエッチングを用いることができるが、チップへのダメージを軽減するためウェットエッチングを用いることが望ましく、例えばエッチング液としてフッ酸（ＨＦ）を用いる。なお、厚さの薄いショットキー電極４の端部は、金属材料とエッチング液との関係等から尖った形状となりやすく、図３において、ショットキー電極４の端部に形成される尖った部分をエッチング残渣４ａと呼ぶ。
続いて、図３（ｃ）において、ショットキー電極４を覆うように、すなわち、エッチング残渣４ａを覆うように、フィールド絶縁膜３およびショットキー電極４上に表面電極５を形成する。表面電極５の形成は、ショットキー電極４の形成と同様に、所定の金属膜を全面に成膜した後にエッチングを行うことで可能となり、金属膜のエッチングは例えばリン酸系のエッチング液を用いたウェットエッチングによって行うこととする。その後、表面電極５を覆うように表面保護膜６を形成することで、本実施の形態に係る炭化珪素半導体装置１００が完成する。
次に、本実施の形態に係る炭化珪素半導体装置１００の動作について説明する。本実施の形態に係る炭化珪素半導体装置において、表面電極５に対して裏面電極７に負の電圧を印加すると、表面電極５から裏面電極７に電流が流れ、炭化珪素半導体装置１００は導通状態（オン状態）となる。一方、表面電極５に対して裏面電極７に正の電圧を印加すると、ショットキー電極４と炭化珪素半導体層１ｂとの間のショットキー接合及び終端ウェル領域２と炭化珪素半導体層１ｂとの間のＰＮ接合によって電流が阻止され、炭化珪素半導体装置１００は阻止状態（オフ状態）となる。
以下、本実施の形態に係る炭化珪素半導体装置１００の作用・効果について説明する。
本実施の形態とは異なり、フィールド絶縁膜３を設けずに、ショットキー電極４の全面が炭化珪素半導体層１ｂ上に形成される場合、ショットキー電極４と炭化珪素半導体層１ｂとの接合面の端部周辺において等電位面の曲率が大きくなり、ショットキー電極４の外周端周辺に電界集中が発生する。そのため、本実施の形態のように、ショットキー電極４をフィールド絶縁膜３に乗り上がるような構成とすることで、ショットキー電極４の外周端における電界集中を緩和することができる。さらに、フィールド絶縁膜３を設けた場合において、ショットキー電極４をフィールド絶縁膜３上に乗り上がるように形成することで、ショットキー電極４の外周端とフィールド絶縁膜３の開口端との位置合わせのマージンを拡大させることができるため、製造プロセスを簡素化することができる。
また、ショットキー電極４の外周端においては、エッチング残渣４ａが形成され、エッチング残渣４ａの周辺において電界集中が発生し問題となる恐れがある。エッチング残渣は、ショットキー電極４又は表面電極５のいずれをエッチングする場合においても生じ得るし、ドライエッチング又はウェットエッチングのいずれの場合においても生じ得るが、金属膜の厚さや、金属膜の材料とエッチング液との関係から、ショットキー電極４を形成する際にエッチング残渣が特に生じやすい。そして、エッチング残渣４ａの形状等によっては、ショットキー電極４の外周端部で発生する電界集中によって炭化珪素半導体装置の信頼性が低下する恐れがあった。
本実施の形態では、ショットキー電極４の外周端を覆うように表面電極５を形成しているため、ショットキー電極４の外周端に形成されるエッチング残渣４ａが露出することがない。そのため、ショットキー電極４にエッチング残渣４ａが生じたとしても、ショットキー電極４の端部における電界が問題となる恐れはない。一方、表面電極５によってショットキー電極４の端部（エッチング残渣４ａ）を覆うことで、ショットキー電極４のエッチング残渣４ａ部に代わり、表面電極５の外周端が電界集中ポイントとなるが、表面電極５はショットキー電極４と比較してエッチング残渣が形成されにくく、エッチング残渣が形成されたとしてもショットキー電極４ほど尖った形状とならないため、電極端部における電界集中を緩和することができる。
さらに、本実施の形態のように、表面電極５によってショットキー電極４を覆う場合、表面電極５の外周端が従来よりも外周側により張り出すことになるが、以下の観点を考慮して表面電極５の外周端の位置を調整する必要がある。
炭化珪素半導体層１ｂの終端領域に形成された終端ウェル領域２は、炭化珪素半導体層１ｂとＰＮ接合を形成し、当該ＰＮ接合の周囲には空乏層と呼ばれる電気二重層が形成される。空乏層は空乏層容量と呼ばれる静電容量を有するため、炭化珪素半導体層１ｂと終端ウェル領域２との間のＰＮ接合間に印加される電圧が変動すると、空乏層容量が充放電されることとなる。従って、炭化珪素半導体装置１００のスイッチング時においては、炭化珪素半導体層１ｂと終端ウェル領域２との間のＰＮ接合間に印加される電圧が変動するため、空乏層容量を充放電する変位電流が発生する。
変位電流は表面電極５から終端ウェル領域２側のＰＮ接合部分、又は裏面電極７から炭化珪素半導体層１ｂ側のＰＮ接合部分に流れることとなり、変位電流が発生すると変位電流が流れる電流経路上の固有の抵抗値によって電圧降下が生じる。例えば、表面電極５から終端ウェル領域２側のＰＮ接合部分において、図４に示すように、終端ウェル領域２の外周端からショットキー電極４および表面電極５に向かって、終端ウェル領域２内を変位電流が流れることとなり、終端ウェル領域２内において電圧降下が発生する。その結果、終端ウェル領域２内の電位が表面電極５の電位に対して上昇（又は減少）することとなり、表面電極５と終端ウェル領域２との間に高電界が発生する。
ここで、変位電流による電圧降下について検討する。変位電流による電圧降下は、変位電流の値と変位電流経路における抵抗値とによって決まる。そして、変位電流の値は下記式（１）によって定まる。なお。式（１）において、Ｉは変位電流の値を示し、Ｃｄは空乏層容量を示し、ｄＶ／ｄｔはＰＮ接合に印加される電圧の時間変動量を示す。
Figure 0006513339
式（１）において示すように、変位電流値Ｉは、ＰＮ接合の空乏層容量ＣｄとＰＮ接合に印加される電圧の時間変動量ｄＶ／ｄｔによって定まる。そして、ＰＮ接合の空乏層容量はＰ型不純物の濃度又はＮ型不純物の濃度によって定まることとなるが、炭化珪素はシリコンと比較して絶縁破壊強度が高いため、シリコン半導体層と比較して炭化珪素半導体層は高濃度の不純物を注入することが可能となることから、炭化珪素半導体装置では一般的にシリコン半導体装置よりも不純物濃度が高く、その結果ＰＮ接合の空乏層容量も高くなる。
さらに、同耐圧クラスの半導体装置で比較すると、シリコンではバイポーラデバイスであったものが、炭化珪素ではユニポーラデバイスに置き換わることが期待されており、例えば、本実施の形態のようなＳｉＣ−ＳＢＤは、Ｓｉ−ＰＮダイオードに代えて利用されることが期待されている。そうすると、ユニポーラデバイスであるＳｉＣ−ＳＢＤでは、バイポーラデバイスであるＳｉ−ＰＮダイオードよりもスイッチング速度が高いため、電圧変動量ｄＶ／ｄｔも高くなる。そのため、同耐圧のシリコン半導体装置と比較すると、炭化珪素半導体装置では変位電流の値が数十倍程度高くなることが予想される。
一方、変位電流経路における抵抗値の中でも高抵抗となる、Ｐ型の終端ウェル領域２内の抵抗値（シート抵抗）は、炭化珪素半導体の場合、シリコン半導体と比較して大きくなることがわかっている。これは、表１に示すように、炭化珪素半導体を含むいわゆるワイドバンドギャップ半導体ではアクセプタのエネルギー準位の深いため、アクセプタのエネルギー準位と価電子帯のエネルギー準位との差が大きくなり、アクセプタのイオン化率が低いことに起因する。その結果、炭化珪素半導体層では、同等の不純物濃度とした場合、シリコンと比較してシート抵抗値が数十倍程度高くなることもあった。
Figure 0006513339
上述のように、ＳｉＣ−ＳＢＤでは、従来のシリコン半導体装置と比較して、変位電流量および変位電流経路上の抵抗値のいずれも値も増加するため、変位電流によって発生する電界が数百倍程度増加することがあった。そして、変位電流によって発生する電界によって、スイッチング時において表面電極５の外周端に電界集中が発生することとなり、表面電極５の外周端周辺における絶縁膜（フィールド絶縁膜３又は表面保護膜６）が絶縁破壊する等、素子不良が生じる恐れがあった。そのため、ＳｉＣ−ＳＢＤでは、阻止状態（オフ状態）における電界のみならず、スイッチング時に発生する変位電流によって生じる電界を緩和する必要があることを新たに発見した。
スイッチング時（ターンオフ時）に流れる変位電流は、図４に示すように、終端ウェル領域２の外周端から内周側に向かって流れショットキー電極４および表面電極５へと流れるため、終端ウェル領域２の外周端が最も電位の高い部分となる。そして、表面電極５の外周端と終端ウェル領域２の外周端との間で、変位電流による電圧降下に従って電界が発生するため、表面電極５の外周端が終端ウェル領域２の外周端に近接すると、表面電極５の外周端と終端ウェル領域２の外周端との間における等電位線の密度が高くなり、角部である表面電極５の外周端周辺における電界が増大する。
よって、表面電極５の外周端と終端ウェル領域２の外周端との距離を十分に確保する必要があるが、図５（ａ）に示すように、表面電極５の外周端を終端ウェル領域２の外周端よりも外周側に設けることとすると、静的なオフ状態において裏面電極７に高電圧が印加された際に、表面電極５の外周端に電界集中が発生する恐れがある。これは、終端ウェル領域２と炭化珪素半導体層１ｂとの間の空乏層によってオフ状態における高電圧を保持することとなるが、表面電極５の外周端が終端ウェル領域２よりも外周側に張り出していると、図５（ａ）において破線で示すように、表面電極５の外周端にまで等電位線が周りこむこととなり、角部である表面電極５の外周端に電界集中が発生することに起因する。
一方、図５（ｂ）に示すように、表面電極５の外周端が終端ウェル領域２上に存在すれば、静的なオフ状態において印加される高電圧を終端ウェル領域２および高濃度終端ウェル領域２ａからの空乏層によって保持するため、図５（ｂ）において破線で示すように、等電位線が表面電極５の外周端に回りこむことを抑制できる。よって、表面電極５の外周端が終端ウェル領域２上に位置することで、静的なオフ状態において表面電極５の外周端に電界集中が発生するのを抑制することができる。なお、図５（ａ）および図５（ｂ）における破線は、静的なオフ状態において裏面電極７に高電圧が印加された際の等電位線のうち、特に等電位線の分布が密となる部分における等電位線を簡略的に図示している。
以上の点を考慮して、動的なスイッチング時における表面電極５の外周端での電界集中と静的なオフ状態における表面電極５の外周端での電界集中との双方を緩和するために、終端ウェル領域２上において表面電極５の外周端と終端ウェル領域２の外周端との距離を確保する必要がある。
図６及び図７は、表面電極５の外周端と終端ウェル領域２の外周端又は高濃度終端ウェル領域２ａの外周端との距離を変更した際の表面電極５の外周端におけるスイッチング時の電界強度をシミュレーションした結果である。図６において、縦軸は表面電極５の外周端における電界強度を示し、横軸は表面電極５の外周端と終端ウェル領域２の外周端との距離Ｅを示しており、図７において、縦軸は表面電極５の外周端における電界強度を示し、横軸は表面電極５の外周端と高濃度終端ウェル領域２ａの外周端との距離Ｄを示している。また、両図において、ダイヤマーカーはｄＶ／ｄｔの値が２０ｋＶ／μｓ、四角マーカーはｄＶ／ｄｔの値が３０ｋＶ／μｓ、三角マーカーはｄＶ／ｄｔの値が４０ｋＶ／μｓ、丸マーカーはｄＶ／ｄｔの値が５０ｋＶ／μｓの場合におけるシミュレーション結果である。
図８は、図６および図７のシミュレーション結果を算出するためのシミュレーションモデルを示した断面図である。図８に示すシミュレーションモデルにおいて、各構成要素の配置や構造、並びに各構成要素の厚みや濃度のうち、表面電極５の外周端の位置以外に関しては、上述した本実施の形態と同様とする。図６におけるシミュレーションでは終端ウェル領域２の外周端と高濃度終端ウェル領域２ａとの距離を１５μｍと固定し表面電極５の外周端と終端ウェル領域２の外周端との距離Ｅを変更しており、図７におけるシミュレーションでは、表面電極５の外周端と終端ウェル領域２の外周端との距離Ｅを１３μｍと固定した上で表面電極５の外周端と高濃度終端ウェル領域２ａの外周端との距離Ｄを変更している。
なお、図６ないし図８において、距離Ｄおよび距離Ｅはいずれも基準点から内周側（図８において左側）を正方向とする水平方向の距離であり、距離Ｄは高濃度終端ウェル領域２ａの外周端を基準点とし、距離Ｅは終端ウェル領域２の外周端を基準点とし、それぞれ表面電極５の外周端までの距離を示している。また、表面電極５の外周端、終端ウェル領域２の外周端、および高濃度終端ウェル領域２ａの外周端の端面がそれぞれ傾いている場合には、表面電極５の外周端は外周下端を基準とし、終端ウェル領域２および高濃度終端ウェル領域２ａは外周上端基準とし、距離Ｄおよび距離Ｅを算出する。
また、当該シミュレーションにおける表面電極５の外周端における電界強度とは表面電極５の外周端の下端における電界強度を示すこととするが、現実には表面電極５の外周端下端は特異点となるため、図８に示す点Ｂにおける電界強度、具体的には表面電極５の外周下端よりもＸ方向に１０ｎｍ外周側の点における電界強度を算出している（以下で説明する他のシミュレーション結果においても同様。）。なお、図８に示すシミュレーションモデルは、図１（ａ）に示す炭化珪素半導体装置１００の右半分に対応することは言うまでもない。
図６に示すように、表面電極５の外周端と終端ウェル領域２の外周端との距離Ｅを大きくにするに連れてスイッチング時の電界強度を緩和することができる。特に距離Ｅを１５μｍ以上とすることで電界緩和効果を十分に得ることができ、１５μｍ以上では電界緩和効果が飽和していく。このようにスイッチング時に発生する変位電流によって生じる電圧降下が最も大きくなる終端ウェル領域２の外周端と基準電位となる表面電極５の外周端との距離が十分に確保されることで、終端ウェル領域２の外周端と表面電極５の外周端との間の等電位線の密度が緩和されるため、表面電極５の外周端における電界を緩和することができる。図６に示すシミュレーション結果はこのような要因に起因するものと考えられる。また、スイッチング時の電圧変動量ｄＶ／ｄｔが大きくなるに連れて電界強度が高くなり、従来のシリコン半導体装置よりも高速で動作することが期待される炭化珪素半導体装置において、スイッチング時における特に電界強度が問題となることがわかる。
このような結果を踏まえ、本実施の形態では、表面電極５の外周端を終端ウェル領域２の外周端に対して１５μｍ以上内側に設けることで、スイッチング時の変位電流によって発生する電界を緩和している。
さらに、図７に示すように、表面電極５の外周端と高濃度終端ウェル領域２ａの外周端との距離Ｄを大きくするに連れてスイッチング時の電界強度を低減できる。特に、距離Ｄを２μｍ以上とすることで電界緩和効果を十分に得ることができ、２μｍ以上では電界緩和効果が飽和していく。また、図６の結果と同様に、電圧変動量ｄＶ／ｄｔが大きくなるに連れて電界強度が高くなる。図７に示すシミュレーション結果は、以下のような要因に起因するものと考えられる。
高濃度終端ウェル領域２ａは、終端ウェル領域２よりもシート抵抗が低くなるため、高濃度終端ウェル領域２ａ内では変位電流によって生じる電圧降下が低くなる。そして、表面電極５の外周端が高濃度終端ウェル領域２ａ上に位置することで、表面電極５の外周端における電界が緩和されるが、表面電極５の外周端が高濃度終端ウェル領域２ａと終端ウェル領域２との境界付近上に位置する場合には電位の高い終端ウェル領域２側からの電界の影響を受けるため十分な電界緩和効果が得られない。そのため、表面電極５の外周端が電位の低い高濃度終端ウェル領域２ａ上において所定距離以上内周側、具体的には２μｍ以上内側に設けられることで、表面電極５の外周端における電界をより効果的に緩和することができる。
このような結果を踏まえ、本実施の形態では、表面電極５の外周端を高濃度終端ウェル領域２ａの外周端に対して２μｍ以上内側に設けることで、スイッチング時の変位電流によって発生する電界を緩和している。また、本実施の形態のように、ショットキー電極４と高濃度終端ウェル領域２ａとが直接コンタクトすることにより、変位電流経路におけるコンタクト抵抗を低減することができるため、スイッチング時に発生する電界をより一層緩和させることができる。
なお、図６および図７においては図示していないが、静的なオフ状態（ｄＶ／ｄｔ＝０）においては、変位電流が流れないことや、アノード電極およびカソード電極に印加される電圧が終端ウェル領域２と炭化珪素半導体層１ｂとの空乏層によって保持されることに起因して、少なくとも表面電極５の外周端が終端ウェル領域２上に存在していれば、表面電極５の外周端の位置に関わらず、表面電極５の外周端にかかる電界は数Ｅ＋０４［Ｖ／ｃｍ］オーダー程度となり、問題となることはない。しかしながら、上述したようにスイッチング時においては、表面電極５の外周端にかかる電界が数Ｅ＋０５［Ｖ／ｃｍ］オーダーを超えることもあるため、表面電極５の外周端の位置を調整する必要がある。
ところで、スイッチング時の変位電流によって発生する電界を緩和するため、終端ウェル領域２全体のＰ型不純物濃度を高くし、終端ウェル領域２内のシート抵抗を低減することが考えられる。しかしながら、終端ウェル領域２のＰ型不純物濃度を高くしていくと、静的なオフ状態において炭化珪素半導体層１ｂ内の電界が増大しアバランシェ降伏電圧が低下する恐れがある。なお、アバランシェ降伏電圧とは、炭化珪素半導体装置に印加する電圧を徐々に大きくした際に、炭化珪素半導体層においてアバランシェ降伏が生じる時点の印加電圧を言うこととする。
図９は、終端ウェル領域２の単位面積当たりのＰ型不純物量［ｃｍ−２］とアバランシェ降伏電圧との関係を示すシミュレーション結果であり、図１０は、図９のシミュレーション結果を得るために用いたシミュレーションモデルの断面図である。図１０に示すシミュレーションモデルでは、本実施の形態にかかる炭化珪素半導体装置１００と比較して、高濃度終端ウェル領域２ａを設けていない点、およびＦＬＲ（Ｆｉｅｌｄ ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）領域１０を設けている点で相違しているが、他の構成については同様であり３．３ｋＶの耐圧設計で炭化珪素半導体層１ｂの厚みと不純物濃度を設計している。
図９に示すように、終端ウェル領域２の単位面積当たりのＰ型不純物量が増大するに連れて、アバランシェ降伏電圧が低下してしまう。これは、静的なオフ状態における炭化珪素半導体層１ｂ内の終端ウェル領域２の端部における電界が、Ｐ型不純物量の増加とともに増大することに起因する。そのため、スイッチング時の変位電流による電界緩和を目的に終端ウェル領域２のＰ型不純物量を増加させすぎると、炭化珪素半導体層１ｂのアバランシェ降伏電圧が低下するため素子耐圧が低下する恐れがある。つまり、静的なオフ状態における電界によって定まる耐圧（静耐圧）と動的なスイッチング時の電界によって定まる耐圧（動耐圧）とはトレードオフの関係にある。
そこで、本実施の形態では、終端ウェル領域２全体のＰ型不純物量は、１．０×１０１３／ｃｍ２〜１×１０１４／ｃｍ２（より好ましくは、２．０×１０１３／ｃｍ２〜５×１０１３／ｃｍ２）とし、終端ウェル領域２内の一部のみに高濃度終端ウェル領域２ａを設けることで、アバランシェ降伏電圧の低下を抑制しつつ、スイッチング時の変位電流によって生じる電界緩和を図っている。さらに、上述したように、表面電極５の外周端の位置を、高濃度終端ウェル領域２ａの外周端に対して２μｍ以上内側、終端ウェル領域２の外周端に対して１５μｍ以上内側に設けることで、アバランシェ降伏電圧の低下を招くことなく、スイッチング時の変位電流によって生じる電界をより一層緩和している。
一方、図１１は、高濃度終端ウェル領域２ａの単位面積当たりのＰ型不純物量とスイッチング時における表面電極５の外周端における電界強度との関係を示したシミュレーション結果である。図１１におけるシミュレーション結果は、図８に示したシミュレーションモデルを用いており、表面電極５の外周端と終端ウェル領域２の外周端との距離は１３μｍに固定し高濃度ウェル領域２ａの外周端と終端ウェル領域２の外周端との距離は１５μｍに固定している。また、図１１において、ダイヤマーカーはｄＶ／ｄｔの値が２０ｋＶ／μｓ、四角マーカーはｄＶ／ｄｔの値が３０ｋＶ／μｓ、三角マーカーはｄＶ／ｄｔの値が４０ｋＶ／μｓ、丸マーカーはｄＶ／ｄｔの値が５０ｋＶ／μｓの場合におけるシミュレーション結果である。なお、図１１において一点鎖線で示す縦線は、Ｐ型不純物量が２．０×１０１４／ｃｍ２となる位置を示している。
図１１に示すように、高濃度終端ウェル領域２ａのＰ型不純物量が増加するに連れてスイッチング時の電界強度を緩和されており、２．０×１０１４／ｃｍ２を超えると電界緩和効果が飽和してくる。そのため、高濃度終端ウェル領域２ａのＰ型不純物量は、２．０×１０１４／ｃｍ２以上とすることが望ましい。一方で、部分的に高濃度終端ウェル領域２ａを設けているとはいえ、高濃度終端ウェル領域２ａのＰ型不純物量が増大し過ぎると、上述したようにアバランシェ降伏電圧が低下する恐れがあるため、高濃度終端ウェル領域２ａのＰ型不純物量は、１．０×１０１５／ｃｍ２以下とすることが望ましい。すなわち、本実施の形態にように高濃度終端ウェル領域２ａのＰ型不純物量は、２．０×１０１４／ｃｍ２〜１×１０１５／ｃｍ２とすることで、スイッチング時の変位電流によって発生する電界を緩和することができる。
上述のように、本実施の形態では、終端ウェル領域２を、高濃度終端ウェル領域２ａを除いて一定の不純物量としたが、いわゆるＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域と呼ばれる炭化珪素半導体層１ｂの外周側に向かうに連れて不純物濃度が低下する構成としても構わない。例えば、本実施の形態にかかる炭化珪素半導体装置１００において、終端ウェル領域２よりも外周側に終端ウェル領域２に接して、終端ウェル領域２よりもＰ型不純物量が低い低濃度終端ウェル領域を設けることとすればよい。
また、本実施の形態では、炭化珪素半導体で構成されたＳＢＤについて例示したが、図１２に示すような、いわゆるＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）やＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）と呼ばれる構成としても構わない。すなわち、炭化珪素半導体層１ｂの活性領域内において、ショットキー電極４とオーミックコンタクトするＰ型の活性ウェル領域１１と、活性ウェル領域１１内に設けられるＰ型の高濃度活性ウェル領域１１ａとを複数備えることとし、ショットキー電極４が炭化珪素半導体層１ｂとショットキーコンタクトする領域とオーミックコンタクトする領域の双方が混在するように構成してもよい。なお、ＪＢＳ構造やＭＰＳ構造において、高濃度活性ウェル領域１１ａを省略することとしてもよい。
また、本実施の形態では、終端ウェル領域２と高濃度終端ウェル領域２ａとを設けることとしたが、図１３に示すように、終端ウェル領域２よりも外周側の炭化珪素半導体層１ｂ内において、離間する複数のＦＬＲ領域１０を設けることとしてもよい。ＦＬＲ領域１０は、Ｐ型の不純物領域であり、例えば、終端ウェル領域２と同様のＰ型不純物量とする。また、平面視において、終端ウェル領域２と同様に、ＦＬＲ領域１０はリング状の形状をしている（図示せず）。
また、本実施の形態のような構成とすることで、表面電極５の外周端、特に外周下端の電界を緩和することができるが、このような場合、表面電極５の外周上端における電界を緩和するために、表面電極５の外周端の形状をテーパー形状とすることとしてもよい。図１４に、本実施の形態にかかる炭化珪素半導体装置１００の外周端をテーパー形状に変形した場合について例示する。
図１４において、表面電極５の外周端にはテーパー部５ａが設けられている。本実施の形態のように終端ウェル領域２内に高濃度終端ウェル領域２ａを設けた場合、表面電極５の外周下端における電界を効果的に緩和することができる。そのため、表面電極５の外周上端周辺における電界緩和を図ることで、フィールド絶縁膜３や表面保護膜６に印加される電界をより一層緩和し、炭化珪素半導体装置の信頼性を向上させることが期待される。そこで、図１４に示すように、表面電極５の外周端にテーパー部を設けることで、表面電極５の外周上端の周辺の等電位面の曲率を緩和し、外周上端における電界を緩和することができる。
なお、テーパー部５ａで特定するテーパー形状とは、表面電極５の外周端の上端位置が下端位置に対して内周側に後退している形状をいう。外周上端の後退量は、表面電極５の厚さに対して、４０％〜１００％とすることが望ましい。また、図１４においては、テーパー部５ａの端面が平坦なように図示しているが、電界集中ポイントの一つとなる外周上端の電界緩和が目的であるため、テーパー部５ａの端面は厳密に平坦な形状である必要はなく、表面電極５の外周下端に対して外周上端が内周側に後退しているような形状であればよい。
また、本実施の形態に係る炭化珪素半導体装置１００、および図１２ないし図１４に示した本実施の形態に係る炭化珪素半導体装置の変形例は、本発明の範囲内において適宜組合せることができることは言うまでもない。例えば、図１２に示すＪＢＳ構造に、図１３に示すＦＬＲ領域１０を組合せることも可能であり、その他の組合せについても本発明の範囲内に当然に含まれる。
１ 炭化珪素基板、１ａ 基板層、１ｂ 炭化珪素半導体層、２ 終端ウェル領域、２ａ 高濃度終端ウェル領域、３ フィールド絶縁膜、４ ショットキー電極、４ａ エッチング残渣、５ 表面電極、６ 表面保護膜、７ 裏面電極、８ 金属膜、９ レジスト膜、１０ ＦＬＲ領域、１１ 活性ウェル領域、１１ａ 高濃度活性ウェル領域、１００ 炭化珪素半導体装置。

Claims (6)

  1. 第一導電型の炭化珪素半導体層と、
    前記炭化珪素半導体層の表面上に形成された酸化珪素または窒化珪素の厚さ０．５μｍ〜１．５μｍのフィールド絶縁膜と、
    前記炭化珪素半導体層の表面上であって前記フィールド絶縁膜よりも内周側に形成されるとともに、前記フィールド絶縁膜に乗り上げて形成されたショットキー電極と、
    前記ショットキー電極を覆い、前記ショットキー電極の外周端を越えて前記フィールド絶縁膜上に延在する表面電極と、
    前記炭化珪素半導体層内の上部において前記ショットキー電極の一部と接して形成され、前記炭化珪素半導体層内において前記表面電極の外周端よりも外周側に延在し、単位面積当りの不純物量が１．０×１０１３／ｃｍ２〜１．０×１０１４／ｃｍ２の範囲である第二導電型の終端ウェル領域と、
    前記終端ウェル領域内に形成され、第二導電型の単位面積当りの不純物量が２．０×１０１４／ｃｍ２〜１．０×１０１５／ｃｍ２の範囲である第二導電型の高濃度終端ウェル領域とを備え、
    前記終端ウェル領域および前記高濃度終端ウェル領域は、第二導電型の不純物を１００ｋｅＶ〜７００ｋｅＶの注入エネルギーでイオン注入して得られる厚さに形成され、
    前記表面電極の外周端は、前記終端ウェル領域の外周端よりも１５μｍ以上内側に存在し、
    前記表面電極の外周端は、前記高濃度終端ウェル領域上に位置し、前記高濃度終端ウェル領域の外周端よりも２μｍ以上内側に存在する、
    ことを特徴とする炭化珪素半導体装置。
  2. 前記フィールド絶縁膜の厚みは、０．５μｍ以上である、
    ことを特徴とする請求項１記載の炭化珪素半導体装置。
  3. 前記高濃度終端ウェル領域と前記ショットキー電極の一部とがコンタクトしている、
    ことを特徴とする請求項１記載の炭化珪素半導体装置。
  4. 前記表面電極の外周端部には、テーパー部が設けられた、
    ことを特徴とする請求項１ないし３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記ショットキー電極は、Ｔｉ、Ｍｏ、Ｎｉ、Ａｕの少なくともいずれか一つの金属を
    含む、
    ことを特徴とする請求項１ないし４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記表面電極は、Ａｌ、Ｃｕ、Ｍｏ、Ｎｉの少なくともいずれか一つの金属を含む、
    ことを特徴とする請求項１ないし５のいずれか１項に記載の炭化珪素半導体装置。
JP2014093251A 2014-04-30 2014-04-30 炭化珪素半導体装置 Active JP6513339B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014093251A JP6513339B2 (ja) 2014-04-30 2014-04-30 炭化珪素半導体装置
KR1020150048136A KR101698357B1 (ko) 2014-04-30 2015-04-06 탄화 규소 반도체장치
US14/682,970 US9324806B2 (en) 2014-04-30 2015-04-09 Silicon carbide semiconductor device
DE102015207981.3A DE102015207981A1 (de) 2014-04-30 2015-04-30 Siliziumcarbid-Halbleitervorrichtung
CN201510217654.4A CN105023941B (zh) 2014-04-30 2015-04-30 碳化硅半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014093251A JP6513339B2 (ja) 2014-04-30 2014-04-30 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2015211179A JP2015211179A (ja) 2015-11-24
JP6513339B2 true JP6513339B2 (ja) 2019-05-15

Family

ID=54326209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014093251A Active JP6513339B2 (ja) 2014-04-30 2014-04-30 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US9324806B2 (ja)
JP (1) JP6513339B2 (ja)
KR (1) KR101698357B1 (ja)
CN (1) CN105023941B (ja)
DE (1) DE102015207981A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649198B2 (ja) * 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法
DE112017003754B4 (de) 2016-07-26 2022-10-13 Mitsubishi Electric Corporation Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
JP6656475B2 (ja) * 2017-05-12 2020-03-04 三菱電機株式会社 半導体装置および電力変換装置
CN109560142B (zh) * 2018-10-29 2021-11-30 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN113330579B (zh) * 2019-01-29 2024-02-02 三菱电机株式会社 半导体装置以及电力变换装置
JP7258668B2 (ja) 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288426A (ja) * 1985-06-17 1986-12-18 Matsushita Electronics Corp アルミニウム膜のテ−パエツチング方法
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2005286197A (ja) 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2007235064A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd ショットキーバリア半導体装置及びその製造方法
JP2008124362A (ja) 2006-11-15 2008-05-29 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2008251772A (ja) 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP4535151B2 (ja) 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2008252143A (ja) 2008-07-17 2008-10-16 Mitsubishi Electric Corp 半導体装置
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
JP2013074148A (ja) * 2011-09-28 2013-04-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5928101B2 (ja) * 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP6202944B2 (ja) * 2013-08-28 2017-09-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9324806B2 (en) 2016-04-26
CN105023941B (zh) 2018-11-02
DE102015207981A1 (de) 2015-11-05
JP2015211179A (ja) 2015-11-24
KR20150125568A (ko) 2015-11-09
KR101698357B1 (ko) 2017-01-20
CN105023941A (zh) 2015-11-04
US20150318357A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
JP6513339B2 (ja) 炭化珪素半導体装置
JP6065154B2 (ja) 炭化珪素半導体装置
KR102343716B1 (ko) 트렌치 mos형 쇼트키 다이오드
JP5452718B2 (ja) 半導体装置
US11081598B2 (en) Trench MOS Schottky diode
JP6202944B2 (ja) 炭化珪素半導体装置およびその製造方法
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP5101985B2 (ja) ジャンクションバリアショットキーダイオード
JP5474218B2 (ja) 半導体装置
KR101745437B1 (ko) 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스
US10181532B2 (en) Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
US8841741B2 (en) High breakdown voltage semiconductor rectifier
JP2013179342A (ja) 半導体装置
JPWO2015104949A1 (ja) 炭化珪素半導体装置
JP2016208016A (ja) 半導体素子およびその製造方法
CN110970485A (zh) 载子注入控制快恢复二极管结构及制造方法
JP6275353B2 (ja) 炭化珪素半導体装置
JP5755722B2 (ja) 半導体装置
JP5487705B2 (ja) ワイドバンドギャップ半導体素子
JP2013021358A (ja) ジャンクションバリアショットキーダイオード
JP2014130913A (ja) 半導体装置及びその駆動方法
JP6640131B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2018156987A (ja) 半導体装置
Zou et al. Development of 3.6 kV 4H-SiC PiN power diodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180301

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190410

R150 Certificate of patent or registration of utility model

Ref document number: 6513339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250