JP6275353B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6275353B2
JP6275353B2 JP2017547695A JP2017547695A JP6275353B2 JP 6275353 B2 JP6275353 B2 JP 6275353B2 JP 2017547695 A JP2017547695 A JP 2017547695A JP 2017547695 A JP2017547695 A JP 2017547695A JP 6275353 B2 JP6275353 B2 JP 6275353B2
Authority
JP
Japan
Prior art keywords
mesa
silicon carbide
carbide semiconductor
anode layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017547695A
Other languages
English (en)
Other versions
JPWO2017073264A1 (ja
Inventor
洸太朗 川原
洸太朗 川原
洪平 海老原
洪平 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6275353B2 publication Critical patent/JP6275353B2/ja
Publication of JPWO2017073264A1 publication Critical patent/JPWO2017073264A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475Changing the shape of the semiconductor body, e.g. forming recesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)

Description

この発明は、炭化珪素半導体装置に関するものであり、特に、電力用半導体装置として用いられる炭化珪素pn接合ダイオード半導体装置に関する。
近年、高耐圧かつ低損失を実現することができる次世代の半導体装置として、炭化珪素(SiC)を用いた炭化珪素半導体装置が注目されている。従来の半導体装置に用いられてきたシリコン(Si)と比較して、SiCは絶縁破壊電界強度が約10倍となることから、炭化珪素半導体装置は特に高耐圧の電力用半導体装置への適用が期待されている。
高耐圧の電力用半導体装置の一つに、pn接合ダイオードがある。従来のSiCpn接合ダイオードでは、素子分離やアノード端の電界集中緩和のために、アノード部にメサ構造を形成している(例えば特許文献1)。さらには、そのメサ構造を垂直ではなく、斜めに形成しているものがある(例えば特許文献2)。また、メサ周辺部にP型の電界緩和層を設けることで、炭化珪素半導体N型層と電界緩和層とのPN接合に空乏層が形成され、炭化珪素半導体装置のオフ状態、すなわち一定の電圧が印加された静的な状態での電界が緩和されることが知られている(例えば特許文献2)。
特開2007−165604号公報 特開2009−10120号公報
しかしながら、特許文献1のようにアノード部に垂直メサ構造を形成した場合、メサ端部に電界が集中してしまう。特許文献2のように、メサ形状を垂直ではなく斜めにすることで、電界をメサ端部だけでなくアノード端部にも分散することが可能であるが、特許文献2の構造ではスイッチング時にメサ端部およびアノード端部への電界が集中し、素子不良を招く恐れがあることを発明者らは見出した。スイッチング時においてメサ端部およびアノード端部に電界が集中するメカニズムは、以下の通りであると考えられる。
上述のように、炭化珪素半導体装置のオフ状態、すなわち、一定の電圧が印加された静的な状態においては、電界緩和層導入により形成された空乏層によって電圧が保持され、アノード端部およびメサ端部に高電界が印加されることはない。しかし、炭化珪素半導体装置がオン状態からオフ状態へと切り替わるスイッチング状態では、高速に高電圧が印加されることになるため空乏層領域からの電荷の掃き出しが間に合わず、空乏層端がアノード端部およびメサ端部に達し、アノード端部およびメサ端部に電界が集中することがある。特に、炭化珪素半導体装置では、アクセプタレベルが従来のシリコン半導体と比較して深いこと、およびシリコンよりも深い準位が多いことから、スイッチング時に電荷の掃き出しが間に合わず、電界緩和が十分に発揮されないケースが多い。
このようなスイッチング時においても電界緩和を行なうために、電界緩和層におけるp型不純物量を増加させ空乏層の伸びを抑制する対策が考えられるが、スイッチング時における電界緩和を考慮して電界緩和層のp型ドーズ量を最適化すると、静的なオフ状態における電界が増大してしまい耐圧低下を招く恐れがあった。つまり、従来の炭化珪素半導体装置においては、静的なオフ状態における電界緩和と、動的なスイッチング時における電界緩和の両立が困難となり、素子耐圧を十分に向上させることが困難となっていた。
本発明は、上述のような問題を解決するためになされたもので、オフ状態における電界集中を抑制しつつ、スイッチング時における電界を緩和し、素子耐圧を向上させることができる炭化珪素半導体装置を提供することを目的とする。
本発明にかかる炭化珪素半導体装置は、第1導電型の炭化珪素半導体基板と、炭化珪素半導体基板上に形成された第1導電型のドリフト層と、ドリフト層上に形成された第2導電型のアノード層と、外周部が平坦なメサ底面を成し、アノード層からドリフト層に至る断面の側面がアノード層の表面に対して斜めに形成されたメサ側面を有するメサ構造と、アノード層の端部からメサ底面にまでメサ側面を含むように、ドリフト層との界面の断面がアノード層の表面に対して斜めになるように形成された第2導電型の低ドーピング領域と、アノード層の端部に接する低ドーピング領域内のメサ側面側の領域およびメサ側面の下部でメサ底面につながる箇所に形成された、低ドーピング領域より第2導電型不純物濃度が高い、前記アノード層に接する第2導電型の高ドーピング領域とを備えたことを特徴とするものである。
本発明にかかる炭化珪素半導体装置によれば、静的なオフ状態における電界は低ドーピング領域により緩和され、高速スイッチング動作時には、少なくともアノード端部の下側およびメサ端部に第2導電型の高ドーピング領域を設けたことにより、電界集中を抑制できるので、高い信頼性の炭化珪素半導体装置を得ることができる。
この発明の実施の形態1に係るpn接合ダイオードの断面模式図である。 この発明の実施の形態1に係るpn接合ダイオードの製造方法を説明する断面模式図である。 この発明の実施の形態1に係るpn接合ダイオードの製造方法を説明する断面模式図である。 この発明の実施の形態1に係るpn接合ダイオードの製造方法を説明する断面模式図である。 この発明の実施の形態1に係るpn接合ダイオードの製造方法を説明する断面模式図である。 この発明の実施の形態1に係るpn接合ダイオードの製造方法を説明する断面模式図である。 この発明の実施の形態1に係るpn接合ダイオードの製造方法を説明する断面模式図である。 この発明の実施の形態1に係るpn接合ダイオードの高電界部を説明する断面模式図である。 この発明の実施の形態1に係る別の形態のpn接合ダイオードの断面模式図である。 この発明の実施の形態1に係る別の形態のpn接合ダイオードの断面模式図である。 この発明の実施の形態2に係るpn接合ダイオードの断面模式図である。 この発明の実施の形態2に係る別の形態のpn接合ダイオードの断面模式図である。
実施の形態1.
まず、本発明の実施の形態1にかかる炭化珪素半導体装置の構成を説明する。
図1は、実施の形態1にかかる炭化珪素半導体装置であるpn接合ダイオードの構成を示す断面模式図である。図1に示すように、本実施の形態のpn接合ダイオードは、低抵抗でn型の炭化珪素半導体基板1の第1の主面上に炭化珪素からなるn型のドリフト層2が形成されている。ドリフト層2の上には、p型のアノード層3が形成されている。本実施の形態のpn接合ダイオードは、断面が台形状のメサ型であり、アノード層3からドリフト層2にかけて側面が斜めに切り落とされたメサ構造をしている。
断面の側面がアノード層3表面に対して斜めの部分(メサ側面と呼ぶ。)から切り落とされた後の平坦部(メサ底面と呼ぶ。)にかけて、アノード層3に接続されるように、ドリフト層2の表面側のアノード層3端部からメサ底面にまで、メサ側面に接しメサ側面を含むように、所定の幅でp型の低ドーピング領域4が形成されている。その低ドーピング領域4のメサ側面側に、アノード層3端部からメサ底面にかけてp型の高ドーピング領域5が形成されている。
アノード層3の表面上にはアノード電極7が形成されており、炭化珪素半導体基板1の下側にカソード電極8が形成されている。また、メサ底部の低ドーピング領域4の外周側には、外側低ドーピング領域9が形成されており、低ドーピング領域4、高ドーピング領域5が形成されたドリフト層2とアノード層3のメサ側面とメサ底面の表面側には絶縁層6が形成されている。絶縁層6は、アノード層3の表面のアノード電極7の周囲にも形成されている。
メサ側面は、メサ底面およびアノード層3の表面に対して傾斜しており、その角度は、電界緩和の観点から、10度以上80度以下などであればよい。また、メサ構造の形状は、断面が直線状でもよいし、曲線状であってもよい。
また、低ドーピング領域4とドリフト層2との界面も、メサ底面およびアノード層3の表面に対して傾斜しており、その角度は、10度以上80度以下などである。
次に、本発明の本実施の形態の炭化珪素半導体装置であるpn接合ダイオードの製造方法を図2〜図7を用いて説明する。図2〜図7は、本実施の形態の炭化珪素半導体装置であるpn接合ダイオードの製造方法を説明するための各工程のpn接合ダイオードの断面模式図である。
まず、図2に示すように、炭化珪素半導体基板1の上にドリフト層2を形成する。ここでは4Hのポリタイプを有するn型(第1導電型)で低抵抗の炭化珪素半導体基板1を用意し、その上に化学気相堆積(CVD:Chemical Vapor Deposition)法により窒素(N)がドープされたn型(第1導電型)の炭化珪素エピタキシャル層であるドリフト層2をエピタキシャル成長させる。ドリフト層2の不純物濃度は、例えば1×1014cm−3〜1×1016cm−3、厚さが1〜200μmなどであれば良く、炭化珪素半導体装置の設計耐圧に応じて適宜選択すればよい。
つづいて、図3に示すように、ドリフト層2の表面にp型不純物をイオン注入することにより、p型のアノード層3を形成する。注入するイオンは、例えばAlとし、注入する深さは、ドリフト層2の厚さを超えない0.1〜3μm程度とする。また、イオン注入されたAlの不純物濃度は、1×1018〜1×1021cm-3の範囲でドリフト層2のn型不純物濃度より多いものとする。なお、アノード層3は、ドリフト層2の上にp型SiC層をエピタキシャル成長して形成してもよい。
次に、アノード層3の上に例えばCVD(Chemical Vapor Deposition)法によりシリコン酸化膜を形成し、フォトリソグラフィーによりシリコン酸化膜を所定の形状にパターニングした後、シリコン酸化膜をエッチングマスクとしてエッチングすることによりメサ形状を形成する。ここで、シリコン酸化膜の端面をフッ化水素酸などを用いて等方性エッチングにより斜め形状にし、この端面が斜めになったシリコン酸化膜をマスクとしてRIE(Reactive Ion Etching)を行なうことにより、図4に示すように、斜め形状のメサ構造を形成することができる。メサの高さ、すなわち、アノード層3表面からメサ底面までの深さ方向の長さは、例えば1μm以上、10μm以下とすることができる。
つづいて、アノード層3端部に接するドリフト層2の領域のメサ側面からメサ底面の所定の位置に所定の幅でp型不純物イオンを注入することにより、図5に示すように、低ドーピング領域4を形成する。さらに、アノード層3の端部からメサ底面にかけてのメサ部の斜め形状の箇所にp型不純物イオンを注入することによって、図6に示すように、高ドーピング領域5を形成する。低ドーピング領域4形成時には、低ドーピング領域4の外側のメサ底面の表層部に外側低ドーピング領域9を同時に形成してもよい。
低ドーピング領域4と高ドーピング領域5とは、それぞれ、不純物濃度が1×1017〜1×1019cm-3、1.0×1018/cm〜1.0×1021/cmなどであればよい。高ドーピング領域5の不純物濃度は、低ドーピング領域4の不純物濃度の2倍以上であればよく、より望ましくは、1桁以上高くする。また、高ドーピング領域5の不純物濃度は、アノード層3の不純物濃度より低い方が望ましい。
イオン注入によって形成されたアノード層3と、低ドーピング領域4、高ドーピング領域5とは、イオン注入後に不活性ガス雰囲気中で1300〜2000℃、10秒〜1時間の熱処理を行なうことにより活性化される。つづいて、アノード層3などが形成された基板の表側全面にCVD法などにより酸化珪素などの絶縁層6を形成し、図7に示すように、アノード層3の上部に開口を設ける。次に、アノード層3などが形成されている面と反対側の基板の裏側に接するように、炭化珪素半導体基板1上に、スパッタ法などにより、炭化珪素半導体基板1とオーミック接合するカソード電極8を形成する。つづいて、アノード層3の表面側の所定の箇所に、アノード層3とオーミック接合するNiなどからなるアノード電極7を形成する。アノード電極7を所望の形状にパターニングする方法としては、例えば、パターニングされたレジストマスク上に金属膜をスパッタ法などにより形成し、その後にレジストマスクと直上に存在する金属膜を除去するリフトオフ法を用いればよい。
このようにして、図1に示す、本発明の実施の形態1に係る炭化珪素半導体装置であるpn接合ダイオードを製造することができる。
次に、本発明の実施の形態1に係る炭化珪素半導体装置であるSiC−pn接合ダイオードの動作について説明する。
本実施の形態のSiC−pn接合ダイオードにおいて、アノード電極7に対してカソード電極8に負の電圧を印加すると、アノード電極7からカソード電極8に電流が流れ、pn接合ダイオードは導通状態(オン状態)となる。一方、アノード電極7に対してカソード電極8に正の電圧を印加すると、アノード層3とドリフト層2の間のpn接合によって電流が阻止され、pn接合ダイオードは阻止状態(オフ状態)となる。
SiC−pn接合ダイオードが阻止状態(オフ状態)のときに、アノード層3からメサ底部の外周端にかけて電圧がかかる。この中で特に電界が強くなるのは、図8のアノード端部10とメサ端部11であり、本実施の形態では、低ドーピング領域4および高ドーピング領域5などにより電界を緩和する。
ここで、アノード端部10およびメサ端部11では、メサ側面とメサ底面との成す角度によって電界強度が変わる。メサ端部11では、メサ側面が斜めで無くメサ底面とアノード層3表面に対して垂直であると、等電位線が急峻に曲げられ密集し、特に電界が大きくなる。アノード端部10では、メサ側面がメサ底面とアノード層3表面に対して小さな角度を有する場合、メサ側面が、アノード層3の幅よりドリフト層2の幅を相対的に大きくする角度でドリフト層2およびアノード層3を切り取ることになり、電気力線がアノード層3側に曲げられ密集し、電界が大きくなる。本実施の形態では、メサ側面がメサ底面とアノード層3表面に対して10度〜80度に傾斜しているために、アノード端部10およびメサ端部11近傍の等電位線の曲がりが緩やかになり、アノード端部10およびメサ端部11の電界を緩和できる。
メサ側面の傾斜角度が80度を超えると、メサ端部11の角度が急峻となり、メサ端部11に電界が集中する。逆にメサ側面の傾斜角度が10度未満であれば、アノード端部10の電界強度が大きくなる。メサ側面の傾斜角度が10度未満の場合はさらに、同じ断面横方向の構造であればメサの高さが低くなり、アノード層3とメサ端部11との距離が短くなるため、メサ端部11の電界強度も大きくなり、SiC−pn接合ダイオードの耐圧が低下する。メサ部の高さの大きくして断面横方向の長さを長くすると、炭化珪素半導体装置のチップの面積が増大してしまう。
また、本実施の形態とは異なり、低ドーピング領域4だけを形成し高ドーピング領域5を形成しない場合にSiC−pn接合ダイオードを高速スイッチングすると、アノード端部10およびメサ端部11に電界が集中し、耐圧が低下する場合がある。その理由を以下で説明する。
SiC−pn接合ダイオードのオフ状態、すなわち、一定の電圧が印加された静的な状態においては、低ドーピング領域4により形成された空乏層によって電圧が保持され、アノード端部10およびメサ端部11に高電界が印加されることはない。しかしながら、SiC−pn接合ダイオードが高速でオン状態からオフ状態へと切り替わるスイッチング状態では、空乏層領域からの電荷の掃き出しが間に合わないことがある。特に、炭化珪素半導体装置では、アルミニウム(Al)の場合には180meV以上、ホウ素(B)の場合は300meV以上と、p型アクセプタのイオン化エネルギーがシリコンの場合と比較して数倍程度大きくなるため、p型アクセプタ準位からのキャリアの放出に非常に時間がかかる。
さらに、炭化珪素半導体中には、ホウ素(B)よりもイオン化エネルギーが大きい深い準位が多く存在し、これらが電荷を捕獲するため、空乏層領域からの電荷の掃き出しの遅延はより顕著になる。空乏層領域からの電荷の掃き出しがスイッチング速度より十分速くない場合、高電界がかかる空乏層領域は、静的な状態よりも拡がることになる。よって、本実施の形態とは異なり高ドーピング領域5を形成しない場合、高速スイッチング時に空乏層端がアノード端部10およびメサ端部11に達し、アノード端部10およびメサ端部11に電界が集中することになる。
これに対して、本実施の形態のように、アノード端部10およびメサ端部11に高ドーピング領域5を形成すると、高速スイッチング時に低ドーピング領域4とドリフト層2のpn接合界面から伸長してきた空乏層が高ドーピング領域5で止まるため、アノード端部10およびメサ端部11に電界が集中することを回避できる。さらに、静的な状態においては、静的な状態における電界緩和に適正に設計された低ドーピング領域4によって電界集中は発生しない。このようにして、本実施の形態により、高速スイッチング時においても静的な状態においても、高い素子耐圧を実現する炭化珪素半導体装置を提供することができる。
ここで、高ドーピング領域5の不純物濃度は、十分に高ければ高速スイッチング時のアノード端部10およびメサ端部11への電界集中を完全に防ぐことができるが、炭化珪素半導体装置が使用される周波数帯がわかっている場合、高ドーピング領域5の不純物濃度は、最大周波数でスイッチング時に空乏層端がアノード端部10およびメサ端部11に達しない程度に低くした方が、高速スイッチング時の耐圧をより向上することができる。
例えば、高速スイッチング時のdV/dtが1〜10kV/μs以上である場合、深い準位に捕獲されたキャリアがスイッチング速度に応答できず少数しか掃き出されないことがあるため、高ドーピング領域5の不純物濃度は低ドーピング領域4の不純物濃度よりも深い準位の密度分程度高くしておくことが望ましい。炭化珪素半導体装置内に存在する深い準位の密度は、炭化珪素半導体装置の作製条件にもよるが、例えば不純物濃度の50%程度であることがある。よって、この場合、製造工程の濃度のばらつきまで考慮して、高ドーピング領域5の不純物濃度は低ドーピング領域4の不純物濃度の2倍以上にするとよい。さらに、高速スイッチング時のdV/dtが10〜100kV/μs以上である場合、Alアクセプタに捕獲されたキャリアの中でも応答できないものが増えるため、高ドーピング領域5の不純物濃度は低ドーピング領域4の不純物濃度よりも一桁以上高くすればよい。以上の場合分けに用いたdV/dtの値は一例であり、炭化珪素半導体装置の構造や設計耐圧に応じて変更されてもよい。
なお、高ドーピング領域5は、図1に示したようにアノード端部10からメサ端部11までつながっている必要は無く、図9にその断面模式図を示すように、アノード端部10とメサ端部11とにそれぞれ分離して設けられていてもよい。高ドーピング領域5は、少なくとも、アノード層3の端部に接する低ドーピング領域4内のメサ側面側と、メサ側面の下部でメサ底面につながる箇所が高濃度になっていればよい。
また、図10にその断面模式図を示すように、アノード端部10からメサ端部11にかけて、間隙を挟んでいくつかにわかれていてもよい。高ドーピング領域5の配置は、耐圧、動作周波数に合わせて不純物濃度、全長、注入領域幅、間隙幅、間隙数を適正に設計して配置すればよい。
なお、本実施の形態では高ドーピング領域5は全て同じ不純物濃度としたが、不純物濃度は全域で一定である必要は無く、例えばアノード層3側から外周部にかけて順次低濃度になるように変化させてもよい。さらに、低ドーピング領域4の不純物濃度も全域で一定である必要は無く、例えばアノード端部10から外周部にかけて低濃度に変化していってもよい。
また、外側低ドーピング領域9は、無くてもよく、複数で構成されていてもよい。さらに、低ドーピング領域4と外側低ドーピング領域9との間の間隙は必要な耐圧に応じて適正に設定すればよい。また、低ドーピング領域4と外側低ドーピング領域9との間隙構造がメサ側壁部にまで及んでいてもよい。低ドーピング領域4と外側低ドーピング領域9との個数、間の幅は、設計耐圧が高いほど、低ドーピング領域4,9全体の全長を長くし、電界が均一に分布するように間隙数を増やす方がよい。
また、本実施の形態の製造方法においては、低ドーピング領域4を注入した後に高ドーピング領域5を注入した例を示したが、これらの注入の順序はどちらでもよい。イオン注入の際は、イオンは上面より垂直に注入してもよいし、作製中の炭化珪素半導体装置を回転させるなどして、斜めから注入してもよい。さらに、2つ以上のマスクを用いて注入することで、メサ底部とメサ側面の注入イオン分布を細やかに制御することもできる。
さらに、本実施の形態の製造方法においては、カソード電極8はアノード電極7形成前に行なう例を説明したが、カソード電極8は、アノード電極7形成などの表面側の工程が全て終わった後で形成してもよい。
また、本実施の形態の製造方法においては、エッチングマスクに傾斜を形成してエッチングすることにより斜めのメサ構造を形成する方法について説明したが、マスクのシリコン酸化膜に傾斜を形成せずに、RIEのガス種や圧力、電力等のエッチング条件を調整することで、斜めのメサ構造を形成してもよい。
さらに、炭化珪素において、n型の不純物としては窒素(N)やリン(P)を、p型の不純物としてはアルミニウム(Al)やホウ素(B)を用いることができる。
実施の形態2.
上述した実施の形態1にかかる炭化珪素半導体装置においては、メサ側面の傾斜角度、メサ部分の低ドーピング領域4と高ドーピング領域5の界面(以後、高周波界面と呼ぶ。)の傾斜角度、およびメサ部の低ドーピング領域4とドリフト層2の界面(以後、低周波界面と呼ぶ。)の傾斜角度がほぼ一致する例を説明したが、本実施の形態にかかる炭化珪素半導体装置では、メサ側面の傾斜角度、高周波界面の傾斜角度、および低周波界面の傾斜角度が異なる炭化珪素半導体装置について説明する。その他の点については、実施の形態1と同様であるので、詳しい説明は省略する。
図11は、本発明の本実施の形態の炭化珪素半導体装置であるSiC−pn接合ダイオードの断面模式図である。
図11において、メサ部はアノード層3表面に対して垂直に形成されている。これに対して、本実施の形態1のSiC−pn接合ダイオードの高周波界面および低周波界面は、メサ部において、アノード層3表面に対して斜めに形成されており、アノード層3表面に対する成す角度は、10度以上、80度以下である。
また、図12は、本発明の本実施の形態の別の形態の炭化珪素半導体装置であるSiC−pn接合ダイオードの断面模式図である。図12においては、メサ側面はアノード層3表面に対して斜めに形成されているが、低ドーピング領域4とアノード層3表面とが成す角度とメサ側面とアノード層3表面とが成す角度とが異なる。
つぎに、本実施の形態のSiC−pn接合ダイオードの製造方法において、実施の形態1のSiC−pn接合ダイオードの製造方法と異なる点を説明する。
本実施の形態においては、メサ構造を形成する前に低ドーピング領域4をイオン注入し、その後、エッチングなどによりメサ構造を形成する。低ドーピング領域4のイオン注入は、炭化珪素半導体基板1を含むその段階のウエハー状態の基板を回転させて素子表面に対して斜め方向からイオン注入するなどの方法により形成する。より細やかな注入イオン分布の制御のために、イオン注入は複数回に分けて行なってもよく、複数のマスクを用いても良い。また、低ドーピング領域4とドリフト層2の界面の角度は、イオン注入の方向を調整することによって調整することができる。高ドーピング領域5もこの段階で行なってもよい。
このように、低ドーピング領域4形成後に所定の形状のレジストマスク越しにRIEなどのエッチングを行なうことにより、メサ側面をアノード層表面に対して垂直または任意の角度の斜めに形成できる。
高周波界面はスイッチング時の空乏層端、低周波界面は静的な状態の空乏層端とおおよそ一致する。メサ部における空乏層の傾斜角度は、実施の形態1のメサ側面の傾斜角度と同様の原理により、メサ部にかかる電界の分布および炭化珪素半導体装置の耐圧に大きく影響するため、炭化珪素半導体装置の設計耐圧等の仕様に応じて設計すればよい。本実施の形態のように、高周波界面21および低周波界面22の傾斜角度を決定することで、実施の形態1のようにエッチングによってメサ傾斜角度を決定するよりも自由に空乏層の傾斜角度を調整することができ、炭化珪素半導体装置の耐圧をより向上させることができる。
なお、上記実施の形態において、各領域の不純物濃度が濃度プロファイルを有する場合において、各領域の「不純物濃度[cm−3]」とは各領域における不純物濃度のピーク値を示すものとし、各領域の「厚さ」は不純物濃度が当該領域における不純物濃度のピーク値の1/10の値以上となる領域までの厚さとする。
また、上記実施の形態では、第1導電型をn型とし第2導電型をp型として説明したが、その逆であってもよい。また、メサ部にpn接合を有する炭化珪素半導体装置であれば、例えばSBD(Schottky Barrier Diode)、JBS(Junction Barrier Schottky)ダイオード、FET(Field Effect Transistor)、BJT(Bipolar Junction Transistor)といった炭化珪素半導体装置であっても、本発明は有効である。
また、pn接合ダイオードについて例示して説明するため、便宜上、pn接合を形成するp型領域をアノード層、n型領域をドリフト層と呼んで説明したが、各領域の名称は適宜変更されてもよい。
1 炭化珪素半導体基板、2 ドリフト層、3 アノード層、4 低ドーピング領域、5 高ドーピング領域、6 絶縁層、7 アノード電極、8 カソード電極、9 外側低ドーピング領域。

Claims (13)

  1. 第1導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板上に形成された第1導電型のドリフト層と、
    前記ドリフト層上に形成された第2導電型のアノード層と、
    外周部が平坦なメサ底面を成し、前記アノード層から前記ドリフト層に至る断面の側面が前記アノード層の表面に対して斜めに形成されたメサ側面を有するメサ構造と、
    前記アノード層の端部から前記メサ底面にまで前記メサ側面を含むように、前記ドリフト層との界面の断面が前記アノード層の表面に対して斜めになるように形成された第2導電型の低ドーピング領域と、
    前記アノード層の端部に接する前記低ドーピング領域内の前記メサ側面側の領域および前記メサ側面の下部で前記メサ底面につながる箇所に形成された、前記低ドーピング領域より第2導電型不純物の不純物濃度が高い、前記アノード層に接する第2導電型の高ドーピング領域と
    を備えことを特徴とする炭化珪素半導体装置。
  2. スイッチング時のdV/dtが1kV/μs以上である請求項1に記載の炭化珪素半導体装置。
  3. 前記高ドーピング領域の第2導電型不純物濃度が、前記低ドーピング領域の第2導電型不純物濃度の2倍以上である請求項2に記載の炭化珪素半導体装置。
  4. スイッチング時のdV/dtが10kV/μs以上である請求項2に記載の炭化珪素半導体装置。
  5. 前記高ドーピング領域の第2導電型不純物濃度が前記低ドーピング領域の第2導電型不純物濃度よりも一桁以上高い請求項4に記載の炭化珪素半導体装置。
  6. 前記アノード層と前記低ドーピング領域と前記高ドーピング領域との第2導電型不純物は、アルミニウムまたはホウ素である請求項1ないし5のいずれか1項に記載の炭化珪素半導体装置。
  7. 前記メサ側面が前記アノード層の表面に対して成す角度が10度以上80度以下であることを特徴とする請求項1ないし6のいずれか1項に記載の炭化珪素半導体装置。
  8. 前記ドリフト層と低ドーピング領域との界面が前記アノード層の表面に対して成す角度が10度以上80度以下であることを特徴とする請求項に記載の炭化珪素半導体装置。
  9. 前記高ドーピング領域の不純物濃度が前記アノード層の不純物濃度よりも低いことを特徴とする請求項1ないし8のいずれか1項に記載の炭化珪素半導体装置。
  10. 前記アノード層の端部に接する前記低ドーピング領域内の前記メサ側面側の領域および前記メサ側面の下部でメサ底面につながる箇所を含む領域に形成された前記高ドーピング領域がつながっていることを特徴とする請求項1ないしのいずれか1項に記載の炭化珪素半導体装置。
  11. 前記アノード層の端部に接する前記低ドーピング領域内の前記メサ側面側の領域および前記メサ側面の下部でメサ底面につながる箇所を含む領域に形成された前記高ドーピング領域が分離していることを特徴とする請求項1ないしのいずれか1項に記載の炭化珪素半導体装置。
  12. 前記メサ側面が前記アノード層表面に対して成す角度と前記ドリフト層と低ドーピング領域との界面が前記アノード層の表面に対して成す角度とが異なることを特徴とする請求項1ないし11のいずれか1項に記載の炭化珪素半導体装置。
  13. 第1導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板上に形成された第1導電型のドリフト層と、
    前記ドリフト層上に形成された第2導電型のアノード層と、
    外周部が平坦なメサ底面を成し、前記アノード層から前記ドリフト層に至る断面の側面が前記アノード層の表面に対して垂直に形成されたメサ側面を有するメサ構造と、
    前記アノード層の端部から前記メサ底面にまで前記メサ側面を含むように、前記ドリフト層との界面の断面が前記アノード層の表面に対して斜めになるように形成された第2導電型の低ドーピング領域と
    前記アノード層の端部に接する前記低ドーピング領域内の前記メサ側面側の領域および前記メサ側面の下部で前記メサ底面につながる箇所に形成された、前記低ドーピング領域より第2導電型不純物濃度が高い、第2導電型の高ドーピング領域と
    を備えたことを特徴とする炭化珪素半導体装置。
JP2017547695A 2015-10-30 2016-10-04 炭化珪素半導体装置 Active JP6275353B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015213707 2015-10-30
JP2015213707 2015-10-30
PCT/JP2016/079470 WO2017073264A1 (ja) 2015-10-30 2016-10-04 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP6275353B2 true JP6275353B2 (ja) 2018-02-07
JPWO2017073264A1 JPWO2017073264A1 (ja) 2018-03-08

Family

ID=58630290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017547695A Active JP6275353B2 (ja) 2015-10-30 2016-10-04 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US10134920B2 (ja)
JP (1) JP6275353B2 (ja)
CN (1) CN108140676B (ja)
DE (1) DE112016004981T5 (ja)
WO (1) WO2017073264A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857488B2 (ja) * 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
CN107564968A (zh) * 2017-09-15 2018-01-09 珠海格力电器股份有限公司 二极管、功率器件、电力电子设备及二极管制作方法
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
JP7226385B2 (ja) * 2019-04-26 2023-02-21 長野計器株式会社 圧力センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185015A (ja) * 2000-12-12 2002-06-28 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2007165604A (ja) * 2005-12-14 2007-06-28 Kansai Electric Power Co Inc:The 炭化珪素バイポーラ型半導体装置
JP2013110243A (ja) * 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2015179781A (ja) * 2014-03-19 2015-10-08 株式会社東芝 SiCエピタキシャル基板の製造方法、半導体装置の製造方法および半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
US9455356B2 (en) * 2006-02-28 2016-09-27 Cree, Inc. High power silicon carbide (SiC) PiN diodes having low forward voltage drops
JP5249532B2 (ja) 2007-06-27 2013-07-31 一般財団法人電力中央研究所 炭化珪素バイポーラ型半導体装置
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
WO2011105434A1 (ja) * 2010-02-23 2011-09-01 富士電機ホールディングス株式会社 半導体装置
CN102668094B (zh) 2010-10-29 2015-02-25 松下电器产业株式会社 半导体元件以及半导体装置
JP2012146932A (ja) * 2011-01-14 2012-08-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2012195519A (ja) 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JP5482745B2 (ja) 2011-08-10 2014-05-07 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP6125748B2 (ja) 2011-12-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6050891B2 (ja) * 2012-05-17 2016-12-21 ゼネラル・エレクトリック・カンパニイ 接合終端拡張を有する半導体デバイス
JP2014041920A (ja) 2012-08-22 2014-03-06 Rohm Co Ltd 半導体装置
US9190484B2 (en) * 2013-01-18 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
JP2016092168A (ja) 2014-11-04 2016-05-23 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185015A (ja) * 2000-12-12 2002-06-28 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2007165604A (ja) * 2005-12-14 2007-06-28 Kansai Electric Power Co Inc:The 炭化珪素バイポーラ型半導体装置
JP2013110243A (ja) * 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2015179781A (ja) * 2014-03-19 2015-10-08 株式会社東芝 SiCエピタキシャル基板の製造方法、半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
DE112016004981T5 (de) 2018-07-19
JPWO2017073264A1 (ja) 2018-03-08
CN108140676B (zh) 2020-12-18
US20180254354A1 (en) 2018-09-06
WO2017073264A1 (ja) 2017-05-04
CN108140676A (zh) 2018-06-08
US10134920B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
US20130140584A1 (en) Semiconductor device
US8653534B2 (en) Junction Barrier Schottky diodes with current surge capability
US8901699B2 (en) Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
KR101620717B1 (ko) 메사 섹션이 셀 트렌치 구조체들 사이에 형성된 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법
JP5439763B2 (ja) 半導体装置および半導体装置の製造方法
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP6065154B2 (ja) 炭化珪素半導体装置
JP5642191B2 (ja) 半導体装置
JP6275353B2 (ja) 炭化珪素半導体装置
JP2015207588A (ja) 半導体装置
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
JP6513339B2 (ja) 炭化珪素半導体装置
WO2016052203A1 (ja) 半導体装置
WO2015015808A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2023110082A (ja) 高電流能力を有するフィーダ設計
KR101830174B1 (ko) 전계제한링이 형성된 전력반도체용 소자 및 그 제조방법
JP5755722B2 (ja) 半導体装置
WO2015064999A1 (ko) 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
WO2014184839A1 (ja) 炭化珪素半導体装置
WO2018168069A1 (ja) 半導体装置
WO2020152489A1 (ja) 半導体装置及びその製造方法
CN117855288A (zh) 一种氧化镓misfet器件结构及其制备方法
US20160005842A1 (en) Power semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20171026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171115

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171115

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180109

R150 Certificate of patent or registration of utility model

Ref document number: 6275353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250