CN107564968A - 二极管、功率器件、电力电子设备及二极管制作方法 - Google Patents
二极管、功率器件、电力电子设备及二极管制作方法 Download PDFInfo
- Publication number
- CN107564968A CN107564968A CN201710831544.6A CN201710831544A CN107564968A CN 107564968 A CN107564968 A CN 107564968A CN 201710831544 A CN201710831544 A CN 201710831544A CN 107564968 A CN107564968 A CN 107564968A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive
- semiconductor substrate
- layer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 205
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 35
- 238000012545 processing Methods 0.000 claims description 25
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 230000009467 reduction Effects 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 182
- 238000002161 passivation Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种二极管、功率器件、电力电子设备及二极管制作方法，以简化电力电子设备的电路板结构，使设备易于实现小型化设计。二极管包括第一导电型半导体衬底；位于所述第一导电型半导体衬底第一侧的第一导电型半导体外延层；位于所述第一导电型半导体外延层远离所述第一导电型半导体衬底一侧的第二导电型半导体；位于所述第一导电型半导体衬底第二侧的电阻层；位于所述电阻层远离所述第一导电型半导体衬底一侧的第一金属层。本发明实施例的二极管中集成有电阻层，包含该二极管的功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备易于实现小型化设计。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种二极管、功率器件、电力电子设备及二极管制作方法。
背景技术
随着时代的发展和技术的进步，功率器件(又称电力电子器件)也逐渐由单一的分立器件向大电流功率模块和智能功率模块转变。
在电网、机车等大功率应用场景中，主要使用大电流功率模块。大电流功率模块一般包括绝缘栅双极型晶体管(IGBT)和快恢复二极管(FRD)两类芯片。一般根据功率大小将数个IGBT和FRD的组合封装在一个模块中。
在变频家用电器、小型变频工业设备等小功率应用场景中，主要使用智能功率模块。智能功率模块一般包括IGBT、FRD、功率控制电路(MIC)和自举二极管(BDI)四类芯片。有些智能功率模块也可以不包括BDI芯片，BDI芯片设置在电子电力设备的主电路板上。
当前，终端产品都在朝着小型化趋势发展，如何简化电力电子设备的电路板结构，使设备易于实现小型化是目前亟待解决的技术问题。
发明内容
本发明实施例的目的是提供一种二极管、功率器件、电力电子设备及二极管制作方法，以简化电力电子设备的电路板结构，使设备易于实现小型化设计。
本发明实施例提供了一种二极管，包括：
第一导电型半导体衬底；
位于所述第一导电型半导体衬底第一侧的第一导电型半导体外延层；
位于所述第一导电型半导体外延层远离所述第一导电型半导体衬底一侧的第二导电型半导体；
位于所述第一导电型半导体衬底第二侧的电阻层；
位于所述电阻层远离所述第一导电型半导体衬底一侧的第一金属层。
可选的，所述电阻层覆盖所述第一导电型半导体衬底的第二侧表面。
可选的，所述电阻层覆盖所述第一导电型半导体衬底的第二侧表面的部分区域。
可选的，所述电阻层包括阵列排布的多个电阻单元。
可选的，所述电阻单元在所述第一导电型半导体衬底上的正投影的形状包括圆形、方形或多边形。
可选的，所述电阻层与所述第一导电型半导体衬底位于同一物理结构层。
可选的，所述电阻层与所述第一导电型半导体衬底位于不同物理结构层。
可选的，所述电阻层至少为两层。
可选的，所述电阻层的材质类型包括非晶硅层、氧化物半导体层或掺杂多晶硅层。
较佳的，所述第一导电型半导体衬底为N型半导体衬底，所述第一导电型半导体外延层为N型半导体外延层；所述第二导电型半导体为P型半导体。
可选的，二极管还包括耐压终端结构，所述耐压终端结构位于所述第一导电型半导体外延层远离所述第一导电型半导体衬底的一侧，且环绕所述第二导电型半导体设置。
本发明实施例的二极管中集成有电阻层，包含该二极管的功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
本发明实施例还提供一种功率器件，包括前述任一技术方案所述的二极管。由于该功率器件的二极管中集成有电阻层，因此，该功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
本发明实施例还提供一种电力电子设备，包括前述技术方案所述的功率器件。该电力电子设备的电路板上可以不设置电阻，因此电路板结构简化，面积较小，电力电子设备易于实现小型化设计。
本发明实施例还提供一种二极管制作方法，包括：
在第一导电型半导体衬底的第一侧形成第一导电型半导体外延层；
在所述第一导电型半导体外延层远离所述第一导电型半导体衬底的一侧形成第二导电型半导体；
在所述第一导电型半导体衬底的第二侧形成电阻层；
在所述电阻层远离所述第一导电型半导体衬底的一侧形成第一金属层。
可选的，所述在所述第一导电型半导体衬底的第二侧形成电阻层，包括：对所述第一导电型半导体衬底的第二侧表面进行整面的第二导电型掺杂注入处理。
可选的，所述在所述第一导电型半导体衬底的第二侧形成电阻层，包括：通过掩模构图工艺对所述第一导电型半导体衬底的第二侧表面的部分区域进行第二导电型掺杂注入处理。
可选的，所述在所述第一导电型半导体衬底的第二侧形成电阻层，包括：在所述第一导电型半导体衬底的第二侧形成非晶硅层、氧化物半导体层或掺杂多晶硅层。
较佳的，在形成所述电阻层之前，所述方法还包括：依次对所述第一导电型半导体衬底的第二侧表面进行减薄处理和应力释放腐蚀处理。
较佳的，在形成所述电阻层之后，在形成所述第一金属层之前，所述方法还包括：对所述电阻层进行掺杂的激活处理。
采用上述方法制作的二极管，由于二极管中集成有电阻层，因此，包含该二极管的功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
附图说明
图1a为本发明第一实施例二极管的结构截面示意图；
图1b为本发明第一实施例二极管的电阻层制作示意图；
图2a为本发明第二实施例二极管的结构截面示意图；
图2b为本发明第二实施例二极管中的电阻层俯视示意图；
图2c为本发明第二实施例二极管的电阻层制作示意图；
图3为本发明第三实施例二极管的结构截面示意图；
图4为本发明第六实施例二极管制作方法流程示意图；
图5为本发明第七实施例二极管制作方法流程示意图；
图6为本发明第八实施例二极管制作方法流程示意图。
附图标记：
1-第一导电型半导体衬底；
2-第一导电型半导体外延层；
3-第二导电型半导体；
4-耐压终端结构；
41-耐压环；
42-介质层；
43-耐压终端金属；
5-电阻层；
6-金属层；
5a-电阻单元；
8-第二金属层；
9-钝化层；
10-保护膜；
100-掩模板。
具体实施方式
为简化电力电子设备的电路板结构，使设备易于实现小型化，本发明实施例提供了一种二极管、功率器件、电力电子设备及二极管制作方法。为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。
实施例一
如图1a所示，本发明实施例一提供的二极管，包括：
第一导电型半导体衬底1；
位于第一导电型半导体衬底1第一侧的第一导电型半导体外延层2；
位于第一导电型半导体外延层2远离第一导电型半导体衬底1一侧的第二导电型半导体3；
位于第一导电型半导体衬底1第二侧的电阻层5；
位于电阻层5远离第一导电型半导体衬底1一侧的第一金属层6。
本发明实施例二极管的具体类型不限，包括但不限整流二极管、稳压二极管、开关二极管或自举二极管等等。
其中，第一导电型半导体衬底1可以为N型半导体衬底，则第一导电型半导体外延层2为N型半导体外延层；第二导电型半导体3为P型半导体。此外，第一导电型半导体衬底1也可以为P型半导体衬底，则第一导电型半导体外延层2为P型半导体外延层；第二导电型半导体3为N型半导体。目前，芯片晶圆厂生产线多采用N型半导体材料作为芯片衬底，因此，本发明实施例中的第一导电型半导体衬底1优选采用N型半导体衬底，便于共线生产，节约成本。
第二导电型半导体3和第一导电型半导体外延层2可以位于不同物理结构层或位于同一物理结构层。在本发明一个优选实施方式中，第二导电型半导体3和第一导电型半导体外延层2位于同一物理结构层，通过在第一导电型半导体外延层2的设定区域注入第二导电型的掺杂形成第二导电型半导体3，第二导电型半导体3和第一导电型半导体外延层2的结合处形成了半导体结。
请继续参照图1a所示，对于上百伏的高压功率器件，为使二极管具有良好的耐压性能，二极管的结构还可包括耐压终端结构4，耐压终端结构4位于第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧，且环绕第二导电型半导体3设置。具体的，耐压终端结构4可包括：沿远离第一导电型半导体衬底1的方向依次设置的耐压环41、介质层42和耐压终端金属43，其中，耐压环41可以与第一导电型半导体外延层2位于同一物理结构层，通过在第一导电型半导体外延层2的周边区域注入第二导电型的掺杂形成耐压环41。
在形成第二导电型半导体3和耐压终端结构4之后，通常还需要在该结构侧继续并依次形成第二金属层8和钝化层9。第二金属层8位于耐压终端结构的环形内侧并与第二导电型半导体3接触，钝化层9曝露出部分第二金属层8。第二金属层8被钝化层9曝露出的部分，以及前述的第一金属层6分别作为二极管的两个电极。
在完成钝化层9的制作后，可以在钝化层9远离第一导电型半导体衬底1的一侧表面整体贴附一层保护膜10，该保护膜10可以有效保护第二金属层8被钝化层9曝露出的部分，防止其在后续制作工艺过程中受到污染和损伤。在二极管制作完成后，将保护膜10揭去即可。
如图1a所示，该可选实施例中，电阻层5覆盖第一导电型半导体衬底1的第二侧表面，电阻层5与第一导电型半导体衬底1位于同一物理结构层。如图1b所示，通过对第一导电型半导体衬底1的第二侧表面进行整面的第二导电型掺杂注入处理，可以中和掉第一导电型半导体衬底1中靠近第二侧表面的第一导电型粒子，从而使该部分电阻率增大，形成图1a所示的电阻层5。通过控制相关工艺条件，如气体氛围、气体流速、设备功率等，可以调整第二导电型掺杂的注入深度，从而形成所需厚度的电阻层5，工艺简单可行，易于管控。
现有技术电力电子设备的电路板上一般都设有电阻元件，用于降低二极管正向充电时的峰值电流，从而减少对其它电路造成的干扰，但另一方面也使电路板结构较为复杂，从而阻碍了设备向小型化方向发展。在本发明实施例中，二极管集成有电阻层，包含该二极管的功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
实施例二
基于与实施例一相同的发明构思，如图2a和图2b所示，本发明实施例二提供的二极管中，电阻层5的结构形式为：电阻层5覆盖第一导电型半导体衬底1的第二侧表面的部分区域。具体的，在该实施例中，电阻层5包括阵列排布的多个电阻单元5a。电阻单元5a的具体形状不限，例如，在第一导电型半导体衬底1上的正投影的形状可以为圆形、方形或多边形，等等。
该实施例中，电阻层5与第一导电型半导体衬底1位于同一物理结构层。如图2c所示，使用掩模板100，通过掩模构图工艺，对第一导电型半导体衬底1的第二侧表面的部分区域(即对应形成电阻单元5a的区域)进行第二导电型掺杂注入处理，可以使该部分区域形成一定厚度的电阻层5。通过控制相关工艺条件，如气体氛围、气体流速、设备功率等，可以调整第二导电型掺杂的注入深度，从而形成所需厚度的电阻层5。
有益效果同理，本发明实施例二的二极管中集成有电阻层，包含该二极管的功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
实施例三
基于与实施例一相同的发明构思，如图3所示，本发明实施例三提供的二极管中，电阻层5的结构形式为：电阻层5覆盖第一导电型半导体衬底1的第二侧表面，且电阻层5与第一导电型半导体衬底1位于不同物理结构层。
如图3所示，该实施例电阻层5为单层结构。在本发明的可选实施例中，电阻层也可以至少为两层。电阻层的具体材质类型不限，例如可以为非晶硅层、氧化物半导体层或掺杂多晶硅层。当电阻层至少为两层时，各层电阻层的材质类型可以相同，也可以不相同。
同理，本发明实施例三的二极管中集成有电阻层，包含该二极管的功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
实施例四
本发明实施例四提供了一种功率器件，包括前述任一实施例的二极管。由于该功率器件的二极管中集成有电阻层，因此，该功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。功率器件的具体类型不限，可以为智能功率模块(IPM)或其它小型功率模块等。
实施例五
本发明实施例五提供了一种电力电子设备，包括前述任一技术方案的功率器件。该电力电子设备的电路板上可以不设置电阻，因此电路板结构简化，面积较小，电力电子设备易于实现小型化设计。电力电子设备的具体类型不限，例如可以为变频家用电器或小型变频工业设备等。
实施例六
本发明实施例六提供了一种二极管制作方法，可用于制作前述实施例一的二极管，如图1a、图1b和图4所示，该方法具体包括以下步骤：
步骤601、在第一导电型半导体衬底1的第一侧形成第一导电型半导体外延层2。第一导电型半导体衬底1的类型不限，可以为N型半导体衬底或P型半导体衬底。优选采用N型半导体衬底，便于与现有晶圆厂生产线共线生产，节约成本，第一导电型半导体外延层2则为N型半导体外延层，通常采用气相外延工艺形成。
步骤602、在第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧形成第二导电型半导体3。具体的，在第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧表面的中间区域进行第二导电型掺杂的注入，形成第二导电型半导体3，第二导电型半导体3和第一导电型半导体外延层2的结合处就形成了半导体结。
步骤603、在第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧形成环绕第二导电型半导体3的耐压终端结构4。耐压终端结构4可包括：沿远离第一导电型半导体衬底1的方向依次形成的耐压环41、介质层42和耐压终端金属43，其中，耐压环41可以与第一导电型半导体外延层2位于同一物理结构层，通过在第一导电型半导体外延层2的周边区域注入第二导电型的掺杂形成耐压环41。
步骤604、在耐压终端结构4的环形内侧形成与第二导电型半导体3接触的第二金属层8。
步骤605、在耐压终端结构4和第二金属层8远离第一导电型半导体衬底1的一侧形成钝化层9，钝化层9曝露出部分第二金属层8。
步骤606、在钝化层9远离第一导电型半导体衬底1的一侧表面整体贴附一层保护膜10。
步骤607、对第一导电型半导体衬底1的第二侧表面进行减薄处理，具体可以采用机械研磨或者深反应离子刻蚀工艺进行。为便于加工，避免加工中碎片，第一导电型半导体衬底1可以先采用厚度较大的原材料，在完成第一面的工艺制作后，再对第二面进行减薄处理，使其满足厚度需求，避免因厚度过大而影响到二极管的散热和性能。
步骤608、对第一导电型半导体衬底1的第二侧表面进行应力释放腐蚀处理。使用腐蚀液或腐蚀气体对减薄处理后的第一导电型半导体衬底1的第二侧表面进行应力释放腐蚀处理，释放掉由于机械研磨产生的应力，这样，可以减少后续工艺制作时因应力造成的碎片，并使后续的掺杂注入更易进行，也更加均匀。
步骤609、在第一导电型半导体衬底1的第二侧形成电阻层5。具体的，如图1b所示，对第一导电型半导体衬底1的第二侧表面进行整面的第二导电型掺杂注入处理，使第二导电型掺杂中和掉第一导电型半导体衬底中靠近第二侧表面的第一导电型粒子，从而使该部分电阻率增大，形成电阻层5。通过控制相关工艺条件，如气体氛围、气体流速、设备功率等，可以调整第二导电型掺杂的注入深度，从而形成所需厚度的电阻层。
步骤610、对电阻层5进行掺杂的激活处理，以激活掺杂离子和修复表面缺陷。激活处理的具体方式不限，例如，可以采用退火激活或激光扫描激活等。
步骤611、在电阻层5远离第一导电型半导体衬底1的一侧形成第一金属层6。具体可以采用蒸镀工艺或者溅射工艺形成。
采用上述方法制作的二极管，其结构如图1所示，由于二极管中集成有电阻层5，因此，包含该二极管的功率器件应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
实施例七
本发明实施例七提供了一种二极管制作方法，可用于制作前述实施例二的二极管，如图2a、图2b、图2c和图5所示，该方法具体包括以下步骤：
步骤701、在第一导电型半导体衬底1的第一侧形成第一导电型半导体外延层2。
步骤702、在第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧形成第二导电型半导体3。
步骤703、在第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧形成环绕第二导电型半导体3的耐压终端结构4。
步骤704、在耐压终端结构4的环形内侧形成与第二导电型半导体3接触的第二金属层8。
步骤705、在耐压终端结构4和第二金属层8远离第一导电型半导体衬底1的一侧形成钝化层9，钝化层9曝露出部分第二金属层8。
步骤706、在钝化层9远离第一导电型半导体衬底1的一侧表面整体贴附一层保护膜10。
步骤707、对第一导电型半导体衬底1的第二侧表面进行减薄处理。
步骤708、对第一导电型半导体衬底1的第二侧表面进行应力释放腐蚀处理。
步骤709、如图2c所示，通过掩模构图工艺对第一导电型半导体衬底1的第二侧表面的部分区域进行第二导电型掺杂注入处理，形成电阻层5。该步骤具体包括以下子步骤：
子步骤一、在第一导电型半导体衬底的第二侧表面涂覆光刻胶层；
子步骤二、使用掩模板对完成上述步骤的光刻胶层进行曝光，使光刻胶层对应电阻单元的区域完全曝光，其余区域不被曝光；
子步骤三、对完成上述步骤的光刻胶层进行显影，去除完全曝光的光刻胶；
子步骤四、以显影后的光刻胶层为保护掩模，对第一导电型半导体衬底的第二侧表面进行第二导电型掺杂注入处理，使第一导电型半导体衬底的第二侧表面被光刻胶层暴露的部分电阻率增大，形成电阻层；
子步骤五、去除残余的光刻胶。
步骤710、对电阻层5进行掺杂的激活处理。
步骤711、在电阻层5远离第一导电型半导体衬底1的一侧形成第一金属层6。
采用上述方法制作的二极管，其结构如图2a所示，二极管应用到功率器件，进而应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
实施例八
本发明实施例八提供了一种二极管制作方法，可用于制作前述实施例三的二极管，如图3和图6所示，该方法具体包括以下步骤：
步骤801、在第一导电型半导体衬底1的第一侧形成第一导电型半导体外延层2。
步骤802、在第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧形成第二导电型半导体3。
步骤803、在第一导电型半导体外延层2远离第一导电型半导体衬底1的一侧形成环绕第二导电型半导体3的耐压终端结构4。
步骤804、在耐压终端结构4的环形内侧形成与第二导电型半导体3接触的第二金属层8。
步骤805、在耐压终端结构4和第二金属层8远离第一导电型半导体衬底1的一侧形成钝化层9，钝化层9曝露出部分第二金属层8。
步骤806、在钝化层9远离第一导电型半导体衬底1的一侧表面整体贴附一层保护膜10。
步骤807、对第一导电型半导体衬底1的第二侧表面进行减薄处理。
步骤808、对第一导电型半导体衬底1的第二侧表面进行应力释放腐蚀处理。
步骤809、在第一导电型半导体衬底1的第二侧形成非晶硅层、氧化物半导体层或掺杂多晶硅层，作为电阻层5。
以在第一导电型半导体衬底的第二侧形成掺杂多晶硅层为例，具体可以包括以下子步骤：
子步骤一、在第一导电型半导体衬底的第二侧形成纯多晶硅层；纯多晶硅层可以采用外延生长或者化学气相沉积工艺形成；
子步骤二、对纯多晶硅层进行掺杂处理，以使其电阻率达到一定的电阻率要求，最终形成符合需求的电阻层。掺杂可以采用注入工艺或者扩散工艺进行。
此外，也可以采用外延生长或者化学气相沉积工艺直接在第一导电型半导体衬底的第二侧形成掺杂多晶硅层。
步骤810、对电阻层5进行掺杂的激活处理。如果步骤87是先形成纯多晶硅层，再对纯多晶硅层进行扩散掺杂工艺处理，由于扩散掺杂工艺处理的同时也激活了掺杂，因此步骤88可以省略。
步骤811、在电阻层5远离第一导电型半导体衬底的一侧形成第一金属层6。
采用上述方法制作的二极管，其结构如图3所示，同理，二极管应用到功率器件，进而应用到电力电子设备中，电力电子设备的电路板上无需另外设置电阻，从而简化了电路板结构，减小了电路板面积，使电力电子设备能够实现小型化设计。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (19)
1.一种二极管，其特征在于，包括：
第一导电型半导体衬底；
位于所述第一导电型半导体衬底第一侧的第一导电型半导体外延层；
位于所述第一导电型半导体外延层远离所述第一导电型半导体衬底一侧的第二导电型半导体；
位于所述第一导电型半导体衬底第二侧的电阻层；
位于所述电阻层远离所述第一导电型半导体衬底一侧的第一金属层。
2.如权利要求1所述的二极管，其特征在于，所述电阻层覆盖所述第一导电型半导体衬底的第二侧表面。
3.如权利要求1所述的二极管，其特征在于，所述电阻层覆盖所述第一导电型半导体衬底的第二侧表面的部分区域。
4.如权利要求3所述的二极管，其特征在于，所述电阻层包括阵列排布的多个电阻单元。
5.如权利要求4所述的二极管，其特征在于，所述电阻单元在所述第一导电型半导体衬底上的正投影的形状包括圆形、方形或多边形。
6.如权利要求1所述的二极管，其特征在于，所述电阻层与所述第一导电型半导体衬底位于同一物理结构层。
7.如权利要求1所述的二极管，其特征在于，所述电阻层与所述第一导电型半导体衬底位于不同物理结构层。
8.如权利要求7所述的二极管，其特征在于，所述电阻层至少为两层。
9.如权利要求7或8所述的二极管，其特征在于，所述电阻层的材质类型包括非晶硅层、氧化物半导体层或掺杂多晶硅层。
10.如权利要求1所述的二极管，其特征在于，
所述第一导电型半导体衬底为N型半导体衬底，所述第一导电型半导体外延层为N型半导体外延层；
所述第二导电型半导体为P型半导体。
11.如权利要求1所述的二极管，其特征在于，还包括耐压终端结构，所述耐压终端结构位于所述第一导电型半导体外延层远离所述第一导电型半导体衬底的一侧，且环绕所述第二导电型半导体设置。
12.一种功率器件，其特征在于，包括如权利要求1～11任一项所述的二极管。
13.一种电力电子设备，其特征在于，包括如权利要求12所述的功率器件。
14.一种二极管制作方法，其特征在于，包括：
在第一导电型半导体衬底的第一侧形成第一导电型半导体外延层；
在所述第一导电型半导体外延层远离所述第一导电型半导体衬底的一侧形成第二导电型半导体；
在所述第一导电型半导体衬底的第二侧形成电阻层；
在所述电阻层远离所述第一导电型半导体衬底的一侧形成第一金属层。
15.如权利要求14所述的方法，其特征在于，所述在所述第一导电型半导体衬底的第二侧形成电阻层，包括：
对所述第一导电型半导体衬底的第二侧表面进行整面的第二导电型掺杂注入处理。
16.如权利要求14所述的方法，其特征在于，所述在所述第一导电型半导体衬底的第二侧形成电阻层，包括：
通过掩模构图工艺对所述第一导电型半导体衬底的第二侧表面的部分区域进行第二导电型掺杂注入处理。
17.如权利要求14所述的方法，其特征在于，所述在所述第一导电型半导体衬底的第二侧形成电阻层，包括：
在所述第一导电型半导体衬底的第二侧形成非晶硅层、氧化物半导体层或掺杂多晶硅层。
18.如权利要求14～17任一项所述的方法，其特征在于，在形成所述电阻层之前，所述方法还包括：
依次对所述第一导电型半导体衬底的第二侧表面进行减薄处理和应力释放腐蚀处理。
19.如权利要求14～17任一项所述的方法，其特征在于，在形成所述电阻层之后，在形成所述第一金属层之前，所述方法还包括：
对所述电阻层进行掺杂的激活处理。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710831544.6A CN107564968A (zh) | 2017-09-15 | 2017-09-15 | 二极管、功率器件、电力电子设备及二极管制作方法 |
| PCT/CN2018/089781 WO2019052233A1 (zh) | 2017-09-15 | 2018-06-04 | 二极管、功率器件、电力电子设备及二极管制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710831544.6A CN107564968A (zh) | 2017-09-15 | 2017-09-15 | 二极管、功率器件、电力电子设备及二极管制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107564968A true CN107564968A (zh) | 2018-01-09 |
Family
ID=60981141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710831544.6A Pending CN107564968A (zh) | 2017-09-15 | 2017-09-15 | 二极管、功率器件、电力电子设备及二极管制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107564968A (zh) |
| WO (1) | WO2019052233A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019052233A1 (zh) * | 2017-09-15 | 2019-03-21 | 格力电器（武汉）有限公司 | 二极管、功率器件、电力电子设备及二极管制作方法 |
| CN112397380A (zh) * | 2019-08-16 | 2021-02-23 | 珠海格力电器股份有限公司 | 功率半导体器件及其制作工艺 |
| CN113871488A (zh) * | 2021-09-28 | 2021-12-31 | 西安电子科技大学 | 一种复合结构的垂直氧化镓异质结二极管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060037062A (ko) * | 2004-10-27 | 2006-05-03 | 주식회사 케이이씨 | 저항과 캐패시터가 내장된 바렉터 다이오드 및 그 제조 방법 |
| US20100117725A1 (en) * | 2008-11-12 | 2010-05-13 | Infineon Technologies Austria Ag | Semiconductor diode |
| US20120228634A1 (en) * | 2011-03-07 | 2012-09-13 | Fuji Electric Co., Ltd. | Combined semiconductor device |
| CN207303113U (zh) * | 2017-09-15 | 2018-05-01 | 珠海格力电器股份有限公司 | 二极管、功率器件及电力电子设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576763B (zh) * | 2014-12-31 | 2017-07-11 | 杭州士兰集成电路有限公司 | 一种二极管结构及其制造方法 |
| US10134920B2 (en) * | 2015-10-30 | 2018-11-20 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
| CN107564968A (zh) * | 2017-09-15 | 2018-01-09 | 珠海格力电器股份有限公司 | 二极管、功率器件、电力电子设备及二极管制作方法 |
-
2017
- 2017-09-15 CN CN201710831544.6A patent/CN107564968A/zh active Pending
-
2018
- 2018-06-04 WO PCT/CN2018/089781 patent/WO2019052233A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060037062A (ko) * | 2004-10-27 | 2006-05-03 | 주식회사 케이이씨 | 저항과 캐패시터가 내장된 바렉터 다이오드 및 그 제조 방법 |
| US20100117725A1 (en) * | 2008-11-12 | 2010-05-13 | Infineon Technologies Austria Ag | Semiconductor diode |
| US20120228634A1 (en) * | 2011-03-07 | 2012-09-13 | Fuji Electric Co., Ltd. | Combined semiconductor device |
| CN207303113U (zh) * | 2017-09-15 | 2018-05-01 | 珠海格力电器股份有限公司 | 二极管、功率器件及电力电子设备 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019052233A1 (zh) * | 2017-09-15 | 2019-03-21 | 格力电器（武汉）有限公司 | 二极管、功率器件、电力电子设备及二极管制作方法 |
| CN112397380A (zh) * | 2019-08-16 | 2021-02-23 | 珠海格力电器股份有限公司 | 功率半导体器件及其制作工艺 |
| CN113871488A (zh) * | 2021-09-28 | 2021-12-31 | 西安电子科技大学 | 一种复合结构的垂直氧化镓异质结二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019052233A1 (zh) | 2019-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251276B2 (en) | LDMOS transistor and method for manufacturing the same | |
| US8766398B2 (en) | Discrete semiconductor device and method of forming sealed trench junction termination | |
| US20150123240A1 (en) | Semiconductor Device and Method of Forming Shallow P-N Junction with Sealed Trench Termination | |
| US12119343B2 (en) | Semiconductor structure having a semiconductor substrate and an isolation component | |
| US10032670B2 (en) | Plasma dicing of silicon carbide | |
| CN104756233A (zh) | 半导体器件的制造方法 | |
| CN107564968A (zh) | 二极管、功率器件、电力电子设备及二极管制作方法 | |
| CN108140568A (zh) | 局部半导体晶片削薄 | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| US8895399B2 (en) | Integrated circuit and method of forming sealed trench junction termination | |
| US8110890B2 (en) | Method of fabricating semiconductor device isolation structure | |
| CN207303113U (zh) | 二极管、功率器件及电力电子设备 | |
| CN207602570U (zh) | 半导体器件结构 | |
| US5500377A (en) | Method of making surge suppressor switching device | |
| US6777295B1 (en) | Method of fabricating trench power MOSFET | |
| KR101415599B1 (ko) | Pn 접합 다이오드 제조방법 | |
| CN211088282U (zh) | 一种快恢复二极管 | |
| US20220384430A1 (en) | Electrode structure, semiconductor structure, and manufacturing method of electrode structure | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| US20230103191A1 (en) | Reverse-conducting igbt device and manufacturing method thereof, inverter stage | |
| CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 | |
| KR100258177B1 (ko) | 전력소자 제조 방법 및 그 구조 | |
| CN107346791A (zh) | 瞬变电压抑制二极管的制备方法和瞬变电压抑制二极管 | |
| CN112838128A (zh) | 一种快恢复二极管及其制作方法 | |
| KR100298579B1 (ko) | 전력용 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191030 Address after: 519360 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180109 |