KR100258177B1 - 전력소자 제조 방법 및 그 구조 - Google Patents
전력소자 제조 방법 및 그 구조 Download PDFInfo
- Publication number
- KR100258177B1 KR100258177B1 KR1019970072051A KR19970072051A KR100258177B1 KR 100258177 B1 KR100258177 B1 KR 100258177B1 KR 1019970072051 A KR1019970072051 A KR 1019970072051A KR 19970072051 A KR19970072051 A KR 19970072051A KR 100258177 B1 KR100258177 B1 KR 100258177B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- power device
- silicon
- insulating film
- thin film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 15
- 239000010432 diamond Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000007517 polishing process Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
본 발명은 전력 소자 제조방법 및 그 구조에 관한 것으로, 특히 집적회로(IC; integrated circuits)에서 전력 소자가 동작할 때 발생되는 열을 적절하게 방열시킬 수 있는 전력 소자 제조방법 및 그 구조에 관한 것이다.
본 발명은 에스오아이 실리콘 기판에서 기판 실리콘과 활성 실리콘 층사이에 있는 층간 산화막에 구멍을 뚫어 산화막 보다 열전도도가 우수한 다이아몬드 박막을 끼워 넣음으로써 전력 소자에서 발생된 열을 효과적으로 빼 낼 수 있게 하여 소자의 동작 특성과 신뢰성을 더욱 개선시킬 수 있다.
Description
본 발명은 전력 소자 제조방법 및 그 구조에 관한 것으로, 특히 집적회로(IC; integrated circuits)에서 전력 소자가 동작할 때 발생되는 열을 적절하게 방열시킬 수 있는 전력 소자 제조방법 및 그 구조에 관한 것이다.
일반적으로, SOI(Silicon-On Insulator) 절연막을 이용한 종래의 전력 집적회로는 트랜치 기술을 이용하여 소자를 격리시킨다. 이때 실리콘 기판을 식각하여 트랜치를 형성한 다음 절연막(산화막)을 성장(또는 증착)하고 그후에 다결정실리콘 등을 저압화학증착법 등으로 트랜치를 메우게 된다. 이 구조에서는 실리콘 보다 열전도가 아주 나쁜 산화막이 전력소자를 완전히 격리 시킨다. 그 결과 종래의 전력 집적회로에서는 전력소자가 동작할 때 발생되는 열이 적절하게 방열되지 못하는 단점이 있다. 따라서, 전력소자가 동작할 때 발생되는 열을 쉽게 방출시킬 수 있는 전력 집적회로 구조가 필요하다.
종래 전력소자의 구조를 도 1을 참조하여 설명하면 다음과 같다.
여기서 전력소자는 대표적으로 LDMOS를 나타내었으나 VDMOS, Bipolar 전력소자가 모두 포함될 수 있다. 에스오아이 실리콘 기판을 이용하여 전력 집적회로를 제작할 때 활성 실리콘(3)을 식각하여 트랜치를 만든 후에 트랜치 격리 절연막(4)를 형성하고 나머지 공간을 저압화학증착법 등으로 다결정실리콘(5)으로 채운다. 따라서, 전력소자는 SOI절연막(2)과 트랜치 격리 절연막(4)으로 둘러 쌓여져 전기적으로 완전히 격리된다.
반도체 전력 집적회로 소자에서 종래에는 소자의 전기적 특성을 최적화시키는 연구에 치중하여 전력소자가 동작할 때 발생된 열을 효과적으로 방열하는 구조에 대하여는 많은 연구가 이루어지지 못하였다.
따라서, 본 발명은 반도체 전력 집적회로 소자가 동작시 발생되는 열을 효과적으로 방출시킬 수 있는 구조와 공정을 제안함으로써 더욱더 안정된 상태에서 소자가 동작하게 하여 전력 집적회로의 신뢰성을 향상시키는 전력 소자 제조방법 및 그 구조를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 전력 소자 제조방법은 제 1 실리콘 기판상에 절연막을 형성한 후 식각 공정을 이용하여 상기 절연막에 실린더 형태의 홀을 형성하는 단계와, 홀이 형성된 전체 상부면에 다이아몬드 박막 및 다결정실리콘막을 순차적으로 형성하는 단계와, 상기 다결정실리콘막의 표면을 평탄화 시킨 후 전체 상부면에 제 2 실리콘 기판을 붙이는 단계와, 상기 제 1 실리콘 기판 하부면을 식각한 후 전력 소자를 이루기 위한 여러 요소를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 전력 소자 구조는 제 1 실리콘 기판상에 형성된 다결정 실리콘막과, 상기 다결정실리콘막상에 형성된 다이아몬드 박막층과, 상기 다이아몬드 박막층 상에 형성되며 실린더 형태의 홀이 형성된 절연막과, 상기 절연막 상에 형성된 제 2 실리콘 기판과, 상기 제 2 실리콘 기판상에 형성되며 전력 소자를 이루기 위한 여러 요소를 포함하여 구성된 것을 특징으로 한다.
본 발명은 반도체 전력 집적회로에서 소자가 동작할 때 많이 열이 발생한다. 발생된 열이 외부로 방열이 쉽게 일어나야 하며, 특히 SOI 기판을 이용하고 트랜치 소자격리 기술을 이용하면 전력소자가 전기 절연성을 탁월하지만 열전도 특성이 나쁜 산화막으로 완전히 격리된다. 그 결과 소자가 동작하면서 발생된 열은 외부로 방열되는데 어려움이 있어 소자의 동작 특성이 나빠지며, 전력 소자의 신뢰성에도 문제점이 발생하게 된다. 이것을 극복하기 위하여 열전도 특성이 우수한 다이아몬드 박막과 같은 열전도 특성이 우수한 절연막을 층간 절연막에 구멍을 뚫은 후에 끼워 넣어 전력소자에서 발생된 열을 다이아몬드 기둥을 통하여 기판으로 빠져 나갈 수 있도록 한다.
도 1은 종래의 전력소자의 구조
도 2는 새로 제안된 전력 소자의 제조 공정 단면도
<도면의 주요부분에 대한 부호의 설명>
1 및 11: 제 1 실리콘 기판 2 및 12 : SOI 절연막
3 및 15: 제 2 실리콘 기판 13 : 다이아몬드 박막
14 : 다결정실리콘막 4 및 16 :트랜치 격리 절연막
5 및 17 : 다결정실리콘 6 및 18 : 필드산화막
7 및 19 : 층간절연막
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2h는 새로 제안한 전력소자의 구조와 제조 공정 단면도이다. 도 2a는 제 1 실리콘 기판(11)상에 SOI절연막(12)을 형성하는 공정을 도시한다. 이때 제 1 실리콘 기판은 활성 실리콘으로 형성한다.
도 2b는 일반적인 사진전사 방법과 습식 또는 건식 식각 공정을 이용하여 상기 SOI절연막(12)을 실린더 형태의 홀을 형성한 상태를 도시한다.
도 2c는 전체 상부면에 다이아몬드 박막(13)을 형성한 상태의 도면으로, 다이아몬드 박막(13)은 산화막 뿐만아니라 실리콘 보다 열전도도가 10 배 이상인 5.45 eV의 넓은 에너지 갭을 가진 반도체 물질로서 비저항이 1016cm 이상으로 전기적으로 절연성이 우수하다.
도 2d는 실리콘 기판을 두장을 붙일 때 다이아몬드 박막(13)은 경도가 크기 때문에 박막의 표면을 가공하기 어려우므로 전체 상부면에 다결정실리콘 박막(13)을 증착한 상태를 도시한다.
도 2e는 다른 실리콘 기판을 붙이기 위하여 CMP(chemical mechanical polishing)를 이용하여 다결정실리콘(13)의 표면을 평평하게 가공한 상태를 도시한다.
도 2f는 전체 상부면에 다른 새로운 제 2 실리콘 기판(15)을 붙여 뒤집어 놓은 상태의 도면이다.
도 2g는 전력소자를 제작하는 데 필요한 두께까지 제 1 실리콘 기판(11)을 식각하여 가공한 상태를 도시한다.
도 2h는 전체 상부면에 대표적으로 트랜치 기술과 LDMOS 전력소자를 이용하여 제작한 전력소자 단면을 도시한다.
본 발명은 SOI 절연막을 이용한 종래의 반도체 전력 집적회로 구조에서 층간 절연막에 구멍을 뚫은 후에 열전도 특성이 우수한 다이아몬드 박막을 끼워넣어 기존의 방열 문제를 해결함으로써 전력 소자의 동작 특성을 개선시키고 신뢰성을 향상시킬 수 있을 것으로 기대된다.
Claims (2)
- 제 1 실리콘 기판상에 절연막을 형성한 후 식각 공정을 이용하여 상기 절연막에 실린더 형태의 홀을 형성하는 단계와,홀이 형성된 전체 상부면에 다이아몬드 박막 및 다결정실리콘막을 순차적으로 형성하는 단계와,상기 다결정실리콘막의 표면을 평탄화 시킨 후 전체 상부면에 제 2 실리콘 기판을 붙이는 단계와,상기 제 1 실리콘 기판 하부면을 식각한 후 전력 소자를 이루기 위한 여러 요소를 형성하는 단계를 포함하는 것을 특징으로 하는 전력소자 제조 방법.
- 제 1 실리콘 기판상에 형성된 다결정 실리콘막과,상기 다결정실리콘막상에 형성된 다이아몬드 박막층과,상기 다이아몬드 박막층 상에 형성되며 실린더 형태의 홀이 형성된 절연막과,상기 절연막 상에 형성된 제 2 실리콘 기판과,상기 제 2 실리콘 기판상에 형성되며 전력 소자를 이루기 위한 여러 요소를 포함하여 구성된 것을 특징으로 하는 전력소자 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072051A KR100258177B1 (ko) | 1997-12-22 | 1997-12-22 | 전력소자 제조 방법 및 그 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072051A KR100258177B1 (ko) | 1997-12-22 | 1997-12-22 | 전력소자 제조 방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990052558A KR19990052558A (ko) | 1999-07-15 |
| KR100258177B1 true KR100258177B1 (ko) | 2000-06-01 |
Family
ID=19528198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970072051A KR100258177B1 (ko) | 1997-12-22 | 1997-12-22 | 전력소자 제조 방법 및 그 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100258177B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548536B1 (ko) * | 1999-06-21 | 2006-02-02 | 주식회사 하이닉스반도체 | 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법 |
| KR100505400B1 (ko) * | 1999-06-21 | 2005-08-04 | 주식회사 하이닉스반도체 | 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법 |
-
1997
- 1997-12-22 KR KR1019970072051A patent/KR100258177B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990052558A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525373B1 (en) | Power semiconductor device having trench gate structure and method for manufacturing the same | |
| US6483147B1 (en) | Through wafer backside contact to improve SOI heat dissipation | |
| US6114768A (en) | Surface mount die by handle replacement | |
| CN102388450B (zh) | 直通衬底通孔 | |
| US8053897B2 (en) | Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components | |
| EP2022090B1 (en) | Dual wired integrated circuit chips | |
| JPH05267443A (ja) | 半導体デバイスの放熱装置及びその製造方法 | |
| JP4308904B2 (ja) | 表面取り付け及びフリップチップ技術 | |
| JP2007103490A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20230386958A1 (en) | Semiconductor device having a thermal contact and method of making | |
| JP2004128494A (ja) | ダマシン法ゲートによるマルチ・メサ型ｍｏｓｆｅｔ | |
| JPH08509841A (ja) | 高い集積密度のための電流接続部分を有する半導体素子 | |
| KR20030026912A (ko) | 고전압 주변부 | |
| US7119431B1 (en) | Apparatus and method for forming heat sinks on silicon on insulator wafers | |
| US20030124804A1 (en) | Method for fabricating a semiconductor device | |
| KR100345516B1 (ko) | 고주파 집적회로 장치 및 그 제조 방법 | |
| JP2000349289A (ja) | 半導体装置およびその製造方法 | |
| KR100258177B1 (ko) | 전력소자 제조 방법 및 그 구조 | |
| KR100319615B1 (ko) | 반도체 장치에서의 소자격리방법 | |
| JPH0629376A (ja) | 集積回路装置 | |
| US6476446B2 (en) | Heat removal by removal of buried oxide in isolation areas | |
| US6613643B1 (en) | Structure, and a method of realizing, for efficient heat removal on SOI | |
| US6417033B1 (en) | Method of fabricating a silicon island | |
| JP4797495B2 (ja) | 半導体装置の製造方法 | |
| KR100505400B1 (ko) | 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090303 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |