JPH05267443A - 半導体デバイスの放熱装置及びその製造方法 - Google Patents

半導体デバイスの放熱装置及びその製造方法

Info

Publication number
JPH05267443A
JPH05267443A JP4329447A JP32944792A JPH05267443A JP H05267443 A JPH05267443 A JP H05267443A JP 4329447 A JP4329447 A JP 4329447A JP 32944792 A JP32944792 A JP 32944792A JP H05267443 A JPH05267443 A JP H05267443A
Authority
JP
Japan
Prior art keywords
substrate
trench
diamond
semiconductor region
active semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4329447A
Other languages
English (en)
Other versions
JPH0671044B2 (ja
Inventor
Klaus D Beyer
クラウス・ディートリッヒ・バイヤー
Chang-Ming Hsieh
チャン＝ミン・シー
Louis Lu-Chen Hsu
ルイス・ルー＝チェン・シュー
David Edward Kotecki
デーヴィッド・エドワード・コテツキ
Tsoring-Dih Yuan
ユアン・ツォン＝ディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05267443A publication Critical patent/JPH05267443A/ja
Publication of JPH0671044B2 publication Critical patent/JPH0671044B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ＳＯＩ構造の分離されたシリコン
領域から熱を効率的に放散することを目的とする。 【構成】 トレンチあるいはホールを、分離された活性
シリコン領域１６及び下側の絶縁層１４を貫いてシリコ
ン支持基板１２中までエッチングし、トレンチの壁面を
不動態化２０し、トレンチをＣＶＤダイヤモンド材料２
３で充填することにより、分離した活性シリコン領域１
６からの熱エネルギーを放散させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体デバイス（集積
回路）用の放熱技法に関し、より詳しくはダイヤモンド
のトレンチまたはホールを利用する、高密度集積回路用
の改良された放熱技法に関する。
【０００２】
【従来の技術】当技術分野では、能動デバイスを分離領
域に作成するため、シリコン基板上でシリコン領域を互
いに分離することはよく知られている。これを行う最新
の技法は、あるシリコン層を誘電体層によって下側のシ
リコン基板から垂直方向に分離する（通常、シリコン・
オン・インシュレータまたはＳＯＩと呼ばれる）もので
ある。バルク・シリコン基板の上の絶縁体上にシリコン
・デバイスを設けることの利点は、分離特性の改善によ
るパッキング密度の向上、製造技術の単純化、放射線硬
化能力、完全に空乏化された構造による速度の向上、及
びラッチ・アップの影響を受け難いことである。ただ
し、ＳＯＩ構造の前記の利点は、分離絶縁体の導電性と
熱伝導性が低いことによる放熱の問題によって、いくら
か帳消しになる。したがって、電力放散が不十分なこと
が、分離されたシリコン領域上の高速／高電力回路の開
発にとってかなりの拘束となっている。
【０００３】したがって、分離されたシリコン領域から
下側のシリコン基板に至る熱伝導性の高い経路を設ける
ことにより、こうした放熱の問題を解決する技法が大い
に望まれている。
【０００４】
【発明が解決しようとする課題】本発明の一目的は、分
離されたシリコン領域から熱エネルギーを放散させる技
法を提供することにある。
【０００５】本発明のもう一つの目的は、超大規模集積
回路（ＶＬＳＩ）技術で利用可能な、分離されたシリコ
ン領域から熱エネルギーを放散させる助けとなる技法を
提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、分離さ
れた活性シリコン領域からの熱エネルギーの放散は、分
離された活性シリコン領域と下側の誘電体層を貫いて支
持シリコン基板までトレンチまたはホールをエッチング
し、トレンチまたはホールの壁面を酸化し、トレンチま
たはホールを化学的気相成長法（ＣＶＤ）ダイヤモンド
材料で充填することにより、実現される。
【０００７】本発明は、すぐれた放熱特性を提供すると
同時に、活性シリコン領域の電気絶縁を提供する。本発
明は、従来技術で用いられてきた既存の電気絶縁トレン
チを放熱構造に使用しているので、ＶＬＳＩ技術で利用
できる。さらに、本発明は、容易に、従来技術の電気絶
縁に組み込んで、その悩みの種であった熱膨張が低いと
いう問題を最小限に抑えることができる。
【０００８】
【実施例】図１で、分離されたシリコン構造１０は、下
側のシリコン基板１２、二酸化シリコンや窒化シリコン
などの電気絶縁材料からなる中間絶縁層１４、デバイス
がその上に構築されるシリコンの上面活性分離領域１
６、及び窒化物／酸化物などの誘電体層１７から構成さ
れる。トレンチまたはホール１８が、反応性イオン・エ
ッチング法など当技術分野で周知のパターン形成技法を
用いて、誘電体層１７、シリコン領域１６、絶縁層１４
を貫いてシリコン基板１２中までパターン形成される。
【０００９】図２では、薄い熱酸化物層２０が、当技術
分野で周知の熱酸化法を用いて、トレンチ１８の壁面及
び底面に形成されている。酸化物層の厚さは３００オン
グストローム程度とすることが好ましい。この酸化物層
２０を設ける目的は、ＣＶＤダイヤモンド（下記で述べ
る）がシリコン表面に直接接触しないようにして、過剰
な表面電荷を避けることにある。
【００１０】図３では、ＣＶＤダイヤモンド層またはダ
イヤモンド様層２２が、当技術分野で周知の技法を用い
て構造１０の上に付着され、それによって、ダイヤモン
ドで充填したトレンチまたはホール２３が形成される。
ＣＶＤダイヤモンド付着の一例は、引用により本明細書
に合体した、米国特許第３８４０４５１号明細書に出て
いる。ダイヤモンドは、様々な炭化水素前駆体（すなわ
ちＣＨ4、Ｃ2Ｈ6）を用い、高周波生成プラズマまたは
マイクロ波生成プラズマにより、広い付着温度範囲（２
００〜１０００℃）で付着することができる。下流マイ
クロ波生成ダイヤモンド・フィルムの付着条件は、周波
数２．４５ＧＨｚ、電力２００〜２０００ワット、圧力
０．１〜１００トル、気体流量１０〜５００ｓｃｃｍ、
基板温度２００〜１０００℃である。基板は、また、直
流−１００Ｖ以上で、あるいは−５Ｖ以上の高周波バイ
アスでバイアスされている。付着されたダイヤモンド・
フィルムは、多結晶性または非晶質で、平均粒度が５０
〜３００オングストロームである。ダイヤモンド層２２
は、トレンチ１８を完全に充填しなければならない。ダ
イヤモンド・フィルム２２は、誘電定数が低く（処理条
件に応じて３〜６）、電気抵抗率が高く（１×１０10〜
１×１０16Ω／ｃｍ）、熱膨張係数がシリコンと合致す
る（たとえば、シリコン：３２×１０-7／℃、ダイヤモ
ンド：１８×１０-7／℃、酸化物６×１０-7／℃）の
で、この応用例によく適している。さらに、付着された
フィルム２２は圧縮応力が低く、５００℃でアニール
後、応力は測定不能なレベルまで減少する。その結果得
られるダイヤモンドで充填したトレンチまたはホール２
３は、活性シリコン領域１６から基板１２まで熱エネル
ギーを放散する熱伝導経路となる。
【００１１】図４では、ダイヤモンド層２２は、Ｏ2／
Ａｒ反応性イオン・エッチング法など当技術分野で周知
の技法を用いて平坦化されている。このエッチング法で
は、誘電体層１７の上面からダイヤモンド層２２を除去
し、ダイヤモンドで充填したトレンチまたはホール２３
を誘電体層１７の上面より下に陥没させて、それによっ
て、陥凹領域２４を生成する。
【００１２】図５では、次いで、陥凹領域２４を、化学
的気相成長法など当技術分野で周知の付着技法を用い
て、真性ポリシリコンで充填する。次いで、ポリシリコ
ン層２６を誘電体層１７の上面まで研磨する。
【００１３】図６では、次いで、ポリシリコン・キャッ
プ２６を酸化して、ダイヤモンドで充填したトレンチ１
８の上面に酸化物キャップ２８を形成する。あるいはま
た、窒化物など他の絶縁体を利用して、トレンチ１８に
キャップを形成してもよい。レジスト・アッシング等な
どの後続の酸素化プラズマ処理中にトレンチ１８内部の
ダイヤモンドを意図しないのに除去されることのないよ
うに保護するため、絶縁キャップ２８が必要なことに留
意されたい。
【００１４】図７において、本発明の第２実施例は、デ
バイスがその上に構築される活性シリコン領域１１６か
らシリコン基板１１２を分離する絶縁層１１４を備え
た、シリコン基板１１２からなる構造１００を含んでい
る。誘電体層１１７は、シリコン表面を不動態化するた
めに必要である。トレンチまたはホール１１８が、誘電
体層１１７、シリコン層１１６及び絶縁層１１４を貫い
て基板１１２中までパターン形成されている。層１１２
ないし１１７及びトレンチ１１８は、先に図１に記載し
図示した構造と同様である。トレンチまたはホール１１
８を設けた後、トレンチ１１８の底部にヒ素などのＮ型
ドーパントで垂直インプラントを行って、基板１１２中
まで打ち込む。次にドープされる領域は、領域１１９で
示されている。異なるドーピング技法も使用できるが、
その結果得られるドープされた領域１１９の特徴的エッ
チング応答が基板１１２のそれと異なることが重要であ
る。
【００１５】次に、図８では、湿式エッチングや選択的
プラズマ・エッチングなど当技術分野で周知の選択的側
方エッチング技法を用いて、ドープされた領域１１９を
エッチングして削り、それによって、トレンチ１１８の
下にボイドまたは空洞１２１を形成する。熱酸化物など
の絶縁体の薄い絶縁層１２０が、トレンチ１１８及びボ
イドまたは空洞１２１の側面及び底部上に形成される。
層１２０の好ましい厚さは、３００オングストローム程
度である。
【００１６】次いで、図９では、ＣＶＤダイヤモンドま
たはダイヤモンド様材料の層１２２が、構造１００の上
方に、先に図３に記載し図示したのと同様にして付着さ
れ、それによって、ダイヤモンドで充填したトレンチま
たはホール１２３を形成する。結果的に、空洞１２１を
充填するダイヤモンドの量の増加により、図３に示した
ものよりも表面積が大きくなり、したがって、層１１６
上に構築されるデバイスの放熱が改善される。
【００１７】次いで、図１０ないし図１２では、ダイヤ
モンド層１２２が平坦化されて、陥凹領域１２４を形成
し、それがポリシリコン層１２６で充填され、平坦化さ
れ、酸化されて、それによって、先に図４ないし図６に
記載し図示したのと同様にして、酸化物キャップ１２８
を形成する。
【００１８】図１３において、本発明の第３実施例は、
シリコン基板２１２、絶縁層２１４、シリコン層２１６
及び誘電体層２１７から構成される構造を含んでいる。
続いて、トレンチまたはホール２１８が、ＣＦ4及びＣ
ｌ2プラズマを用いて誘電体層２１７及びシリコン層２
１６のみを貫いてパターン形成される。
【００１９】図１４では、酸化物の薄い層２２０が、ト
レンチ２１８の壁面上に形成されている。
【００２０】次いで、図１５では、指向性酸化物反応性
イオン・エッチングを用いて、トレンチ２１８が、引き
続き層２１４を貫き基板２１２中までパターン形成され
る。
【００２１】図１６では、ＣＶＤダイヤモンド層２２４
が構造２００の上に付着され、それによって、ダイヤモ
ンドで充填したトレンチまたはホール２２３を形成す
る。その後、第３実施例の残りの段階が、図４ないし図
６に記載し図示した第１実施例の諸段階と同様に続行さ
れる。
【００２２】図１５と図２の違いは、トレンチの底部が
酸化物層で覆われていないことである。この手法によれ
ば、シリコン領域２１６上のデバイスからの熱が基板２
１２に移され、放熱がさらに改善する。
【００２３】図１７において、本発明の第４実施例は、
シリコン基板３１２、絶縁層３１４、シリコン層３１
６、及び誘電体層３１７を有する、先に図１５に記載し
図示した構造２００と同様な構造３００を含んでいる。
【００２４】図１８では、基板３１２とは異なる特徴的
エッチング応答を有するＮ+インプラント領域３１９
が、トレンチ３１８の底部に設けられている。
【００２５】図１９では、選択的エッチング技法を利用
して、Ｎ+インプラント領域３１９を除去し、それによ
って、空洞３２１を形成する。
【００２６】図２０では、ＣＶＤダイヤモンド３２４が
構造３００の上に付着され、それによって、ダイヤモン
ドで充填したトレンチまたはホール３２３を形成し、第
４実施例の残りの段階は、先に図９ないし図１２に記載
し図示した第２実施例と全く同様に進行する。結果的に
空洞３２１を充填するダイヤモンドの量の増加により、
図１６に示したものよりも表面積が大きくなり、したが
って、層３１６上に構築されるデバイスの放熱が改善さ
れることに留意されたい。
【図面の簡単な説明】
【図１】本発明の第１実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図２】本発明の第１実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図３】本発明の第１実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図４】本発明の第１実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図５】本発明の第１実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図６】本発明の第１実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図７】本発明の第２実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図８】本発明の第２実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図９】本発明の第２実施例による、熱伝導経路を設け
るための諸段階における構造の断面図である。
【図１０】本発明の第２実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１１】本発明の第２実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１２】本発明の第２実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１３】本発明の第３実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１４】本発明の第３実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１５】本発明の第３実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１６】本発明の第３実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１７】本発明の第４実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１８】本発明の第４実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図１９】本発明の第４実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【図２０】本発明の第４実施例による、熱伝導経路を設
けるための諸段階における構造の断面図である。
【符号の説明】
１０ シリコン構造 １２ シリコン基板 １４ 中間絶縁層 １６ 活性シリコン領域 １７ 誘電体層 １８ トレンチ ２０ 熱酸化物層 ２２ ダイヤモンド層 ２３ ダイヤモンド充填トレンチ ２４ 陥凹領域 ２６ ポリシリコン層 ２８ 酸化物キャップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 7/20 Ｄ 8727−4Ｅ (72)発明者 チャン＝ミン・シー アメリカ合衆国12524、ニューヨーク州フ ィシュキル、スターミル・ロード 78 (72)発明者 ルイス・ルー＝チェン・シュー アメリカ合衆国12524、ニューヨーク州フ ィシュキル、クロスビー・コート ７ (72)発明者 デーヴィッド・エドワード・コテツキ アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、シルヴァ ン・レーク・ロード 37 (72)発明者 ユアン・ツォン＝ディー アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、セグレテ ィ・コート 12

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】活性半導体領域が絶縁層によって下側の基
    板から分離されるという、活性半導体領域からの熱を下
    側の基板に伝える方法であって、 ａ）前記活性半導体領域及び前記絶縁層を貫いて前記下
    側の基板中までトレンチをパターン形成する段階と ｂ）前記トレンチをＣＶＤダイヤモンドで充填する段階
    とを含む方法。
  2. 【請求項２】さらに、前記トレンチの壁面上に不動態化
    層を形成する段階を含む、請求項１に記載の方法。
  3. 【請求項３】活性半導体領域が絶縁層によって下側の基
    板から分離されるという、活性半導体領域からの熱を下
    側の基板に伝える方法であって、 ａ）前記活性半導体領域のみを貫いてトレンチをパター
    ン形成する段階と、 ｂ）前記トレンチの壁面上に不動態化層を形成する段階
    と、 ｃ）前記トレンチを、引き続き前記絶縁層を貫いて前記
    下側の基板中まで指向的にパターン形成する段階と、 ｄ）前記トレンチをＣＶＤダイヤモンドで充填する段階
    とを含む方法。
  4. 【請求項４】さらに、 ａ）ドーパントを前記トレンチを介して基板中に注入し
    て、それによって、前記トレンチの下の前記基板中に、
    前記基板のそれと異なる特徴的エッチング応答をもつ選
    択的エッチング領域を設ける段階と、 ｂ）前記選択的エッチング領域を選択的にエッチングし
    て、それによって、前記基板中に空洞を設ける段階と ｃ）前記トレンチ及び前記空洞をダイヤモンドで充填す
    る段階とを含む、請求項３に記載の方法。
  5. 【請求項５】活性半導体領域が絶縁層によって下側の基
    板から分離されるという、活性半導体領域からの熱を下
    側の基板に伝える方法であって、 ａ）前記活性半導体領域及び前記絶縁層を貫いて前記下
    側の基板中までトレンチをパターン形成する段階と、 ｂ）ドーパントを前記トレンチを介して前記基板中に注
    入して、それによって、前記トレンチの下の前記基板中
    に、前記基板のそれと異なる特徴的エッチング応答をも
    つ選択的エッチング領域を設ける段階と、 ｃ）前記選択的エッチング領域を選択的にエッチングし
    て、それによって、前記基板中に空洞を設ける段階と、 ｄ）前記トレンチ及び前記空洞の壁面上に不動態層を形
    成する段階と、 ｅ）前記トレンチ及び前記空洞を、ＣＶＤダイヤモンド
    で充填する段階とを含む方法。
  6. 【請求項６】さらに、前記トレンチの上面に絶縁キャッ
    プを形成する段階を含む、 請求項１ないし５のいずれかに記載の方法。
  7. 【請求項７】基板と、 前記基板上に配置された、絶縁材料の絶縁層と、 前記絶縁層上に配置された、活性半導体領域と、 前記活性半導体領域及び前記の絶縁層を貫いて前記基板
    中まで延びる、ダイヤモンドで充填したトレンチとを含
    む、放熱装置。
  8. 【請求項８】さらに、前記トレンチの壁面上に配置され
    た不動態化層を含む、請求項７に記載の放熱装置。
  9. 【請求項９】さらに、前記トレンチの壁面上の前記活性
    半導体領域にだけ配置された不動態化層を含む、請求項
    ７に記載の放熱装置。
  10. 【請求項１０】基板と、 前記基板上に配置された絶縁層と、 前記絶縁層上に配置された活性半導体領域と、 前記活性半導体領域及び前記絶縁層を貫いて前記基板ま
    で達する、ダイヤモンドで充填したトレンチと、 前記トレンチの底部から前記基板中に延びる、ダイヤモ
    ンドで充填した空洞と、 前記トレンチ及び前記空洞の壁面上に形成された、不動
    態化層とを含む放熱装置。
  11. 【請求項１１】基板と、 前記基板上に配置された、絶縁材料の絶縁層と、 前記絶縁層上に配置された、活性半導体領域と、 前記活性半導体領域及び前記絶縁層を貫いて前記基板ま
    で達する、ダイヤモンドで充填したトレンチと、 前記トレンチの底部から前記基板中に延びる、ダイヤモ
    ンドで充填した空洞と、 前記ダイヤモンド充填トレンチ及び前記ダイヤモンド充
    填空洞の壁面上の、前記活性半導体領域にのみ形成され
    た、不動態化層とを含む放熱装置。
  12. 【請求項１２】さらに、前記ダイヤモンドで充填したト
    レンチ上に配置された絶縁キャップを含む、請求項７な
    いし１１のいずれかに記載の放熱装置。
JP4329447A 1992-01-28 1992-12-09 半導体デバイスの放熱装置及びその製造方法 Expired - Lifetime JPH0671044B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US827195 1992-01-28
US07/827,195 US5313094A (en) 1992-01-28 1992-01-28 Thermal dissipation of integrated circuits using diamond paths

Publications (2)

Publication Number Publication Date
JPH05267443A true JPH05267443A (ja) 1993-10-15
JPH0671044B2 JPH0671044B2 (ja) 1994-09-07

Family

ID=25248553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4329447A Expired - Lifetime JPH0671044B2 (ja) 1992-01-28 1992-12-09 半導体デバイスの放熱装置及びその製造方法

Country Status (3)

Country Link
US (1) US5313094A (ja)
EP (1) EP0553904A1 (ja)
JP (1) JPH0671044B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505400B1 (ko) * 1999-06-21 2005-08-04 주식회사 하이닉스반도체 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법
KR100548536B1 (ko) * 1999-06-21 2006-02-02 주식회사 하이닉스반도체 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법
KR100576249B1 (ko) * 2001-04-27 2006-05-03 서울전자통신(주) 다이아몬드 박막을 이용한 표면 탄성파 필터 및 그의 제조 방법
JP2006222236A (ja) * 2005-02-09 2006-08-24 Kobe Steel Ltd 半導体装置用積層基板の製造方法及び半導体装置
JP2009010087A (ja) * 2007-06-27 2009-01-15 Denso Corp 半導体装置
US7541644B2 (en) 2003-05-23 2009-06-02 Renesas Technology Corp. Semiconductor device with effective heat-radiation

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573973A (en) * 1993-03-19 1996-11-12 National Semiconductor Corporation Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
KR950034673A (ko) * 1994-04-20 1995-12-28 윌리엄 이. 힐러 로우-케이 유전체를 사용하는 트랜지스터 분리 방법 및 장치
US5796671A (en) * 1996-03-01 1998-08-18 Wahlstrom; Sven E. Dynamic random access memory
US6066399A (en) * 1997-03-19 2000-05-23 Sanyo Electric Co., Ltd. Hard carbon thin film and method of forming the same
US6222254B1 (en) * 1997-03-31 2001-04-24 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
US7067406B2 (en) * 1997-03-31 2006-06-27 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
KR100227149B1 (ko) * 1997-04-15 1999-10-15 김영환 반도체 패키지
US5955781A (en) * 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
GB2362994A (en) * 1999-12-20 2001-12-05 Lucent Technologies Inc Low dielectric constant trench isolation structure
US6288426B1 (en) * 2000-02-28 2001-09-11 International Business Machines Corp. Thermal conductivity enhanced semiconductor structures and fabrication processes
GB0022329D0 (en) * 2000-09-12 2000-10-25 Mitel Semiconductor Ltd Semiconductor device
GB2371922B (en) * 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
US6783589B2 (en) * 2001-01-19 2004-08-31 Chevron U.S.A. Inc. Diamondoid-containing materials in microelectronics
US7276222B2 (en) * 2001-01-19 2007-10-02 Chevron U.S.A. Inc. Diamondoid-containing thermally conductive materials
US7306674B2 (en) * 2001-01-19 2007-12-11 Chevron U.S.A. Inc. Nucleation of diamond films using higher diamondoids
JP2002270815A (ja) * 2001-03-14 2002-09-20 Hitachi Ltd 半導体装置及びその半導体装置により構成された駆動回路
US6593192B2 (en) 2001-04-27 2003-07-15 Micron Technology, Inc. Method of forming a dual-gated semiconductor-on-insulator device
US7029951B2 (en) * 2003-09-12 2006-04-18 International Business Machines Corporation Cooling system for a semiconductor device and method of fabricating same
US7345364B2 (en) * 2004-02-04 2008-03-18 Agere Systems Inc. Structure and method for improved heat conduction for semiconductor devices
US7312562B2 (en) * 2004-02-04 2007-12-25 Chevron U.S.A. Inc. Heterodiamondoid-containing field emission devices
KR101368748B1 (ko) 2004-06-04 2014-03-05 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7215135B2 (en) * 2004-12-02 2007-05-08 Honeywell International Inc. Single event upset hardened circuitry without sensitivity to overshoot and/or undershoot conditions
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
EP1708255A3 (en) * 2005-03-28 2010-08-25 Sumitomo Electric Industries, Ltd. Diamond substrate and manufacturing method thereof
FR2901407A1 (fr) * 2006-05-18 2007-11-23 Commissariat Energie Atomique Circuit integre sur substrat du type semiconducteur sur isolant, a evacuation laterale de la chaleur
EP2104954B1 (en) 2007-01-17 2022-03-16 The Board of Trustees of the University of Illinois Optical systems fabricated by printing-based assembly
EP2963675A1 (en) 2008-03-05 2016-01-06 The Board of Trustees of The University of Illinois Stretchable and foldable electronic devices
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
KR101870690B1 (ko) 2009-05-12 2018-06-25 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
WO2011115643A1 (en) 2010-03-17 2011-09-22 The Board Of Trustees Of The University Of Illinois Implantable biomedical devices on bioresorbable substrates
US10918298B2 (en) 2009-12-16 2021-02-16 The Board Of Trustees Of The University Of Illinois High-speed, high-resolution electrophysiology in-vivo using conformal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
WO2012097163A1 (en) 2011-01-14 2012-07-19 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
US8934965B2 (en) 2011-06-03 2015-01-13 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
FR2978611B1 (fr) * 2011-07-27 2013-08-16 Commissariat Energie Atomique Procede ameliore de realisation de tranchees d'isolation dans un substrat semi-conducteur sur isolant
CN104472023B (zh) 2011-12-01 2018-03-27 伊利诺伊大学评议会 经设计以经历可编程转变的瞬态器件
KR20150004819A (ko) 2012-03-30 2015-01-13 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 표면에 상응하는 부속체 장착가능한 전자 장치
US8796841B2 (en) 2012-04-09 2014-08-05 Freescale Semiconductor, Inc. Semiconductor device with embedded heat spreading
US8581390B2 (en) 2012-04-09 2013-11-12 Freescale Semiconductor, Inc. Semiconductor device with heat dissipation
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
CN104425394B (zh) 2013-08-29 2018-01-12 财团法人工业技术研究院 基板、其制造方法及其应用
US9691680B2 (en) * 2014-04-10 2017-06-27 Sensor Electronic Technology, Inc. Structured substrate
JP2018524677A (ja) 2015-06-01 2018-08-30 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 無線電力及び近距離無線通信機能を備えた小型電子システム
KR20180034342A (ko) 2015-06-01 2018-04-04 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 대안적인 자외선 감지방법
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
CN107039372B (zh) * 2016-02-04 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL110715C (ja) * 1954-12-16 1900-01-01
US3142595A (en) * 1961-08-31 1964-07-28 Gen Electric Bulk junctions employing p-type diamond crystals and method of preparation thereof
US3628106A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US3678995A (en) * 1970-06-22 1972-07-25 Rca Corp Support for electrical components and method of making the same
SU411037A1 (ru) * 1971-10-28 1974-08-05 В. М. Гол ЯНОВ , А. П. Демидов Способ получения искусственных алмазов
US3761783A (en) * 1972-02-02 1973-09-25 Sperry Rand Corp Duel-mesa ring-shaped high frequency diode
IT994204B (it) * 1973-09-06 1975-10-20 Selenia Ind Elettroniche Procedimento per la fabbricazione di dispositivi a semiconduttore con dissipatore termico integrato e relativi dispositivi a semicon duttore
US3922775A (en) * 1973-09-13 1975-12-02 Sperry Rand Corp High frequency diode and manufacture thereof
US3872496A (en) * 1973-09-13 1975-03-18 Sperry Rand Corp High frequency diode having simultaneously formed high strength bonds with respect to a diamond heat sink and said diode
US3974514A (en) * 1974-12-11 1976-08-10 Rca Corporation Electroluminescent edge-emitting diode comprising a light reflector in a groove
US4069463A (en) * 1976-09-02 1978-01-17 International Business Machines Corporation Injection laser array
JPS59119733A (ja) * 1982-12-24 1984-07-11 Toshiba Corp 半導体装置
GB8325320D0 (en) * 1983-09-21 1983-10-26 Plessey Co Plc Diamond heatsink assemblies
US4649992A (en) * 1984-10-05 1987-03-17 Plessey Overseas Limited Diamond heatsink assemblies
GB8509439D0 (en) * 1985-04-12 1985-05-15 Artus R G C Heat sink
GB8607526D0 (en) * 1986-03-26 1986-04-30 Artus R G C Cooled component assembly
JPH0770711B2 (ja) * 1986-06-05 1995-07-31 株式会社日本自動車部品総合研究所 半導体装置
US4782893A (en) * 1986-09-15 1988-11-08 Trique Concepts, Inc. Electrically insulating thermally conductive pad for mounting electronic components
JPS63318188A (ja) * 1987-06-19 1988-12-27 Sharp Corp 半導体レ−ザアレイ装置
FR2634064A1 (fr) * 1988-07-05 1990-01-12 Thomson Csf Composant electronique a couche de conductivite thermique elevee
JPH02155278A (ja) * 1988-12-08 1990-06-14 Ricoh Co Ltd 光機能素子
US4981818A (en) * 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505400B1 (ko) * 1999-06-21 2005-08-04 주식회사 하이닉스반도체 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법
KR100548536B1 (ko) * 1999-06-21 2006-02-02 주식회사 하이닉스반도체 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법
KR100576249B1 (ko) * 2001-04-27 2006-05-03 서울전자통신(주) 다이아몬드 박막을 이용한 표면 탄성파 필터 및 그의 제조 방법
US7541644B2 (en) 2003-05-23 2009-06-02 Renesas Technology Corp. Semiconductor device with effective heat-radiation
JP2006222236A (ja) * 2005-02-09 2006-08-24 Kobe Steel Ltd 半導体装置用積層基板の製造方法及び半導体装置
JP2009010087A (ja) * 2007-06-27 2009-01-15 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JPH0671044B2 (ja) 1994-09-07
US5313094A (en) 1994-05-17
EP0553904A1 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
JPH05267443A (ja) 半導体デバイスの放熱装置及びその製造方法
KR100232319B1 (ko) 캐패시터 형성 방법 및 에스오아이 회로용 캐패시터
US9478600B2 (en) Method of forming substrate contact for semiconductor on insulator (SOI) substrate
KR100226488B1 (ko) 반도체 소자 격리구조 및 그 형성방법
US7442618B2 (en) Method to engineer etch profiles in Si substrate for advanced semiconductor devices
US7396732B2 (en) Formation of deep trench airgaps and related applications
US7015116B1 (en) Stress-relieved shallow trench isolation (STI) structure and method for forming the same
US5442223A (en) Semiconductor device with stress relief
US8053897B2 (en) Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components
US5436190A (en) Method for fabricating semiconductor device isolation using double oxide spacers
KR100249025B1 (ko) 반도체장치의 소자분리방법
EP0048175A2 (en) Semiconductor device and method of manufacturing the same
KR100621884B1 (ko) 보이드를 갖는 트렌치 구조 및 이를 포함하는 인덕터
JPH05102296A (ja) 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体
JP2008523620A (ja) 複数のスタックしたハイブリッド方位層を含む半導体装置および半導体装置の形成方法
US5049521A (en) Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
EP0983612A1 (en) A thermal conducting trench in a semiconductor structure and method for forming the same
US4660068A (en) Substrate structure of semiconductor device and method of manufacturing the same
US6037239A (en) Method for making a contact structure for a polysilicon filled trench isolation
US5849625A (en) Planar field oxide isolation process for semiconductor integrated circuit devices using liquid phase deposition
US6340624B1 (en) Method of forming a circuitry isolation region within a semiconductive wafer
US6642536B1 (en) Hybrid silicon on insulator/bulk strained silicon technology
US6838356B2 (en) Method of forming a trench isolation
EP0104765A2 (en) Substrate structure of semiconductor device and method of manufacturing the same
US6476446B2 (en) Heat removal by removal of buried oxide in isolation areas