DE112016004981T5 - Siliciumcarbid-halbleitervorrichtung - Google Patents

Siliciumcarbid-halbleitervorrichtung Download PDF

Info

Publication number
DE112016004981T5
DE112016004981T5 DE112016004981.1T DE112016004981T DE112016004981T5 DE 112016004981 T5 DE112016004981 T5 DE 112016004981T5 DE 112016004981 T DE112016004981 T DE 112016004981T DE 112016004981 T5 DE112016004981 T5 DE 112016004981T5
Authority
DE
Germany
Prior art keywords
mesa
doped region
anode layer
silicon carbide
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016004981.1T
Other languages
English (en)
Inventor
Kotaro Kawahara
Kohei Ebihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016004981T5 publication Critical patent/DE112016004981T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es wird eine Siliciumcarbid-Halbleitervorrichtung in Form einer Diode mit einem p-n-Übergang auf Mesa-Seite angegeben, die auch bei einem Hochgeschwindigkeits-Schaltbetrieb eine hohe Betriebssicherheit aufweist. Die Halbleiter-Vorrichtung weist ein Siliciumcarbid-Halbleitersubstrat (1) eines ersten Leitfähigkeits-Typs auf, sowie eine Driftschicht (2) vom ersten Leitfähigkeits-Typ, die auf dem Siliciumcarbid-Halbleitersubstrat (1) ausgebildet ist, eine Anodenschicht (3) eines zweiten Leitfähigkeits-Typs, die auf der Driftschicht (2) ausgebildet ist, eine Mesa-Struktur, die einen flachen Mesa-Bodenbereich aufweist, der in einem äußeren Randbereich der Mesa-Struktur ausgebildet ist, sowie eine Mesa-Seitenwand, die in einem Querschnitt von der Anodenschicht (3) zu der Driftschicht (2) schräg bezüglich einer Oberseite der Anodenschicht (3) ausgebildet ist, einen schwach dotierten Bereich (4) vom zweiten Leitfähigkeits-Typ, der so von einer Kante der Anodenschicht (3) zu dem Mesa-Bodenbereich ausgebildet ist, dass er die Mesa-Seitenwand einschließt und so ausgebildet ist, dass der Querschnitt einer Grenzfläche des schwach dotierten Bereichs (4) mit der Driftschicht (2) schräg bezüglich der Oberseite der Anodenschicht (3) verläuft, und einen stark dotierten Bereich (5) vom zweiten Leitfähigkeits-Typ, der in einem Bereich auf der Seite der Mesa-Seitenwand in dem schwach dotierten Bereich (4) ausgebildet ist, der in Kontakt mit der Kante der Anodenschicht (3) ist, sowie in einem Bereich, der mit dem Mesa-Bodenbereich an einem unteren Teil der Mesa-Seitenwand verbunden ist, wobei die Störstellenkonzentration vom zweiten Leitfähigkeits-Typ des stark dotierten Bereichs höher als die des schwach dotierten Bereichs (4) ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitervorrichtung, insbesondere auf eine Siliciumcarbid-Dioden-Halbleitervorrichtung mit p-n-Übergang, die für ein Leistungshalbleiterbauteil verwendet wird.
  • TECHNISCHER HINTERGRUND
  • In den letzten Jahren haben Siliciumcarbid-Halbleitervorrichtungen, die Siliciumcarbid verwenden, viel Aufmerksamkeit als Halbleitervorrichtungen einer neuen Generation erlangt, da sie hohe Durchbruchspannungen und kleine Verlustleistung aufweisen. Im Vergleich zu Silizium (Si), das in herkömmlichen Halbleitervorrichtungen verwendet wird, weist SiC eine ungefähr zehnmal höhere Durchbruchspannung auf. Daher ist zu erwarten, dass Siliciumcarbid-Halbleitervorrichtungen insbesondere bei Leistungshalbleitervorrichtungen Verwendung finden, die eine hohe Durchbruchspannung erfordern.
  • Zu den Leistungshalbleitervorrichtungen mit hoher Durchbruchspannung zählen Dioden mit p-n-Übergang. In einer herkömmlichen SiC-Diode mit p-n-Übergang wird zur Elementisolierung und zur Konzentrationsrelaxation elektrischer Felder in einem Anodenbereich eine Mesa-Struktur ausgebildet (siehe beispielsweise das Patentdokument 1).
  • Weiter gibt es herkömmliche SiC-Dioden mit p-n-Übergang, deren Mesa-Struktur nicht vertikal, sondern schräg ausgebildet ist (siehe beispiels-weise Patentdokument 2). Es ist außerdem bekannt, dass durch die Ausbildung einer p-dotierten elektrischen Feldrelaxationsschicht in einem peripheren Mesa-Bereich eine Verarmungsschicht am p-n-Übergang zwischen einer n-dotierten Schicht und der elektrischen Feldrelaxationsschicht in dem Siliciumcarbid-halbleiter gebildet wird, und dass ein elektrisches Feld in einem ausgeschalteten Zustand der Siliciumcarbid-Halbleitervorrichtung, also in einem statischen Zustand, in dem eine konstante Spannung anliegt, unterdrückt wird (siehe beispielsweise Patentdokument 2).
  • PATENTLITERATUR
    • Patentdokument 1: JP 2007 - 165 604 A
    • Patentdokument 2: JP 2009 - 010 120 A
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • VON DER ERFINDUNG ZU LÖSENDE PROBLEME
  • Wenn aber eine vertikale Mesa-Struktur in dem Anodenbereich ausgebildet ist, wie in dem Patentdokument 1 gezeigt, wird das elektrische Feld an dem Mesa-Ende konzentriert. Wie in dem Patentdokument 2 gezeigt, kann durch die Ausbildung der Mesa-Struktur in einer schrägen, nicht vertikalen Form das elektrische Feld nicht nur am Mesa-Ende, sondern auch an der Anodenkante gestreut werden.
  • Die Erfinder haben jedoch herausgefunden, dass mit der in Patentdokument 2 gezeigten Struktur das elektrische Feld während eines Schaltbetriebs an dem Mesa-Ende und an der Anodenkante konzentriert wird. Dies kann zu einem Versagen des Bauteils führen. Es wird angenommen, dass der Grund für die Konzentration des elektrischen Feldes an dem Mesa-Ende und der Anodenkante während eines Schaltbetriebs der Folgende ist.
  • Wie oben beschrieben, liegt in dem ausgeschalteten Zustand der Siliciumcarbid-Halbleitervorrichtung, also dem statischen Zustand, in dem eine konstante Spannung anliegt, kein hohes elektrisches Feld an der Anodenkante und dem Mesa-Ende an, weil die Spannung durch die Verarmungsschicht, die aufgrund der Einführung der elektrischen Feldrelaxationsschicht gebildet wird, aufrechterhalten wird.
  • Bei einem Umschalt-Zustand jedoch, bei dem die Siliciumcarbid-Halbleitervorrichtung von dem eingeschalteten Zustand in den ausgeschalteten Zustand geschaltet wird, wird das Abfließen der elektrischen Ladungen aus der Verarmungsschicht verzögert, weil schnell eine hohe Spannung angelegt wird. Daher kann in manchen Fällen ein Rand der Verarmungsschicht die Anodenkante und das Mesa-Ende erreichen, so dass das elektrische Feld an der Anodenkante und dem Mesa-Ende konzentriert wird.
  • Insbesondere bei Siliciumcarbid-Halbleitervorrichtungen verzögert sich das Abfließen der elektrischen Ladungen während eines Schaltbetriebs, weil das Akzeptor-niveau tiefer liegt als bei einem herkömmlichen Siliziumhalbleiter und die Anzahl tieferer Energieniveaus größer als in Silizium ist. Daher gibt es viele Fälle, in denen die Relaxation des elektrischen Feldes nicht ausreichend ist.
  • Um das elektrische Feld auch während des oben beschriebenen Schaltbetriebs zu unterdrücken, könnte als Gegenmaßnahme erwogen werden, die Ausbreitung der Verarmungsschicht durch eine Erhöhung der P-Dotierungs-Konzentration in der elektrischen Feldrelaxationsschicht zu unterdrücken. Wenn jedoch die P-Dotierungs-Konzentration in der elektrischen Feldrelaxationsschicht im Hinblick auf die elektrische Feldrelaxation während des Schaltbetriebs optimiert wird, kann das elektrische Feld im ausgeschalteten Zustand erhöht werden, und dies kann zu einer Verschlechterung der Durchbruchspannung führen.
  • Daher ist es schwierig, bei einer herkömmlichen Siliciumcarbid-Halbleitervorrichtung die elektrische Feldrelaxation sowohl im statischen, ausgeschalteten Zustand als auch in dem dynamischen Umschaltzustand zu erreichen. Daher ist es schwierig, die Durchbruchspannung der Vorrichtung in ausreichender Weise zu verbessern.
  • Die vorliegende Erfindung ist zur Lösung der oben beschriebenen Probleme konzipiert, und ihre Aufgabe ist es, eine Siliciumcarbid-Halbleitervorrichtung anzugeben, die das elektrische Feld während des Schaltbetriebs und gleichzeitig die elektrische Feldkonzentration in dem ausgeschalteten Zustand unterdrücken kann, um somit die Durchbruchspannung der Vorrichtung zu verbessern.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Eine Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf:
    • ein Siliciumcarbid-Halbleitersubstrat eines ersten Leitfähigkeits-Typs,
    • eine Driftschicht vom ersten Leitfähigkeits-Typ, die auf dem Siliciumcarbid-Halbleitersubstrat ausgebildet ist,
    • eine Anodenschicht eines zweiten Leitfähigkeits-Typs, die auf der Driftschicht ausgebildet ist,
    • eine Mesa-Struktur, die einen flachen Mesa-Bodenbereich aufweist, der in einem äußeren Randbereich der Mesa-Struktur ausgebildet ist, sowie
    • eine Mesa-Seitenwand, die in einem Querschnitt von der Anodenschicht zu der Driftschicht schräg bezüglich einer Oberseite der Anodenschicht ausgebildet ist, einen schwach dotierten Bereich vom zweiten Leitfähigkeits-Typ, der so von einer Kante der Anodenschicht zu dem Mesa-Bodenbereich ausgebildet ist, dass er die Mesa-Seitenwand einschließt und so ausgebildet ist, dass ein Querschnitt einer Grenzfläche des schwach dotierten Bereichs mit der Driftschicht schräg bezüglich der Oberseite der Anodenschicht verläuft, und
    • einen stark dotierten Bereich vom zweiten Leitfähigkeits-Typ, der in einem Bereich auf der Seite der Mesa-Seitenwand in dem schwach dotierten Bereich ausgebildet ist, der in Kontakt mit der Kante der Anodenschicht ist, sowie in einem Bereich, der mit dem Mesa-Bodenbereich an einem unteren Teil der Mesa-Seitenwand verbunden ist, wobei die Störstellenkonzentration vom zweiten Leitfähigkeits-Typ des stark dotierten Bereichs höher als die des schwach dotierten Bereichs ist.
  • WIRKUNGEN DER ERFINDUNG
  • Mit der Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung wird das elektrische Feld in dem statischen, ausgeschalteten Zustand unterdrückt, indem ein schwach dotierter Bereich ausgebildet wird. Die elektrische Feldkonzentration während des Hochgeschwindigkeits-Schaltbetriebs kann unterdrückt werden, indem der stark dotierte Bereich vom zweiten Leitfähigkeits-Typ zumindest unterhalb der Anodenkante und an dem Mesa-Ende ausgebildet wird. Dadurch kann eine äußerst zuverlässige Siliciumcarbid-Halbleitervorrichtung erhalten werden.
  • Figurenliste
    • 1 ist eine schematische Schnittdarstellung einer Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung.
    • 2 ist eine schematische Schnittdarstellung der Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zur Erläuterung eines Herstellungsverfahrens.
    • 3 ist eine schematische Schnittdarstellung der Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zur Erläuterung eines Herstellungsverfahrens.
    • 4 ist eine schematische Schnittdarstellung der Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zur Erläuterung eines Herstellungsverfahrens.
    • 5 ist eine schematische Schnittdarstellung der Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zur Erläuterung eines Herstellungsverfahrens.
    • 6 ist eine schematische Schnittdarstellung der Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zur Erläuterung eines Herstellungsverfahrens.
    • 7 ist eine schematische Schnittdarstellung der Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zur Erläuterung eines Herstellungsverfahrens.
    • 8 ist eine schematische Schnittdarstellung, die Bereiche hoher elektrischer Felder der Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 9 ist eine schematische Schnittdarstellung, die ein anderes Beispiel einer Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 10 ist eine schematische Schnittdarstellung, die ein anderes Beispiel einer Diode mit p-n-Übergang gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 11 ist eine schematische Schnittdarstellung einer Diode mit p-n-Übergang gemäß Ausführungsform 2 der vorliegenden Erfindung.
    • 12 ist eine schematische Schnittdarstellung, die ein anderes Beispiel einer Diode mit p-n-Übergang gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Ausführungsform 1
  • Zunächst wird eine Konfiguration einer Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung beschrieben.
  • 1 ist eine schematische Schnittdarstellung, die die Konfiguration einer Diode mit p-n-Übergang, die eine Siliciumcarbid-Halbleitervorrichtung ist, gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt. Wie in 1 gezeigt, weist die Diode mit p-n-Übergang gemäß der vorliegenden Ausführungsform eine Konfiguration auf, bei der eine Driftschicht 2vom n-Typ aus Siliciumcarbid auf einer ersten Hauptfläche eines Siliciumcarbid-Halbleitersubstrats 1 vom n-Typ mit niedrigem Widerstand ausgebildet ist.
  • Eine Anodenschicht 3 vom p-Typ ist auf der Driftschicht 2 ausgebildet. Die Diode mit p-n-Übergang gemäß der vorliegenden Ausführungsform ist vom Mesa-Typ und hat eine Mesa-Struktur mit einem trapezförmigen Querschnitt, bei der eine Seitenwand durch schräges Abschneiden der Anodenschicht 3 hinunter bis zu der Driftschicht 2 gebildet ist.
  • Von der Seitenwand in der Schnittdarstellung, die schräg zu der Oberseite der Anodenschicht 3 verläuft (Mesa-Seitenwand genannt), bis zu einem flachen Bereich, der sich an den abgeschnittenen Bereich anschließt (Mesa-Bodenbereich genannt), ist ein schwach dotierter Bereich 4 vom p-Typ so ausgebildet, dass er mit der Anodenschicht 3 über eine vorgegebene Breite von der Kante der Anodenschicht 3 an der Oberseite der Driftschicht 2 bis zu dem Mesa-Bodenbereich verbunden ist, und dabei in Kontakt mit der Mesa-Seitenwand ist und diese einschließt.
  • Auf der Seite der Mesa-Seitenwand ist in dem schwach dotierten Bereich 4 ein stark dotierter Bereich 5 von der Kante der Anodenschicht 3 bis zu der Mesa-Bodenschicht ausgebildet. Auf der Oberseite der Anodenschicht 3 ist eine Anodenelektrode 7 ausgebildet, und eine Kathodenelektrode 8 ist auf der Unterseite des Siliciumcarbid-Halbleitersubstrats 1 ausgebildet.
  • Weiterhin ist ein äußerer, schwach dotierter Bereich 9 an der äußeren peripheren Seite des schwach dotierten Bereichs 4 in dem Mesa-Bodenbereich ausgebildet. Auf der Mesa-Seitenwand der Anodenschicht 3 und der Driftschicht 2, wo der schwach dotierte Bereich 4 und der stark dotierte Bereich 5 ausgebildet sind, sowie auf der Oberseite des Mesa-Bodenbereichs ist eine Isolierschicht 6 ausgebildet. Die Isolierschicht 6 ist auch um die Anodenelektrode 7 herum auf der Oberseite der Anodenschicht 3 ausgebildet.
  • Die Mesa-Seitenwand verläuft schräg zu der Mesa-Bodenfläche und der Oberseite der Anodenschicht 3. Hinsichtlich der elektrischen Feldrelaxation kann es ausreichend sei, dass der zugehörige Winkel beispielsweise zwischen 10° und 80° beträgt. Die Form der Mesa-Struktur kann im Querschnitt entweder linear oder gekrümmt sein. Die Grenzfläche zwischen dem schwach dotierten Bereich 4 und der Driftschicht 2 verläuft ebenfalls schräg zu er Mesa-Bodenfläche und der Oberseite der Anodenschicht 3. Der Winkel beträgt beispielsweise zwischen 10° und 80°.
  • Im Folgenden wird ein Herstellungsverfahren für die Diode mit p-n-Übergang, die eine Siliciumcarbid-Halbleitervorrichtung gemäß dieser Ausführungsform der vorliegenden Erfindung ist, unter Verwendung der 2 bis 7 beschrieben. 2 bis 7 sind schematische Schnittdarstellungen der Diode mit p-n-Übergang bei jedem Schritt, die der Erläuterung des Herstellungsverfahrens der Diode mit p-n-Übergang dienen, die eine Siliciumcarbid-Halbleitervorrichtung gemäß dieser Ausführungsform der vorliegenden Erfindung ist.
  • Zuerst wird, wie in 2 gezeigt, die Driftschicht 2 auf dem Siliciumcarbid-Halbleitersubstrat 1 ausgebildet. Es wird ein Siliciumcarbid-Halbleitersubstrat 1 vom n-Typ (erster Leitfähigkeits-Typ) mit niedrigem Widerstand vom 4H poly-Typ vorbereitet. Die Driftschicht 2, die eine epitaktische Siliciumcarbidschicht vom n-Typ (zweiter Leitfähigkeits-Typ) ist, die mittels eines chemischen Gasabscheidungsverfahrens (CVD-Verfahren) mit Stickstoff (N) dotiert ist, wird epitaktisch auf dem Substrat aufgewachsen.
  • Es kann beispielsweise ausreichend sein, dass die Störstellenkonzentration der Driftschicht 2 zwischen 1 × 1014 cm-3 und 1 × 1016 cm-3 und ihre Dicke zwischen 1 µm und 200 µm beträgt. Die genauen Werte können entsprechend der vorgesehenen Durchbruchspannung für die Siliciumcarbid-Halbleitervorrichtung in geeigneter Weise gewählt werden.
  • Als Nächstes wird, wie in 3 gezeigt, die Anodenschicht 3 vom p-Typ durch Ionenimplantation von p-Typ-Störstellen auf der Oberseite der Driftschicht 2 ausgebildet. Für zu implantierende Ionen wird zum Beispiel Aluminium (Al) verwendet, und die Tiefe der Implantation beträgt ungefähr 0,1 mm bis 3 µm, weniger als die Dicke der Driftschicht 2. Weiterhin liegt die Störstellenkonzentration des ionenimplantierten Al in dem Bereich von 1 × 1018 bis 1 × 1021 cm-3, ist also höher als die n-Typ-Störstellenkonzentration der Driftschicht 2. Es sei angemerkt, dass die Anodenschicht auch durch epitaktisches Aufwachsen einer p-Typ-SiC-Schicht auf der Driftschicht 2 ausgebildet werden kann.
  • Als Nächstes wird eine Siliziumoxidschicht auf der Anodenschicht 3 ausgebildet, beispielsweise mittels eines chemischen Gasabscheidungsverfahrens (CVD). Nachdem die Siliziumoxidschicht mittels Photolitographie in eine vorgegebene Form gebracht worden ist, wird die Mesa-Form durch Ätzen ausgebildet, wobei die Siliziumoxidschicht als Ätzmaske verwendet wird. Hierbei wird die Stirnseite der Siliziumoxidschicht durch isotropes Ätzen in eine schräge Form gebracht, wobei Flusssäure oder dergleichen verwendet wird.
  • Dann wird ein reaktives Ionen-Ätzen (RIE) durchgeführt, wobei die Siliziumoxidschicht mit der schrägen Stirnseite als Maske verwendet wird. Dadurch kann die Mesa-Struktur mit einer schrägen Form wie in 4 gezeigt ausgebildet werden. Die Höhe der Mesa, nämlich die Länge in Tiefenrichtung von der Oberseite der Anodenschicht 3 bis zu dem Mesa-Bodenbereich, kann beispielsweise in einem Bereich von 1 µm bis 10 µm liegen.
  • Als Nächstes wird der schwach dotierte Bereich 4 im Bereich der Driftschicht ausgebildet, wie in 5 gezeigt, indem Fremdionen vom p-Typ über eine vorgegebene Breite und an einer vorgegebenen Position von der Mesa-Seitenwand aus, die in Kontakt mit der Anodenschicht 3 ist, bis zu dem Mesa-Bodenbereich implantiert werden. Weiter wird der stark dotierte Bereich 5 ausgebildet, wie in 6 gezeigt, indem Fremdionen vom p-Typ in den schräg geformten Bereich der Mesa-Struktur von der Kante der Anodenschicht 3 bis zu dem Mesa-Bodenbereich implantiert werden. Während der Ausbildung des schwach dotierten Bereichs4 kann auch der äußere schwach dotierte Bereich 9 in dem Oberflächenbereich des Mesa-Bodenbereichs an der Außenseite des schwach dotierten Bereichs 4 gebildet werden.
  • Die Störstellenkonzentrationen des schwach dotierten Bereichs 4 und des stark dotierten Bereichs 5 können beispielsweise jeweils im Bereich von 1 × 1017 bis 1 × 1019 cm-3 und im Bereich von 1,0 × 1018 / cm3 bis 1,0 × 1021 / cm3 liegen. Die Störstellenkonzentration des hoch dotierten Bereichs 5 muss doppelt oder mehr als doppelt so hoch wie die des schwach dotierten Bereichs 4 sein, und ist vorzugsweise eine oder mehrere Größenordnungen höher als die des schwach dotierten Bereichs 4. Es ist weiter bevorzugt, dass die Störstellenkonzentration des stark dotierten Bereichs 5 niedriger als die Störstellenkonzentration der Anodenschicht 3 ist.
  • Die Anodenschicht 3 der schwach dotierte Bereich 4 und der stark dotierte Bereich 5, die durch Ionenimplantation ausgebildet sind, werden durch thermische Behandlung aktiviert, die in einer inaktiven Gasatmosphäre bei einer Temperatur zwischen 1300 °C und 2000 °C für eine Dauer zwischen zehn Sekunden und einer Stunde durchgeführt wird. Als Nächstes wird auf der gesamten Oberseite des Substrats, auf dem die Anodenschicht 3 und die anderen Bereiche bereits ausgebildet sind. die Isolierschicht 6 aus Siliziumoxid oder dergleichen mittels eines CVD-Verfahrens oder dergleichen ausgebildet.
  • Dann wird, wie in 7 gezeigt, eine Öffnung in der Anodenschicht 3 ausgebildet. Als Nächstes wird mittels eines Sputtering-Verfahrens oder dergleichen die Kathodenelektrode 8 auf dem Siliciumcarbid-Halbleitersubstrat 1 so ausgebildet, dass sie in Kontakt mit dessen Rückseite ist, die sich gegenüber der Seite befindet, auf der die Anodenschicht 3 und die anderen Schichten ausgebildet sind. Dadurch wird ein ohmscher Kontakt mit dem Siliciumcarbid-Halbleitersubstrat 1 ausgebildet.
  • Als Nächstes wird die Anodenelektrode 7 aus Nickel oder dergleichen auf der Anodenschicht 3 in einem vorgegebenen Bereich von deren Oberseite ausgebildet. Dadurch wird ein ohmscher Kontakt mit der Anodenschicht 3 ausgebildet. Als Verfahren zur Formgebung der Anodenelektrode 7 in einer gewünschten Form wird beispielsweise zuerst eine Metallschicht auf einer gemusterten Abdeckmaske (Resistmaske) mittels eines Sputtering-Verfahrens oder dergleichen ausgebildet, und dann werden die Abdeckmaske und die oberhalb der Maske befindliche Metallschicht unter Verwendung eines Abhebeverfahrens entfernt.
  • Auf die oben beschriebene Weise kann die in 1 gezeigte Diode mit p-n-Übergang hergestellt werden, die eine Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung ist.
  • Als Nächstes wird der Betrieb einer SiC-Diode mit p-n-Übergang, die eine Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung ist, beschrieben. In der SiC-Diode mit p-n-Übergang gemäß der vorliegenden Ausführungsform fließt ein Strom von der Anodenelektrode 7 zu der Kathodenelektrode 8, wenn eine bezüglich der Anodenelektrode 7 negative Spannung an die Kathodenelektrode 8 angelegt wird, und die Diode mit p-n-Übergang wird leitend (eingeschalteter Zustand). Hingegen wird der Strom von dem p-n-Übergang zwischen der Anodenschicht 3 und der Driftschicht 2 gesperrt, wenn eine bezüglich der Anodenelektrode 7 positive Spannung an die Kathodenelektrode 8 angelegt wird, und die Diode mit p-n-Übergang wird nichtleitend (ausgeschalteter Zustand).
  • Wenn die SiC-Diode mit p-n-Übergang im nichtleitenden Zustand (ausgeschalteten Zustand) ist, wird eine Spannung von der Anodenschicht 3 an den äußeren peripheren Rand des Mesa-Bodenbereichs angelegt. Bei den oben beschriebenen Bereichen sind die Bereiche, in denen besonders ein starkes elektrisches Feld erzeugt wird, eine Anodenkante 10 und ein Mesa-Ende 11, wie in 8 gezeigt. Bei der vorliegenden Ausführungsform wird das elektrische Feld unterdrückt, indem der schwach dotierte Bereich 4 und der stark dotierte Bereich 5 usw. ausgebildet werden.
  • Es sei darauf hingewiesen, dass sich die elektrische Feldstärke an der Anodenkante 10 und dem Mesa-Ende 11 mit dem zwischen der Mesa-Seitenwand und dem Mesa-Bodenbereich gebildeten Winkel ändert. Wenn die Mesa-Seitenwand nicht schräg, sondern vertikal gegenüber dem Mesa-Bodenbereich und der Oberseite der Anodenschicht 3 verläuft, sind die Äquipotentiallinien stark gekrümmt und stark an dem Mesa-Ende 11 konzentriert, so dass das elektrische Feld besonders verstärkt wird.
  • Wenn die Mesa-Seitenwand einen kleinen Winkel mit dem Mesa-Bodenbereich und der Oberseite der Anodenschicht 3 einschließt, sind die Driftschicht 2 und die Anodenschicht 3 unter einem Winkel abgeschnitten, bei dem sich die Breite der Driftschicht 2 relativ zur Anodenschicht 3 vergrößert. Dadurch werden Linien der elektrischen Kraft in Richtung der Seite der Anodenschicht 3 gekrümmt und stark an der Anodenkante 10 konzentriert, so dass das elektrische Feld verstärkt wird.
  • Da bei der vorliegenden Ausführungsform die Mesa-Seitenwand schräg gegenüber dem Mesa-Bodenbereich und der Oberseite der Anodenschicht 3 unter einem Winkel von 10° bis 80° verläuft, ist die Krümmung der Äquipotentiallinien um die Anodenkante 10 und das Mesa-Ende 11 herum gemäßigt. Dadurch wird das elektrische Feld an der Anodenkante 10 und dem Mesa-Ende 11 unterdrückt.
  • Wenn der Neigungswinkel der Mesa-Seitenwand 80° überschreitet, führt dies zu einem steilen Winkel an dem Mesa-Ende 11. Dadurch wird das elektrische Feld an dem Mesa-Ende 11 konzentriert.
  • Andererseits führt ein Neigungswinkel der Mesa-Seitenwand von unter 10° zu einem größeren elektrischen Feld an der Anodenkante 10. Ferner werden in dem Fall, in dem der Neigungswinkel der Mesa-Seitenwand kleiner als 10° ist, sofern die laterale Struktur im Querschnitt gleichbleibt, die Höhe der Mesa-Struktur und der Abstand zwischen der Anodenschicht 3 und dem Mesa-Ende 11 verringert. Dies führt zu einer höheren elektrischen Feldstärke an dem Mesa-Ende 11. Daraus ergibt sich eine geringere Durchbruchspannung der SiC-Diode mit p-n-Übergang. Eine Vergrößerung der Höhe der Mesa-Struktur und der lateralen Strukturlänge des Querschnitts führt zu einer Vergrößerung der Chipfläche der Siliciumcarbid-Halbleitervorrichtung.
  • Wenn nur der schwach dotierte Bereich 4 ausgebildet wird und der stark dotierte Bereich 5 nicht ausgebildet wird, was bei der vorliegenden Ausführungsform nicht der Fall ist, führt das an der Anodenkante 10 und dem Mesa-Ende 11 konzentrierte elektrische Feld, wenn ein schneller Schaltvorgang an der SiC-Diode mit p-n-Übergang durchgeführt wird, in manchen Fällen zu einer Abnahme der Durchbruchspannung. Der Grund hierfür wird im Folgenden beschrieben.
  • In dem ausgeschalteten Zustand der SiC-Diode mit p-n-Übergang, also in dem statischen Zustand, in dem eine konstante Spannung anliegt, liegt kein hohes elektrisches Feld an der Anodenkante 10 und das Mesa-Ende 11 an, weil die Spannung durch die Verarmungsschicht, die sich aufgrund der Einführung des leicht dotierten Bereichs 4 ausbildet, aufrechterhalten wird.
  • In einem Umschaltzustand jedoch, bei dem die SiC-Diode mit p-n-Übergang schnell von dem eingeschalteten Zustand in den ausgeschalteten Zustand geschaltet wird, kann das Abfließen von elektrischen Ladungen aus dem Verarmungsschicht-Bereich in manchen Fällen verzögert sein.
  • Insbesondere bei einer Siliciumcarbid-Halbleiter-vorrichtung dauert es eine sehr lange Zeit, bis Träger aus einem p-Typ-Akzeptor-niveau gelöst werden, weil die Ionisierungsenergie eines p-Typ-Akzeptors, die 180 meV oder mehr für Aluminium (Al) und 30 meV oder mehr für Bor (B) beträgt, um ein Vielfaches größer als in Silizium ist.
  • Außerdem wird das Abfließen von elektrischen Ladungen aus dem Verarmungsschicht-Bereich in einem Siliciumcarbid-Halbleiter signifikant verzögert, weil eine Anzahl von tieferliegenden Niveaus existiert, deren Ionisierungsenergie größer als die von Bor (B) ist, und diese Niveaus elektrische Ladungen einfangen. Wenn das Abfließen elektrischer Ladungen aus dem Verarmungsschicht-Bereich nicht in ausreichendem Maße schneller als die Schaltgeschwindigkeit ist, wird der Verarmungsschicht-Bereich, an den ein starkes elektrisches Feld angelegt wird, größer als im statischen Zustand.
  • Daher erreicht in einem Fall, in dem der stark dotierte Bereich 5 nicht ausgebildet ist, was bei der vorliegenden Ausführungsform nicht der Fall ist, der Rand der Verarmungssicht bei einem Hochgeschwindigkeits-Schaltbetrieb die Anodenkante 10 und das Mesa-Ende 11, so dass das elektrische Feld an der Anodenkante 10 und dem Mesa-Ende 11 konzentriert wird.
  • Im Gegensatz hierzu wird in einem Fall, in dem der stark dotierte Bereich 5 an der Anodenkante 11 und dem Mesa-Ende 11 ausgebildet ist, wie bei der vorliegenden Ausführungsform gezeigt, die Verarmungsschicht, die sich während des Hochgeschwindigkeits-Schaltbetriebs von einer p-n-Übergangs-Grenzfläche zwischen dem schwach dotierten Bereich 4 und der Driftschicht 2 erstreckt, an dem hoch dotierten Bereich 5 begrenzt, so dass die Konzentration des elektrischen Feldes an der Anodenkante 10 und dem Mesa-Ende 11 vermieden werden kann.
  • Außerdem verhindert der schwach dotierte Bereich 4, der für eine elektrische Feldrelaxation in dem statischen Zustand geeignet gestaltet ist, in dem statischen Zustand das Auftreten einer Konzentration des elektrischen Feldes. Dadurch kann gemäß der vorliegenden Ausführungsform eine Siliciumcarbid-Halbleitervorrichtung angegeben werden, mit der eine hohe Durchbruchspannung sowohl beim Hochgeschwindigkeits-Schaltbetrieb als auch im statischen Zustand erreicht werden kann.
  • Wenn die Störstellenkonzentration des hoch dotierten Bereichs 5 ausreichend hoch ist, kann die elektrische Feldkonzentration an der Anodenkante 10 und dem Mesa-Ende 11 während des Hochgeschwindigkeits-Schaltbetriebs komplett verhindert werden. Wenn ein Frequenzband, das für die Siliciumcarbid-Halbleitervorrichtung verwendet wird, bekannt ist, kann die Durchbruchspannung während des Hochgeschwindigkeits-Schaltbetriebs weiter verbessert werden, indem die Störstellenkonzentration des stark dotierten Bereichs 5 auf ein Niveau abgesenkt wird, bei dem der Rand der Verarmungsschicht während des Schaltbetriebs bei maximaler Frequenz nicht die Anodenkante 10 und das Mesa-Ende 11 erreicht.
  • Wenn beispielweise während des Hochgeschwindigkeits-Schaltbetriebs dV/dt innerhalb oder oberhalb eines Bereichs von 1 bis 10 kV/µs liegt, können in manchen Fällen die in tiefen Niveaus gefangenen Träger nicht der Schaltgeschwindigkeit folgen. und es kann nur eine kleine Anzahl von ihnen abfließen. Daher ist es bevorzugt, dass die Störstellenkonzentration des stark dotierten Bereichs 5 um einen Grad der Dichte in den Tiefen Niveaus höher vorgegeben wird als die Störstellenkonzentration des schwach dotierten Bereichs 4.
  • Obgleich von den Herstellungsbedingungen der Siliciumcarbid-Halbleitervorrichtung abhängig, beträgt die Dichte der Tiefen Niveaus, die in der Siliciumcarbid-Halbleitervorrichtung existieren, in manchen Fällen beispielsweise 50% der Störstellenkonzentration. Daher ist es in diesem Fall bevorzugt, selbst unter Berücksichtigung der Variation der Konzentration im Herstellungsverfahren, dass die Störstellenkonzentration des stark dotierten Bereichs 5 doppelt oder mehr als doppelt so hoch wie die Störstellenkonzentration des schwach dotierten Bereichs 4 ist.
  • Weiterhin erhöht sich in einem Fall, in dem während des Hochgeschwindigkeits-Schaltbetriebs dV/dt innerhalb oder oberhalb eines Bereichs von 10 bis 100 kV/µs liegt, selbst unter den Trägern, die von Al-Akzeptoren eingefangen werden, die Anzahl der Träger, die nicht der hohen Schaltgeschwindigkeit folgen können.
  • Daher ist die Störstellenkonzentration des stark dotierten Bereichs 5 vorzugsweise um eine oder mehrere Größenordnungen höher gewählt als die Störstellenkonzentration des schwach dotierten Bereichs 4. Der Wert für dV/dt, der oben in den voneinander getrennten Fällen verwendet wird, ist nur beispielhaft und kann entsprechend der Struktur der Siliciumcarbid-Halbleitervorrichtung und der dafür geplanten Durchbruchspannung geändert werden.
  • Der in 1 gezeigte stark dotierte Bereich 5 muss sich nicht durchgehend von der Anodenkante 10 bis zu dem Mesa-Ende 11 erstrecken. Wie in der schematischen Schnittdarstellung von 9 gezeigt, kann er an der Anodenkante 10 und dem Mesa-Ende 11 in getrennter Weise angeordnet sein. Für den stark dotierten Bereich 5 ist es ausreichend, wenn in dem schwach dotierten Bereich 5 zumindest ein Bereich, der in Kontakt mit der Kante der Anodenschicht 4 auf der Seite der Mesa-Seitenwand ist, und ein Bereich, der an dem unteren Teil der Mesa-Seitenwand mit dem Mesa-Bodenbereich in Kontakt steht, hoch konzentriert sind.
  • Ferner kann, wie in der schematischen Schnittdarstellung von 10 gezeigt, der stark dotierte Bereich 5 in einigen Bereichen zwischen der Anodenkante 10 und dem Mesa-Ende 11 getrennt mit dazwischenliegenden Lücken angeordnet sein. Der hoch dotierte Bereich 5 kann in geeigneter Weise angeordnet werden, indem die Störstellenkonzentration, die Gesamtlänge, die Implantations-Bereichsbreite, die Lückenbreite und die Anzahl der Lücken entsprechend der Durchbruchspannung und der Betriebsfrequenz in geeigneter Weise gestaltet werden.
  • Es sei angemerkt, dass auch dann, wenn die Störstellenkonzentration in dem gesamten stark dotierten Bereich 5 in der vorliegenden Ausführungsform konstant ist, die Störstellenkonzentration nicht über den gesamten Bereich gleichförmig sein muss. Die Konzentration kann beispielsweise graduell von der Seite der Anodenschicht 3 in Richtung des äußeren Rands reduziert werden. Ebenso muss die Störstellenkonzentration des schwach dotierten Bereichs 4 nicht über den gesamten Bereich gleichförmig sein. Beispielsweise kann die Konzentration graduell von der Anodenkante 10 in Richtung des äußeren Rands reduziert werden.
  • Der äußere schwach dotierte Bereich 9 kann weggelassen werden, oder es können mehrere dieser Bereiche ausgebildet werden. Eine Lücke zwischen dem schwach dotierten Bereich 4 und dem äußeren schwach dotierten Bereich 9 kann entsprechend der gewünschten Durchbruchspannung in geeigneter Weise festgelegt werden. Die Lückenstruktur zwischen dem schwach dotierten Bereich 4 und dem äußeren schwach dotierten Bereich 9 kann bis zu dem Bereich der Mesa-Seitenwand erstreckt werden.
  • Bezüglich des schwach dotierten Bereichs 4, der Anzahl der mehreren äußeren schwach dotierten Bereiche 9 und deren Lückenbreiten ist es bevorzugt, dass bei einer höheren Durchbruchspannung die Gesamtlänge der schwach dotierten Bereiche 4 und 9 größer ist und die Anzahl der Lücken so weit erhöht wird, dass das elektrische Feld gleichmäßig verteilt ist.
  • Bei dem in der vorliegenden Ausführungsform gezeigten Herstellungsverfahren ist ein Beispiel gezeigt, bei dem die Implantation für den stark dotierten Bereich 5 nach der Implantation für den schwach dotierten Bereich 4 durchgeführt wird. Die Reihenfolge der Implantationen kann aber auch vertauscht werden. Bei einem Ionenimplantationsvorgang können Ionen beispielsweise vertikal in die Oberseite implantiert werden, oder sie können schräg implantiert werden, indem die Siliciumcarbid-Halbleitervorrichtung während der Vorgangs gedreht wird. Weiterhin kann die Verteilung der implantierten Ionen in dem Mesa-Bodenbereich und der Mesa-Seitenwand präzise gesteuert werden, indem zwei oder mehr Masken für die Implantation verwendet werden.
  • Im Übrigen ist bei dem bei der vorliegenden Ausführungsform gezeigten Herstellungsverfahren ist ein Beispiel gezeigt, bei dem die Kathodenelektrode 8 ausgebildet wird, bevor die Anodenelektrode 7 ausgebildet wird. Die Kathodenelektrode 8 kann aber auch nach allen Schritten auf der Oberseite, wie der Ausbildung der Anodenelektrode 7, ausgebildet werden.
  • Im Übrigen kann bei dem in der vorliegenden Ausführungsform gezeigten Herstellungsverfahren die Mesa-Struktur mit einer schrägen Form ausgebildet werden, indem die Ätzungsbedingungen wie der Typ des verwendeten Gases, der Druck und die Leistung bei RIE angepasst werden, auch wenn ein Verfahren beschrieben ist, bei dem die Mesa-Struktur mit einer schrägen Form durch Ätzen unter Verwendung der Ätzmaske mit einem schräg ausgebildeten Bereich ausgebildet wird. Außerdem können im Siliciumcarbid Stickstoff (N) oder Phosphor (P) als n-Typ-Störstellen und Aluminium (Al) oder Bor (B) als p-Typ-Störstellen verwendet werden.
  • Ausführungsform 2
  • In der obigen Beschreibung der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 sind einige Beispiele gezeigt, bei denen der Neigungswinkel der Mesa-Seitenwand, der Neigungswinkel der Grenzfläche (im Folgenden als Hochfrequenz-Grenzfläche bezeichnet) zwischen dem schwach dotierten Bereich 4 und dem stark dotierten Bereich 5 in dem Mesa-Bereich und der Neigungswinkel der Grenzfläche (im Folgenden als Niederfrequenz-Grenzfläche bezeichnet) zwischen dem schwach dotierten Bereich 4 und der Driftschicht 2 des Mesa-Bereichs im Wesentlichen gleich sind.
  • Bei der vorliegenden Ausführungsform wird eine Siliciumcarbid-Halbleitervorrichtung beschrieben, bei der der Neigungswinkel der Mesa-Seitenwand, der Neigungswinkel der Hochfrequenz-Grenzfläche und der Neigungswinkel der Niederfrequenz-Grenzfläche verschieden sind. Die übrige Konfiguration entspricht der gemäß der Ausführungsform 1, und es wird diesbezüglich auf eine detaillierte Beschreibung verzichtet.
  • 11 ist eine schematische Schnittansicht einer SiC-Diode mit p-n-Übergang, die die Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform der vorliegenden Erfindung ist. In 11 ist der Mesa-Bereich bezüglich der Oberseite der Anodenschicht 3 im Wesentlichen senkrecht ausgebildet. Im Gegensatz dazu sind die Hochfrequenz-Grenzfläche und die Niederfrequenz-Grenzfläche der SiC-Diode mit p-n-Übergang gemäß Ausführungsform 1 bezüglich der Oberseite der Anodenschicht 3 in dem Mesa-Bereich schräg ausgebildet, und ihre Winkel bezüglich der Oberseite der Anodenschicht 3 liegen zwischen 10° und 80°.
  • 12 ist eine schematische Schnittdarstellung eines anderen Typs von Diode mit p-n-Übergang gemäß der Ausführungsform der vorliegenden Erfindung. In 12 ist die Mesa-Seitenwand bezüglich der Oberseite der Anodenschicht 3 schräg ausgebildet, aber der Winkel, der zwischen dem schwach dotierten Bereich 4 und der Oberseite der Anodenschicht 3 gebildet ist, unterscheidet sich von dem Winkel, der zwischen der Mesa-Seitenwand und der Oberseite der Anodenschicht 3 gebildet ist.
  • Als Nächstes werden bezüglich des Herstellungsverfahrens der SiC-Diode mit einem p-n-Übergang gemäß der vorliegenden Ausführungsform die Punkte beschrieben, die sich von dem Herstellungsverfahren der SiC-Diode mit p-n-Übergang gemäß Ausführungsform 1 unterscheiden. In der vorliegenden Ausführungsform wird der schwach dotierte Bereich 4 mittels Ionenimplantation ausgebildet, bevor die Mesa-Struktur ausgebildet wird. Anschließend wird die Mesa-Struktur durch Ätzen oder dergleichen ausgebildet.
  • Bei der Ionenimplantation des schwach dotierten Bereichs 4 kann beispielsweise ein Verfahren angewendet werden, bei dem die Ionenimplantation in die Vorrichtungsoberfläche aus einer schrägen Richtung durchgeführt wird, während ein Wafer-Substrat einschließlich des Siliciumcarbid-Halbleitersubstrat 1 in der betreffenden Prozessstufe gedreht wird. Für eine präzisere Kontrolle der Verteilung der Ionenimplantation kann der Ionenimplantations-Prozess mehrere Male durchgeführt und/oder mehrere Masken verwendet werden. Weiterhin kann der Grenzflächen-Winkel zwischen dem schwach dotierten Bereich 4 und der Driftschicht 2 angepasst werden, indem die Ionenimplantationsrichtung angepasst wird.
  • Die gleichen Methoden können in diesem Schritt für den hoch dotierten Bereich 5 angewendet werden. Zusätzlich zu den obigen Ausführungen kann die Mesa-Seitenwand bezüglich der Oberseite der Anodenschicht vertikal oder unter einem beliebigen schrägen Winkel ausgebildet werden, indem ein Ätzprozess, wie etwa RIE, unter Verwendung einer Abdeckmaske mit vorgegebener Form durchgeführt wird, nachdem der schwach dotierte Bereich 4 ausgebildet ist.
  • Während des Schaltbetriebs fällt die Hochfrequenz-Grenzfläche fast mit dem Rand der Verarmungsschicht zusammen, und während des statischen Zustands fällt die Niederfrequenz-Grenzfläche fast mit dem Rand der Verarmungsschicht zusammen. Aus dem gleichen Grund, der bei der Ausführungsform 1 betreffend den Neigungswinkel der Mesa-Seitenwand beschrieben wurde, kann ein Neigungswinkel der Verarmungsschicht in dem Mesa-Bereich, der die Verteilung des elektrischen Feldes, das an dem Mesa-Bereich anliegt, und die Durchbruchspannung entscheidend beeinflusst, entsprechend der Spezifikationen wie der vorgesehenen Durchbruchspannung der Siliciumcarbid-Halbleitervorrichtung gestaltet werden.
  • Im Vergleich zur Festlegung des Mesa-Neigungswinkels mittels Ätzen, wie bei der Ausführungsform 1 beschrieben, kann durch Festlegung des Neigungswinkels der Hochfrequenz-Grenzfläche 21 und der Niederfrequenz-Grenzfläche 22 wie in der vorliegenden Ausführungsform beschrieben der Neigungswinkel der Verarmungsschicht frei eingestellt werden, so dass die Durchbruchspannung der Siliciumcarbid-Halbleitervorrichtung weiter verbessert werden kann.
  • Es sei angemerkt, dass bei den obigen Ausführungsformen in einem Fall, in dem die Störstellenkonzentration in jedem Bereich ein Konzentrationsprofil hat, die „Störstellenkonzentration [cm-3]“ jedes Bereichs einen Höchstwert der Störstellenkonzentration in jedem Bereich bezeichnet. Ebenso ist die „Dicke“ jedes Bereichs als die Dicke des Bereichs definiert, in dem die Störstellenkonzentration ein Zehntel des Höchstwerts der Störstellenkonzentration oder mehr beträgt.
  • Ferner sei angemerkt, dass bei den obigen Ausführungsformen der erste Leitfähigkeits-Typ als n-Typ und der zweite Leitfähigkeits-Typ als p-Typ beschrieben ist. Dies kann jedoch umgekehrt sein. Ferner ist die vorliegende Erfindung, sofern eine Siliciumcarbid-Halbleitervorrichtung einen p-n-Übergang im Mesa-Bereich hat, auch bei Siliciumcarbid-Halbleitervorrichtungen, wie einer Schottky-Barrieren-Diode (SBD), einer Sperrschicht-Schottky-Diode (Junction Barrier Schottky Diode, JBS), einem Feldeffekttransistor (FET) und einem Bipolartransistor (Bipolar Junction Transistor, BJT) anwendbar. Außerdem wird zur Vereinfachung bei der Beschreibung des Beispiels einer Diode mit p-n-Übergang in den Bereichen, die den p-n-Übergang bilden, der p-Typ-Bereich als Anodenschicht und der n-Typ-Bereich als Driftschicht bezeichnet. Die Bezeichnung beider Bereiche kann bei Bedarf jedoch auch vertauscht werden.
  • Bezugszeichenliste
    • 1
    Siliciumcarbid-Halbleitersubstrat
    2
    Driftschicht
    3
    Anodenschicht
    4
    schwach dotierter Bereich
    5
    stark dotierter Bereich
    6
    Isolierschicht
    7
    Anodenelektrode
    8
    Kathodenelektrode
    9
    äußerer schwach dotierter Bereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007165604 A [0004]
    • JP 2009010120 A [0004]

Claims (10)

  1. Siliciumcarbid-Halbleitervorrichtung, die Folgendes aufweist: - ein Siliciumcarbid-Halbleitersubstrat eines ersten Leitfähigkeits-Typs; - eine Driftschicht vom ersten Leitfähigkeits-Typ, die auf dem Siliciumcarbid-Halbleitersubstrat ausgebildet ist; - eine Anodenschicht eines zweiten Leitfähigkeits-Typs, die auf der Driftschicht ausgebildet ist; - eine Mesa-Struktur, die einen flachen Mesa-Bodenbereich aufweist, der in einem äußeren Randbereich der Mesa-Struktur ausgebildet ist, sowie eine Mesa-Seitenwand, die in einem Querschnitt von der Anodenschicht zu der Driftschicht schräg bezüglich der Oberseite der Anodenschicht ausgebildet ist; - einen schwach dotierten Bereich vom zweiten Leitfähigkeits-Typ, der so von einer Kante der Anodenschicht zu dem Mesa-Bodenbereich ausgebildet ist, dass er die Mesa-Seitenwand einschließt und so ausgebildet ist, dass der Querschnitt einer Grenzfläche des schwach dotierten Bereichs mit der Driftschicht schräg bezüglich der Oberseite der Anodenschicht verläuft; und - einen stark dotierten Bereich vom zweiten Leitfähigkeits-Typ, der in einem Bereich auf der Seite der Mesa-Seitenwand in dem schwach dotierten Bereich ausgebildet ist, der in Kontakt mit der Kante der Anodenschicht ist, sowie in einem Bereich, der mit dem Mesa-Bodenbereich an einem unteren Bereich der Mesa-Seitenwand verbunden ist, wobei die Störstellenkonzentration vom zweiten Leitfähigkeits-Typ des stark dotierten Bereichs höher als die des schwach dotierten Bereichs ist.
  2. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 1, wobei der Winkel der Mesa-Seitenwand bezüglich der Oberseite der Anodenschicht zwischen 10° und 80° beträgt.
  3. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 2, wobei der Winkel der Grenzfläche zwischen der Driftschicht und dem schwach dotierten Bereich bezüglich der Oberseite der Anodenschicht zwischen 10° und 80° beträgt.
  4. Siliciumcarbid-Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei die Störstellenkonzentration des stark dotierten Bereichs niedriger als eine Störstellenkonzentration der Anodenschicht ist.
  5. Siliciumcarbid-Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei die Störstellenkonzentration des stark dotierten Bereichs doppelt oder mehr als doppelt so hoch wie die Störstellenkonzentration des schwach dotierten Bereichs ist.
  6. Siliciumcarbid-Halbleitervorrichtung gemäß Anspruch 5, wobei die Störstellenkonzentration des stark dotierten Bereichs um eine oder mehrere Größenordnungen höher als die Störstellenkonzentration des schwach dotierten Bereichs ist.
  7. Siliciumcarbid-Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei der stark dotierte Bereich, der in dem Bereich auf der Seite der Mesa-Seitenwand in dem schwach dotierten Bereich, der in Kontakt mit der Kante der Anodenschicht ist, und in dem Bereich, der mit dem Mesa-Bodenbereich an dem unteren Teil der Mesa-Seitenwand verbunden ist, ausgebildet ist, durchgängig ist.
  8. Siliciumcarbid-Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei der stark dotierte Bereich, der in dem Bereich auf der Seite der Mesa-Seitenwand in dem schwach dotierten Bereich, der in Kontakt mit der Kante der Anodenschicht ist, und in dem Bereich, der mit dem Mesa-Bodenbereich an dem unteren Teil der Mesa-Seitenwand verbunden ist, ausgebildet ist, getrennt ist.
  9. Siliciumcarbid-Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 8, wobei der Winkel der Mesa-Seitenwand bezüglich der Oberseite der Anodenschicht verschieden von dem Winkel der Grenzfläche zwischen der Driftschicht und dem schwach dotierten Bereich bezüglich der Oberseite der Anodenschicht ist.
  10. Siliciumcarbid-Halbleitervorrichtung, die Folgendes aufweist: - ein Siliciumcarbid-Halbleitersubstrat eines ersten Leitfähigkeits-Typs; - eine Driftschicht vom ersten Leitfähigkeits-Typ, die auf dem Siliciumcarbid-Halbleitersubstrat ausgebildet ist; - eine Anodenschicht eines zweiten Leitfähigkeits-Typs, die auf der Driftschicht ausgebildet ist; - eine Mesa-Struktur, die einen flachen Mesa-Bodenbereich aufweist, der in einem äußeren Randbereich der Mesa-Struktur ausgebildet ist, sowie eine Mesa-Seitenwand, die in einem Querschnitt von der Anodenschicht zu der Driftschicht vertikal bezüglich einer Oberseite der Anodenschicht ausgebildet ist; - einen schwach dotierten Bereich vom zweiten Leitfähigkeits-Typ, der so von einer Kante der Anodenschicht zu dem Mesa-Bodenbereich ausgebildet ist, dass er die Mesa-Seitenwand einschließt und so ausgebildet ist, dass der Querschnitt einer Grenzfläche des schwach dotierten Bereichs mit der Driftschicht schräg bezüglich der Oberseite der Anodenschicht verläuft; und - einen stark dotierten Bereich vom zweiten Leitfähigkeits-Typ, der in einem Bereich auf der Seite der Mesa-Seitenwand in dem schwach dotierten Bereich ausgebildet ist, der in Kontakt mit der Kante der Anodenschicht ist, sowie in einem Bereich ausgebildet ist, der mit dem Mesa-Bodenbereich an einem unteren Teil der Mesa-Seitenwand verbunden ist, wobei die Störstellenkonzentration vom zweiten Leitfähigkeits-Typ der stark dotierten Bereiche höher als die des schwach dotierten Bereichs ist.
DE112016004981.1T 2015-10-30 2016-10-04 Siliciumcarbid-halbleitervorrichtung Pending DE112016004981T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-213707 2015-10-30
JP2015213707 2015-10-30
PCT/JP2016/079470 WO2017073264A1 (ja) 2015-10-30 2016-10-04 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112016004981T5 true DE112016004981T5 (de) 2018-07-19

Family

ID=58630290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016004981.1T Pending DE112016004981T5 (de) 2015-10-30 2016-10-04 Siliciumcarbid-halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10134920B2 (de)
JP (1) JP6275353B2 (de)
CN (1) CN108140676B (de)
DE (1) DE112016004981T5 (de)
WO (1) WO2017073264A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857488B2 (ja) * 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
CN107564968A (zh) * 2017-09-15 2018-01-09 珠海格力电器股份有限公司 二极管、功率器件、电力电子设备及二极管制作方法
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
JP7226385B2 (ja) * 2019-04-26 2023-02-21 長野計器株式会社 圧力センサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165604A (ja) 2005-12-14 2007-06-28 Kansai Electric Power Co Inc:The 炭化珪素バイポーラ型半導体装置
JP2009010120A (ja) 2007-06-27 2009-01-15 Central Res Inst Of Electric Power Ind 炭化珪素バイポーラ型半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
JP4011848B2 (ja) * 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
US9455356B2 (en) * 2006-02-28 2016-09-27 Cree, Inc. High power silicon carbide (SiC) PiN diodes having low forward voltage drops
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
EP2541609B1 (de) * 2010-02-23 2019-07-03 Yoshitaka Sugawara Halbleiterbauelement
US8563988B2 (en) 2010-10-29 2013-10-22 Panasonic Corporation Semiconductor element and manufacturing method therefor
JP2012146932A (ja) * 2011-01-14 2012-08-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2012195519A (ja) 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JP5482745B2 (ja) 2011-08-10 2014-05-07 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6125748B2 (ja) 2011-12-06 2017-05-10 トヨタ自動車株式会社 半導体装置
CN104303314B (zh) * 2012-05-17 2017-05-24 通用电气公司 具有结终端扩展的半导体器件
JP2014041920A (ja) 2012-08-22 2014-03-06 Rohm Co Ltd 半導体装置
US9190484B2 (en) * 2013-01-18 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
JP6289952B2 (ja) * 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP2016092168A (ja) 2014-11-04 2016-05-23 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165604A (ja) 2005-12-14 2007-06-28 Kansai Electric Power Co Inc:The 炭化珪素バイポーラ型半導体装置
JP2009010120A (ja) 2007-06-27 2009-01-15 Central Res Inst Of Electric Power Ind 炭化珪素バイポーラ型半導体装置

Also Published As

Publication number Publication date
CN108140676A (zh) 2018-06-08
US20180254354A1 (en) 2018-09-06
JP6275353B2 (ja) 2018-02-07
JPWO2017073264A1 (ja) 2018-03-08
WO2017073264A1 (ja) 2017-05-04
US10134920B2 (en) 2018-11-20
CN108140676B (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
DE112010005626B4 (de) Halbleitervorrichtung
DE102006055068B4 (de) Halbleitervorrichtung mit verbessertem Bipolartransistor mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112014001208B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015004492T5 (de) Halbleitervorrichtung
DE102010060782B4 (de) Halbleitervorrichtung mit driftzone und halbleitersubzonen und herstellungsverfahren hierfür
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102017201147A1 (de) Halbleitervorrichtung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112016004981T5 (de) Siliciumcarbid-halbleitervorrichtung
DE102018133433A1 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE112016006380T5 (de) Halbleiterbauelement
DE102012219510A1 (de) Halbleiterbauelement
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
DE102015118616B3 (de) Latchup-fester Transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication