DE102013107632B4 - Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation - Google Patents

Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation Download PDF

Info

Publication number
DE102013107632B4
DE102013107632B4 DE102013107632.7A DE102013107632A DE102013107632B4 DE 102013107632 B4 DE102013107632 B4 DE 102013107632B4 DE 102013107632 A DE102013107632 A DE 102013107632A DE 102013107632 B4 DE102013107632 B4 DE 102013107632B4
Authority
DE
Germany
Prior art keywords
layer
sub
conductivity type
impurities
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013107632.7A
Other languages
English (en)
Other versions
DE102013107632A1 (de
Inventor
Hans-Joachim Schulze
Johannes Laven
Dieter Fuchs
Werner Schustereder
Roman Knöfler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013107632A1 publication Critical patent/DE102013107632A1/de
Application granted granted Critical
Publication of DE102013107632B4 publication Critical patent/DE102013107632B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung, umfassend:Aufwachsen durch Epitaxie von einer ersten Unterschicht (131) auf einer Substratschicht (139),Implantieren von Fremdstoffen (402) eines ersten Leitfähigkeitstyps in ersten Abschnitten einer ersten Oberfläche (101a) der ersten Unterschicht (131) mittels eines Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz, wobei eine Hauptstrahlrichtung (495) von einer Hauptkristallrichtung (485), längs welcher eine Kanalisierung von implantierten Ionen auftritt, um höchstens 1 Grad abweicht und eine Hauptstrahl-Einfallswinkeldivergenz höchstens ± 0,5 Grad beträgt,Aufwachsen durch Epitaxie von einer zweiten Unterschicht (131) auf der ersten Unterschicht (131), undImplantieren von Fremdstoffen (402) des ersten Leitfähigkeitstyps in Abschnitten einer ersten Oberfläche (101b) der zweiten Unterschicht (131) in einer Projektion der ersten Abschnitte längs der Hauptkristallrichtung (485) mittels des Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz.

Description

  • HINTERGRUND
  • Eine Ionenimplantation wird verwendet, um p-dotierte und n-dotierte Bereiche in Halbleitermaterialien zu bilden. Ionisierte Fremdstoff- bzw. Verunreinigungsatome werden beschleunigt und auf eine Oberfläche eines einkristallinen Halbleitersubstrates gerichtet. Die ionisierten Atome treten in das Kristallgitter ein, stoßen mit den Atomen des Gitters zusammen und kommen zur Ruhe in einer Tiefe, die durch die Beschleunigungsspannung sowie die Fremdstoff- und Substratmaterialien bestimmt ist. Ionenimplantieren resultiert in vertikalen Dotierstoffprofilen, die im Wesentlichen eine Gauss-Verteilung zeigen, wobei der Abstand der maximalen Konzentration zu der Halbleiteroberfläche eine Funktion der Beschleunigungsspannung ist und die Standardabweichung eine Funktion von Materialparametern der Fremdstoffe und des Substrates ist. Es ist wünschenswert, mehr gleichförmige Dotierstoffverteilungen in Halbleitervorrichtungen vorzusehen.
  • Die Druckschrift US 2005 / 0 082 570 A1 beschreibt die Herstellung einer Superjunction-Halbleitervorrichtung mit p-dotierten Säulen. Die p-dotierten Säulen resultieren aus einem Multi-epi/Multi-Implantations-Verfahren, wobei nach jedem Aufwachsen einer epitaktischen Schicht Bor-Ionen durch eine Implantationsmaske in die zuvor aufgewachsene Siliziumschicht eingebracht werden. Die Öffnungen in den Implantationsmasken sind zueinander derart justiert, dass die implantierten Gebiete vertikal übereinander liegen. Eine durch eine Wärmebehandlung induzierte Diffusion der implantierten Ionen führt zu einer vertikalen Borverteilung, die sich näherungsweise aus einer Überlagerung von Gaußförmigen Verteilungen ergibt, wobei in jeder der epitaktischen Schichten genau eine der Verteilungen einen Maximalwert aufweist.
  • ZUSAMMENFASSUNG
  • Es ist daher Aufgabe der vorliegenden Erfindung ein Verfahren zum Herstellen von Halbleitervorrichtungen anzugeben, welches obigen Forderungen genügt.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Gemäß einem Ausführungsbeispiel sieht ein Verfahren zum Herstellen einer Superübergang- bzw. Superjunction-Halbleitervorrichtung ein Aufwachsen durch Epitaxie von einer ersten Unterschicht auf einer Substratschicht vor. Fremdstoffe eines ersten Leitfähigkeits- bzw. Leitungstyps werden in erste Abschnitte einer freiliegenden ersten Oberfläche der ersten Unterschicht mittels eines Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz implantiert. Bei dem Ionenimplantationsprozess mit ausgerichteter niedriger Divergenz weicht eine Hauptstrahlrichtung von einer Hauptkristallrichtung, längs welcher ein Kanalisieren bzw. Furchen von implantierten Ionen auftritt, um höchstens 1 Grad ab. Eine Hauptstrahl-Einfallswinkeldivergenz beträgt höchstens ± 0,5 Grad. Eine zweite Unterschicht wird auf der ersten Unterschicht durch Epitaxie aufgewachsen. Fremdstoffe des ersten Leitfähigkeitstyps werden in Abschnitten einer freiliegenden ersten Oberfläche der zweiten Unterschicht in einer Projektion der ersten Abschnitte längs der Hauptkristallrichtung mittels des Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz implantiert.
  • Eine Superübergang-Halbleitervorrichtung, die aus einem solchen Verfahren hervorgeht, umfasst eine Substratschicht eines ersten Leitfähigkeitstyps und eine an die Substratschicht angrenzende epitaktische Schicht. Die epitaktische Schicht umfasst erste Säulen des ersten Leitfähigkeitstyps und zweite Säulen eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist. Die ersten und zweiten Säulen erstrecken sich längs einer Hauptkristallrichtung von einer ersten Oberfläche entgegengesetzt zu der Substratschicht in die epitaktische Schicht und haben vertikale Dotierstoffprofile senkrecht zu der ersten Oberfläche. Das vertikale Dotierstoffprofil von wenigstens einer Säule aus den ersten und zweiten Säulen umfasst erste Teile, die durch zweite Teile getrennt sind. In den ersten Teilen variiert eine Dotierstoffkonzentration um höchstens 30 % von einem Maximalwert innerhalb des jeweiligen ersten Teiles. In den zweiten Teilen ist die Dotierstoffkonzentration niedriger als in wenigstens einem der angrenzenden ersten Teile. Ein Verhältnis einer Gesamtlänge der ersten Teile zu einer Gesamtlänge der ersten und zweiten Teile beträgt wenigstens 50 %.
  • Eine Halbleitervorrichtung, die aus einem solchen Verfahren hervorgeht, umfasst einen Halbleiterkörper mit einer Sourcezone eines ersten Leitfähigkeitstyps, die an eine erste Oberfläche des Halbleiterkörpers angrenzt, und eine Driftzone des ersten Leitfähigkeitstyps. Eine Bodyzone eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, trennt die Sourcezone von der Driftzone. Die Bodyzone hat ein vertikales Dotierstoffprofil senkrecht zu der ersten Oberfläche mit einem ersten Teil und zwei zweiten Teilen, die jeweils an den ersten Teil angrenzen. In dem ersten Teil variiert eine Dotierstoffkonzentration um höchstens 30 % von einem Maximalwert bezüglich des jeweiligen ersten Teiles. In den zweiten Teilen ist die Dotierstoffkonzentration niedriger oder höher als in den ersten Teilen. Ein Verhältnis einer Gesamtlänge der ersten Teile zu der Gesamtlänge der ersten und zweiten Teile beträgt wenigstens 50 %.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in der Offenbarung enthalten und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser zu verstehen sind.
    • 1A veranschaulicht eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates gemäß einem Ausführungsbeispiel, das ein Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung auf der Grundlage von in-situ dotierten epitaktischen Schichten nach Implantieren von Fremdstoffen in eine erste Unterschicht betrifft.
    • 1B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1A nach Implantieren von Fremdstoffen in eine zweite Unterschicht.
    • 2A ist eine schematische Schnittdarstellung eines Teiles eines Superübergang-IGFETs (Feldeffekttransistor mit isoliertem Gate), der aus dem beschriebenen Verfahren hervorgeht.
    • 2B ist ein Diagramm, das schematisch ein vertikales Dotierstoffprofil des Superübergang-IGFET von 2A längs einer Linie B-B zeigt.
    • 2C ist eine schematische Schnittdarstellung eines Teiles eines anderen Superübergang-IGBT (Bipolartransistor mit isoliertem Gate), der aus dem beschriebenen Verfahren hervorgeht.
    • 2D ist eine schematische Schnittdarstellung eines Teiles einer Superübergang-Diode, die aus dem beschriebenen Verfahren hervorgeht.
    • 3A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates gemäß einem Ausführungsbeispiel, das ein Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung betrifft, das intrinsische epitaktische Unterschichten nach einem Implantieren von Fremdstoffen eines ersten Typs in eine erste Unterschicht vorsieht.
    • 3B ist eine schematische Schnittdarstellung des Halbleitersubstrates von 3A nach Implantieren von Fremdstoffen eines zweiten Typs in die erste Unterschicht.
    • 3C ist eine schematische Schnittdarstellung des Halbleitersubstrates von 3B nach Implantieren von Fremdstoffen des ersten Typs in eine zweite Unterschicht.
    • 3D ist eine schematische Schnittdarstellung des Halbleitersubstrates von 3C nach Implantieren von Fremdstoffen des zweiten Typs in die zweite Unterschicht.
    • 4A ist eine schematische Schnittdarstellung eines Superübergang-IGFET, der auf anfänglich intrinsischen epitaktischen Unterschichten beruht.
    • 4B ist ein vereinfachtes Diagramm, das ein vertikales Bor-Dotierstoffprofil des IGFET von 4A längs einer Linie B-B zeigt.
    • 4C ist ein vereinfachtes Diagramm, das ein vertikales Phosphor-Dotierstoffprofil des IGFET von 4A längs einer Linie C-C zeigt.
    • 5 ist ein Diagramm, das schematische Dotierstoffprofile als eine Funktion eines Einfallwinkels des Ionenstrahles zeigt.
    • 6A ist ein Diagramm, das schematische vertikale Dotierstoffprofile für Phosphor nach einem Implantation bei einem Implantationswinkel von 0 Grad und nach einem Tempern zeigt.
    • 6B ist ein schematisches Diagramm, das schematische vertikale Dotierstoffprofile für Bor nach einem Implantation bei einem Implantationswinkel von 0 Grad und nach einem Tempern zeigt.
    • 7A ist eine schematische Schnittdarstellung einer aus dem beschriebenen Verfahren hervorgehenden Schalt-Halbleitervorrichtung mit einer Bodyzone.
    • 7B ist ein Diagramm, das ein schematisches Dotierstoffprofil einer Bodyzone der Halbleitervorrichtung von 7A längs einer Linie B-B zeigt.
    • 8 ist ein vereinfachtes Flussdiagramm eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel gezeigt oder beschrieben sind, bei oder zusammen mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche beschränkend aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Begriff wie „haben“, „enthalten“, „einschließen“, „umfassen“ und ähnliche Begriffe sind offene Begriffe und geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular als auch im Plural vorliegen, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsbereiches, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration als ein „n“-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration müssen nicht notwendigerweise die gleiche absolute Dotierungskonzentration haben. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen aufweisen.
  • Die 1A und 1B beziehen sich auf einen Teil eines Halbleitersubstrates 500a zum Herstellen einer Vielzahl von identischen Halbleitervorrichtungen. Das Halbleitersubstrat 500a umfasst eine Substratschicht 139, die aus einem einkristallinen Halbleitermaterial, beispielsweise Silicium Si, Siliciumkarbid SiC, Germanium Ge, Silicium-Germanium SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs hergestellt ist. Gemäß einem Ausführungsbeispiel kann die Substratschicht 139 ein einkristalliner Silicium- oder Siliciumkarbidwafer sein. Die Substratschicht 190 kann stark n-dotiert oder stark p-dotiert sein.
  • Eine erste Unterschicht 131 wird durch Epitaxie auf einer Oberfläche der Substratschicht 139 aufgewachsen. Mit der als Keim wirksamen Substratschicht 139 wächst die erste Unterschicht 131 in Übereinstimmung mit der Substratschicht 139 auf, wobei ein Kristallgitter der ersten Unterschicht 131 in die kristallographischen Orientierungen der Substratschicht 139 eingreift bzw. loggt. Die erste Unterschicht 131 kann in-situ dotiert sein und sie kann den gleichen Leitfähigkeitstyp wie die Substratschicht 139 oder den entgegengesetzten Leitfähigkeitstyp haben.
  • Die Substratschicht 139 und die erste Unterschicht 131 haben Kristallrichtungen, die zum Kanalisieren von implantierten Partikeln geeignet sind. In bestimmten Kristallrichtungen in einkristallinen Materialien wie der ersten Unterschicht 131 existieren offene Räume, die sich gerade in den Kristall erstrecken. Die offenen Räume bilden Kanäle, durch welche die ionisierten Atome ohne signifikantes Streuen laufen. Die Kanäle steuern oder lenken die ionisierten Atome durch flüchtige Kollisionen derart, dass die ionisierten Atome unter größeren Distanzen zu der Eintrittsfläche als dann ankommen, wenn in Schrägstellung zu den Kanälen implantiert wird. Die vertikale Verteilung der implantierten Ionen längs der Kanalrichtung zeigt einen gedehnten Bereich von vergleichsweise geringen Konzentrationsschwankungen für Bor- und Phosphorimplantationen.
  • Gemäß einem Ausführungsbeispiel hat die Substratschicht 139 ein kubisches Diamantkristallgitter wie Silicium Si. In dem Fall eines kubischen Diamantkristallgitters kann die Substratschicht 139 derart vorgesehen sein, dass eine freiliegende erste Oberfläche 101a der ersten Unterschicht 131 mit einer {100}-Kristallfläche zusammenfällt. Dann verläuft eine <110>-Kristallrichtung, die eine der mehreren Richtungen ist, längs welcher ein Kanalisieren auftritt, senkrecht zu der freiliegenden ersten Oberfläche 101a und stellt eine Richtung dar, die im Folgenden als Hauptkristallrichtung 485 bezeichnet wird.
  • Eine erste Maskenschicht wird auf die freiliegende erste Oberfläche 101a der ersten Unterschicht 131 entgegengesetzt zu der Substrat 139 aufgetragen. Die erste und weitere Maskenschichten können aus Materialien vorgesehen sein, die Hochenergieionen bei niedrigere Schichtdicke absorbieren und eine hohe Ätzselektivität gegenüber dem einkristallinen Material der Unterschichten 131 zeigen. Beispielsweise können die erste und weitere Maskenschichten aus Siliciumoxid, Silciumnitrid, Kohlenstoff, einem Photoresistmaterial, polykristallinem Silicium oder amorphem Silicium vorgesehen sein.
  • Ein phololithographischer Prozess mustert die erste Maskenschicht, um eine erste Implantationsmaske 410a mit Öffnungen 412a zu bilden, die eine Vielzahl von ersten Abschnitten der ersten Unterschicht 131 freilegen. Jeder Scheibenteil des Halbleitersubstrates 500a, der einer einzigen Halbleitervorrichtung zugewiesen ist, umfasst eine Vielzahl von ersten Abschnitten, die in Arrays bzw. Anordnungen gruppiert sein können und die innerhalb jedes Arrays gleichmäßig beabstandet sein können.
  • Die Öffnungen 412a können Streifen sein, die sich in einer Richtung senkrecht zu der Querschnittsebene erstrecken. Gemäß anderen Ausführungsbeispielen können die Öffnungen 412a rotationssymmetrisch sein. Beispielsweise können die Öffnungen 412a Kreise, Ellipsen oder Quadrate oder Sechsecke mit gerundeten Ecken sein.
  • Das Halbleitersubstrat 500a kann auf einem Substratträger 480 ruhen oder an diesem festgelegt sein. Eine erste Neigungssensoreinheit 482 kann eine Neigung des Substratträgers 480 oder des Halbleitersubstrates 500a bezüglich einer Referenzebene oder im Hinblick auf eine Hauptstrahlrichtung 495 erfassen bzw. abtasten. Alternativ oder zusätzlich kann eine zweite Neigungssensoreinheit 492 eine Neigung der Hauptstrahlrichtung 495 eines durch eine Ionenstrahlquelle 490 erzeugten Ionenstrahles im Hinblick auf eine Referenzachse oder bezüglich der Oberfläche des Halbleitersubstrates 500a erfassen bzw. abtasten. Eine erste Betätigungseinheit 483 kann die Neigung des Substratträgers 480 oder des Halbleitersubstrates 500a abhängig von Signalen einstellen, die von der ersten und/oder zweiten Neigungssensoreinheit 482, 483 empfangen sind. Alternativ oder zusätzlich kann eine zweite Betätigungseinheit 493 die Ionenstrahlquelle 490 steuern, um die Neigung der Hauptstrahlrichtung 495 abhängig von Signalen einzustellen, die von der ersten und/oder zweiten Neigungssensoreinheit 482, 483 empfangen sind. Die Divergenz oder Abweichung des Ionenstrahles bezüglich der Hauptstrahlrichtung 495 kann durch die Ionenstrahlquelle 490 überwacht und erneut eingestellt werden derart, dass die Strahldivergenz nicht ± 0,2 Grad überschreitet. Eine gesamte Hauptstrahl-Einfallswinkeldivergenz, die die Strahldivergenz, ein Beugen des Halbleitersubstrates 500a infolge einer mechanischen Spannung, eine Schrägstellung bzw. Neigung der Oberfläche des Halbleitersubstrates 500a von der Kristallebene (Waferschnitt) und andere Mechanismen berücksichtigt, beträgt höchstens ± 0,5 Grad, beispielsweise höchstens ± 0,3 Grad. Gemäß einem Ausführungsbeispiel beträgt die Hauptstrahl-Einfallswinkeldivergenz höchstens ± 0,15 Grad. Die Ionenstrahlquelle 490 ist gestaltet, um einen ausgerichteten Niederdivergenz-Implantationsprozess bzw. Implantationsprozess mit ausgerichteter geringer Divergenz zu erzeugen.
  • Die Bedingungen, die die Hauptstrahlrichtung und die Hauptstrahl-Einfallswinkeldivergenz betreffen, sind für wenigstens 80 % der Oberfläche des Halbleitersubstrates 500a erfüllt. Gemäß einem Ausführungsbeispiel sind die Bedingungen, die die Hauptstrahlrichtung und die Hauptstrahl-Einfallswinkeldivergenz betreffen, für wenigstens 90 % der Oberfläche des Halbleitersubstrates 500a erfüllt.
  • Unter Verwendung wenigstens einer der Neigungssensoreinheiten 482, 492 und wenigstens einer der Betätigungseinheiten 483, 493 ist das Halbleitersubstrat 500a zu der Hauptstrahlrichtung 495 derart ausgerichtet, dass die Hauptstrahlrichtung 495 wenigstens näherungsweise mit der Hauptkristallrichtung 485 zusammenfällt, wobei eine Abweichung zwischen der Hauptstrahlrichtung 495 und der Hauptkristallrichtung 485 höchstens ± 1,0 Grad, beispielsweise höchstens ± 0,8 Grad, ± 0,5 Grad, ± 0,3 Grad oder ± 1,5 Grad beträgt. Je kleiner die Abweichung ist, desto ausgeprägter ist der Kanalisierungseffekt. Gemäß einem Ausführungsbeispiel beträgt die Abweichung zwischen der Hauptkristallrichtung 485, die für ein Kanalisieren gewählt ist, und der Hauptstrahlrichtung 495 0 Grad.
  • Fremdstoffe 402 eines Leitfähigkeitstyps, der entgegengesetzt zu dem Leitfähigkeitstyp der in-situ dotierten ersten Unterschicht 131 ist, werden durch Öffnungen 412a unter Verwendung des ausgerichteten Niederdivergenz-Ionenimplantationsprozesses ionenimplantiert, wobei die Abweichung oder Divergenz des Ionenstrahlen überwacht und erneut eingestellt wird, um nicht eine Hauptstrahl-Einfallswinkeldivergenz von höchstens ± 0,5 Grad, beispielsweise ± 0,3 Grad oder höchstens ± 0,15 Grad zu überschreiten.
  • Während eines Implantierens der Fremdstoffe 402 des ersten Leitfähigkeitstyps wird ein Winkel zwischen der freiliegenden ersten Oberfläche 101a der ersten Unterschicht 131 und der Hauptstrahlrichtung 495 erfasst und erneut eingestellt derart, dass der Winkel zwischen der Hauptstrahlrichtung 495 und der Hauptkristallrichtung 485 einen vorbestimmten Wert zwischen 0 und ± 1 Grad bei einer Hauptstrahl-Einfallswinkeldivergenz von höchstens ± 0,5 Grad hat. Gemäß einem Ausführungsbeispiel beträgt der vorbestimmte Wert für den Winkel zwischen der Hauptstrahlrichtung 495 und der Hauptkristallrichtung 485 0 Grad, und die Hauptstrahlrichtung 495 fällt mit der Hauptkristallrichtung 485 für wenigstens 80 % der Oberfläche des Halbleitersubstrates 500a zusammen. Gemäß einem Ausführungsbeispiel ist die Bedingung bezüglich des Winkels zwischen der Hauptstrahlrichtung und der Hauptkristallrichtung für wenigstens 90 % der Oberfläche des Halbleitersubstrates 500a erfüllt.
  • 1A zeigt die in-situ dotierte erste Unterschicht 131, die durch Epitaxie auf der hochdotierten Substratschicht 139 aufgewachsen ist, wobei diese in dem dargestellten Ausführungsbeispiel den gleichen Leitfähigkeitstyp hat. Durch Öffnungen 412a in der ersten Implantationsmaske 410a werden Fremdstoffe 402 eines Leitfähigkeitstyps, der entgegengesetzt zu dem Leitfähigkeitstyp in der in-situ dotierten ersten Unterschicht 131 ist, in die erste Unterschicht 131 ionenimplantiert, um erste Implantationszonen 132 eines ersten Typs in ersten Abschnitten der ersten Unterschicht 131 zu bilden. Anders als Implantationszonen, die aus herkömmlichen Ionenimplantationen resultieren, bei denen Hauptstrahlrichtungen zu der Normalen einer Substratoberfläche um beispielsweise 7 Grad geneigt sind und angenähert Gauss-Verteilungen mit hervorgehobenen Spitzenmaxima erzeugt werden, zeigen die vertikalen Fremdstoffprofile der implantierten Zonen 103 Plateaus, das heißt gedehnte Teile von vergleichsweise niedrigen Konzentrationsabweichungen von weniger als 50 % vor einem Glühen.
  • Die erste Implantationsmaske 410a wird entfernt, und eine zweite Unterschicht 131 wird durch Epitaxie auf der freiliegenden ersten Oberfläche 101a der ersten Unterschicht 131 aufgewachsen. Eine zweite Maskenschicht wird aufgetragen und durch photolithographische Techniken gemustert, um eine zweite Implantationsmaske 410b mit Öffnungen 412a in der vertikalen Projektion der implantierten Zonen 132 zu bilden. Fremdstoffe 402 des Leitfähigkeitstyps, der entgegensetzt zu den in-situ dotierten Unterschichten 131 ist, werden unter Verwendung des oben beschriebenen ausgerichteten Niederdivergenz-Ionenimplantationsprozesses implantiert, um weitere Implantationszonen 132 des ersten Typs zu bilden.
  • 1B zeigt die zweite Implantationsmaske 410b über der zweiten Unterschicht 131 sowie die Implantationszonen 132, die aus der ausgerichteten Implantation der Fremdstoffe 402 des ersten Typs in die zweite Unterschicht 131 resultieren. Jede implantierte Zone 132 in der zweiten Unterschicht 131 ist mit der entsprechenden implantierten Zone 132 in der ersten Unterschicht 131 verbunden. Entsprechende implantierte Zonen 132 in aneinander angrenzenden Unterschichten 131 sind längs der Hauptkristallrichtung 485 angeordnet.
  • Die Sequenz mit dem Entfernen einer Implantationsmaske, einem Aufwachsen einer Unterschicht durch Epitaxie, Vorsehen einer weiteren Implantationsmaske und Implantieren von Fremdstoffen des ersten Typs in Abschnitten von ersten Oberflächen der weiteren Unterschicht in einer vertikalen Projektion der implantierten Zonen 132 kann weiter einmal, zweimal, dreimal oder mehrmals wiederholt werden. Nach Implantieren der letzten implantierten Zonen werden Glühprozesse durchgeführt, um die implantierten Schäden auszuheilen und die Dotierstoffprofile in den vertikalen und lateralen Richtungen zu glätten.
  • In dem dargestellten Ausführungsbeispiel ist der erste Leitfähigkeitstyp der n-Typ, und der Leitfähigkeitstyp der in-situ dotierten Unterschichten 131 ist der p-Typ. Andere Ausführungsbeispiele können in-situ dotierte Unterschichten des p-Typs und mit dem n-Typ implantierte Zonen 132 vorsehen. Weitere Ausführungsbeispiele, die sich auf IGBTs beziehen, können epitaktische Unterschichten 131 eines Leitfähigkeitstyps, der entgegengesetzt zu demjenigen der Substratschicht 139 ist, und implantierte Zonen des Leitfähigkeitstyps der Substratschicht 139 vorsehen.
  • Längs einer Richtung senkrecht zu den ersten Oberflächen 101a, 101b hat jede implantierte Zone 132 ein vertikales Dotierstoffprofil mit einem Plateau, das sich über einige Mikrometer erstreckt. Gemäß einem Ausführungsbeispiel haben die Plateaus eine Länge zwischen 2,0 und 4,5 Mikrometer. Implantierte Zonen 132, die längs der Hauptkristallrichtung 485 ausgerichtet sind, bilden Säulen 135 mit angenähert gleichmäßigen vertikalen Dotierstoffprofilen bei einer reduzierten Anzahl von Epitaxie- und Implantationsschritten im Vergleich mit herkömmlichen Implantationen, die zu der Normalen der ersten Oberfläche um mehr als 3 Grad schräg bzw. geneigt sind. Die Anzahl der epitaktischen Unterschichten, Implantationsschritte und Maskierungsschritte kann merklich reduziert werden.
  • Ein geringeres thermisches Budget ist für einen Diffusionsprozess erforderlich, der die implantierten Profile glättet. Daher zeigt ein vertikaler pn-Übergang zwischen den Säulen und den in-situ dotierten Teilen der Unterschichten 131 lediglich eine niedriger laterale Undulation bzw. Welligkeit. Innerhalb der Säulen 135 ist die Dotierstoffverteilung gleichmäßig in der vertikalen Richtung und in einer lateralen Richtung parallel zu den Oberflächen 101a, 101b. Bezüglich herkömmlichen Annäherungen kann der gleiche Grad an Konzentrationsgleichmäßigkeit bei einem merklich reduzierten Temperaturbudget erhalten werden.
  • Abschattungseffekte der Implantationsmasken, die für schräg gestellte Implantationen auftreten, können vermieden werden, was genauere und besser definierte Implantationsgrenzen erlaubt.
  • 2A bezieht sich auf eine Halbleitervorrichtung 500 des Superübergangstyps. Gemäß dem dargestellten Ausführungsbeispiel ist die Halbleitervorrichtung 500 ein n-FET und umfasst einen Halbleiterkörper 100 mit einer Substratschicht 139 und einer epitaktischen Schicht 150. Die epitaktische Schicht 150 umfasst Sourcezonen 110 und eine Driftzone 136, die beide den Leitfähigkeitstyp der Substratschicht 139 haben. Die Sourcezonen 110 grenzen an eine erste Oberfläche 101 der epitaktischen Schicht 150 an, die zu der Substratschicht 139 entgegengesetzt ist. Bodyzonen 120 eines Leitfähigkeitstyps, der entgegengesetzt zu dem Leitfähigkeitstyp der Substratschicht 139 ist, trennen die Sourcezonen 110 von der Driftzone 136. Hochdotierte Bodykontaktzonen 121 des Leitfähigkeitstyps der Bodyzonen 120 grenzen an die erste Oberfläche 101 an und liefern eine niederohmige Verbindung von der ersten Oberfläche 101 zu den Bodyzonen 120. Die Driftzone 136 und die Substratschicht 139 bilden eine Drainzone 130.
  • Gateelektroden 250, die aus einem oder mehreren leitenden Materialien, beispielsweise hochdotiertem polykristallinem Silicium, Metallen, Metallverbindungen oder Metalllegierungen gebildet sind, sind außerhalb des Halbleiterkörpers 100 unter einem Abstand zu der ersten Oberfläche 101 angeordnet. Gatedielektrika 212 trennen die Gateelektroden 250 von dem Halbleiterkörper 100 und den Bodyzonen 120. Gemäß anderen Ausführungsbeispielen können die Gateelektroden 250 in Trenchen bzw. Gräben vorgesehen sein, die sich von der ersten Oberfläche 101 in die epitaktische Schicht 150 erstrecken.
  • In einem Aus-Zustand der Halbleitervorrichtung 500 sperren die pn-Übergänge der Bodyzonen 120 einen Stromfluss zwischen den Sourcezonen 110 und der Drainzone 130. In einem Ein-Zustand steuert ein positives Potential, das an den Gateelektroden 250 anliegt, die Ladungsträgerverteilung in einem Kanalteil der Bodyzonen 120 längs der Gatedielektrika 212, um einen leitenden Kanal von Minoritätsladungsträgern zwischen den Sourcezonen 110 und der Drainzone 130 zu bilden.
  • Eine dielektrische Struktur 210 ist in direktem Kontakt mit der ersten Oberfläche 101 gebildet. Die dielektrische Struktur 210 kann eine oder mehrere Unterschichten, beispielsweise eine Haftschicht, eine Pufferschicht und/oder eine Diffusionssperrschicht umfassen. Gemäß einem Ausführungsbeispiel umfasst die dielektrische Struktur 210 eine thermisch aufgewachsene Halbleiteroxidschicht, die gleichzeitig bzw. gemeinsam mit dem Gatedielektrikum 212 gebildet ist. Die dielektrische Struktur 210 kann eine Diffusionssperrschicht, beispielsweise eine Siliciumintrid- oder eine Siliciumoxinitridschicht umfassen. Eine dünne Siliciumoxidschicht, die aus einem aufgetragenen Oxid, beispielsweise mittels TEOS (Tetraethylorthosilan) als ein Vorläufermaterial oder einem Silikatglas, beispielsweise einem undotierten Silikatglas vorgesehen ist, kann eine Haft- oder Pufferschicht bilden. Eine Hauptdielektrikumsschicht kann aus BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) vorgesehen sein. Andere Ausführungsbeispiele können weniger oder mehr Unterschichten vorsehen.
  • Die Halbleitervorrichtung 500 umfasst weiterhin eine erste Metallschicht 310, die die dielektrische Struktur 210 elektrisch von den Gateelektroden 250 und der Drainzone 130 trennt. Eine zweite Metallschicht 390 grenzt direkt an eine zweite Oberfläche 102 des Halbleiterkörpers 100 entgegengesetzt zu der ersten Oberfläche 101 an. In dem dargestellten Ausführungsbeispiel bilden die erste Metallschicht 310 eine Sourceelektrode und die zweite Metallmetallschicht 390 eine Drainelektrode der Halbleitervorrichtung 500.
  • Die erste und zweiten Metallschichten 310, 390 können als Hauptbestandteil(e) Aluminium Al, Kupfer Cu oder Legierungen oder Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder Al-SiCu enthalten aus diesen Stoffen bestehen. Gemäß anderen Ausführungsbeispielen können die ersten und/oder zweiten Metallschichten 310, 390 als Hauptbestandteile Nickel Ni, Titan Ti, Silber Ag, Gold Au, Platin Pt und/oder Paladium Pd enthalten. Beispielsweise kann wenigstens eine der Metallschichten 310, 390 zwei oder mehr Unterschichten aufweisen, wobei jede Unterschicht einen Stoff oder mehrere Stoffe aus Ni, Ti, Ag, Au, Pt und Pd als Hauptbestandteil(e) und/oder Legierungen hiervon enthält.
  • Kontaktstöpsel bzw. -plugs 320 verbinden elektrisch die erste Metallschicht 310 mit den Sourcezonen 110 und den Bodykontaktzonen 121. Die Kontaktstöpsel 320 können Metallsilicide 321, beispielsweise ein Titansilicid TiSi, ein Tantalsilicid TaSi oder ein Wolframsilicid WSi umfassen. Das Metallsilicid 321 wird längs der Zwischenfläche zwischen den Kontaktstöpseln 320 und dem Halbleiterkörper 100 gebildet. Gemäß dem dargestellten Ausführungsbeispiel verbleiben die Kontaktstöpsel 320 auf der ersten Oberfläche 101. Andere Ausführungsbeispiele können Kontakttrenches bzw. -gräben vorsehen, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken, wobei die Metallsilicide 321 den Boden und die Seitenwände der Kontakttrenches auskleiden.
  • Säulen 135 des Leitfähigkeitstyps der Bodyzonen 120 erstrecken sich in einer vertikalen Richtung senkrecht zu den ersten und zweiten Oberflächen 101, 102 unterhalb der Bodyzonen 120. Die Säulen 135 sind strukturell und elektrisch mit den Bodyzonen 120 verbunden. Jede Säule 135 umfasst eine oder mehrere Implantationszonen 132, die aneinander in der vertikalen Richtung angrenzen. Jeder der Implantationszonen 132 einer Säule 135 hat ein vertikales Dotierstoffprofil, das eine niedrige Abweichung von höchstens 30 % über wenigstens 50 % der jeweiligen totalen vertikalen Ausdehnung der Implantationszone 132 zeigt. Gemäß einem Ausführungsbeispiel beträgt die Abweichung innerhalb jeder Implantationszone 132 höchstens 15 % für mehr als 50 % der vertikalen Ausdehnung der betreffenden Implantationszone 132, beispielsweise für wenigstens 65 % oder wenigstens 80 %.
  • In dem Fall des dargestellten n-FET resultiert eine hohe Fremdstoffkonzentration in der Driftzone 136 in einem niedrigen Durchlass- bzw. Einschaltwiderstand. Andererseits erstrecken sich, wenn eine Rückwärtsspannung anliegt, Verarmungszonen zwischen den p-dotierten Säulen 135 und der n-dotierten Driftzone 136 in der lateralen Richtung derart, dass eine hohe Rückwärts-Durchbruchspannung trotz der hohen Fremdstoffkonzentration in der n-dotierten Driftzone 136 erzielt werden kann.
  • 2B zeigt das vertikale Dotierstoffprofil 260 längs einer Linie B-B von 2A in einem logarithmischem Maßstab. In einem Teil entsprechend den Bodykontaktzonen 121 kann die Dotierstoffkonzentration einen Maximalwert bei oder nahe zu der ersten Oberfläche 101 haben. Innerhalb den Abschnitten entsprechend der Bodyzone 120 und den Implantationszonen 132 können die relativen Dotierstoff-Maximalwerte ungefähr gleich sein. Gemäß anderen Ausführungsbeispielen können die Dotierstoff-Maximalwerte der implantierten Zonen 132 voneinander abweichen.
  • Das vertikale Dotierstoffprofil der ersten Säulen 135 umfasst erste Teile q1 und zweite Teile q2. Jeder erste Teil ist einer epitaktischen Unterschicht 131 und wenigstens einem Implantationsprozess in die jeweilige Unterschicht 131 zugewiesen. Jeder zweite Teil q2 ist einer Zwischenfläche zwischen aneinander grenzenden Unterschichten 131 zugewiesen und trennt benachbarte erste Teile ql. Innerhalb jedes ersten Teiles q1 verändert sich eine Dotierstoffkonzentration um einen Betrag (dev) von höchstes 30 % eines absoluten Maximalwertes innerhalb des jeweiligen ersten Teiles q1. In den zweiten Teilen q2 ist die Dotierstoffkonzentration niedriger als in wenigstens einem der angrenzenden ersten Teile q1. Gemäß dem veranschaulichten Ausführungsbeispiel ist die Dotierstoffkonzentration in den zweiten Teilen q2 niedriger als in beiden angrenzenden ersten Teilen q1. Ein Verhältnis einer Gesamtlänge der ersten Teile q1 zu einer Gesamtlänge der ersten und zweiten Teile q1, q2 beträgt wenigstens 50 %. Mit anderen Worten, entlang wenigstens 50 % der vertikalen Ausdehnung der ersten Säulen 135 verändert sich die Dotierstoffkonzentration um höchstens 30 %. Gemäß einem anderen Ausführungsbeispiel ist die Abweichung innerhalb jeder Unterschicht 131 höchstens 15 % für mehr 50 % der vertikalen Ausdehnung der betreffenden Unterschicht 131, beispielsweise für wenigstens 65 % oder wenigstens 80 %.
  • Die mehr gleichmäßigen Dotierstoffprofile in den lateralen und vertikalen Richtungen resultieren in einem homogeneren elektrischen Feld und in einer höheren Rückwärts-Durchbruchspannung.
  • Während das veranschaulichte Ausführungsbeispiel sich auf einen n-FET des Anreicherungstyps bezieht, können andere Ausführungsbeispiele n-FETs des Verarmungstyps, p-FETs des Anreicherungstyps oder p-FETs des Verarmungstyps vorsehen.
  • 2C bezieht sich auf eine Halbleitervorrichtung 500, die einen Super-Übergang-IGBT bildet. Die Substratschicht 139 ist von dem Leitfähigkeitstyp der Bodyzonen 120 und kann als eine Kollektorzone wirksam sein. Emitterzonen 111 des Leitfähigkeitstyps der Driftzonen 136 grenzen direkt an die erste Oberfläche 101 an. Die erste Metallschicht 310 bildet eine Emitterelektrode, und die zweite Metallschicht 390 ist eine Kollektorelektrode. Die Driftzone 136, die Bodyzonen 120 und die Säulen 135 sind in analoger Weise zu der Driftzone 136, den Bodyzonen 120 und den Säulen 135 der 2A und 2B gebildet.
  • 2D bezieht sich auf eine Halbleitervorrichtung 500, die eine Superübergang-Halbleiterdiode bildet. Anstelle der Source- und Bodyzonen 110, 120 umfasst die Halbleitervorrichtung 500 eine Anodenschicht 115. Die erste Metallschicht 310 bildet eine Anodenelektrode, und die zweite Metallschicht 390 ist eine Kathodenelektrode.
  • Die 3A bis 3D betreffen das Herstellen einer Superübergang-Halbleitervorrichtung, die anfänglich intrinsische epitaktische Unterschichten vorsieht. Eine intrinsische Unterschicht 131 wird durch Epitaxie auf einer Substratschicht 139, die als ein Keim wirksam ist, aufgewachsen. Das Kristallgitter der ersten epitaktischen Unterschicht 131 erbt bzw. erhält die Kristallorientierung der Substratschicht 139. Eine erste Implantationsmaskenschicht wird auf eine freiliegende erste Oberfläche 101 der ersten Unterschicht 131 aufgetragen und durch photolithographische Techniken gemustert, um eine erste Implantationsmaske 410a für die erste Unterschicht 131 mit Öffnungen 412a zu bilden, welche erste Abschnitte der ersten Unterschicht 131 freilegen. Mit dem oben beschriebenen ausgerichteten Niederdivergenz-Ionenimplantationsprozess werden Fremdstoffe 402 eines ersten Typs durch die Öffnungen 412a in der ersten Unterschicht 131 implantiert, wobei die Hauptstrahlrichtung 495 eingestellt ist, um mit der Hauptkristallrichtung 485 übereinzustimmen, entlang welcher eine Kanalisierung der implantierten Ionen eintritt. Die Implantationsstrahl- und Hauptkristallrichtungen 495, 485 stimmen überein, wenn der Winkel zwischen diesen höchstens ± 0,5 Grad, beispielsweise höchstens ± 0,15 Grad über wenigstens 80 %, beispielsweise wenigstens 90 %, einer Oberfläche der ersten Unterschicht 131 beträgt.
  • 3A zeigt erste implantierte Zonen 132 eines ersten Leitfähigkeitstyps, die in ersten Abschnitten gebildet sind, die durch die Öffnungen 412a der ersten Implantationsmaske 410a freigelegt sind, welche auf der intrinsischen ersten epitaktischen Unterschicht 131 angeordnet ist, die ihrerseits auf der Substratschicht 139 gebildet ist.
  • Die erste Implantationsmaske 410a wird entfernt, eine zweite Implantationsmaskenschicht wird aufgetragen und durch photolithographische Techniken gemustert, um eine zweite Implantationsmaske 420a für die erste Unterschicht 131 mit Öffnungen 422a über zweiten Abschnitten der ersten Unterschicht 131 zu bilden. Fremdstoffe 401 eines zweiten Typs werden durch die Öffnungen 422a implantiert, um zweite implantierte Zonen 133 eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, in den zweiten Abschnitten der ersten Unterschicht 131 zu bilden, wobei ein Winkel zwischen den Implantationsstrahl- und Hauptkristallrichtungen 495, 485 höchstens ± 0,5 Grad, beispielsweise höchstens ± 0,3 Grad oder höchstens ± 0,15 Grad für wenigstens 80 %, beispielweise wenigstens 90 %, der Oberfläche der ersten Unterschicht 131 beträgt.
  • Die zweiten implantierten Zonen 133 sind zwischen den ersten implantierten Zonen 132 gebildet und können jeweils gleich beabstandet zu beiden benachbarten ersten implantierten Zonen 132 sein. Die erste und zweiten implantierten Zonen 132, 133 können Streifen bilden, die sich in einer Richtung senkrecht zu der Querschnittsebene erstrecken. Gemäß anderen Ausführungsbeispielen zeigen entweder die ersten oder die zweiten implantierten Zonen 132, 133 eine Rotationssymmetrie. Beispielsweise kann ein Querschnitt parallel zu der ersten Oberfläche 101a ein Kreis, eine Ellipse oder ein Quadrat oder ein Sechseck mit gerundeten Ecken sein. Ein Typ der implantierten Zonen 132, 133 kann ein Netz bilden, das den anderen Typ der implantierten Zonen 133, 132 einbettet. Beide ersten und zweiten implantierten Zonen 132, 133 sind unter Verwendung des Kanalisierungseffektes gebildet.
  • Die zweite Implantationsmaske 420a wird entfernt und eine zweite intrinsische Unterschicht 131 wird durch Epitaxie auf die freiliegende erste Oberfläche 101a der ersten Unterschicht 131 aufgewachsen. Eine weitere Implantationsmaskenschicht wird auf der freiliegenden ersten Oberfläche 101b der zweiten Unterschicht 131 aufgetragen und durch lithographische Techniken gemustert, um eine erste Implantationsmaske 410b für die zweite Unterschicht 131 mit Öffnungen 412b in einer vertikalen Projektion der ersten implantierten Zonen 132 in der ersten Unterschicht 131 zu bilden. Fremdstoffe 402 des ersten Typs werden durch die Öffnungen 412b in die zweite Unterschicht 131 unter Verwendung des oben beschriebenen ausgerichteten Niederdivergenz-Ionenimplantationsprozesses implantiert.
  • 3C zeigt die ersten implantierten Zonen 132, die in der zweiten Unterschicht 131 über den und in einer vertikalen Projektion der ersten implantierten Zonen 132 in der ersten Unterschicht 131 gebildet sind. Die erste Implantationsmaske 410b für die zweite Unterschicht 131 wird entfernt und durch eine zweite Implantationsmaske 420b für die zweite Unterschicht 131 mit Öffnungen 422b in der vertikalen Projektion der zweiten implantierten Zonen 133 in der ersten Unterschicht 131 ersetzt.
  • Gemäß 3D resultiert der Prozess in ersten Säulen 135, die durch strukturell und elektrisch verbundene erste implantierte Zonen 132 eines ersten Leitfähigkeitstyps gebildet sind, und zweiten Säulen 136, die durch strukturell und elektrisch verbundene zweite implantierte Zonen 133 des zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, gebildet sind.
  • Die Sequenz mit einem Entfernen einer Implantationsmaske, einem Aufwachsen einer intrinsischen epitaktischen Unterschicht 131 und einem Implantieren von Fremdstoffen 401, 402, um implantierte Zonen 132, 133 des ersten und des zweiten Leitfähigkeitstyps zu bilden, indem verschiedene Masken verwendet werden, kann einmal, zweimal, dreimal oder mehrmals wiederholt werden. Nach der letzten Implantation wird das Halbleitersubstrat 500a getempert, um Implantationsschäden auszuheilen und Fremdstoffe aus den ersten und zweiten implantierten Zonen 132, 133 längs den vertikalen und lateralen Richtungen auszudiffundieren.
  • In der lateralen Richtung können die Fremdstoffe die anfänglich intrinsischen Teile der Unterschichten 131 zwischen den ersten und zweiten Säulen 132, 133 derart vollständig fluten, dass vertikale pn-Übergänge zwischen benachbarten ersten und zweiten Säulen 132, 133 gebildet werden.
  • 4A zeigt eine Halbleitervorrichtung 500, die gemäß dem im Zusammenhang mit den 3A bis 3D beschriebenen Prozess hergestellt ist. Gemäß dem gezeigten Ausführungsbeispiel ist die Halbleitervorrichtung 500 ein n-FET und entspricht weitgehend der Halbleitervorrichtung 500 von 2A. Da die Dotierstoffkonzentrationen für beide Leitfähigkeitstypen durch Implantationen eingestellt sind, können die vertikalen und lateralen Dotierungsprofile von beiden Typen von Fremdstoffen genauer eingestellt werden derart, dass Undulationen oder Welligkeiten der Dotierstoffprofile weiter reduziert werden können. Die elektrische Feldverteilung ist homogener, und bei einer vorbestimmten Dicke des Halbleiterkörpers 100 kann eine höhere Durchbruchspannung erreicht werden. Die homogenere Verteilung in den n-Typ-Säulen 136 vermeidet ausgedehnte Bereiche mit niedrigen Dotierstoffkonzentrationen derart, dass der Ein- bzw. Durchlass-Widerstand Rdson im Vergleich mit gleichwertigen herkömmlichen Vorrichtungen merklich vermindert ist.
  • Gemäß anderen Ausführungsbeispielen wird der Prozess, wie dieser anhand der 3A bis 3D beschrieben ist, verwendet, um Superübergang-Dioden oder Superübergang-IGBTs herzustellen.
  • Die 4B und 4C zeigen vertikale Dotierstoffprofile der Halbleitervorrichtung 500 von 4A längs Linien B-B und C-C unter einem logarithmischen Maßstab. Gemäß einem Ausführungsbeispiel kann für jeden Fremdstofftyp der ausgerichtete Niederdivergenz-Ionenimplantationsprozess einen einzigen Implantationsschritt bei einer gegebenen Beschleunigungsspannung oder zwei oder mehr Implantationsschritte bei verschiedenen Beschleunigungsspannungen umfassen. Gemäß den Ausführungsbeispielen der 4A bis 4C wird ein Implantationsschritt verwendet für die Phosphor-Implantation, was zu dem Dotierungsprofil 404 vor einem Tempern und dem getemperten Dotierstoffprofil 405 führt. Für die Borimplantation werden zwei Implantationsschritte bei verschiedenen Beschleunigungsspannungen für jede Unterschicht durchgeführt, was zu dem Dotierstoffprofil 406 vor einem Tempern und zu dem Dotierstoffprofil 407 nach einem Tempern führt. Das zweistufe Vorgehen für Bor erlaubt ein genaueres Einstellen des Bor-Dotierstoffprofiles gegenüber dem Phosphor-Dotierstoffprofil derart, dass eine Abweichung (dev) für Bor ungefähr zu einer Abweichung dev für Phosphor für die gleiche Länge der ersten Teile q1 passt.
  • Ganz allgemein kann das Implantieren von Fremdstoffen des p-Typs wenigstens zwei Implantationsprozesse bei verschiedenen Beschleunigungsspannungen und/oder Einfallswinkeln je Unterschicht umfassen. Gemäß einem anderen Ausführungsbeispiel kann das Implantieren von Fremdstoffen des p-Typs wenigstens einen Implantationsprozess, beispielsweise wenigstens zwei oder drei oder mehr je Unterschicht als ein Implantieren von Fremdstoffen des n-Typs umfassen.
  • Die Sequenz des Aufwachsens einer Unterschicht durch Epitaxie und des Implantierens von Fremdstoffen des ersten und zweiten Leitfähigkeitstyps in Abschnitten der Unterschicht in einer Projektion der ersten und zweiten Abschnitte längs der Hauptkristallrichtung kann in einer vorbestimmten Anzahl wiederholt werden. Die Unterschichten 131 können Silicum- oder Siliciumkarbidschichten sein.
  • Gemäß einem anderen Ausführungsbeispiel sieht die Borimplantation einen einzigen Schritt zum Erzeugen definierter lokaler Maxima der elektrischen Feldstärke vor, um das Ansprechverhalten der Vorrichtung im Fall eines Avalanche-Durchbruches zu verbessern. Andere Ausführungsbeispiele können zwei oder mehr Phosphor-Implantationsschritte für jede Unterschicht vorsehen.
  • Demgemäß umfasst die Superübergang-Halbleitervorrichtung 500 von 4A n-Typ-Säulen 136 mit ersten Teilen q1 und p-Typ-Säulen 135 mit ersten Teilen q1, wobei die ersten Teile q1 der n-Typ-Säulen 136 eine erste mittlere Länge L1, die ersten Teile q1 der p-Typ-Säulen eine zweite mittlere Länge L2 haben und das Verhältnis L1:L2 wenigstens 2 beträgt.
  • Gemäß einem Ausführungsbeispiel, das mehr Bor-Implantationen als Phosphor-Implantationen je Unterschicht vorsieht, können die ersten Teile q1 der p-Typ-Säulen 135 mehr lokale Maximalwerte als die erste Teile q1 der n-Typ-Säulen 136 haben.
  • 5 zeigt Dotierstoffprofile für Phosphor-Implantationen bei einer Implantationsenergie von 450 keV als eine Funktion eines Implantationswinkels zwischen der Normalen zu einer Substratoberfläche und dem auftreffenden Ionenstrahl. Bei Implantationswinkeln über ± 0,3 Grad hat eine kleine Änderung des Implantationswinkels einen bedeutsamen Einfluss auf das Dotierstoffprofil, wohingegen Änderungen des Implantationswinkels zwischen 0 Grad und ± 0,3 Grad in Abweichungen von einem Zieldotierstoffprofil resultieren, die für einige Anwendungen tolerierbar sein können.
  • 6A zeigt vertikale Dotierstoffprofile für Phosphor. Das vertikale Implantationsdotierstoffprofil 410 resultiert aus einem Implantieren von Phosphor mit einer Beschleunigungsenergie von 3,5 MeV bei einem Implantationswinkel von 0 Grad. Das getemperte Dotierstoffprofil 411 resultiert aus einem Tempern des Implantationsdotierstoffprofiles 410 bei 1100 Grad Celsius für zwei Stunden. Der Kanalisierungseffekt resultiert in einem Zweispitzen-Implantationsdotierstoffprofil und in Plateaus, die vertikal gestreckte Abschnitte des Dotierstoffprofiles mit Dotierstoffkonzentrationsänderungen von weniger als 30 % des Maximalwertes in dem getemperten Dotierstoffprofil 411 darstellen. Das Plateau in dem getemperten Dotierstoffprofil 411 erstreckt sich von etwa 1,5 Mikrometer bis über 2,5 Mikrometer hinaus, beispielsweise bis zu etwa 4,5 Mikrometer. Außerhalb des Plateaugebietes nimmt die Dotierstoffkonzentration mit einer höheren Rate als einer Gauss-Verteilung ab, die den gleichen Dotierstoffkonzentrationsänderungswert innerhalb desselben Abschnittes haben würde.
  • 6B zeigt vertikale Dotierstoffprofile 420, 421 für eine Borimplantation. Das Implantationsdotierstoffprofil 420 resultiert aus einer Implantation bei 3,5 MeV und bei einem Implantationswinkel von 0 Grad und zeigt wiederum zwei Spitzen. Das getemperte Dotierstoffprofil 421 wird durch Tempern des Implantationsdotierstoffprofiles 420 bei 1100 Grad Celsius für zwei Stunden erhalten. Das getemperte Dotierstoffprofil 421 zeigt ein Plateau, das sich von etwa 3,8 Mikrometer bis über 6,5 Mikrometer hinaus erstreckt. Außerhalb des Plateaugebietes nimmt die Dotierstoffkonzentration mit einer höheren Rate als eine Gauss-Verteilung ab, die den gleichen Dotierstoffkonzentrationsänderungswert innerhalb eines Bereiches über der gleichen Länge haben würde.
  • Die 7A und 7B beziehen sich auf eine weitere Halbleitervorrichtung 500, die ein IGFET ist. Eine Halbleiterscheibe bzw. ein Halbleiterkörper 100 umfasst eine epitaktische Schicht 150, die auf einer Substratschicht 139 gebildet ist. Die Substratschicht 139 kann einen ersten Leitfähigkeitstyp haben. In der epitaktischen Schicht 150 sind Bodyzonen 120 eines zweiten Leitfähigkeitstyps als Implantationswannen gebildet. Teile der epitaktischen Schicht außerhalb der Bodyzonen 120 bilden eine Driftzone 136 des ersten Leitfähigkeitstyps. Sourcezonen 110 des ersten Leitfähigkeitstyps sind als Implantationswannen innerhalb der Implantationswanne der Bodyzone 120 gebildet. Die Sourcezonen 110 und hochdotierte Bodykontaktzonen 121 des zweiten Leitfähigkeitstyps grenzen direkt an die erste Oberfläche 101 der Halbleiterscheibe 100 an. Eine erste Metallschicht 310 ist in einem Abstand zu der ersten Oberfläche 101 vorgesehen, und Kontaktstrukturen 320 erstrecken sich zwischen der Metallschicht 310 und der ersten Oberfläche 101. Die Kontaktstrukturen 320 verbinden elektrisch die erste Metallschicht 310 mit den Bodykontaktzonen 121 und den Sourcezonen 110. Ein Gatedielektrikum 212 trennt die Bodyzone 120 und die Gateelektrode 250.
  • Gemäß dem dargestellten Ausführungsbeispiel ist die Gateelektrode 250 in einem Abstand zu der Halbleiterscheibe 100 vorgesehen. Gemäß anderen Ausführungsbeispielen können die Gateelektrode 250 und das Gatedielektrikum 212 in einem Trench oder Graben gebildet sind, der sich von der ersten Oberfläche 101 in die Halbleiterscheibe 100 erstreckt. Eine dielektrische Struktur 210 isoliert elektrisch die erste Metallschicht 310 von der Gateelektrode 250 und der Driftzone 136.
  • Eine zweite Metallschicht 390 ist auf einer zweiten Oberfläche 102 der Halbleiterscheibe 100 entgegengesetzt zu der ersten Oberfläche 101 gebildet. Was weitere Einzelheiten und Materialien anbelangt, so wird Bezug genommen auf die Beschreibung der 2A. Weitere Ausführungsbeispiele können sich auf einen IGBT mit einer Substratschicht 139 des zweiten Leitfähigkeitstyps beziehen.
  • Außerhalb der Bodykontaktzonen 121 haben die Bodyzonen 120 ein vertikales Dotierungsprofil 440 senkrecht zu der ersten Oberfläche 101, das einen ersten Teil p1 und zweite Teile p2 umfasst, die an beide Seiten des ersten Teiles p1 angrenzen. Im ersten Teil p1 ändert sich eine Dotierstoffkonzentration um höchstens 30 % eines Maximalwertes innerhalb des ersten Teiles p1. Der zweite Teil p2, der an die Driftzone 136 angrenzt, endet wo die Dotierstoffkonzentration 441 der Driftzone 136 die Dotierstoffkonzentration der Bodyzone 120 überschreitet und kompensiert. In den zweiten Teilen p2 ist die Dotierstoffkonzentration niedriger oder höher als in dem ersten Teil p1. Das Verhältnis der Länge des ersten Teiles p1 zu der Gesamtlänge der ersten und zweiten Teile p1, p2 beträgt wenigstens 50 %. Gemäß einem Ausführungsbeispiel ist die Abweichung innerhalb der Bodyzone 120 höchstens 15 % für mehr als 50 % der vertikalen Ausdehnung der Bodyzone 120, beispielsweise wenigstens 65 % oder wenigstens 80 % der vertikalen Ausdehnung der Bodyzone 120.
  • Die Sourcezone 110, die Bodyzone 120 und die Driftzone 132 bilden einen parasitären npn-Bipolartransistor 128. Während eines Betriebes der Halbleitervorrichtung 500 können sich Ladungsträger innerhalb der Bodyzone 120 ansammeln. Die stark dotierte Bodykontaktzone 121 führt die sich ansammelnden Ladungsträger aus der Bodyzone 120 ab. Für die von Gebieten der Bodyzone 120 nahe zu dem pn-Übergang zu der Drainzone 132 abgeführten Ladungsträger ist ein parasitärer Widerstand 129 in dem Pfad zu der hochdotierten Bodykontaktzone 121 wirksam. Ein Spannungsabfall tritt innerhalb der Bodyzone 120 auf und kann in einem Basispotential des parasitären npn-Bipolartransistors 128 über der Schwellenspannung resultieren, bei welcher der parasitäre npn-Transistor 128 einschaltet, was einen Latch-up- bzw. Sperrzustand der Halbleitervorrichtung 500 hervorruft.
  • Verglichen mit herkömmlichen Vorrichtungen reduzieren die hochgleichmäßigen vertikalen und lateralen Dotierstoffkonzentrationen der Bodyzone 120 merklich den parasitären Widerstand 129. Das Auftreten von Latch-up- bzw. Sperreffekten ist zu höheren Strömen verschoben.
  • Gemäß einem Ausführungsbeispiel beruht die Halbleitervorrichtung 500 auf SiC. Das Temperaturbudget für Diffusionsprozesse, das in SiC hoch ist, kann merklich reduziert werden.
  • 8 bezieht sich auf ein Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung. Eine erste Unterschicht wird durch Epitaxie auf einer Substratschicht aufgewachsen (802). Fremdstoffe oder Verunreinigungen eines ersten Leitfähigkeitstyps werden in erste Abschnitte einer freiliegenden ersten Oberfläche der ersten Unterschicht unter Verwendung eines Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz implantiert (804). Bei dem Ionenimplantationsprozess mit ausgerichteter niedriger Divergenz weicht eine Hauptstrahlrichtung von einer Hauptkristallrichtung, längs welcher eine Kanalisierung von implantierten Ionen auftritt, um höchstens ± 1 Grad, beispielsweise höchstens ± 0,8 Grad, ± 0,5 Grad, ± 0,3 Grad oder ± 0,15 Grad ab. Je geringer die Abweichung ist, desto ausgeprägter ist der Kanalisierungseffekt. Gemäß einem Ausführungsbeispiel beträgt die Abweichung zwischen der für die Kanalisierung gewählten Hauptkristallrichtung und der Hauptstrahlrichtung 0 Grad.
  • Eine Hauptstrahl-Einfallswinkeldivergenz beträgt höchstens ± 0,5 Grad, beispielsweise höchstens ± 0,3 Grad. Gemäß einem Ausführungsbeispiel beträgt die Hauptstrahl-Einfallswinkeldivergenz höchstens ± 0,15 Grad. Eine zweite Unterschicht wird auf der ersten Unterschicht durch Epitaxie aufgewachsen (806). Fremdstoffe des ersten Leitfähigkeitstyps werden in Abschnitte einer freiliegenden ersten Oberfläche der zweiten Unterschicht in einer Projektion der ersten Abschnitte längs der Hauptkristallrichtung implantiert, indem der Ionenimplantationsprozess mit ausgerichteter niedriger Divergenz verwendet wird (808).

Claims (14)

  1. Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung, umfassend: Aufwachsen durch Epitaxie von einer ersten Unterschicht (131) auf einer Substratschicht (139), Implantieren von Fremdstoffen (402) eines ersten Leitfähigkeitstyps in ersten Abschnitten einer ersten Oberfläche (101a) der ersten Unterschicht (131) mittels eines Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz, wobei eine Hauptstrahlrichtung (495) von einer Hauptkristallrichtung (485), längs welcher eine Kanalisierung von implantierten Ionen auftritt, um höchstens 1 Grad abweicht und eine Hauptstrahl-Einfallswinkeldivergenz höchstens ± 0,5 Grad beträgt, Aufwachsen durch Epitaxie von einer zweiten Unterschicht (131) auf der ersten Unterschicht (131), und Implantieren von Fremdstoffen (402) des ersten Leitfähigkeitstyps in Abschnitten einer ersten Oberfläche (101b) der zweiten Unterschicht (131) in einer Projektion der ersten Abschnitte längs der Hauptkristallrichtung (485) mittels des Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz.
  2. Verfahren nach Anspruch 1, wobei eine Schrägstellung von höchstens 1 Grad zwischen der Hauptstrahlrichtung (495) und der Hauptkristallrichtung (485), längs welcher einer Kanalisierung von implantierten Ionen auftritt, und die Hauptstrahl-Einfallswinkeldivergenz von höchstens ± 0,5 Grad für wenigstens 80 % eines Gebietes eines Wafers einschließlich der Substratschicht (139) erreicht werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei während des Implantierens von Fremdstoffen ein Steuern und erneutes Einstellen eines Winkels zwischen der ersten Oberfläche (101a, 101b) und der Hauptstrahlrichtung (495) derart erfolgt, dass die Hauptstrahlrichtung (495) mit der Hauptkristallrichtung (485) bei einer Hauptstrahl-Einfallswinkeldivergenz von höchstens ± 0,3 Grad übereinstimmt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Unterschichten (131) ein kubisches Diamantkristallgitter haben, wobei die ersten Oberflächen (101a, 101b) der Unterschichten (131) mit einer {100} Kristallfläche übereinstimmen und die Hauptkristallrichtung (485) die <110>-Richtung ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassend: Wiederholen in einer vorbestimmten Anzahl von einer Sequenz mit Aufwachsen einer Unterschicht (131) durch Epitaxie und Implantieren von Fremdstoffen (402) des ersten Leitfähigkeitstyps in Abschnitten der Unterschicht (131) in einer Projektion der ersten Abschnitte längs der Hauptkristallrichtung (485) .
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei ein Implantieren von Fremdstoffen des ersten Leitfähigkeitstyps zwei oder mehr Implantationsprozesse bei verschiedenen Beschleunigungsspannungen umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Unterschichten (131) als in-situ dotierte p-Typ-Schichten aufgewachsen werden und der erste Leitfähigkeitstyp der n-Typ ist.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Unterschichten (131) als intrinsische Unterschichten (131) aufgewachsen werden.
  9. Verfahren nach Anspruch 8, weiterhin umfassend: Implantieren von Fremdstoffen (401) eines zweiten Leitfähigkeitstyps in zweiten Abschnitten der ersten Oberfläche (101a) der ersten Unterschicht (131) mittels des Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz vor Aufwachsen der zweiten Unterschicht (131), und Implantieren von Fremdstoffen (401) des zweiten Leitfähigkeitstyps in Abschnitten der ersten Oberfläche (101b) der zweiten Unterschicht (131) in einer vertikalen Projektion der zweiten Abschnitte mittels des Ionenimplantationsprozesses mit ausgerichteter niedriger Divergenz.
  10. Verfahren nach Anspruch 9, wobei der erste Leifähigkeitstyp der n-Typ ist, der zweite Leitfähigkeitstyp der p-Typ ist, die Fremdstoffe des ersten Leitfähigkeitstyps Phosphor-Atome sind und die Fremdstoffe des zweiten Leitfähigkeitstyps Bor-Atome sind.
  11. Verfahren nach Anspruch 10, wobei ein Implantieren von Fremdstoffen des p-Typs wenigstens zwei Implantationsprozesse bei verschiedenen Beschleunigungsspannungen und/oder Einfallswinkeln je Unterschicht (131) umfasst.
  12. Verfahren nach Anspruch 10, wobei für jede Unterschicht (131) ein Implantieren von Fremdstoffen des p-Typs wenigstens einen Implantationsprozess mehr umfasst als ein Implantieren von Fremdstoffen des n-Typs.
  13. Verfahren nach Anspruch 10, wobei eine Sequenz mit einem Aufwachsen einer Unterschicht (131) durch Epitaxie und Implantieren von Fremdstoffen des ersten und zweiten Leitfähigkeitstyps in Abschnitten der Unterschicht in einer Projektion der ersten und zweiten Abschnitte längs der Hauptkristallrichtung (485) wenigstens zwei Mal wiederholt wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Substratschicht (139) ein Silicium- oder Siliciumkarbidsubstrat ist.
DE102013107632.7A 2012-07-18 2013-07-17 Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation Active DE102013107632B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/552,014 US8710620B2 (en) 2012-07-18 2012-07-18 Method of manufacturing semiconductor devices using ion implantation
US13/552,014 2012-07-18

Publications (2)

Publication Number Publication Date
DE102013107632A1 DE102013107632A1 (de) 2014-01-23
DE102013107632B4 true DE102013107632B4 (de) 2022-03-17

Family

ID=49880007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013107632.7A Active DE102013107632B4 (de) 2012-07-18 2013-07-17 Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation

Country Status (3)

Country Link
US (2) US8710620B2 (de)
CN (2) CN103578941B (de)
DE (1) DE102013107632B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO332231B1 (no) * 2010-01-18 2012-08-06 Cisco Systems Int Sarl Metode for a parre datamaskiner og videokonferanseinnretninger
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9209027B1 (en) 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
US9349799B2 (en) 2014-08-14 2016-05-24 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
CN105529262A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
DE102015117821B4 (de) * 2015-10-20 2021-09-09 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
DE102015118322B4 (de) * 2015-10-27 2024-04-04 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
CN105355656B (zh) * 2015-11-23 2019-02-15 江苏物联网研究发展中心 能降低米勒电容的超结igbt器件
DE102016102865B4 (de) 2016-02-18 2024-04-25 Infineon Technologies Ag Ein Verfahren zum Implantieren von Ionen in ein Halbleitersubstrat
DE102016110523B4 (de) * 2016-06-08 2023-04-06 Infineon Technologies Ag Verarbeiten einer Leistungshalbleitervorrichtung
CN105977161A (zh) * 2016-06-21 2016-09-28 中航（重庆）微电子有限公司 超结结构及其制备方法
CN107622939A (zh) * 2016-07-15 2018-01-23 超致（上海）半导体有限公司 一种半导体器件的制造方法
CN106229336A (zh) * 2016-08-11 2016-12-14 上海超致半导体科技有限公司 一种超结器件的制造方法
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps
CN107195682B (zh) * 2017-05-27 2020-06-09 上海华虹宏力半导体制造有限公司 超结器件及其制造方法
CN107359116B (zh) * 2017-07-12 2020-12-04 叶豪 一种埋层外延超结二极管及其制作方法
WO2019040950A1 (en) * 2017-08-25 2019-02-28 Trustees Of Dartmouth College SINGLE MASK SIDE DOPING PROFILES
CN107833911B (zh) * 2017-12-06 2024-07-23 无锡橙芯微电子科技有限公司 一种能降低超结器件导通电阻的外延结构及制作方法
US10825733B2 (en) 2018-10-25 2020-11-03 United Silicon Carbide, Inc. Reusable wide bandgap semiconductor substrate
CN111326567A (zh) * 2020-03-06 2020-06-23 上海瞻芯电子科技有限公司 超级结的制造方法及其超级结肖特基二极管
DE102020001842A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmiges photonisches III-V-Halbleiterbauelement
US12057316B2 (en) * 2021-09-16 2024-08-06 Infineon Technologies Ag Semiconductor device fabricated using channeling implant

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082570A1 (en) 2003-10-21 2005-04-21 Srikant Sridevan Superjunction device with improved ruggedness
US6888195B2 (en) 2002-09-25 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles
US20110233656A1 (en) 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
US7064491B2 (en) * 2000-11-30 2006-06-20 Semequip, Inc. Ion implantation system and control method
EP1363332B1 (de) * 2001-02-21 2016-10-12 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement und verfahren zu seiner herstellung
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
CN101364539B (zh) * 2007-08-09 2013-05-29 中芯国际集成电路制造(上海)有限公司 栅层的制造方法、半导体器件的制造方法和半导体结构
KR101578931B1 (ko) * 2008-12-05 2015-12-21 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888195B2 (en) 2002-09-25 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles
US20050082570A1 (en) 2003-10-21 2005-04-21 Srikant Sridevan Superjunction device with improved ruggedness
US20110233656A1 (en) 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN105957887A (zh) 2016-09-21
CN103578941B (zh) 2016-12-28
US9105487B2 (en) 2015-08-11
US20140175593A1 (en) 2014-06-26
US8710620B2 (en) 2014-04-29
CN103578941A (zh) 2014-02-12
DE102013107632A1 (de) 2014-01-23
CN105957887B (zh) 2019-06-18
US20140021590A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017003957T5 (de) Halbleiterelement
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
WO2002025740A1 (de) Hochvolt-diode und verfahren zu deren herstellung
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102017107327B4 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102017128247A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102014113734B4 (de) Verfahren zur herstellung von halbleiterregionen, die fremdstoffe enthalten
DE102014107161B4 (de) Verfahren zur Herstellung eines IGBTs und IGBT
DE102016112111B4 (de) Superjunction-halbleitervorrichtung
DE102017111925B4 (de) Kombinierter Gategraben- und Kontaktätzprozess
DE102018129467A1 (de) Verfahren zum herstellen eines halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102013022664

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative