DE102015117821B4 - Verfahren zum Bilden eines Halbleiterbauelements - Google Patents

Verfahren zum Bilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102015117821B4
DE102015117821B4 DE102015117821.4A DE102015117821A DE102015117821B4 DE 102015117821 B4 DE102015117821 B4 DE 102015117821B4 DE 102015117821 A DE102015117821 A DE 102015117821A DE 102015117821 B4 DE102015117821 B4 DE 102015117821B4
Authority
DE
Germany
Prior art keywords
doping
semiconductor substrate
ions
implantation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015117821.4A
Other languages
English (en)
Other versions
DE102015117821A1 (de
Inventor
Johannes Georg Laven
Hans-Joachim Schulze
Werner Schustereder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015117821.4A priority Critical patent/DE102015117821B4/de
Priority to US15/297,914 priority patent/US9960044B2/en
Priority to CN201610913348.9A priority patent/CN107039270B/zh
Publication of DE102015117821A1 publication Critical patent/DE102015117821A1/de
Priority to US15/961,525 priority patent/US10615039B2/en
Application granted granted Critical
Publication of DE102015117821B4 publication Critical patent/DE102015117821B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

Ein Verfahren (100, 200) zum Bilden eines Halbleiterbauelements, umfassend:Implantieren (110) von Dotierungsionen in ein Halbleitersubstrat, wobei eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats weniger als ±0,5° während des Implantierens der Dotierungsionen in das Halbleitersubstrat ist; undSteuern (120) einer Temperatur des Halbleitersubstrats während der Implantation der Dotierungsionen, sodass die Temperatur des Halbleitersubstrats innerhalb eines Zieltemperaturbereichs für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der Dotierungsionen verwendet wird,wobei der Zieltemperaturbereich von einer unteren Zieltemperaturgrenze zu einer oberen Zieltemperaturgrenze reicht, wobei die untere Zieltemperaturgrenze gleich einer Zieltemperatur minus 30 °C ist und die obere Zieltemperaturgrenze gleich der Zieltemperatur plus 30 °C ist, wobei die Zieltemperatur höher als 80 °C ist, wobei die Hauptkristallrichtung (142) des Halbleitersubstrats (102) eine [110] oder [111] Richtung eines kubischen Diamantkristallgitters des Halbleitersubstrats (102) ist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele beziehen sich auf Konzepte für Halbleiterbauelementstrukturen und insbesondere auf ein Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements.
  • HINTERGRUND
  • Eine Inhomogenität von Dotierstoffkonzentrationsprofilen bei Halbleiterbauelementen kann zu Schwankungen der elektrischen Charakteristika (z. B. elektrische Feldstärke oder Leitfähigkeit) der Halbleiterbauelemente führen. Zum Beispiel können die Inhomogenität oder Unregelmäßigkeiten der Dotierungskonzentrationsprofile in hoch dotierten Regionen zu einem inhomogenen elektrischen Verhalten führen. Ferner können Verfahren für die Bildung von hoch dotierten Regionen zu einem Erhöhen von ungewollter Amorphisierung in dem Halbleitersubstrat führen.
  • Die Druckschrift DE 10 2014 117 538 A1 beschreibt ein bekanntes Verfahren zum Herstellen von Halbleitervorrichtungen. Ferner beschreibt die Druckschrift US 2009 / 0 311 839 A1 ein Verfahren zum Herstellen von Siliziumkarbidhalbleitern mit Graben-Gate-Struktur und die Druckschrift US 2015 / 0 028 350 A1 offenbart eine Ionenimplantation in Siliziumkarbid unter Verwendung von Channeling.
  • ZUSAMMENFASSUNG
  • Es besteht ein Bedarf zum Bereitstellen von Konzepten zum Bereitstellen von zuverlässigen Halbleiterbauelementen.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt werden.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Implantieren von Dotierungsionen in ein Halbleitersubstrat. Eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats ist weniger als ±0,5° während des Implantierens der Dotierungsionen in das Halbleitersubstrat. Das Verfahren umfasst ferner ein Steuern einer Temperatur des Halbleitersubstrats während der Implantation der Dotierungsionen, sodass die Temperatur des Halbleitersubstrats innerhalb eines Zieltemperaturbereichs für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der Dotierungsionen verwendet wird. Der Zieltemperaturbereich reicht von einer unteren Zieltemperaturgrenze zu einer oberen Zieltemperaturgrenze. Die untere Zieltemperaturgrenze ist gleich einer Zieltemperatur minus 30 °C und die obere Zieltemperaturgrenze ist gleich der Zieltemperatur plus 30 °C. Die Zieltemperatur ist höher als 80 °C.
  • Einige Ausführungsbeispiele beziehen sich auf ein weiteres Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Implantieren einer vordefinierten Dosis von Dotierungsionen in ein Halbleitersubstrat mit einer Implantationsenergie von zumindest 100 keV. Eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats ist weniger als ±0,5° während des Implantierens der Dotierungsionen in das Halbleitersubstrat. Das Verfahren umfasst ferner ein Steuern einer Temperatur des Halbleitersubstrats während der Implantation der vordefinierten Dosis von Dotierungsionen, sodass die Temperatur des Halbleitersubstrats höher als 80 °C für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird.
  • Einige Ausführungsbeispiele beziehen sich auf ein weiteres Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer Streuoxidschicht über zumindest einem Teil einer Hauptimplantationsoberfläche eines Halbleitersubstrats. Das Verfahren umfasst ferner ein Implantieren einer vordefinierten Dosis von Dotierungsionen in ein Halbleitersubstrat durch die Streuoxidschicht, derart, dass tiefere Dotierungsregionen in Regionen des Halbleitersubstrats ohne die Streuoxidschicht gebildet werden als in Regionen des Halbleitersubstrats, die durch die Streuoxidschicht bedeckt sind. Das Verfahren umfasst ferner ein Steuern einer Temperatur des Halbleitersubstrats während der Implantation der vordefinierten Dosis von Dotierungsionen, sodass die Temperatur des Halbleitersubstrats höher als 50 °C für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird.
  • Einige Ausführungsbeispiele beziehen sich auf ein Halbleiterbauelement. Das Halbleiterbauelement umfasst zumindest eine Bauelementdotierungsregion einer elektrischen Bauelementanordnung, die in einem Halbleitersubstrat angeordnet ist. Die zumindest eine Bauelementdotierungsregion weist eine vertikale Abmessung von mehr als 500 nm auf. Der Abschnitt der zumindest einen Bauelementdotierungsregion weist eine Dotierungskonzentration größer als 1*1015 Dotierstoffatome pro cm3 auf. Die Dotierungskonzentration des Abschnitts der zumindest einen Bauelementdotierungsregion variiert um weniger als 20 % von einer maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion.
  • Figurenliste
  • Einige Ausführungsbeispiele von Vorrichtungen und/oder Verfahren werden nachfolgend nur beispielhaft und unter Bezugnahme auf die beiliegenden Figuren beschrieben, in denen
    • 1A ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
    • 1B eine schematische Darstellung des Verfahrens zum Bilden des Halbleiterbauelements zeigt;
    • 2 ein Flussdiagramm eines weiteren Verfahrens zum Bilden eines Halbleiterbauelements zeigt;
    • 3A ein Diagramm einer Dotierungskonzentration (cm-3) gegen Tiefe (µm) zeigt, basierend auf einer Implantation von Phosphordotierungsionen unter unterschiedlichen Implantationsbedingungen;
    • 3B ein Diagramm einer Dotierungskonzentration (cm-3) gegen Tiefe (µm) zeigt, basierend auf einer Implantation von Arsendotierungsionen unter unterschiedlichen Implantationsbedingungen;
    • 4 eine schematische Darstellung eines Halbleiterbauelements zeigt; und
    • 5 ein Flussdiagramm eines weiteren Verfahrens zum Bilden eines Halbleiterbauelements zeigt.
  • DETAILLIERTE BESCHREIBUNG
  • Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich Ausführungsbeispiele für verschiedene Modifikationen und alternative Formen eignen, werden dementsprechend Ausführungsbeispiele derselben in den Figuren beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Ausführungsbeispiele alle in den Rahmen der Offenbarung fallenden Modifikationen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Bezugszeichen auf gleiche oder ähnliche Elemente.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt“ mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzten Ausdrücke sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen“ gegenüber „direkt zwischen“, „benachbart“ gegenüber „direkt benachbart“ usw.).
  • Die hier verwendete Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Singularformen „ein, eine“ und „das, der, die“ auch die Pluralformen umfassen, es sei denn im Zusammenhang wird deutlich etwas anderes angegeben. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweisen“ und/oder „aufweisend“ bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
  • Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern Definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht. Sollte die vorliegende Offenbarung jedoch einem Begriff eine bestimmte Bedeutung geben, die von einer Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann verstanden wird abweicht, ist diese Bedeutung in dem konkreten Kontext, in dem diese Definition gegeben ist, zu berücksichtigen.
  • 1A zeigt ein Flussdiagramm eines Verfahrens 100 zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
  • Das Verfahren 100 umfasst ein Implantieren 110 von Dotierungsionen in ein Halbleitersubstrat. Eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats ist weniger als ±0,5° während des Implantierens der Dotierungsionen in das Halbleitersubstrat.
  • Das Verfahren 100 umfasst ferner ein Steuern 120 einer Temperatur des Halbleitersubstrats während der Implantation der Dotierungsionen, sodass die Temperatur des Halbleitersubstrats innerhalb eines Zieltemperaturbereichs für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der Dotierungsionen verwendet wird. Der Zieltemperaturbereich reicht von einer unteren Zieltemperaturgrenze zu einer oberen Zieltemperaturgrenze. Die untere Zieltemperaturgrenze ist gleich einer Zieltemperatur minus 30 °C und die obere Zieltemperaturgrenze ist gleich der Zieltemperatur plus 30 °C. Die Zieltemperatur ist höher als 80 °C.
  • Da die Abweichung zwischen der Hauptrichtung des Dotierungsionenstrahls, der die Dotierungsionen implantiert, und der Hauptkristallrichtung des Halbleitersubstrats weniger als ±0,5° ist, und aufgrund des Steuerns der Temperatur des Halbleitersubstrats auf innerhalb eines Zieltemperaturbereichs, können verbesserte Dotierungsprofile erhalten werden. Zum Beispiel kann eine homogenere Dotierung über eine größere Implantationstiefe oder -volumen (z. B. größer als 100 nm) bereitgestellt werden. Zum Beispiel können Schwankungen einer Dotierungskonzentration und/oder eine ungewollte Amorphisierung in dem Halbleitersubstrat reduziert werden.
  • 1B zeigt eine schematische Darstellung 150 des Verfahrens 100 zum Bilden des Halbleiterbauelements.
  • Die Hauptrichtung des Ionenstrahls 141 kann eine Richtung sein, in der die Dotierungsionen in Richtung des Halbleitersubstrats 102 beschleunigt werden. Zum Beispiel kann die Hauptrichtung des Ionenstrahls 141 eine Richtung sein, in der ein Großteil der Dotierungsionen (z. B. mehr als 80 %, oder mehr als 90 %, oder mehr als 99 %), die zum Beispiel durch eine Implantationsvorrichtung oder -system implantiert werden, in Richtung des Halbleitersubstrats 102 beschleunigt wird (unter Nichtberücksichtigung einer Divergenz einer Minderheit von Dotierungsionen von der Hauptrichtung des Ionenstrahls 141). Eine Ionenstrahlquelle, die den Hauptionenstrahl erzeugt, sowie die Strahllinie, die den Ionenstrahl zu dem Halbleiter transportiert, können adaptiert werden, um einen ausgerichteten Implantationsionenstrahl mit geringer Divergenz zu erzeugen. Die Divergenz des Ionenstrahls in Bezug auf die Hauptstrahlrichtung 141 (z. B. eine Hauptstrahleinfallswinkeldivergenz) kann durch den Ionenstrahl und die Strahllinienquelle überwacht und neu angepasst werden, derart, dass die Strahldivergenz ±0,2° von der Hauptrichtung des Ionenstrahls 141 nicht überschreitet. Eine Gesamthauptstrahleinfallswinkeldivergenz ist, unter Berücksichtigung der Strahldivergenz, eines Durchbiegens (bowing) des Halbleitersubstrats 102, das sich durch eine mechanische Belastung ergibt, einer Neigung (tilt) der Oberfläche des Halbleitersubstrats 102 von der Kristallebene (Wafer-Schnitt) und anderer Mechanismen, weniger als ein kritischer Winkel, z. B. weniger als ±0,5° (oder z. B. weniger als ±0,3° oder z. B. weniger als ±0,2° oder z. B. weniger als ±0,15° oder z. B. weniger als ±0,1°).
  • Bei hohen Implantationsenergien kann der kritische Winkel, an dem Channeling auftritt, erklärt werden durch die Beziehung ψ C ≈ 2 q Ion q T 4 π ε 0 dE Ion  f u ¨ r E Ion > 2 q Ion q T 4 π ε 0 d a 2 .
    Figure DE102015117821B4_0001
  • ψc kann den kritischen Winkel repräsentieren, an dem Channeling auftritt. qlon kann die Ladung der implantierten Ionen repräsentieren, die eintreten oder in dem Kanal sind. qT kann die Ladung des Mediums repräsentieren, in dem das Ion wandert. ε0 kann die Vakuumpermittivität repräsentieren, d kann die Trenndistanz zwischen Atomen repräsentieren. EIon kann die Energie der implantierten Ionen repräsentieren, a kann die Abschirmlänge der Ion-Atom-Interaktion repräsentieren.
  • Bei niedrigen Implantationsenergien kann der kritische Winkel, an dem Channeling auftritt, erklärt werden durch die Beziehung ψ C ≈ a d 3 2 2 q Ion q T 4 π ε 0 dE Ion  f u ¨ r E Ion < 2 q Ion q T 4 π ε 0 d a 2 .
    Figure DE102015117821B4_0002
  • Die Hauptrichtung des Ionenstrahls 141 kann eine Hauptrichtung des Ionenstrahls 141 sein, der in das Halbleitersubstrat 102 eintritt (oder z. B. wenn der Ionenstrahl in das Halbleitersubstrat 102 eintritt). Zum Beispiel kann die Hauptrichtung des Ionenstrahls 141 ein Einfallswinkel des Ionenstrahls z. B. an einer lateralen (Implantations-)Oberfläche des Halbleitersubstrats 102 sein (oder kann durch einen selben repräsentiert sein).
  • Die Hauptkristallrichtung 142 des Halbleitersubstrats 102 kann eine Richtung einer kristallinen Struktur des Halbleitersubstrats 102 sein, bei der die Dotierungsionen, die in das Halbleitersubstrat 102 implantiert sind, eine minimale Streu- oder Stoppleistung (z. B. Widerstand) antreffen im Vergleich zu anderen Richtungen der kristallinen Struktur des Halbleitersubstrats 102. Zum Beispiel kann die Hauptkristallrichtung 142 des Halbleitersubstrats 102 eine Richtung einer Kristallstruktur des Halbleitersubstrats 102 sein, die weniger Stoppleistung (oder eine tiefere Penetrationstiefe) aufweist als andere (kristallographische) Richtungen.
  • Die Hauptkristallrichtung 142 des Halbleitersubstrats 102 kann eine Richtung der kristallinen Struktur des Halbleitersubstrats 102 sein, bei der Ionen-Channeling von zumindest 70 % (oder zumindest 80 % oder zumindest 90 %) der implantierten Dotierungsionen in dem Halbleitersubstrat 102 auftritt. Zum Beispiel können zumindest 70 % der implantierten Dotierungsionen das Halbleitersubstrat 102 in der Hauptkristallrichtung 142 um eine Penetrationstiefe von zumindest 30 % (oder z. B. zumindest 10 % oder zumindest 50 % oder zumindest 100 %) größer als eine Penetrationstiefe in anderen kristallographischen Richtungen durchdringen.
  • Zum Beispiel kann die Hauptkristallrichtung 142 eine [110] Richtung eines kubischen Diamantkristallgitters eines (100) Halbleitersubstrats 102 (z. B. eines Silizium-Si-Substrats) sein. Alternativ kann die Hauptkristallrichtung 142 z. B. eine [111] Richtung eines kubischen Diamantkristallgitters des Halbleiter- (z. B. Si-) Substrats 102 sein. Alternativ oder optional kann die Hauptkristallrichtung 142 z. B. eine Richtung (z. B. eine [0001] Richtung) einer sechseckigen (oder Wurtzit-)Kristallstruktur des Halbleitersubstrats 102 (z. B. eines Siliziumcarbid-SiC- oder Galliumnitrid-GaN-Substrats) sein.
  • Das Verfahren kann ein Steuern eines Winkels zwischen der Hauptrichtung des Dotierungsionenstrahls und einer lateralen Hauptoberfläche des Halbleitersubstrats 102 während des Implantierens 110 der Dotierungsionen in das Halbleitersubstrat 102 umfassen, derart, dass ein Einfallswinkel des Dotierungsionenstrahls von der Hauptkristallrichtung 142 um weniger als ±0,5° (oder z. B. weniger als ±0,3°) abweicht.
  • Die Abweichung zwischen der Hauptrichtung des Dotierungsionenstrahls 141 und der Hauptkristallrichtung 142 des Halbleitersubstrats 102 kann auf verschiedene Weise gesteuert werden. Zum Beispiel kann das Halbleitersubstrat 102 auf einem Substratträger liegen oder an einem selben befestigt sein. Eine erste Neigungssensoreinheit kann eine Neigung (inclination) des Substratträgers oder des Halbleitersubstrats 102 in Bezug auf eine Referenzebene oder in Bezug auf eine Hauptstrahlrichtung 141 erfassen. Alternativ oder zusätzlich kann eine zweite Neigungssensoreinheit eine Neigung der Hauptstrahlrichtung 141 eines Ionenstrahls, der durch eine Ionenstrahlquelle erzeugt wird, in Bezug auf eine Referenzachse oder in Bezug auf die Oberfläche des Halbleitersubstrats 102 erfassen. Eine erste Betätigungseinheit kann die Neigung des Substratträgers oder des Halbleitersubstrats 102 ansprechend auf Signale, die von der ersten und/oder zweiten Neigungssensoreinheit empfangen werden, anpassen. Alternativ oder zusätzlich kann eine zweite Betätigungseinheit die Ionenstrahlquelle steuern, um die Neigung der Hauptstrahlrichtung 141 ansprechend auf Signale, die von der ersten und/oder zweiten Neigungssensoreinheit empfangen werden, anzupassen.
  • Die Bedingungen betreffend die Hauptstrahlrichtung 141 und die Hauptstrahleinfallswinkeldivergenz können für zumindest 80 % der Oberfläche des Halbleitersubstrats 102, das implantiert werden soll, erfüllt werden. Gemäß einem Ausführungsbeispiel werden die Bedingungen betreffend die Hauptstrahlrichtung 141 und die Hauptstrahleinfallswinkeldivergenz für zumindest 90 % (oder zumindest 95 %) der Oberfläche des Halbleitersubstrats 102, das implantiert werden soll, erfüllt.
  • Unter Verwendung von zumindest einer der Neigungssensoreinheiten und zumindest einer der Betätigungseinheiten kann das Halbleitersubstrat 102 mit der Hauptstrahlrichtung 141 ausgerichtet werden, derart, dass die Hauptstrahlrichtung 141 zumindest ungefähr mit der Hauptkristallrichtung 142 zusammenfällt, bei einer Abweichung zwischen der Hauptstrahlrichtung 141 und der Hauptkristallrichtung 142 von weniger als ±0,5° (oder z. B. weniger als ±0,3° oder z. B. weniger als ±0,15° oder z. B. 0°). Je kleiner die Abweichung, umso ausgeprägter ist der Channeling-Effekt.
  • Während der Implantation 110 der Dotierungsionen kann ein Winkel zwischen der freigelegten lateralen Oberfläche des Halbleitersubstrats 102 und der Hauptstrahlrichtung 141 erfasst werden und neu angepasst werden, derart, dass der Winkel zwischen der Hauptstrahlrichtung 141 und der Hauptkristallrichtung 142 weniger als ±0,5° bei einer Hauptstrahleinfallswinkeldivergenz von höchstens ±0,5° ist.
  • Die Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats ist weniger als ±0,5° während des Implantierens der Dotierungsionen in das Halbleitersubstrat (z. B. für mehr als 50 % oder z. B. mehr als 60 % oder z. B. mehr als 80 % oder z. B. mehr als 90 % oder z. B. mehr als 99 % der Dauer zum Implantieren der Dotierungsionen in das Halbleitersubstrat).
  • Die laterale Oberfläche (oder Implantationsoberfläche) des Halbleitersubstrats 102 kann die Oberfläche sein, in die (oder von der) die Dotierungsionen während des Herstellens des Halbleiterbauelements implantiert werden. Zum Beispiel kann eine laterale Oberfläche oder eine laterale Abmessung (z. B. ein Durchmesser oder eine Länge) der Hauptoberfläche der Halbleiterstruktur z. B. mehr als 100 Mal (oder mehr als 1000 Mal oder mehr als 10000 Mal) größer sein als eine Distanz zwischen einer ersten lateralen Oberfläche des Halbleitersubstrats 102 und einer zweiten gegenüberliegenden lateralen Oberfläche des Halbleitersubstrats 102.
  • Die Implantationsoberfläche kann eine Vorderseitenoberfläche und/oder eine Rückseitenoberfläche des Halbleitersubstrats 102 sein. Zum Beispiel kann die Vorderseitenoberfläche des Halbleitersubstrats 102 eine Halbleiteroberfläche des Halbleitersubstrats 102 in Richtung von Metallschichten, Isolierungsschichten oder Passivierungsschichten oben auf der Halbleiteroberfläche sein. Im Vergleich zu einem prinzipiell vertikalen Rand (der sich z. B. aus einem Trennen des Halbleitersubstrats 102 von anderen ergibt) des Halbleitersubstrats 102 kann die Oberfläche des Halbleitersubstrats 102 eine prinzipiell horizontale Oberfläche sein, die sich lateral erstreckt. Die Oberfläche des Halbleitersubstrats 102 kann eine prinzipiell ebenflächige Ebene sein (z. B. unter Vernachlässigung einer Unebenheit der Halbleiterstruktur aufgrund des Herstellungsprozesses oder von Gräben). Zum Beispiel kann die Vorderseitenoberfläche des Halbleitersubstrats 102 die Schnittstelle zwischen dem Halbleitermaterial und einer Isolierungsschicht, Metallschicht oder Passivierungsschicht oben auf dem Halbleitersubstrat 102 sein. Zum Beispiel können sich mehr komplexe Strukturen an der Vorderseitenoberfläche des Halbleitersubstrats 102 als an der Rückseite des Halbleitersubstrats 102 befinden. Eine Rückseitenoberfläche des Halbleitersubstrats 102 kann eine Seite oder Oberfläche des Halbleitersubstrats 102 sein, an der eine Rückseitenmetallisierungskontaktstruktur, die mehr als 50 % (oder z. B. mehr als 80 %) der Rückseitenoberfläche des Halbleitersubstrats 102 abdeckt, gebildet werden soll (oder wird).
  • Eine vertikale Richtung kann z. B. perpendikulär oder orthogonal zu einer lateralen Oberfläche des Halbleitersubstrats 102 sein.
  • Das Verfahren kann ein Implantieren 110 der Dotierungsionen in das Halbleitersubstrat 102 bei einer Implantationsenergie von größer als 100 keV umfassen. Die Dotierungsionen können durch das Ionenimplantationssystem auf eine erwünschte Energie beschleunigt werden. Zum Beispiel können die Dotierungsionen auf eine Implantationsenergie von zumindest 100 keV beschleunigt werden. Die Implantationsenergie der Dotierungsionen kann die Penetrationstiefe und das Dotierungsprofil in einer vertikalen Richtung bestimmen. Zum Beispiel kann die Implantationsenergie gemäß einer erwünschten Tiefe eines Maximums von Donatoren, das basierend auf den implantierten Dotierungsionen oder einem Bereichsende der implantierten Dotierungsionen erzeugt wird, ausgewählt werden. Zum Beispiel kann eine Implantationsenergie von zumindest 100 keV ausreichend sein zum Implementieren von Dotierungsregionen (z. B. einer Feldstopp-Region oder einer Drift-Region) verschiedener elektrischer Elemente (z. B. einer Transistorstruktur oder einer Diodenstruktur). Zum Beispiel können Implantationsenergien höher als 200 keV (oder höher als 500 keV oder höher als 1000 keV oder sogar höher als 3000 meV) verwendet werden.
  • Zum Beispiel kann sich eine Dotierungsregion, die durch die Implantation von Dotierungsionen (z. B. an einer Region des Bereichsendes der Dotierungsionenimplantation) gebildet ist, in einer Tiefe in Bezug auf eine erste Oberfläche des Halbleitersubstrats 102 befinden, die zum Implantieren der Dotierungsionen in das Halbleitersubstrat 102 verwendet wird. Das Verhältnis zwischen der Konzentration von Dotierstoffen an dem Bereichsende der Dotierungsionenimplantation und der Konzentration von Dotierstoffen an einer Hälfte des Bereichsendes kann von der Substrattemperatur während der Implantation von Dotierungsionen abhängen. Zum Beispiel kann das Verhältnis zwischen der Konzentration von Dotierstoffen an dem Bereichsende der Dotierungsionenimplantation und der Konzentration von Dotierstoffen an einer Hälfte des Bereichsendes angepasst oder ausgewählt werden durch ein Auswählen einer entsprechenden Temperatur (einer Zieltemperatur) des Halbleitersubstrats 102 während der Dotierungsionenimplantation.
  • Das Verfahren kann z.B. ein Implantieren 110 der Dotierungsionen in das Halbleitersubstrat 102 bei einer Implantationsdosis von größer als 1*1013 Dotierungsionen pro cm2 (oder z. B. größer als 1*1014 Dotierungsionen pro cm2 oder z. B. größer als 1*1015 Dotierungsionen pro cm2 oder z. B. größer als 1*1016 Dotierungsionen pro cm2) umfassen. Die (vordefinierte) Dosis von Dotierungsionen, die implantiert werden sollen, kann gemäß einem erwünschten Dotierungsprofil oder Dotierungsverteilung innerhalb des Halbleitersubstrats 102 des zu bildendenden Halbleiterbauelements ausgewählt werden. Zum Beispiel kann eine Basisdotierung des Halbleitersubstrats 102 oder eine Dotierungsregion (z. B. Feldstopp-Region) eines elektrischen Elements (z. B. Transistor oder Diode) durch ein Implantieren der vordefinierten Dosis von Dotierungsionen implementiert werden.
  • Die Dotierungsionen können zumindest einen Dotierungsionentyp aus der folgenden Gruppe von Dotierungsionentypen umfassen. Die Gruppe von Dotierungsionentypen besteht aus: Borionen, Phosphorionen, Aluminiumionen, Stickstoffionen, Antimonionen, Magnesiumionen, Indiumionen, Galliumionen oder Arsenionen. Alternativ oder optional können die Dotierungsionen z. B. Protonen sein.
  • Die Temperatur des Halbleitersubstrats 102 kann auf verschiedene Weise gesteuert 120 werden. Zum Beispiel kann ein Substratträger (der z. B. das Halbleitersubstrat 102 während der Dotierungsionenimplantation trägt) ein Mittel zum Erwärmen und/oder Kühlen des Halbleitersubstrats 102 (z. B. integriertes Erwärmerbauelement und/oder Kühlungsbauelement) während der Implantation der Dotierungsionen umfassen. Zusätzlich oder alternativ kann das Implantationssystem, das zum Implantieren der Dotierungsionen verwendet wird, eine Prozesskammer mit einer steuerbaren Temperatur umfassen, sodass die Temperatur innerhalb der Prozesskammer während der Dotierungsionenimplantation gesteuert werden kann. Zum Beispiel kann die Temperatur des Halbleitersubstrats 102 während der Implantation der vordefinierten Dosis von Dotierungsionen gemessen werden (z. B. durch einen Temperatursensor an dem Halbleitersubstrat 102 oder durch eine Infrarot-Temperaturmessung), und die Temperatur des Halbleitersubstrats 102 kann basierend auf der gemessenen Temperatur angepasst werden (z. B. durch ein Anpassen einer Wärmeleistung eines Mittels zum Erwärmen und/oder Kühlen des Halbleitersubstrats 102 und/oder durch ein Anpassen eines Strahlenstroms der Dotierungsionen). Zum Beispiel können mehr als 50 % oder mehr als 70 % (oder mehr als 80 % oder mehr als 90 %) der Wärmeenergie, die an das Halbleitersubstrat 102 bereitgestellt ist, zum Erwärmen des Substrats auf einen erwünschten Zieltemperaturbereich durch das Mittel zum Erwärmen des Halbleitersubstrats 102 bereitgestellt sein, zusätzlich zu einer Wärmeenergie, die durch den Strahl von Dotierungsionen erzeugt wird, wenn die Implantationsenergien größer als 100 keV sind.
  • Die Temperatur des Halbleitersubstrats 102 kann während mehr als 70 % (oder z. B. mehr als 50 %) einer Implantationsprozesszeit (oder einer Erwärmungsphase), die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird, über 80 °C gehalten werden. Die Implantationsprozesszeit kann eine Zeit sein, während der das Halbleitersubstrat 102 durch einen Strahl von Dotierungsionen bestrahlt wird, der zu der vordefinierten Dosis von zu implantierenden Dotierungsionen beiträgt. Die vordefinierte Dosis von Dotierungsionen kann während eines ununterbrochenen Implantationsprozesses implantiert werden. In diesem Fall kann die Implantationsprozesszeit beginnen, wenn der Dotierungsionenstrahl eingeschaltet wird und kann enden, wenn der Dotierungsionenstrahl abgeschaltet wird und die vordefinierte Dosis von Dotierungsionen implantiert ist. Alternativ kann die vordefinierte Dosis von Dotierungsionen während zwei oder mehr Implantationsteilprozessen, die durch Implantationspausen unterbrochen sind, implantiert werden. In diesem Fall kann die Implantationsprozesszeit die summierte Zeit (z. B. Strahlzeit) sein, während der der Dotierungsionenstrahl eingeschaltet ist ohne die Zeit der Implantationspausen hinzuzufügen. Der Grund für die Implantationspausen kann z. B. sein, ungesteuerte Selbsterwärmungseffekte zu vermeiden.
  • Ferner kann das Channeling empfindlich sein für (oder abhängig sein von) einer Störung der kristallinen Kanäle, (z. B. durch eine Kristallschädigung oder Defekte, die durch die Implantation verursacht werden). Eine Channeling-Implantation kann auch den Kristall beschädigen, was zu der Akkumulation (oder dem Anstieg) von Defekten in dem Kanal führen kann. Dies kann zu einer erhöhten Störung des kristallinen Kanals und einer Verringerung des Channeling-Effekts führen. Zum Beispiel reduziert die Implantationstemperatur die akkumulierten Defekte in dem Kanal.
  • Eine Verbesserung der Dotierungseffizienz der implantierten Dotierungsionen kann bereits bei Temperaturen höher als 50 °C oder 80 °C erfahren werden. Der Effekt kann verstärkt werden durch ein Auswählen von höheren Substrattemperaturen während der Dotierungsionenimplantation. Zum Beispiel kann die Temperatur des Halbleitersubstrats 102 über 50 °C (oder z. B. über 80 °C oder z. B. über 120 °C oder z. B. über 150 °C oder z. B. über 200 °C oder z. B. über 250 °C) für mehr als 70 % der Implantationsprozesszeit, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird, gehalten werden.
  • Zum Beispiel kann das Halbleitersubstrat 102 von Raumtemperatur auf die Zieltemperatur oder auf den Zieltemperaturbereich höher als 80 °C zu dem Beginn der Implantation (z. B. während der Implantationsprozesszeit) erwärmt werden, sodass das Halbleitersubstrat 102 während der gesamten Implantationsprozesszeit, aber für mehr als 70 % der Implantationsprozesszeit, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird, nicht höher als 80 °C ist. Alternativ kann das Halbleitersubstrat 102 auf die Zieltemperatur oder den Zieltemperaturbereich höher als 80 °C vor dem Beginn der Implantation der Dotierungsionen erwärmt werden. Auf diese Weise kann die Temperatur des Halbleitersubstrats 102 Temperaturen höher als 80 °C für die gesamte oder beinahe die gesamte Implantationsprozesszeit sein. Zum Beispiel wird die Temperatur des Halbleitersubstrats 102 gesteuert, sodass die Temperatur des Halbleitersubstrats 102 höher als 80 °C für mehr als 90 % (oder mehr als 95 % oder mehr als 99 %) der Implantationsprozesszeit ist, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird.
  • Das Halbleitersubstrat 102 kann ein Halbleiterwafer, ein Teil eines Halbleiterwafers oder ein Halbleiterchip sein. Das Halbleitersubstrat 102 des Halbleiterbauelements kann ein Silizium- (Si-) Substrat oder Silizium-Wafer sein. Alternativ kann das Halbleitersubstrat 102 des Halbleiterbauelements z. B. ein Siliziumcarbid- (SiC-) Substrat, ein Galliumarsenid- (GaAs-) Substrat oder ein Galliumnitrid- (GaN-) Substrat sein.
  • Das Verfahren 100 kann eine Unterdrückung einer Amorphisierung des Substrats (in tiefen vertikalen Profilen) währen der Ionenimplantation erreichen. Dies kann erreicht werden durch ein Erhöhen der Substrattemperatur während des Bearbeitens. Unter Channeling-Bedingungen können tiefe rechteckförmige Profile in den Halbleiterkomponenten gebildet werden, mit um Größenordnungen größeren Dotierstoffkonzentrationen (z. B. größer als 1*1019 Dotierstoffatome pro cm3 oder z. B. größer als 1*1020 Dotierstoffatome pro cm3 oder z.B. größer als 1*1016 Dotierstoffatome pro cm3 oder z.B. größer als 1*1017 Dotierstoffatome pro cm3 oder z. B. größer als 1*1018 Dotierstoffatome pro cm3).
  • Die Implantation 110 der Dotierungsionen kann durchgeführt werden, derart, dass zumindest eine Bauelementdotierungsregion, die eine maximale Dotierungskonzentration von größer als 1*1015 Dotierstoffatome pro cm3 (oder z.B. größer als 1*1016 Dotierstoffatome pro cm3 oder z. B. größer als 1*1017 Dotierstoffatome pro cm3 oder z. B. größer als 1*1018 Dotierstoffatome pro cm3 oder z. B. größer als 1*1019 Dotierstoffatome pro cm3 oder z.B. größer als 1*1020 Dotierstoffatome pro cm3) umfasst, in dem Halbleitersubstrat 102 gebildet wird.
  • Die Implantation der Dotierungsionen kann durchgeführt werden, derart, dass ein Abschnitt der zumindest einen Bauelementdotierungsregion, der eine Dotierungskonzentration aufweist, die von einer maximalen (oder größten) Dotierungskonzentration um weniger als 60 % (oder z. B. weniger als 50 % oder z. B. weniger als 30 %) der maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion variiert, in dem Halbleitersubstrat 102 gebildet wird. Zum Beispiel kann die zumindest eine Dotierungsregion ein vertikales Dotierstoffprofil aufweisen, das eine geringe Abweichung zeigt. Die Dotierungskonzentration der zumindest einen Bauelementdotierungsregion weicht um weniger als 60 % (oder z. B. weniger als 50 % oder z. B. weniger als 30 %) von der maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion in zumindest 50 % (oder z. B. zumindest 40 %) der jeweiligen vertikalen Gesamterstreckung der zumindest einen Bauelementdotierungsregion (oder Implantationszone oder Implantationsregion) ab oder variiert um dieselbe.
  • Die zumindest eine Bauelementdotierungsregion (oder die zumindest eine Implantationszone) kann z. B. eine vertikale Abmessung von zumindest 100 nm (oder z. B. zumindest 1 µm oder z. B. zumindest 2 µm oder z. B. zumindest 3 µm oder z. B. zumindest 5 µm oder z. B. zumindest 10 µm) aufweisen.
  • Als ein Beispiel kann eine maximale Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion 5*1018 Dotierstoffatome pro cm3 sein. Eine Abweichung der Dotierungskonzentration von 60 % der maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion kann 3*1018 Dotierstoffatome pro cm3 sein. Somit kann die Dotierungskonzentration zwischen 2*1018 Dotierstoffatome pro cm3 und 5*1018 über zumindest 40 % (z.B. über zumindest 2,5 µm) der vertikalen Gesamterstreckung (z. B. etwa 5,5 µm) der zumindest einen Bauelementdotierungsregion variieren.
  • Eine Dotierungskonzentration der zumindest einen Bauelementdotierungsregion kann von einer maximalen (oder größten Dotierungskonzentration) um weniger als 80 % der maximalen Dotierungskonzentration über zumindest 55 % (oder z. B. zumindest 60 %) der jeweiligen vertikalen Gesamterstreckung der zumindest einen Bauelementdotierungsregion variieren. Als ein Bespiel kann eine maximale Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion 5*1018 Dotierstoffatome pro cm3 sein. Eine Abweichung der Dotierungskonzentration von 80 % der maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion kann 4*1018 Dotierstoffatome pro cm3 sein. Somit kann die Dotierungskonzentration zwischen 1*1018 Dotierstoffatome pro cm3 und 5*1018 über zumindest 55% (z.B. über zumindest 3,2 µm) der vertikalen Gesamterstreckung (z. B. etwa 5,5 µm) der zumindest einen Bauelementdotierungsregion variieren.
  • Eine maximale (oder größte oder höchste) Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion kann z. B. von einem niedrigsten Mindestwert in einem Abschnitt der zumindest einen Bauelementdotierungsregion um weniger als einen Faktor 5 (oder z. B. weniger als einen Faktor 4) abweichen. Der Abschnitt der zumindest einen Bauelementdotierungsregion kann sich z. B. über zumindest 55 % (oder z. B. zumindest 60 %) der jeweiligen vertikalen Gesamterstreckung der zumindest einen Bauelementdotierungsregion erstrecken. Als ein Beispiel kann eine maximale Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion 5*1018 Dotierstoffatome pro cm3 sein, und der geringste Mindestwert in dem Abschnitt der zumindest einen Bauelementdotierungsregion kann 1,25*1018 Dotierstoffatome pro cm3 für eine Abweichung von weniger als einem Faktor 4 sein.
  • Die Implantation 110 der Dotierungsionen kann durchgeführt werden, derart, dass weniger als 30 % (oder z. B. weniger als 20 % oder z. B. weniger als 10 %) des Halbleitermaterials des Halbleitersubstrats 102 in einen amorphen (oder ungeordneten oder nicht nichtkristallinen) Zustand während der Implantation der Dotierungsionen oder z. B. ohne zusätzlichen Ausheilungsprozess wechseln. Zum Beispiel kann eine Amorphisierung des Halbleitersubstrats 102, selbst ohne zusätzliche Ausheilungsprozesse nach der Implantation der Dotierungsionen, deutlich unterdrückt oder reduziert werden.
  • Das Verfahren 100 kann verwendet werden, um Bauelementdotierungsregionen einer elektrischen Bauelementanordnung zu bilden. Die elektrische Bauelementanordnung kann z. B. vertikale Transistorstrukturen oder vertikale Diodenstrukturen umfassen. Die elektrische Bauelementanordnung kann z. B. eine (vertikale) Metall-Oxid-Halbleiter-Feldeffekttransistoranordnung (MOSFET-Anordnung; MOSFET = metal oxide semiconductor field effect transistor), eine (vertikale) Bipolartransistoranordnung mit isoliertem Gate (IGBT-Anordnung; IGBT = insulated gate bipolar transistor), eine (vertikale) Thyristoranordnung oder eine (vertikale) Diodenanordnung sein.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um z. B. Rückseitendotierstoffprofile (z. B. für Feldstopps) zu bilden. Diese können das Einstellen der Rückseiten-Emittereffizienz und/oder der Feldstoppdotierungsregionen verbessern. Zum Beispiel kann ein thermisches Budget zum Aktivieren des Dotierstoffprofils deutlich gesenkt werden. Ein plateau- oder rechteckförmiges Dotierstoffprofil mit Konzentrationen größer als 1017 cm-2 kann mit einem kleinen thermischen Budget (z. B. von 300 °C bis 420 °C) gebildet werden. Die Implementierung von p-dotierten (und n-dotierten) Inseln, die unter der Halbleiteroberfläche vergraben sein können oder mit der Halbleiteroberfläche in Kontakt sein können, kann z. B. möglich sein. Die Implantation 110 der Dotierungsionen kann durchgeführt werden, um eine Feldstopp-Region, eine Drift-Region, eine Kanal-Stopper-Region oder eine Body-Region einer vertikalen Transistoranordnung oder einer vertikalen Diodenanordnung des Halbleiterbauelements zu bilden, oder eine Kathoden/Anoden-Region einer vertikalen Diodenanordnung, eine Kollektor/Emitter-Region oder eine Source/Drain-Region einer vertikalen Transistoranordnung zu bilden. Die vertikale Tiefe dieser Dotierungsregionen kann z. B. größer als 100 nm (oder z. B. größer als 5 µm oder z. B. größer als 10 µm) sein.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um Body-Regionen oder -Zonen mit plateauähnlichen (oder flachen) Dotierstoffprofilen zu bilden. Diese Body-Regionen können verwendet werden, um z. B. einen Latch-Up in IGBTs und Leistungs-MOSFETs zu unterdrücken. Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um tiefer reichende, hoch n-dotierte Feldstopp-Zonen (z. B. mit einer vertikalen Tiefe von größer als 100 nm) z. B. für IGBTs, Dioden oder MOSFETs zu bilden. Optional oder alternativ kann die Implantation 110 der Dotierungsionen z.B. durchgeführt werden, um relativ hoch dotierte Drift-Zonen oder -Region in SiC-Komponenten zu bilden.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um ein gestuftes Dotierungsprofil zu bilden. Zum Beispiel kann das Verfahren ein Bilden einer Bauelementdotierungsregion, die ein gestuftes Dotierungsprofil umfasst, durch ein Bilden einer Streuoxidschicht mit einer Dicke von zumindest 10 nm (oder z. B. zumindest 30 nm) über zumindest einem Teil einer Hauptimplantationsoberfläche des Halbleitersubstrats, und ein Implantieren der Dotierungsionen in das Halbleitersubstrat durch die Streuoxidschicht, derart, dass tiefere Dotierungsregionen in Regionen des Halbleitersubstrats ohne die Streuoxidschicht als in Regionen des Halbleitersubstrats, die durch die Streuoxidschicht bedeckt sind, gebildet werden, umfassen. Alternativ oder optional kann die Streuoxidschicht eine Schicht mit variierenden Dicken oder Abschnitten von unterschiedlichen Dicken sein. Da sich die Dotierungsregionen tiefer in Regionen des Halbleitersubstrats, die mit einem dünneren Streuoxid maskiert sind, erstrecken können, und weniger tief in Regionen des Halbleitersubstrats, die mit einem dickeren Streuoxid maskiert sind, kann z. B. ein gestuftes Dotierungsprofil in dem Halbleitersubstrat erhalten werden.
  • Zum Beispiel kann die Implantation 110 der Dotierungsionen durchgeführt werden, um gestufte Feldstopp-Profile durch eine lokale Einführung der dünnen abschirmenden (oder sich ausbreitenden) Oxidschicht zu bilden. Zum Beispiel können die Bauelementdotierungsregionen, die durch das Verfahren 100 gebildet werden, einen gestuften Rückseiten-Emitter durch eine lokale Einführung eines dünnen Streuoxids umfassen. Alternativ oder optional können die durch das Verfahren 100 gebildeten Bauelementdotierungsregionen gestufte Feldstopp-Regionen, gestufte Emitter-Regionen oder gestufte n-Typ-Kurzschlussregionen umfassen, die ohne ein nachfolgendes Ausheilen gebildet werden können.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um eine Mehrzahl von sich vertikal erstreckenden Kompensationsregionen einer Kompensationsbauelementanordnung zu bilden, die sich benachbart zu einer Mehrzahl von sich vertikal erstreckenden Drift-Regionen der Kompensationsbauelementanordnung in dem Halbleitersubstrat 102 befinden. Die Mehrzahl von sich vertikal erstreckenden Kompensationsregionen und die Mehrzahl von sich vertikal erstreckenden Drift-Regionen der Kompensationsbauelementanordnung können abwechselnd in dem Halbleitersubstrat 102 z. B. in einer lateralen Richtung angeordnet sein. Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um CoolMOS-Säulen (z.B. Kompensationsregionen und/oder Drift-Regionen) in einem Kompensationshalbleiterbauelement zu bilden.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um eine Mehrzahl von Bauelementdotierungsregionen benachbart zu einer Rückseite des Halbleitersubstrats 102 zu bilden. Die Bauelementdotierungsregionen aus der Mehrzahl von Bauelementdotierungsregionen können durch eine Kathoden/Anoden-Region einer vertikalen Diodenanordnung oder eine Source/Drain- oder Kollektor/Emitter-Region einer vertikalen Transistoranordnung lateral umgeben sein. Zum Beispiel können die Bauelementdotierungsregionen durch eine Implantation nach dem Bilden der Kathoden/Anoden-Regionen, der Source/Drain-Regionen oder der Kollektor/Emitter-Regionen gebildet werden. Zum Beispiel kann die Implantation 110 der Dotierungsionen durchgeführt werden, um vergrabene Rückseiten- (oder Vorderseiten-) p-Typ-Inseln (oder n-Typ-Inseln) für Dioden zu bilden, um die Weichheit (softness) während des Abschaltens zu erhöhen.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um einen relativ tiefen (z. B. tiefer als 100 nm oder z. B. größer als 5 µm) Rückseiten-n-Typ-Emitter (oder -p-Typ-Emitter) von (vertikalen) Dioden oder einen Rückseiten-p-Typ-Emitter oder (-n-Typ-Emitter) für (vertikale) IGBTs zu bilden.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um tief reichende (z. B. tiefer als 100 nm oder z. B. tiefer als 500 nm oder z. B. tiefer als 1 µm oder z. B. tiefer als 5 µm) „Übergangsabschlusserstreckungs“-Strukturen oder Strukturen mit „einer Variation von lateraler Dotierung“ zu bilden.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um tief reichende Kanal-Stopper-Regionen zu bilden, die verwendet werden können, um z. B. eine Kanalinversion zu vermeiden.
  • Optional oder alternativ kann die Implantation 110 der Dotierungsionen durchgeführt werden, um eine vergrabene (Ge-)dotierte Schicht oder Region in einem hoch dotierten Halbleitersubstrat 102 in der Nähe der Grenze zwischen der Drift-Zone und dem Halbleitersubstrat 102 zu bilden. Da die phosphorinduzierten Verspannungen weitgehend kompensiert werden, können die Verspannungen aufgrund des Wachstums der epitaxialen Zone vermieden werden. Die (Ge-)dotierte Schicht kann ein plateauförmiges Profil mit ausreichend ausgedehnten Ausläufern oder Spornen (spurs) in beiden vertikalen Richtungen (z. B. vertikale Erstreckung der Ausläufer z. B. zwischen 10 % und 50 % der Plateauerstreckung) aufweisen.
  • Tiefe hoch dotierte Dotierungsprofile können bei vielen Anwendungen von Interesse sein. Zum Beispiel können sie in Säulenstrukturen für Kompensationsbauelemente (z. B. CoolMOS) oder z. B. zum Erzeugen von Strukturen mit unterschiedlichen nützlichen Spannungen verwendet werden. Bei Kompensationskomponenten können allgemeine Technologien verwendet werden, um vertikale Säulen oder Schichten zu implementieren. Zum Beispiel können diese durch Mehrfachepitaxie und eine maskierte Bor- (B-) und Phosphor- (P-) Implantation durchgeführt werden. Vertikale und laterale Schwankungen der Dotierstoffkonzentration in der Kompensationsschicht können zu inhomogenen Verteilungen der elektrischen Feldstärke führen, was die maximale Empfangsspannung begrenzen kann. Ferner ist mit einer schwankenden Dotierstoffkonzentration entlang der n-Typ- (oder p-Typ-) Säule eine optimale Leitfähigkeit (Ron) z. B. nicht erreichbar. Um die Schwankungen und die laterale Ausdehnung der Region zu reduzieren, können epitaxiale Schichten und eine Implantation verwendet werden, was die Herstellungskosten der erforderlichen Strukturen erhöht. Das Verfahren 100 vermeidet eine zunehmende Amorphisierung des Halbleitersubstrats 102 mit Dotierungskonzentrationen größer als 1*1016 Dotierstoffatome pro cm3 (oder z. B. größer als 1*1017 Dotierstoffatome pro cm3). Das Verfahren 100 vermeidet ferner, dass implantierte Ionen nicht länger dem geforderten Pfad in dem Halbleiter folgen, um ein Channeling-Profil zu bilden.
  • Für eine Channeling-Implantation kann eine höhere Substrattemperatur von über 50 °C (oder z. B. über 80 °C oder z. B. zwischen 100 °C und 500 °C oder z. B. zwischen 100 °C und 300 °C) verwendet werden. Bei einer Substrattemperatur von über 50 °C (oder z. B. über 80 °C oder z. B. über 100 °C) kann sich z. B. die Amorphisierung verringern und die erreichbare Konzentration (von 1*1018 Dotierstoffatome pro cm3) in dem Channeling-Profil kann sich erhöhen.
  • 2 zeigt ein Verfahren 200 zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
  • Das Verfahren 200 umfasst ein Implantieren 210 einer vordefinierten Dosis von Dotierungsionen in ein Halbleitersubstrat mit einer Implantationsenergie von zumindest 100 keV. Eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats ist weniger als ±0,5° während des Implantierens der Dotierungsionen in das Halbleitersubstrat.
  • Das Verfahren 200 umfasst ferner ein Steuern 220 einer Temperatur des Halbleitersubstrats während der Implantation der vordefinierten Dosis von Dotierungsionen, sodass die Temperatur des Halbleitersubstrats für mehr als 70 % einer Implantationsprozesszeit, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird, höher als 80 °C ist.
  • Da die Abweichung zwischen der Hauptrichtung des Dotierungsionenstrahls, der die Dotierungsionen implantiert, und der Hauptkristallrichtung des Halbleitersubstrats weniger als ±0,5° ist, und aufgrund des Steuerns der Temperatur des Halbleitersubstrats auf innerhalb eines Zieltemperaturbereiches können z. B. verbesserte Dotierungsprofile erhalten werden. Zum Beispiel kann eine homogenere Dotierung über eine größere Tiefe oder Volumen bereitgestellt werden. Zum Beispiel können Schwankungen einer Dotierungskonzentration und/oder eine ungewollte Amorphisierung in dem Halbleitersubstrat reduziert werden.
  • Die Implantationsenergie von zumindest 100 keV kann ausreichend sein zum Implementieren von Dotierungsregionen (z. B. Feldstopp-Region oder Drift-Region) verschiedener elektrischer Elemente (z. B. Transistorstrukturen oder Diodenstrukturen). Zum Beispiel können Implantationsenergien höher als 200 keV (oder höher als 500 keV oder höher als 1000 keV oder sogar höher als 3000 meV) verwendet werden.
  • Zum Beispiel kann die Implantation der vordefinierten Dosis von Dotierungsionen durchgeführt werden, um eine Feldstopp-Region oder Feldstopp-Schicht einer vertikalen Transistoranordnung oder einer vertikalen Diodenanordnung bei einer vordefinierten Tiefe bereitzustellen. Die Feldstopp-Region kann sich zwischen einer Drift-Region und einer Rückseitendotierungsregion (z. B. Drain-Region, Kollektor-Region, Kathoden-Region oder Anoden-Region) einer vertikalen Transistoranordnung oder einer vertikalen Diodenanordnung befinden. Die Feldstopp-Region kann sich in einer Tiefe befinden, die durch Dotierungsionen mit einer Energie von weniger als 4,0 meV oder sogar weniger als 2,5 meV (oder weniger als 1,5 meV) erreichbar ist.
  • Optional können eine Basisdotierung (z. B. Dotierung der Drift-Region eines Transistors oder einer Diode) des Halbleitersubstrats und der Feldstopp-Region gleichzeitig implantiert werden. Die Implantation der vordefinierten Dosis von Dotierungsionen kann durchgeführt werden, um gleichzeitig eine Basisdotierung des Halbleitersubstrats zwischen der vordefinierten Tiefe und einer Oberfläche des Halbleitersubstrats bereitzustellen. Zum Beispiel kann die Halbleitersubstrattemperatur ausgewählt sein, sodass die Dotierungskonzentration, die innerhalb des Abschnitts des Halbleitersubstrats zwischen der Oberfläche und der Spitze des Bereichsendes der Dotierungsionenimplantationsregion (Penetrationsbereich) erhalten wird, die Basisdotierung dieses Abschnitts bildet und die Spitze des Bereichsendes eine Dotierungskonzentration bildet, die für die Feldstopp-Region erwünscht ist.
  • Alternativ kann die Implantation der Basisdotierung (z. B. Dotierung der Drift-Region eines Transistors oder einer Diode) des Halbleitersubstrats unabhängig oder separat von der Implantation der Feldstopp-Region durchgeführt werden. Die Implantation der Basisdotierung kann bei höheren Implantationsenergien (z. B. mehr als 3 meV oder mehr als 3,5 meV) durchgeführt werden. Das Bereichsende der Implantation der Basisdotierung kann tiefer sein als eine Dicke des Halbleitersubstrats des finalen Halbleiterbauelements (z. B. der Bereichsendabschnitt kann durch ein Schleifen des Substrats entfernt werden). Das Halbleitersubstrat kann sehr hohe Temperaturen erreichen, wenn Implantationsenergien höher als 3,5 meV verwendet werden. Die Dotierungseffizienz kann erhöht werden und/oder die Prozesszeit kann reduziert werden durch ein Steuern (z. B. Erwärmen und/oder Kühlen des Substratträgers oder der Prozesskammer) der Temperatur des Halbleitersubstrats.
  • Die Dotierungsionen können z. B. mit einer Implantationsdosis von größer 1*1013 Dotierungsionen pro cm2 (oder z.B. größer 1*1014 Dotierungsionen pro cm2 oder z.B. größer als 1*1015 Dotierungsionen pro cm2 oder z. B. größer als 1*1016 Dotierungsionen pro cm2) implantiert werden. Die (vordefinierte) Dosis von Dotierungsionen, die implantiert werden soll, kann gemäß einem erwünschten Dotierungsprofil oder einer erwünschten Dotierungsverteilung innerhalb des Halbleitersubstrats des zu bildenden Halbleiterbauelements ausgewählt werden. Zum Beispiel kann eine Basisdotierung des Halbleitersubstrats oder einer Dotierungsregion (z. B. Feldstopp-Region) eines elektrischen Elements (z. B. Transistor oder Diode) implementiert werden durch ein Implantieren der vordefinierten Dosis von Dotierungsionen oder Ionen, die Komplexe in den Halbleiterwafern bilden, die als Donatoren oder Akzeptoren agieren.
  • Das Halbleitersubstrat kann durch einen externen Erwärmer (z. B. einen erwärmbaren Chuck oder einen erwärmbaren Substratträger) von Raumtemperatur auf eine erwünschte Zieltemperatur oder Prozesstemperatur erwärmt werden. Dann kann die Implantation der Dotierungsionen beginnen und fortgesetzt werden, bis die vordefinierte Dosis von Dotierungsionen implantiert ist. Das Substrat kann nach der Implantation (z. B. durch den Chuck oder Substratträger) aktiv gekühlt werden.
  • Die Temperatur des Halbleitersubstrats kann aufgrund der vorgeschlagenen Temperatursteuerung im Wesentlichen konstant gehalten werden. Zum Beispiel kann die Temperatur des Halbleitersubstrats während der Implantation der vordefinierten Dosis von Dotierungsionen gesteuert werden, sodass die Temperatur des Halbleitersubstrats innerhalb eines Zieltemperaturbereichs für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird. Der Zieltemperaturbereich kann von einer unteren Zieltemperaturgrenze zu einer oberen Zieltemperaturgrenze reichen. Die untere Zieltemperaturgrenze kann gleich sein zu einer Zieltemperatur minus 30 °C (oder minus 10 °C oder minus 5 °C oder minus 5 °C) und die obere Zieltemperaturgrenze kann gleich sein zu der Zieltemperatur plus 30 °C (oder plus 10 °C oder plus 5 °C oder plus 50 °C). Anders ausgedrückt, die Temperatur des Halbleitersubstrats kann gesteuert werden, um innerhalb eines Zieltemperaturbereichs von einer Zieltemperatur von +/- 50 °C, +/- 30 °C, +/- 10 °C oder +/- 5 °C für mehr als 70 % der Implantationsprozesszeit zu bleiben, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird. Die Zieltemperatur kann höher sein als 80 °C (oder höher als 120 °C, höher als 150 °C, höher als 200 °C oder höher als 250 °C). Zum Beispiel kann die untere Zieltemperaturgrenze auch höher als 80 °C sein.
  • Optional oder alternativ kann das Halbleitersubstrat z. B. durch ein Verwenden von erwärmten Chucks auf eine Zieltemperatur zwischen 500 °C und 700 °C erwärmt werden.
  • Zusätzlich oder optional kann die Konzentrationsgrenze für einen erwünschten grundlegenden physikalischen Effekt durch einen Strahlenstrom während der Implantation (fein) angepasst werden. Zum Beispiel kann die Konzentration nach jeder Temperatur-(oder Erwärmungs-) Phase erhöht werden.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 2 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehende (z. B. 1) oder nachstehend (z. B. 3A bis 5) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 3A zeigt ein Diagramm 310 einer Dotierungskonzentration (cm-3) gegen Tiefe (µm) basierend auf einer Implantation von Phosphordotierungsionen unter unterschiedlichen Implantationsbedingungen. Zum Beispiel zeigt 3A die Verteilungen von Phosphordotierungsionen nach einer Channeling-Hochenergieimplantation bei unterschiedlichen Temperaturen.
  • Die Dotierungsionen können implantiert werden, derart, dass eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats z. B. weniger als ±0,5° (oder z. B. 0°) ist. Die Dotierungsionen können z. B. bei einer Implantationsdosis von zumindest 1*1014 Dotierungsionen pro cm2 implantiert werden. Die Dotierungsionen können in ein Silizium-(100) Substrat bei einer Implantationsenergie von z. B. 3,5 meV implantiert werden.
  • Ohne weitere Maßnahmen 323 (z. B. ohne ein Steuern der Abweichung zwischen der Hauptionenstrahlrichtung und einer Hauptkristallrichtung und/oder z. B. ohne ein Steuern der Temperatur, wie in Verbindung mit 1 bis 2 beschrieben) kann eine klare Amorphisierung in dem Substrat bei Implantationsdosen von über 1*1013 Dotierungsionen pro cm2 und bei einer Implantationstemperatur von etwa 25 °C (Raumtemperatur) auftreten, und ein minimales Channeling der Ionen kann auftreten. Bei einer erhöhten Implantationszieltemperatur 324 (z. B. über 50 °C oder z. B. über 80 °C oder z. B. bei 100 °C) kann die Amorphisierungsgrenze durch die erhöhte Selbstausheilungsrate des Kristallgitters des Halbleitersubstrats deutlich erhöht werden, sodass die Verteilung deutlich mehr Channeling-Abschnitte aufweist. Zum Beispiel kann durch ein Steuern der Implantationszieltemperatur des Halbleitersubstrats während der Implantation der Dotierungsionen die Amorphisierung des Halbleitersubstrats, die ansonsten bei Raumtemperaturen bei Implantationsdosen über 1*1013 Dotierungsionen pro cm2 beginnen würde, nur bei Temperaturen über 50 °C, z. B. zumindest 25 °C über Raumtemperatur (25 °C), anstelle von bei Raumtemperaturen beginnen. Zum Beispiel kann die Amorphisierung des Halbleitersubstrats, die bei Raumtemperatur auftreten kann, reduziert oder unterdrückt werden. Ein optimal erreichbarer Zustand 325 kann bei einer Implantationszieltemperatur z. B. zwischen 200 und 300 °C durchgeführt werden.
  • Die hohe Implantationstemperatur ändert die Amorphisierungsgrenze, die Defektdichte und den Aktivierungsgrad des implantierten Dotierstoffs. Zum Beispiel kann ein höherer Aktivierungsgrad der implantierten Dotierstoffionen bedeuten, dass mehr als 30 % (oder z. B. mehr als 50 % oder z. B. mehr als 80 % oder z. B. mehr als 90 %) der Dotierungsionen, die in das Halbleitersubstrats implantiert werden, aktiviert sind verglichen mit einem geringeren Prozentsatz ohne die hohe Implantationstemperatur. Dies kann sogar der Fall sein für Implantationsdosen (z. B. weniger als 1*1013 Dotierungsionen pro cm2), für die eine Amorphisierung des Halbleitersubstrats bei Raumtemperatur nicht auftritt (oder bei denen eine sehr geringe Amorphisierung des Halbleitersubstrats bei Raumtemperatur auftritt). Zum Beispiel kann der Schichtwiderstand (sheet resistance) und/oder die Aktivierung der implantierten Dotierungsionen abnehmen, wenn die Implantationstemperatur zunimmt.
  • 3B zeigt ein Diagramm 320 einer Dotierungskonzentration (cm-3) gegen Tiefe (µm) basierend auf einer Implantation von Arsendotierungsionen unter unterschiedlichen Implantationsbedingungen. Zum Beispiel zeigt 3B die Verteilungen von Arsendotierungsionen nach einer Channeling-Hochenergieimplantation bei unterschiedlichen Temperaturen.
  • Die Dotierungsionen können implantiert werden, derart, dass eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats z. B. weniger als ±0,5° (oder z. B. 0°) ist. Die Dotierungsionen können z. B. bei einer Implantationsdosis von zumindest 1*1014 Dotierungsionen pro cm2 implantiert werden. Die Dotierungsionen können in ein Silizium-(100) Substrat bei einer Implantationsenergie von z. B. 2,5 meV implantiert werden.
  • Ohne weitere Maßnahmen 333 (z. B. ohne ein Steuern der Abweichung zwischen der Hauptionenstrahlrichtung und einer Hauptkristallrichtung und/oder z. B. ohne ein Steuern der Temperatur, wie in Verbindung mit 1 bis 2 beschrieben) kann eine klare Amorphisierung in dem Substrat bei Implantationsdosen von über 1*1013 Dotierungsionen pro cm2 und bei einer Implantationstemperatur von etwa 25° auftreten, und ein minimales Channeling der Ionen kann auftreten. Bei einer erhöhten Implantationszieltemperatur 334 (z. B. über 50 °C, z. B. über 80 °C oder z. B. bei 100 °C) kann die Amorphisierungsgrenze durch die erhöhte Selbstausheilungsrate des Kristallgitters des Halbleitersubstrats deutlich erhöht sein, sodass die Verteilung deutlich mehr Channeling-Abschnitte aufweist. Ein optimal erreichbarer Zustand 335 kann bei einer Implantationszieltemperatur zwischen 200 und 300 °C durchgeführt werden. Die hohe Implantationstemperatur ändert die Amorphisierungsgrenze, den Grad der Kristallschädigung und den Aktivierungsgrad des implantierten Dotierstoffs.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 3A und 3B gezeigten Ausführungsbeispiele können ein oder mehrere zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 2) oder nachstehend (5) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 4 zeigt eine schematische Darstellung eines Halbleiterbauelements 400 gemäß einem Ausführungsbeispiel.
  • Das Halbleiterbauelement 400 umfasst zumindest eine Bauelementdotierungsregion 401 einer elektrischen Bauelementanordnung, die in einem Halbleitersubstrat 402 angeordnet ist.
  • Die zumindest eine Bauelementdotierungsregion 401 weist eine vertikale Abmessung, d, von mehr als 500 nm auf.
  • Ein Abschnitt der zumindest einen Bauelementdotierungsregion 401 weist eine Dotierungskonzentration 403 von größer als 1*1015 Dotierstoffatome pro cm3 auf. Die Dotierungskonzentration des Abschnitts der zumindest einen Bauelementdotierungsregion 401 variiert um weniger als 20 % von einer maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion.
  • Da die Dotierungskonzentration des Abschnitts der zumindest einen Bauelementdotierungsregion 401 um weniger als 20 % von einer maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion variiert, können die Konsistenz und Zuverlässigkeit von Halbleiterbauelementen 400 verbessert werden. Zum Beispiel können Schwankungen der elektrischen Charakteristika (z. B. elektrische Feldstärke oder Leitfähigkeit) z. B. in dem Halbleiterbauelement 400 reduziert werden.
  • Die elektrische Bauelementanordnung kann eine vertikale Transistoranordnung oder eine vertikale Diodenanordnung sein. Zum Beispiel kann die vertikale Transistoranordnung eine Feldeffekttransistoranordnung (z. B. ein Metall-Oxid-Halbleiter-Transistor oder ein Bipolartransistor mit isoliertem Gate) sein. Zum Beispiel kann die elektrische Bauelementanordnung eine (vertikale) Thyristoranordnung oder eine (vertikale) Diodenanordnung sein.
  • Die vertikale Transistoranordnung kann eine Mehrzahl von Zellen oder wiederholten Strukturen (z. B. Feldeffekttransistorzellen, Metall-Oxid-Halbleiter-Transistorzellen oder Bipolartransistorzellen mit isoliertem Gate) innerhalb eines Zellfeldes umfassen. Zum Beispiel kann eine Feldeffekttransistorzelle eine Source-Region, eine Body-Region, eine Drain-Region (z. B. mit anderen Zellen gemeinschaftlich verwendet) und ein Gate zum Steuern eines Kanals durch die Body-Region umfassen. Ferner kann die vertikale Transistoranordnung eine Feldstopp-Region oder eine Feldstopp-Schicht zwischen der Body-Region (oder Drift-Region) und der Drain-Region umfassen.
  • Das Halbleiterbauelement kann ein Leistungshalbleiterbauelement mit einer Durchbruchsspannung oder Sperrspannung von mehr als 10 V (z. B. einer Durchbruchsspannung von 10 V, 20 V oder 50 V), mehr als 100 V (z. B. einer Durchbruchsspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z. B. einer Durchbruchsspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z. B. einer Durchbruchsspannung von 1200 V, 1500 V, 1700 V oder 2000 V) sein.
  • Die zumindest eine Dotierungsregion 401 kann ein vertikales Dotierstoffprofil mit einer geringen Abweichung von weniger als 20 % (oder z. B. weniger als 10 %) über zumindest 50 % (oder z.B. zumindest 70 % oder zumindest 90 %) der jeweiligen vertikalen Gesamterstreckung, d, der zumindest einen Bauelementdotierungsregion aufweisen. Gemäß einem Ausführungsbeispiel kann die Abweichung innerhalb einer jeden Implantationszone weniger als 20 % für mehr als 50 % einer vertikalen Erstreckung der Implantationszone sein.
  • Die zumindest eine Bauelementdotierungsregion (oder die zumindest eine Implantationszone) kann eine vertikale Abmessung von zumindest 100 nm (oder z. B. zumindest 2 µm oder z. B. zumindest 5 µm oder z. B. zumindest 10 µm oder z. B. mehr als 500 nm oder z. B. mehr als 1000 nm oder z. B. mehr als 3000 nm) aufweisen.
  • Ein Abschnitt der zumindest einen Bauelementdotierungsregion 401 weist eine Dotierungskonzentration 403 von größer als 1*1015 Dotierstoffatome pro cm3 (oder z. B. größer als 1*1016 Dotierstoffatome pro cm3 oder z. B. größer als 1*1017 Dotierstoffatome pro cm3 oder z. B. größer als 1*1018 Dotierstoffatome pro cm3 oder z. B. größer als 1*1019 Dotierstoffatome pro cm3 oder z. B. größer als 1*1020 Dotierstoffatome pro cm3) auf.
  • Optional oder alternativ kann die zumindest eine Dotierungsregion 401 eine Mehrzahl von sich vertikal erstreckenden Kompensationsregionen einer Kompensationsbauelementanordnung umfassen. Optional oder alternativ kann die zumindest eine Dotierungsregion 401 eine Mehrzahl von sich vertikal erstreckenden Drift-Regionen der Kompensationsbauelementanordnung sein. Optional oder alternativ kann die zumindest eine Dotierungsregion 401 eine vergrabene Rückseiten- (oder Vorderseiten-) p-Typ-Insel (oder -n-Typ-Insel) für Dioden sein, um die Weichheit während des Abschaltens zu erhöhen. Optional oder alternativ kann die zumindest eine Dotierungsregion 401 ein Rückseiten- (oder Vorderseiten-) n-Typ-Emitter (oder -p-Typ-Emitter) von (vertikalen) Dioden oder ein Rückseiten-p-Typ-Emitter (oder n-Typ-Emitter) für (vertikale) IGBTs sein. Optional oder alternativ kann die zumindest eine Dotierungsregion 401 eine „Übergangsabschlusserstreckungs“-Struktur oder eine Struktur mit „einer Variation einer lateralen Dotierung“ sein. Optional oder alternativ kann die zumindest eine Dotierungsregion 401 eine Kanal-Stopper-Region sein, die verwendet werden kann, um z. B. eine Kanalinversion zu vermeiden. Optional oder alternativ kann die zumindest eine Dotierungsregion 401 eine gestufte Dotierungsregion sein. Zum Beispiel kann die Bauelementdotierungsregion ein gestuftes Dotierungsprofil aufweisen. Optional kann die gebildete Bauelementdotierungsregion 401 eine gestufte Feldstopp-Region, eine gestufte Emitter-Region oder eine gestufte n-Typ-Kurzschlussregion umfassen oder sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 4 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale umfassen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 3B) oder nachstehend (4) beschriebenen Ausführungsbeispielen erwähnt sind.
  • 5 zeigt ein Flussdiagramm eines Verfahrens 500 zum Bilden eines Halbleiterbauelements.
  • Das Verfahren umfasst ein Bilden 510 einer Streuoxidschicht über zumindest einem Teil einer Hauptimplantationsoberfläche eines Halbleitersubstrats.
  • Das Verfahren umfasst ferner ein Implantieren 520 einer vordefinierten Dosis von Dotierungsionen in ein Halbleitersubstrat durch die Streuoxidschicht, derart, dass tiefere Dotierungsregionen in Regionen des Halbleitersubstrats ohne die Streuoxidschicht gebildet werden als in Regionen des Halbleitersubstrats, die durch die Streuoxidschicht bedeckt sind.
  • Das Verfahren umfasst ferner ein Steuern 530 einer Temperatur des Halbleitersubstrats während der Implantation der vordefinierten Dosis von Dotierungsionen, sodass die Temperatur des Halbleitersubstrats höher ist als 50 °C für mehr als 70 % einer Implantationsprozesszeit, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird.
  • Aufgrund des Bildens der Streuoxidschicht über zumindest einem Teil der Hauptimplantationsoberfläche des Halbleitersubstrats kann ein höherer Aktivierungsgrad der implantierten Ionen bei höheren Implantationstemperaturen erreicht werden. Zum Beispiel kann der höhere Aktivierungsgrad sogar ohne Channeling erreicht werden.
  • Ein höherer Aktivierungsgrad der implantierten Dotierstoffionen kann bedeuten, dass mehr als 30 % (oder z. B. mehr als 50 % oder z. B. mehr als 80 % oder z. B. mehr als 90 %) der Dotierungsionen, die in das Halbleitersubstrat implantiert sind, aktiviert werden verglichen mit einem geringeren Prozentsatz ohne die hohe Implantationstemperatur.
  • Die Streuoxidschicht kann ähnlich sein zu der in Verbindung mit 1 beschriebenen Streuoxidschicht. Zum Beispiel kann das Verfahren ein Bilden einer Bauelementdotierungsregion umfassen, die ein gestuftes Dotierungsprofil umfasst, durch ein Bilden der Streuoxidschicht mit einer Dicke von zumindest 10 nm (oder z. B. zumindest 30 nm) über zumindest einen Teil einer Hauptimplantationsoberfläche des Halbleitersubstrats.
  • Alternativ oder optional kann die Streuoxidschicht eine Schicht mit variierenden Dicken oder Abschnitten von unterschiedlichen Dicken sein. Da sich die Dotierungsregionen tiefer in Regionen des Halbleitersubstrats, die mit einem dünneren Streuoxid maskiert sind, ausbreiten und weniger tief in Regionen des Halbleitersubstrats, die mit einem dickeren Streuoxid maskiert sind, kann z. B. ein gestuftes Dotierungsprofil in dem Halbleitersubstrat erhalten werden.
  • Die Temperatur des Halbleitersubstrats 102 kann über 50 °C (oder z. B. über 80 °C oder z. B. über 120 °C oder z. B. über 150 °C oder z. B. über 200 °C oder z. B. über 250 °C) für mehr als 70° der Implantationsprozesszeit, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird, gehalten werden, um den höheren Aktivierungsgrad der Dotierungsionen zu erreichen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Die in 5 gezeigten Ausführungsbeispiele können ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorstehend (z. B. 1 bis 4) oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind.
  • Verschiedene Beispiele beziehen sich auf ein Verfahren zum Erzeugen von hoch dotierten Verunreinigungsprofilen in kristallinen Halbleitern.
  • Aspekte und Merkmale (z. B. das Halbleiterbauelement, die elektrische Bauelementanordnung, das Halbleitersubstrat, die zumindest eine Bauelementdotierungsregion, das Implantieren der Dotierungsionen, das Steuern der Temperatur des Halbleitersubstrats, der Zieltemperaturbereich, die Hauptkristallrichtung, die Hauptrichtung des Dotierungsionenstrahls, die Implantationsenergie und die DotierungsKonzentration), die in Verbindung mit einem oder mehreren spezifischen Beispielen erwähnt sind, können mit einem oder mehreren der anderen Beispiele kombiniert werden.
  • Ausführungsbeispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Ausführungsbeispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien, abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Schritte der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen weitere Ausführungsbeispiele Computer programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren oder (feld-) programmierbare Logik-Arrays ((F)PLA = (Field) Programmable Logic Arrays) oder (feld-) programmierbare Gate-Arrays ((F)PGA = (Field) Programmable Gate Arrays) programmiert zum Durchführen der Schritte der oben beschriebenen Verfahren abdecken.
  • Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind.
  • Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Ausführungsbeispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
  • Als „Mittel für...“ (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion ausgebildet sind. Daher kann ein „Mittel für etwas“ ebenso als „Mittel ausgebildet für oder geeignet für etwas“ verstanden werden. Ein Mittel ausgebildet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
  • Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Flussdiagramme, Ablaufdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
  • Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jedes der jeweiligen Schritte dieser Verfahren implementiert sein können.
  • Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollte. Durch die Offenbarung von vielfachen Schritten oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Ausführungsbeispielen ein einzelner Schritt mehrere Teilschritte einschließen oder in diese aufgebrochen werden. Solche Teilschritte können eingeschlossen sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht ausdrücklich ausgeschlossen sind.

Claims (18)

  1. Ein Verfahren (100, 200) zum Bilden eines Halbleiterbauelements, umfassend: Implantieren (110) von Dotierungsionen in ein Halbleitersubstrat, wobei eine Abweichung zwischen einer Hauptrichtung eines Dotierungsionenstrahls, der die Dotierungsionen implantiert, und einer Hauptkristallrichtung des Halbleitersubstrats weniger als ±0,5° während des Implantierens der Dotierungsionen in das Halbleitersubstrat ist; und Steuern (120) einer Temperatur des Halbleitersubstrats während der Implantation der Dotierungsionen, sodass die Temperatur des Halbleitersubstrats innerhalb eines Zieltemperaturbereichs für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der Dotierungsionen verwendet wird, wobei der Zieltemperaturbereich von einer unteren Zieltemperaturgrenze zu einer oberen Zieltemperaturgrenze reicht, wobei die untere Zieltemperaturgrenze gleich einer Zieltemperatur minus 30 °C ist und die obere Zieltemperaturgrenze gleich der Zieltemperatur plus 30 °C ist, wobei die Zieltemperatur höher als 80 °C ist, wobei die Hauptkristallrichtung (142) des Halbleitersubstrats (102) eine [110] oder [111] Richtung eines kubischen Diamantkristallgitters des Halbleitersubstrats (102) ist.
  2. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Hauptkristallrichtung (142) des Halbleitersubstrats (102) eine Richtung einer kristallinen Struktur des Halbleitersubstrats ist, bei der Ionen-Channeling von zumindest 70 % der implantierten Dotierungsionen in dem Halbleitersubstrat auftritt.
  3. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Hauptkristallrichtung (142) des Halbleitersubstrats (102) eine Richtung einer kristallinen Struktur des Halbleitersubstrats (102) ist, bei der die in das Halbleitersubstrat (102) implantierten Dotierungsionen eine minimale Streu- oder Stoppleistung antreffen im Vergleich zu anderen Richtungen der kristallinen Struktur des Halbleitersubstrats (102).
  4. Das Verfahren gemäß einem der vorherigen Ansprüche, umfassend ein Steuern eines Winkels zwischen der Hauptrichtung des Dotierungsionenstrahls (141) und einer lateralen Hauptoberfläche des Halbleitersubstrats während des Implantierens der Dotierungsionen in das Halbleitersubstrat (102), derart, dass ein Auftreffwinkel des Dotierungsionenstrahls (141) von der Hauptkristallrichtung (142) um weniger als ±0,5° abweicht.
  5. Das Verfahren gemäß einem der vorherigen Ansprüche, umfassend ein Implantieren (110) der Dotierungsionen in das Halbleitersubstrat (102) bei einer Implantationsenergie von größer als 100 keV.
  6. Das Verfahren gemäß einem der vorherigen Ansprüche, umfassend ein Steuern (120) der Temperatur des Halbleitersubstrats während der Implantation der Dotierungsionen, derart, dass mehr als 30 % der Dotierungsionen, die in das Halbleitersubstrat (102) implantiert sind, aktiviert werden.
  7. Das Verfahren gemäß einem der vorherigen Ansprüche, umfassend ein Implantieren (110) der Dotierungsionen in das Halbleitersubstrat (102) bei einer Implantationsdosis von größer als 1*1014 Dotierungsionen pro cm2.
  8. Das Verfahren gemäß Anspruch 7, umfassend das Steuern (120) der Temperatur des Halbleitersubstrats (102) auf innerhalb des Zieltemperaturbereiches, derart, dass eine Amorphisierung des Halbleitersubstrats (102) bei einer Temperatur über 50 °C beginnt.
  9. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Zieltemperatur über 200 °C liegt.
  10. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Implantation (110) der Dotierungsionen durchgeführt wird, derart, dass zumindest eine Bauelementdotierungsregion, die eine maximale Dotierungskonzentration von größer als 1*1018 Dotierstoffatome pro cm3 umfasst, in dem Halbleitersubstrat gebildet wird.
  11. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Implantation (110) der Dotierungsionen durchgeführt wird, derart, dass zumindest eine Bauelementdotierungsregion, die eine Dotierungskonzentration aufweist, die um weniger als 20 % von einer maximalen Dotierungskonzentration in der zumindest einen Bauelementdotierungsregion variiert, in dem Halbleitersubstrat gebildet wird.
  12. Das Verfahren gemäß Anspruch 10 oder 11, wobei die zumindest eine Bauelementdotierungsregion eine vertikale Abmessung von zumindest 500 nm aufweist.
  13. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Implantation (110) der Dotierungsionen durchgeführt wird, um eine Feldstopp-Region, eine Drift-Region, eine Kanal-Stopper-Region oder eine Body-Region einer vertikalen Transistoranordnung oder einer vertikalen Diodenanordnung des Halbleiterbauelements zu bilden, oder um eine Kathoden/Anoden-Region einer vertikalen Diodenanordnung oder eine Kollektor/Emitter-Region oder eine Source/Drain-Region einer vertikalen Transistoranordnung zu bilden.
  14. Das Verfahren gemäß einem der vorherigen Ansprüche, umfassend ein Bilden einer Bauelementdotierungsregion, die ein gestuftes Dotierungsprofil aufweist, durch Bilden einer Streuoxidschicht über zumindest einem Teil einer Hauptimplantationsoberfläche des Halbleitersubstrats; und Implantieren der Dotierungsionen in das Halbleitersubstrat durch die Streuoxidschicht, derart, dass tiefere Dotierungsregionen in Regionen des Halbleitersubstrats ohne die Streuoxidschicht gebildet werden als in Regionen des Halbleitersubstrats, die durch die Streuoxidschicht bedeckt sind.
  15. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Implantation (110) der Dotierungsionen durchgeführt wird, um eine Mehrzahl von sich vertikal erstreckenden Kompensationsregionen einer Kompensationsbauelementanordnung zu bilden, die sich benachbart zu einer Mehrzahl von sich vertikal erstreckenden Drift-Regionen der Kompensationsbauelementanordnung in dem Halbleitersubstrat befinden, wobei die Mehrzahl von sich vertikal erstreckenden Kompensationsregionen und die Mehrzahl von sich vertikal erstreckenden Drift-Regionen der Kompensationsbauelementanordnung abwechselnd in dem Halbleitersubstrat in einer lateralen Richtung angeordnet sind.
  16. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Implantation (110) der Dotierungsionen durchgeführt wird, um eine Mehrzahl von Bauelementdotierungsregionen benachbart zu einer Rückseite des Halbleitersubstrats zu bilden, wobei die Bauelementdotierungsregionen aus der Mehrzahl von Bauelementdotierungsregionen durch eine Kathoden/Anoden-Region einer vertikalen Diodenanordnung oder eine Source/Drain- oder Kollektor/Emitter-Region einer vertikalen Transistoranordnung lateral umgeben sind.
  17. Das Verfahren gemäß einem der vorherigen Ansprüche, wobei die Dotierungsionen zumindest einen Dotierungsionentyp aus der folgenden Gruppe von Dotierungsionentypen umfassen, wobei die Gruppe von Dotierungsionentypen besteht aus: Borionen, Phosphorionen, Aluminiumionen, Stickstoffionen, Antimonionen, Magnesiumionen, Indiumionen, Galliumionen oder Arsenionen.
  18. Ein Verfahren (500) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (510) einer Streuoxidschicht über zumindest einem Teil einer Hauptimplantationsoberfläche eines Halbleitersubstrats; Implantieren (520) einer vordefinierten Dosis von Dotierungsionen in ein Halbleitersubstrat durch die Streuoxidschicht, derart, dass tiefere Dotierungsregionen in Regionen des Halbleitersubstrats ohne die Streuoxidschicht gebildet werden als in Regionen des Halbleitersubstrats, die durch die Streuoxidschicht bedeckt sind; und Steuern (530) einer Temperatur des Halbleitersubstrats während der Implantation der vordefinierten Dosis von Dotierungsionen in einem Bereich zwischen 100°C und 500°C, sodass die Temperatur des Halbleitersubstrats höher als 100 °C für mehr als 70 % einer Implantationsprozesszeit ist, die zum Implantieren der vordefinierten Dosis von Dotierungsionen verwendet wird.
DE102015117821.4A 2015-10-20 2015-10-20 Verfahren zum Bilden eines Halbleiterbauelements Active DE102015117821B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015117821.4A DE102015117821B4 (de) 2015-10-20 2015-10-20 Verfahren zum Bilden eines Halbleiterbauelements
US15/297,914 US9960044B2 (en) 2015-10-20 2016-10-19 Semiconductor device and methods for forming a semiconductor device
CN201610913348.9A CN107039270B (zh) 2015-10-20 2016-10-20 半导体器件和用于形成半导体器件的方法
US15/961,525 US10615039B2 (en) 2015-10-20 2018-04-24 Semiconductor device having a device doping region of an electrical device arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015117821.4A DE102015117821B4 (de) 2015-10-20 2015-10-20 Verfahren zum Bilden eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102015117821A1 DE102015117821A1 (de) 2017-04-20
DE102015117821B4 true DE102015117821B4 (de) 2021-09-09

Family

ID=58456439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015117821.4A Active DE102015117821B4 (de) 2015-10-20 2015-10-20 Verfahren zum Bilden eines Halbleiterbauelements

Country Status (3)

Country Link
US (2) US9960044B2 (de)
CN (1) CN107039270B (de)
DE (1) DE102015117821B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013905A (ja) * 2018-07-18 2020-01-23 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置
CN109473345B (zh) * 2018-11-21 2021-01-15 北京国联万众半导体科技有限公司 一种碳化硅器件的离子注入方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906585A (en) 1987-08-04 1990-03-06 Siemens Aktiengesellschaft Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US20090311839A1 (en) 2008-06-17 2009-12-17 Denso Corporation Method for manufacturing silicon carbide semicondutor device having trench gate structure
US20150028350A1 (en) 2013-07-26 2015-01-29 Cree, Inc. Controlled Ion Implantation Into Silicon Carbide Using Channeling And Devices Fabricated Using Controlled Ion Implantation Into Silicon Carbide Using Channeling
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034153B2 (ja) * 2004-03-18 2012-09-26 富士電機株式会社 半導体素子の製造方法
FR2929446B1 (fr) * 2008-03-28 2011-08-05 Soitec Silicon On Insulator Implantation a temperature controlee
JP5075280B2 (ja) * 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
DE112012000501T5 (de) * 2011-01-18 2013-10-24 Fuji Electric Co., Ltd. Verfahren zur Herstellung eines rückwärts sperrenden Halbleiterelements
DE102011113549B4 (de) * 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US8710620B2 (en) * 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906585A (en) 1987-08-04 1990-03-06 Siemens Aktiengesellschaft Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US20090311839A1 (en) 2008-06-17 2009-12-17 Denso Corporation Method for manufacturing silicon carbide semicondutor device having trench gate structure
US20150028350A1 (en) 2013-07-26 2015-01-29 Cree, Inc. Controlled Ion Implantation Into Silicon Carbide Using Channeling And Devices Fabricated Using Controlled Ion Implantation Into Silicon Carbide Using Channeling
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung

Also Published As

Publication number Publication date
CN107039270A (zh) 2017-08-11
US9960044B2 (en) 2018-05-01
US20170110322A1 (en) 2017-04-20
DE102015117821A1 (de) 2017-04-20
US20180240672A1 (en) 2018-08-23
US10615039B2 (en) 2020-04-07
CN107039270B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014116666A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102018205274B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102013111792A1 (de) Verfahren zum verarbeiten eines halbleiterträgers, halbleiterchipanordnung und verfahren zum herstellen eines halbleiterbauelements
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013216195A1 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102017130355A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112015006631T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014106594A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE102014119088A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102015117821B4 (de) Verfahren zum Bilden eines Halbleiterbauelements
DE102016114264A1 (de) Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102015109661A1 (de) Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102015017397

Country of ref document: DE

R130 Divisional application to

Ref document number: 102015017397

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative