JP5075280B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5075280B2
JP5075280B2 JP2011537134A JP2011537134A JP5075280B2 JP 5075280 B2 JP5075280 B2 JP 5075280B2 JP 2011537134 A JP2011537134 A JP 2011537134A JP 2011537134 A JP2011537134 A JP 2011537134A JP 5075280 B2 JP5075280 B2 JP 5075280B2
Authority
JP
Japan
Prior art keywords
region
contact
silicon carbide
impurity region
carbide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011537134A
Other languages
English (en)
Other versions
JPWO2011048800A1 (ja
Inventor
千秋 工藤
賢哉 山下
雅彦 庭山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011537134A priority Critical patent/JP5075280B2/ja
Application granted granted Critical
Publication of JP5075280B2 publication Critical patent/JP5075280B2/ja
Publication of JPWO2011048800A1 publication Critical patent/JPWO2011048800A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に炭化珪素パワー半導体デバイスに関する。
パワー半導体デバイスは、高耐圧で大電流を流す用途に用いられる半導体素子であり、低損失であることが望まれる。また、最近では高速インバータにパワー半導体デバイスが用いられる。こうした用途では高速動作も求められる。
パワー半導体デバイスは従来シリコン(Si)基板を用いて作製されていた。しかし、近年、炭化珪素(SiC)基板を用いたパワー半導体デバイスが注目され、開発が進められている(例えば、特許文献1〜4など参照)。
炭化珪素の材料自体の絶縁破壊電圧は、シリコンに比べて一桁高い。このため、炭化珪素を用いてパワー半導体デバイスを作製した場合、pn接合部やショットキー接合部における空乏層を薄くしても逆耐圧を維持することができる。したがって、デバイスの厚さを薄くし、炭化珪素層のドーピング濃度を高めることによって、オン抵抗が低く、高耐圧かつ低損失のパワー半導体デバイスを実現することができる。また、炭化珪素の飽和電子速度はシリコンの約2倍であり、高速動作を実現することができる。
特許文献1は、チャネル移動度を高めオン抵抗を低減した炭化珪素半導体装置を開示している。図37は、特許文献1に開示された炭化珪素半導体装置を説明するための断面図である。
図37に示す炭化珪素半導体装置1000は、縦型の金属−絶縁体−半導体電界効果トランジスタ(Metal Insulator Semiconductor Field Effect Transistor、以下「MISFET」)であり、プレーナ構造を有している。半導体装置1000は、n+型のSiCを含む半導体基板101を備えている。半導体基板101の主表面上には、炭化珪素によって構成される第1炭化珪素層120が設けられている。第1炭化珪素層120の表層部の所定領域において、所定の深さを有するp型のボディ領域104が形成されている。第1炭化珪素層120のボディ領域104以外の部分はn-型のドリフト領域102となる。ボディ領域104の表面近傍には、n+型の第1不純物領域(ソース領域)103が形成されている。また、ボディ領域104内にコンタクト領域207が設けられている。ボディ領域104の表層部分を覆うように、第1不純物領域103とドリフト領域102とを繋ぐ第2炭化珪素層105が配置されている。第2炭化珪素層105の表面には、ゲート酸化膜107を介してゲート電極108が形成されている。
ゲート電極108を覆うように、第1炭化珪素層120の表面に層間絶縁膜109が設けられている。層間絶縁膜109には第1不純物領域103およびコンタクト領域207を露出するコンタクトホールが設けられており、コンタクトホール内に第1オーミック電極(ソース電極)122が設けられ、さらに配線110が設けられている。また、ゲート電極108を露出するコンタクトホールが層間絶縁膜109に設けられており、コンタクトホール内に配線112が設けられている。配線112とゲート電極108との間には金属シリサイド層123が形成されている。半導体基板101の裏面には第2オーミック電極(ドレイン電極)111が形成されている。
図37に示した半導体装置1000では、第1オーミック電極122とゲート電極108との間に電圧を印加し、ゲート酸化膜107に電界を与えることにより、第2炭化珪素層105に蓄積型チャネル41が誘起され、第1オーミック電極122と第2オーミック電極111との間にキャリアが流れる。
このように、半導体装置1000を、チャネルを誘起する蓄積モードで動作させることにより、導電型を反転させてチャネルを誘起する反転モードで動作させる場合に比べて、チャネル移動度を大きくし、オン抵抗を低減させることができる。
次に、図38から図46を参照しながら炭化珪素半導体装置1000の製造方法を説明する。まず、図38に示すようにn+型のSiCを含む半導体基板101を用意し、主表面上にn-型のSiCによって構成された第1炭化珪素層120をエピタキシャル成長法により形成する。その後、ボディ領域104となる領域を開口した第1の注入マスク72を形成する。
ボディ領域104を形成するためのイオン注入は、400℃から600℃の温度で半導体基板101を加熱しながら行う。一般に有機レジストは耐熱性が乏しいため、第1の注入マスク72には適さない。このため、シリコン酸化膜、ポリシリコン、シリコン窒化膜などの無機膜を第1炭化珪素層120の主表面上に形成し、その上に、有機レジストマスクを形成し、この有機レジストマスクを利用して無機膜をエッチングし、有機レジストを除去する。これにより、耐熱性の第1の注入マスク72が得られる。図38では有機レジストを除去し、ボディ領域104を形成した後の断面を示している。以下、イオン注入用のマスクは同様の方法によって形成される。第1炭化珪素層120のボディ領域104以外の部分はドリフト領域102となる。
図39に示すように、第1の注入マスク72を覆うように無機膜を第1炭化珪素層120の表面に堆積した後、コンタクト領域となる領域を規定するパターンを有する有機レジストマスクを無機膜上に形成する(図示しない)。有機レジストマスクを用いて無機膜をドライエッチング法により異方性エッチングすることにより、第1の注入マスク72の側壁に位置する第1のサイドウォール71と、コンタクト領域を覆う第2の注入マスク78とを形成する。第1のサイドウォール71と第2の注入マスク78とを用いてボディ領域104内に不純物をイオン注入し、第1不純物領域103を形成する。
次に、図40に示すように、第1の注入マスク72、第1のサイドウォール71および第2の注入マスク78を除去した後、コンタクト領域となる領域を開口した第3の注入マスク73を第1炭化珪素層120の表面に形成し、例えばアルミニウムイオンを第1炭化珪素層120に注入することによってコンタクト領域207を形成する。
図41に示すように、第3の注入マスク73を除去した後、1000℃以上の温度、例えば、1700℃でアニールを行い、これまでに注入した不純物を活性化させる(図示しない)。その後、第1炭化珪素層120の主表面に第2炭化珪素層105を堆積する。図42に示すように、第2炭化珪素層105を規定するフォトレジスト76を形成し、ドライエッチングにより不要な第2炭化珪素層105を除去する。
図43に示すように、第2炭化珪素層105の上にゲート酸化膜107を形成し、その上にゲート電極108を形成する。さらに図44に示すように、ゲート電極108を覆うように第1炭化珪素層120の表面全体に層間絶縁膜109を形成する。図45に示すように、層間絶縁膜109に、ゲート電極108を露出するコンタクトホール109a並びにコンタクト領域207および第1不純物領域103を露出するコンタクトホール109bを形成する。
図46に示すように、コンタクトホール109b内に第1オーミック電極122および配線110を形成し、コンタクトホール109a内に金属シリサイド層123および配線112を形成する。また、半導体基板101の裏面に第2オーミック電極111を形成する。これにより、半導体装置1000が完成する。
特開平10−308510号公報 特許3773489号公報 特許3784393号公報 特許3527496号公報
半導体装置1000において、コンタクト領域207は底面及び側面の一部でボディ領域104と接触するが、第1オーミック電極122とは上面のみで接触する。したがって、ボディ領域104を第1オーミック電極122と同電位にするためには、コンタクト領域207の第1オーミック電極122と接する上面と、ボディ領域104と接する底面及び側面との間で導電性が十分に確保されている必要がある。このために、従来、注入エネルギーを変化させ、数回にわたってp型不純物イオンを注入し、コンタクト領域207を形成していた。しかし、一般に炭化珪素では不純物が拡散しにくいため、イオン注入に要する時間が長くなり、イオン注入機への負荷が大きいという課題がある。
また、通常、p型炭化珪素へ良好なオーミックコンタクトを形成することは、n型炭化珪素に比べて難しい。これは主なオーミック金属とp型炭化珪素との障壁が、n型炭化珪素に比べて大きいからである。p型炭化珪素へ良好なオーミックコンタクトを形成するためには、オーミック金属がp型炭化珪素へより高濃度で拡散する必要がある。しかし、炭化珪素への不純物の固溶には限界がある。また、オーミック金属の拡散を高めるためにアニール温度を高くするとウエハの反りが生じたり、SiCが蒸発し、消失するなどの新たな課題が生じる。
半導体装置1000において、上述した理由等により、第1オーミック電極122とボディ領域104とのコンタクト抵抗が低減できない場合の不具合を説明する。
図47に示すように、第1オーミック電極122とゲート電極108との間に閾値(Vth)以下の電圧(例えば、0V)が印加される半導体装置1000のオフ状態では、ボディ領域104とドリフト領域102との間に空乏層が形成される。このため、ドリフト領域102のうち隣接するボディ領域104に挟まれたJFET(Junction Field−Effect Transistor)領域60では、ボディ領域104の両側から延びる空乏層が繋がる。このオフ状態からオン状態へ高速で移行するためには、第1オーミック電極122とゲート電極108との間にゲート電極108側を正とする電圧がかかると瞬時にJFET領域60の空乏層が縮小し、JFET領域60に電流パスが形成されることが必要である。
しかし、ボディ領域104へのコンタクト抵抗が大きいと、ボディ領域104の端まで電位が伝わるのが遅く、空乏層の縮小が遅くなるため、半導体装置1000が完全にオン状態になるまで時間がかかる。つまり、図47に示すように、第1不純物領域103とJFET領域60とに挟まれたボディ領域104をゲートとする寄生トランジスタT1が存在するのと等価な構造となり、トランジスタT1のスイッチングに要する時間が半導体装置1000のスイッチングの遅延を引き起こす。
一方、図48に示すように、第1オーミック電極122とゲート電極108との間にゲート電極108側を正として閾値(Vth)より高い電圧(例えば20V)が印加される半導体装置1000のオン状態では、ゲート酸化膜107を介して第2炭化珪素層105に蓄積型チャネル41が形成され、この蓄積型チャネル41に電子が流れ込む。このとき、ボディ領域104とドリフト領域102との間で形成されている空乏層に蓄積されている電子も利用されるために、ボディ領域104の電位(以下、ボディ電位と記載する)がソース電位に近づき、空乏層が縮小することによってJFET領域60の電流経路が形成され、オン状態となる。
このとき、ドレイン電圧は外部抵抗の電圧降下により1Vないし2V程度となるように外部抵抗が選択される。ここでトランジスタをオフした場合はソース電位、ボディ電位共に0Vとなり、ドレイン電圧はほぼ0から2Vとなる。
しかしながら、ボディ領域104へのコンタクト抵抗が大きいと、ボディ領域104の端まで電位が伝わるのが遅く、ボディ電位が約2.7V上昇し、ソース、ボディ、ドレインの間に形成される寄生バイポーラトランジスタT2がオンするために、ドレインからソースへ電流が流れることになる。したがって完全にオフ状態になるまで時間がかかる。
本発明はこのような課題に鑑みてなされたものであり、ボディ領域へのコンタクト抵抗値を下げることにより、高速動作が可能な半導体装置を提供することにある。
本発明の半導体装置は、主面および裏面を有する半導体基板と、前記半導体基板の前記主面上に配置された第1炭化珪素層と、前記第1炭化珪素層に配置された第1導電型の第1不純物領域と、前記第1炭化珪素層において、前記第1不純物領域に隣接して配置された第2導電型のボディ領域と、前記ボディ領域内において前記第1不純物領域よりも深い位置に配置され、前記ボディ領域よりも高い濃度で第2導電型の不純物を含む第2導電型のコンタクト領域と、前記第1炭化珪素層のうち前記ボディ領域および前記第1不純物領域以外の領域に配置された第1導電型のドリフト領域と、前記第1不純物領域および前記コンタクト領域にオーミック接触する第1オーミック電極とを備え、前記第1炭化珪素層には、前記第1不純物領域を貫通するコンタクトトレンチが設けられており、前記コンタクトトレンチは底面および側壁を有し、前記コンタクトトレンチの側壁は、前記第1不純物領域の底面よりも深い位置にある側壁下部と、前記第1不純物領域の底面と同じまたはそれよりも浅い位置にある側壁上部とを含んでおり、前記第1オーミック電極は、前記コンタクトトレンチ内に配置され、前記コンタクトトレンチの側壁下部の少なくとも一部および底面で前記コンタクト領域と接する。
本発明の半導体装置の製造方法は、主面および裏面を有する半導体基板を用い、第2導電型のボディ領域と、前記ボディ領域に隣接して配置された第1導電型の第1不純物領域と、前記ボディ領域および前記第1不純物領域以外の領域に配置された第1導電型のドリフト領域とを含み、前記ボディ領域の少なくとも一部は前記第1不純物領域よりも深い位置にある第1炭化珪素層を、前記半導体基板の前記主面上に形成する工程(a)と、前記第1炭化珪素層に、前記第1不純物領域を貫通し、前記ボディ領域に達するコンタクトトレンチを形成する工程(b)と、前記コンタクトトレンチの底面および側壁から、前記ボディ領域に第2導電型の不純物を注入することによって、前記第1不純物領域よりも深い位置に第2導電型のコンタクト領域を形成する工程(c)と、少なくとも前記コンタクトトレンチ内に、前記第1不純物領域と接し、かつ、前記コンタクトトレンチの側壁の一部および底面で前記コンタクト領域と接する第1オーミック電極を形成する工程(d)とを包含する。
本発明の半導体装置の他の製造方法は、主面および裏面を有する半導体基板を用い、第2導電型のボディ領域と、前記ボディ領域に隣接して配置された第1導電型の第1不純物領域と、前記ボディ領域および前記第1不純物領域以外の領域に配置された第1導電型のドリフト領域とを含み、前記ボディ領域の少なくとも一部は前記第1不純物領域よりも深い位置にある第1炭化珪素層を、前記半導体基板の前記主面上に形成する工程(A)と、前記ボディ領域内であって、前記第1不純物領域よりも深い位置に、前記ボディ領域よりも高い濃度で第2導電型の不純物を含む第2導電型のコンタクト領域を形成する工程(B)と、前記第1炭化珪素層に、前記第1不純物領域を貫通し、前記コンタクト領域に達するコンタクトトレンチを形成する工程(C)と、前記コンタクトトレンチ内に、前記第1不純物領域と接し、かつ前記コンタクトトレンチの側壁の一部および底面で前記コンタクト領域と接する第1オーミック電極を形成する工程(D)とを包含する。
本発明によると、第1不純物領域と第1オーミック電極との接触面積を確保しつつ、コンタクト領域と第1オーミック電極との接触面積を拡大できる。したがって、第1オーミック電極のボディ領域へのコンタクト抵抗を低減できるので、ボディ領域の電位を第1オーミック電極の電位と極めて高い速度で一致させることができ、半導体装置のスイッチング速度を高めることができる。また、第1オーミック電極の第1不純物領域へのコンタクト抵抗を低く抑えることができ、低オン抵抗を実現できる。
本発明によれば、第1オーミック電極とボディ領域とのコンタクト抵抗を低減できるので、スイッチング動作の遅延を抑制し、高速で動作することが可能な半導体装置を実現することができる。
また、本発明の半導体装置の製造方法によれば、コンタクト領域の注入回数を減らすことができ、イオン注入工程に要する時間が短縮される。
(a)は、本発明による半導体装置の第1の実施形態を示す模式的な断面図であり、(b)は、(a)に示すコンタクトトレンチ部分の拡大断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 第1の実施形態の半導体装置の製造方法を説明するための工程断面図である。 (a)は、本発明による第2の実施形態の半導体装置の模式的な断面図であり、(b)は、(a)に示すコンタクトトレンチ部分の拡大断面図である。 (a)は、第2の実施形態の半導体装置の製造方法を説明するための工程断面図であり、(b)は、コンタクトトレンチの側壁の傾斜角を説明するための拡大断面図である。 第2の実施形態の半導体装置の他の製造方法を説明するための工程断面図である。 (a)は、本発明による半導体装置の第3の実施形態を示す断面模式図であり、(b)は、(a)に示すコンタクトトレンチ部分の拡大断面図である。(c)は、コンタクトトレンチの底面とコンタクト領域との配置関係を例示する平面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法1を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法2を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法3を説明するための工程断面図である。 第3の実施形態の半導体装置の製造方法4を説明するための工程断面図である。 本発明による第1の実施形態の他の半導体装置の模式的な断面図である。 本発明による第3の実施形態の他の半導体装置の模式的な断面図である。 本発明による第1の実施形態のさらに他の半導体装置の模式的な断面図である。 本発明による第3の実施形態のさらに他の半導体装置の模式的な断面図である。 従来の半導体装置示す断面模式図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 図37に示す従来の半導体装置の製造方法を説明するための工程断面図である。 従来の半導体装置をオン状態にする際に生じる等価回路を説明するための模式的な断面図である。 従来の半導体装置をオフ状態にする際に生じる等価回路を説明するための模式的な断面図である。
(第1の実施形態)
以下、図面を参照しながら、本発明の第1の実施形態を説明する。以下の図面において、従来の半導体装置の構成要素と実質的に同一の機能を有する構成要素には同一の参照符号を付している。本発明は以下の実施形態に限定されない。また、第1導電型はn型およびp型のいずれであってもよく、この場合、第2導電型はp型またはn型である。
図1(a)は、本発明による第1の実施形態である半導体装置100の断面構造を模式的に示している。半導体装置100は、主面101aおよび裏面101bを有し、炭化珪素を含む第1導電型の半導体基板101を含む。半導体基板101の主面101a上には、第1導電型の第1炭化珪素層が設けられている。第1炭化珪素層はエピタキシャル層である。第1炭化珪素層120には、第2導電型のボディ領域104と、ボディ領域104に隣接するように配置された第1導電型の第1不純物領域103とが形成されている。第1導電型の第1不純物領域103の不純物濃度は、半導体基板101の不純物濃度よりも高い。ボディ領域104の少なくとも一部は第1不純物領域103よりも深い位置にある。ボディ領域104内において、第1不純物領域103よりも深い位置に、ボディ領域104よりも高い濃度で第2導電型の不純物を含む第2導電型のコンタクト領域131が配置されている。第1炭化珪素層120のうち、ボディ領域104および第1不純物領域103以外の領域は、ドリフト領域102となる。ドリフト領域102の不純物濃度は半導体基板101の不純物濃度よりも低い。
より具体的には、第1炭化珪素層120の上面120aから所定の深さまでの領域にボディ領域104が形成されており、ボディ領域104内において、上面120aから所定の深さまでの領域に第1不純物領域103が形成されている。第1不純物領域103の底面はボディ領域104の底面の位置よりも浅く、第1不純物領域103はボディ領域104から突き出してはいない。ボディ領域104および第1不純物領域103は第1炭化珪素層120の上面120aにおいて露出している。また、第1不純物領域103は、第1炭化珪素層120の上面120aにおいて、ボディ領域104に包囲されている。
第1炭化珪素層120には、第1不純物領域103を貫通するコンタクトトレンチ121が設けられている。コンタクトトレンチ121内には、第1不純物領域103およびコンタクト領域131にオーミック接触する第1オーミック電極122が設けられている。第1オーミック電極122は、コンタクトトレンチ121の側壁の一部および底面でコンタクト領域131に接している。
図1(b)はボディ領域104および第1不純物領域103の拡大断面図である。図示するように、コンタクトトレンチ121は、底面121bおよび側壁121cを有している。側壁121cは、第1不純物領域103の底面103bよりも深い位置にある側壁下部121cLと、第1不純物領域103の底面103bと同じまたはそれよりも浅い位置にある側壁上部121cUとを含んでいる。コンタクトトレンチ121の底面121bは、第1不純物領域103の底面103bよりも深く、かつ、ボディ領域104の底面104bよりも浅い位置にある。
コンタクト領域131は、第1オーミック電極122とボディ領域104との間に、コンタクトトレンチ121の側壁下部121cLおよび底面121bに沿って形成されている。従って、コンタクトトレンチ121の側壁下部121cLの少なくとも一部および底面121bで、第1オーミック電極122と接している。
また、図示する例では、第1不純物領域103と第1オーミック電極122との間に、コンタクトトレンチ121の側壁上部121cUに沿って第2不純物領域132が形成されている。第2不純物領域132は、第1不純物領域103に第2導電型の不純物を注入することによって形成された領域である。従って、第2不純物領域132は、第1不純物領域103に含まれる不純物と同じ第1導電型の不純物と、コンタクト領域131に含まれる不純物と同じ第2導電型の不純物とを両方含んでいる。また、第1不純物領域103と略同じ濃度で同じ第1導電型の不純物を含み、かつ、第1不純物領域103よりも高い濃度で第2導電型の不純物を含んでいる。
第2不純物領域132の導電型は特に限定されない。第2不純物領域132が何れの導電型の不純物を多く含むかによって、第1導電型領域となることもあるし、第2導電型領域となることもある。なお、第2不純物領域132を第1導電型領域とする場合、第2不純物領域132は第1不純物領域103と一体的にソース領域として機能する。これにより、第1オーミック電極122は、コンタクトトレンチ121の側壁上部121cU全体でソース領域と接続されるため、オン抵抗の低減を実現できる。
本実施形態では、第1オーミック電極122は、コンタクトトレンチ121内のみでなく第1炭化珪素層120の上面120aの一部上にも配置されている。第1オーミック電極122は、第1炭化珪素層120の上面120a(上面120aのうちコンタクトトレンチ121の周縁に位置する部分)で第1不純物領域103と接している。
後述するが、コンタクトトレンチ121の側壁上部121cUに沿って第2不純物領域132を有していなくてもよい。その場合には、第1オーミック電極122は、第1炭化珪素層120の上面のみでなく、コンタクトトレンチ121の側壁上部121cUでも第1不純物領域103と接する。なお、第2不純物領域132を有しない場合には、第1オーミック電極122は、第1炭化珪素層120の上面120aに配置されなくてもよい。例えば、第1オーミック電極122がコンタクトトレンチ121内のみに配置されている場合、第1オーミック電極は、コンタクトトレンチ121の側壁上部121cUで、第1不純物領域103と接続される。
また、本実施形態では、コンタクトトレンチ121の底面121bの面積よりもトレンチの開口121aの面積が大きく、コンタクトトレンチ121はテーパー形状を有している。このため、コンタクトトレンチ121の側壁121cは第1炭化珪素層120の上面120aに対して非垂直である。また、側壁121cは開口121aに面している。ここで非垂直とは、コンタクトトレンチ121の側壁121cが、第1炭化珪素層120の上面120aに対し85度未満あるいは95度よりも大きな角度をなしていることを言う。
コンタクトトレンチ121の形状は図1(b)に示すようなテーパー状に限られない。コンタクトトレンチ121の底面121bが第1不純物領域103の底面103bよりも深くに位置していれば、トレンチは他の形状を有していてもよい。
このような構造のコンタクトトレンチ121が半導体装置100に設けられているため、第1不純物領域103の底面103bより深い位置において、第1オーミック電極122は、コンタクトトレンチ121の底面121bのみでなく、側壁121cの一部でも、コンタクト領域131と接触する。このため、コンタクト領域131と第1オーミック電極122との接触面積が拡大し、ボディ領域104へのコンタクト抵抗を低減することができる。したがって、ボディ領域104の電位を第1オーミック電極122と極めて高い速度で一致させることができる。
また、コンタクトトレンチ121の底面121bおよび側壁121cの一部は第1不純物領域103の底面103bよりも深い位置にあるため、コンタクトトレンチ121の底面121bおよび側壁121cにおいてボディ領域104が露出している。このため、コンタクトトレンチ121内に露出したボディ領域104の表面近傍に第2導電型の不純物を注入することにより、ボディ領域104内にコンタクト領域131を形成できる。したがって、従来の半導体装置のように、ボディ領域104へのコンタクト領域を形成するために第2導電型の不純物を深く注入する必要がなく、半導体装置の製造に要する時間を短縮し、製造コストを低減させることができる。
また、コンタクトトレンチ121の側壁121cのうち少なくとも側壁下部121cLが、第1炭化珪素層120の上面120aに対して非垂直であれば、コンタクト領域131と第1オーミック電極122との接触面積を拡大できるので好ましい。側面下部121cLが上面120aに対して垂直な方向から傾くにつれて、コンタクト領域131と第1オーミック電極122との接触面積が拡大するからである。また、この場合、側壁下部121cLは、コンタクトトレンチ121の開口121aに面するように傾いていることがさらに好ましい。特に、コンタクトトレンチ121の側壁121cのうち少なくとも側壁下部121cLは、開口121aに面するように傾いている、すなわち、半導体基板101の主面101aに平行な面に対して90度未満の角度を有していることが好ましい。より好ましくは85度未満である。これにより、後述するプロセスにおいて、コンタクトトレンチ121の側壁下部121cLから第1炭化珪素層120にイオン注入を行い、コンタクト領域131を形成することが容易になる。例えば、コンタクトトレンチ121を形成するマスクを用いて、第1炭化珪素層120に対して垂直に第2導電型の不純物を注入すれば、コンタクトトレンチ121の開口121aからコンタクトトレンチ121の底面121bおよび側壁121cにおいて露出するボディ領域104の表面近傍に第2導電型の不純物を注入することが可能になる。
第1炭化珪素層120のうち、隣接するボディ領域104に挟まれたドリフト領域102はJFET(Junction Field−Effect Transistor)領域60と呼ばれる。半導体装置100は、ボディ領域104に設けられた第1不純物領域103からJFET領域60を経て半導体基板101の裏面101bへと至るパスにおける電流の制御を行う。このために、半導体装置100は、少なくとも第1不純物領域103と第1炭化珪素層120の上面120aに露出したドリフト領域102、つまり、第1不純物領域103とJFET領域60との間に位置するボディ領域104の一部領域40の上方に設けられたゲート絶縁膜107およびゲート絶縁膜107上に設けられたゲート電極108とを備え、ゲート電極108に印加する電圧によって、上述の電流制御を行う。この際、上述したようにボディ領域104の一部領域40の電位を第1オーミック電極122の電位と極めて速度で一致させることができる。したがって、ゲート電極108に印加する電圧による、スイッチングに対して、遅延を生じることなく半導体装置100を動作させることが可能となる。
このような理由から、ゲート電極108に印加する電圧による電流制御が可能である限り、半導体装置100は蓄積型チャネルを備えていてもよいし、反転型チャネルを備えていてよい。本実施形態では、半導体装置100は、第1不純物領域103およびJFET領域60の間に位置するボディ領域104の一部領域40とゲート絶縁膜107との間に設けられた、第2炭化珪素層105をさらに備えており、第2炭化珪素層105が蓄積型チャネルとして機能する。第2炭化珪素層105は、エピタキシャル層であり、第1不純物領域103およびボディ領域104の一部領域40とそれぞれ電気的に接続されている。反転型チャネルを有する半導体装置の場合、ゲート絶縁膜107は、第1不純物領域103およびJFET領域60の間に位置するボディ領域104の一部領域40と直接接触している。
第1炭化珪素層120の上面120aを覆うように層間絶縁膜109が設けられており、層間絶縁膜109にはゲート電極108を露出するコンタクトホール109aおよび第1オーミック電極122を露出するコンタクトホール109bが設けられている。コンタクトホール109a内には配線112が設けられており、配線112はゲート電極108と接触し、電気的に接続している。本実施形態では、配線112とゲート電極108との間に金属シリサイド層123が設けられている。また、コンタクトホール109b内には配線110が設けられており、配線110は第1オーミック電極122と接触し、電気的に接続している。半導体基板101の裏面101bには第2オーミック電極111が設けられている。
本実施形態の半導体装置100によれば、コンタクトトレンチ121を設けることによって、第1オーミック電極122のウエルコンタクト抵抗値を小さくすることができる。したがって、ボディ領域104の電位を第1オーミック電極122の電位と極めて高い速度で一致させることができ、ウエル電位変動の遅延を抑制し、半導体装置100のスイッチングスピードの遅延を抑制することが可能となる。
本実施形態の半導体装置100は、SiC半導体から構成されるパワー半導体デバイスであり、高耐圧、大電流、高速動作用に好適に使用される。以下、本実施形態の具体的な構成例の一例を次に示す。本実施形態の一例において、第1導電型はn型であり、第2導電型はp型である。この場合、第1オーミック電極122はソース電極であり、第2オーミック電極111はドレイン電極である。また、第1不純物領域103はソース領域である。以下の例において、不純物の濃度はプラス「+」の数が多いほど高く、++、+、−の順に低くなる(++>+>−)。
半導体基板101は、六方晶系炭化珪素からなる。半導体基板101の厚さは、例えば、250μm〜350μmであり、半導体基板101の不純物濃度は、例えば、8×1018cm-3(n+)ある。不純物濃度を低く設定する場合には、立方晶系炭化珪素からなる基板を半導体基板101に用いることもできる。
第1炭化珪素層120は、半導体基板101の主面101a上にエピタキシャル成長によって形成されたSiC層である。第1炭化珪素層120の厚さは、例えば、4μm〜15μmであり、不純物濃度は、例えば、5×1015cm-3(n-)である。半導体基板101と第1炭化珪素層120との間に、別のエピタキシャル層(例えば、6×1016cm-3の濃度を有するSiC層)を設けてもよい。
ボディ領域104の厚さ(即ち、上面120aからの深さ)は、例えば、0.5μm〜1.0μmであり、ボディ領域104の不純物濃度は、例えば、1.5×1018cm-3(p-)である。また、第1不純物領域103の厚さ(即ち、上面120aからの深さ)は、例えば、0.25μmであり、第1不純物領域103の不純物濃度は、例えば、5×1019cm-3(n++)である。コンタクト領域131の厚さ(半導体基板101の主面101aに垂直な方向の厚さ)は、例えば、50nmであり、コンタクト領域131の不純物濃度は、例えば、1.0×1019cm-3(p+)である。第2不純物領域132の厚さは、例えば、50nmであり、第2不純物領域132の不純物濃度は、例えば、1.0×1019cm-3(n+)である。
コンタクトトレンチ121の深さは約0.4μmである。コンタクトトレンチ121の形成後、コンタクトトレンチ121の底面121bおよび側壁121cに厚さ0.05μmのコンタクト領域を設ける。これによりボディ領域104の第1オーミック電極122との界面の濃度は、例えば、2×1020cm-3(p-)である。JFET領域60の長さ(幅)は、例えば、3μmである。
第2炭化珪素層105は、第1炭化珪素層120上にエピタキシャル成長によって形成されたSiC層であり、第2炭化珪素層105の厚さは、例えば、30nm〜150nmである。ボディ領域104の一部領域40の長さ(幅)は、例えば、0.5μmである。
ゲート絶縁膜107は、SiO2(酸化シリコン)からなる。厚さは、例えば、70nmである。ゲート電極108は、poly−Si(ポリシリコン)からなり、その厚さは、例えば、500nmである。第1オーミック電極122はNi(ニッケル)とSi(シリコン)との合金からなり、その厚さは、例えば、50nmである。第1オーミック電極122は、Ti(チタン)およびSi(シリコン)の合金によって構成されていてもよい。また、第2オーミック電極111もTi(チタン)およびSi(シリコン)の合金もしくはNi(ニッケル)およびSi(シリコン)の合金によって構成され、その厚さは、例えば、100nmである。第2オーミック電極111には、半導体装置100をプラスチックパッケージに実装する際のはんだ付けを容易にするために、NiとAgやNiとAuとを堆積してもよい。
(第1の実施形態に係る半導体装置の製造方法)
次に、図2から図13を参照しながら、本実施形態の半導体装置100の製造方法を説明する。図2から図13は、本実施形態の製造方法を説明するための工程断面の模式図である。
まず、半導体基板101として、n型4H−SiC(0001)基板を用意する。この基板は、例えば、<11−20>方向に8°または4°オフカットされており、n型不純物濃度は1×1018cm-3〜5×1019cm-3である。
次いで、図2に示すように、半導体基板101の主面101a上に、エピタキシャル成長によって第1炭化珪素層120を形成する。例えば原料ガスとして、シラン(SiH4)とプロパン(C38)を用い、キャリアガスとして水素(H2)を、ドーパントガスとして窒素(N2)ガスを用い、熱CVD法によって第1炭化珪素層120をエピタキシャル成長させる。第1炭化珪素層120の厚さは10μm以上であり、不純物濃度は、1×1015cm-3〜1×1016cm-3である。
次に、第1炭化珪素層120の上面120a上に、注入マスク材料を堆積し(図示しない)、その注入マスク材料の上にフォトレジスト(図示しない)を形成する。注入マスク材料は、例えば、SiO2(酸化シリコン)である。酸化シリコンからなる注入マスク材料は、例えば、シラン(SiH4)およびN2Oガスを用い、200WのパワーでプラズマCVD法によって堆積する。注入マスク材料の厚さは、例えば、0.5〜1.0μmである。フォトレジスト(図示しない)は、ボディ領域104およびJFET領域60を規定する位置および寸法を有している。フォトレジストは、例えば、感光性有機膜であり、典型的なフォトリソグラフィー法を用いて形成される。フォトレジストの厚さは、例えば、1.5〜2.0μmである。フォトレジストをマスクとして、注入マスク材料を異方性エッチングして、注入マスクパターン(第1の注入マスク)72を形成し、その後、フォトレジストを除去する。注入マスク材料のエッチングは、例えば、CF4ガスとCHF3ガスを用いた異方性ドライエッチング法によって行う。フォトレジストは、例えば、酸素プラズマによるアッシングによって除去する。以下、特に説明しない限り、イオン注入のための注入マスクは同様の方法によって形成される。
次いで、第1の注入マスク72を用いて、p型の不純物イオン(例えばAl+)80を第1炭化珪素層120に注入することによって、第1炭化珪素層120の上面120a近傍に、所定の深さを有するボディ領域104を形成する。イオン注入は、例えば、基板の温度を500℃に保ち、30keVから350keVの範囲の異なるエネルギーで複数回に分けて行う。ボディ領域104の深さは、例えば、0.5μm〜1.0μmである。ボディ領域104に挟まれて規定される、第1炭化珪素層120の上面120a近傍領域がJFET領域60となる。本実施形態のJFET領域60の幅は、例えば、3μmである。また、第1炭化珪素層120のうち、ボディ領域104が形成されなかった残りの領域がドリフト領域102となる。
次に、図3に示すように、第1の注入マスク72を覆うように、第1炭化珪素層120の上面120aに注入マスク材料を堆積する。注入マスク材料は、例えば、poly−Si(ポリシリコン)であり、熱CVD法により、SiH4を原料ガスとして用いることによって形成される。注入マスク材料の上に所定のパターンを有するフォトレジストを形成後、注入マスク材料を異方性エッチングすることによって、注入マスクパターン71aおよび71bを形成する。図示した注入マスクパターン71bは、フォトレジストの下方にあるパターンであり、コンタクトトレンチ121を形成する領域に不純物を導入しないために設けられる。注入マスクパターン71aは、注入マスクパターン72のサイドウォールであり、チャネルの幅(長さ)を規定する。異方性エッチングに用いるガスは、例えば、Cl2、O2、HBrなどの混合ガスである。後の工程でトレンチエッチングを行うため、注入マスクパターン71bはなくてもよい。
次に、第1の注入マスク72、注入マスクパターン71a及び71bをマスクとして、第1炭化珪素層120の上面120aに、n型の不純物イオン82を注入することによって、第1不純物領域103を形成する。不純物イオン82としては、例えばN+(窒素イオン)またはP+(リンイオン)を用いる。第1不純物領域103は、ボディ領域104の底面よりも浅い位置に底面を有するように配置される。このため、ボディ領域104の少なくとも一部は、第1不純物領域103の底面よりも深い位置に配置される。
第1不純物領域103を形成する際のイオン注入は、例えば、基板101の温度を500℃に保ち、30keVから90keVの範囲の異なるエネルギーで複数回に分けて行う。第1不純物領域103の深さは、例えば、0.25μmである。
次に、図4に示すように、注入マスクパターン71a、71bおよび第1の注入マスク72を除去した後、第3の注入マスク73を形成する。注入マスクパターン71aおよび71bは、例えば、酸化膜からなるためHF水溶液で除去し、第1の注入マスク72はポリシリコンからなるため、HFとHNO3およびH2O混合液で除去する。
第3の注入マスク73を用いて第1炭化珪素層120をドライエッチングすることによりコンタクトトレンチ121を形成する。このエッチングには、例えば、CF4とO2の混合ガスを用いる。コンタクトトレンチ121は、第1不純物領域103を貫通し、ボディ領域104に達するように配置される。従って、第1不純物領域103はコンタクトトレンチ121の側壁上部121cUにおいて露出し、ボディ領域104はコンタクトトレンチ121の側壁下部121cLおよび底面121bにおいて露出する。
好ましくは、コンタクトトレンチ121の開口121aの面積が底面121bの面積より大きくなる、いわゆるテーパーエッチを行うことが望ましい。これにより、コンタクトトレンチ121の側壁121cは第1炭化珪素層120の上面120aに対して非垂直となり、側壁121cの面積を大きくすることができる。テーパーエッチを行うためには、例えば、Cl2を70sccm、HBrを50sccm、O2を2sccmの流量で導入し、600WのICPバイアスおよび150WのDCバイアスを印加し、1.5Paの圧力でエッチングを行う。コンタクトトレンチ121の深さは、第1不純物領域103より深いことが好ましく、例えば0.4μmである。
次に、図5に示すように、第3の注入マスク73をマスクとし、コンタクトトレンチ121の側壁121cおよび底面121bから、コンタクトトレンチ121内に露出した第1不純物領域103およびボディ領域104に、p型の不純物イオン84を注入する。不純物イオン84として、例えばAl+(アルミニウムイオン)またはB+(ボロンイオン)を用いる。これにより、コンタクトトレンチ121の側壁上部121cUに沿って第2不純物領域132が形成される。また、側壁下部121cLおよび底面121bに沿ってコンタクト領域131が形成される。第2不純物領域132では、注入前に当該領域に含まれていた第1導電型の不純物と、注入された第2導電型の不純物とが打ち消しあう。このため、第2不純物領域132は、注入前よりも低濃度の第1導電型領域となるか、あるいは、第2導電型領域となる。
本実施形態では、例えば、基板101の温度を500℃に保ち、30keVのエネルギーで注入を行う。コンタクト領域131の深さは、後に形成する第1オーミック電極122と接する界面において、不純物濃度が最も高くなるように決定されることが好ましい。第1オーミック電極122は、金属と炭化珪素が合金化することによって形成され、この際、金属の厚さと同程度の厚さの炭化珪素が合金化される。このため、第1オーミック電極122を形成するための金属の厚さが100nmであれば、コンタクト領域131の深さも100nm程度以上(金属の厚さ以上)であることが好ましい。より好ましくは、150nm以上(金属の厚さの1.5倍以上)である。これにより、上記の合金化を行った後に、コンタクト領域131の一部を、より確実に、合金化されない状態で残すことができる。
本実施形態では、側壁121cが開口121aに面するように傾斜しているため、上面120aに対して垂直にイオン注入を行うことによって、ドリフト領域102の側壁121cに露出している領域および底面121bに露出している領域の両方に、一度でコンタクト領域131を形成することができる。しかし、側壁121cが上面120aに対して垂直である場合には、上面120aの鉛直方向に対して一定の角度(例えば30°)を付けて半導体基板101を回転させたり、90°ずつ回して4回の注入を行っても良い。
第3の注入マスク73を除去した後、半導体基板101(より正確には、第1炭化珪素層120の各領域)を1000℃以上、ここでは1800℃の温度で活性化アニールを行う(図示しない)。これにより、第1炭化珪素層120の各領域に注入された不純物イオンを活性化させる。
次に、図6に示すように、第1炭化珪素層120の上面120aおよびコンタクトトレンチ121内に、第2炭化珪素層105を形成する。本実施形態における第2炭化珪素層105はSiCから構成される。例えば、原料ガスとして、シラン(SiH4)とプロパン(C38)を、キャリアガスとして水素(H2)を、ドーパントガスとして窒素(N2)ガスを用い、熱CVD法によって第2炭化珪素層105を形成する。第2炭化珪素層105の不純物濃度は、1×1015cm-3〜5×1015cm-3であり、厚さは、30nm〜150nmである。なお、第2炭化珪素層105の成長の途中で窒素(N2)ガスを導入して、第2炭化珪素層105の一部を高濃度にしてもよい。
次に、図7に示すように、第2炭化珪素層105上に、フォトレジスト79を形成した後、フォトレジスト79をマスクとして、第2炭化珪素層105をエッチングする。第2炭化珪素層105のエッチングは、例えば、CF4およびO2の混合ガスを用いたドライエッチングによって行われる。
次に、図8に示すように、フォトレジスト79を除去した後、第2炭化珪素層105の上にゲート絶縁膜(SiO2)107を形成し、次いで、ゲート絶縁膜107の上にゲート電極(poly−Si)108を形成する。その後、そのゲート電極108の上に、フォトレジスト(不図示)を形成し、ゲート電極108をエッチングして、フォトレジストを除去する。
次に、図9に示すように、ゲート電極108および第2炭化珪素層105を覆うように第1炭化珪素層120の上に層間絶縁膜109を形成する。層間絶縁膜109は、例えば酸化シリコン(SiO2)からなり、その厚さは例えば1000nmである。
次に、図10に示すように、フォトレジスト76をマスクとして、層間絶縁膜109をエッチングする。層間絶縁膜109のエッチングは、例えば、CHF3とO2の混合ガスを用いたドライエッチングによって行われる。ただし、ドライエッチングのみではウエルコンタクトのために形成したトレンチの内部まではエッチングすることが困難である。
そこで図11に示すように、コンタクトトレンチ121内の層間絶縁膜109を除去するために、例えばBHF等を用いたウエットエッチング、もしくはCF4ガス等を用いた等方性エッチングも行う。これにより、ゲート電極108を露出するコンタクトホール109aおよびコンタクトトレンチ121の底面121bおよび側壁121cを露出するコンタクトホール109bが形成される。
次に、図12に示すように、フォトレジスト76を除去した後に、コンタクトホール109aおよびコンタクトホール109b内にコンタクト金属(チタン(Ti)またはニッケル(Ni))を堆積し、熱処理を行う。例えば、コンタクト金属がTiからなる場合、Tiを堆積した後に950℃の熱処理が実行される。これにより、コンタクトホール109b内において、コンタクト金属は炭化珪素と反応し(シリサイド化)、コンタクト金属と炭化珪素層120との界面に金属シリサイドが形成される。ここでは、コンタクト領域131、第2不純物領域132および第1不純物領域103の一部が、コンタクト金属と合金化する。また、コンタクトホール109a内においては、コンタクト金属とポリシリコンとが反応し、これらの界面に金属シリサイドが形成される。次いで、コンタクト金属のうちシリサイド化されずに残った部分(未反応コンタクト金属)を除去する。このようにして、コンタクトホール109b内に、金属シリサイドを含む第1オーミック電極122を形成し、コンタクトホール109a内のゲート電極108上に金属シリサイド層123を形成する。
本実施形態では、コンタクトトレンチ121内および第1炭化珪素層120の上面120a上に第1オーミック電極122が形成される。第1オーミック電極122は、コンタクトトレンチ121の底面121bおよび側壁下部121cLでコンタクト領域131と接し、側壁上部121cUで第2不純物領域132と接触している。また、第1炭化珪素層120の上面120aで第1不純物領域103の上面と接触している。
なお、本工程において、第2不純物領域132のすべてが合金化されて第1オーミック電極122となってもよい。この場合、コンタクトトレンチ121の側壁上部121cUでも、第1オーミック電極122と第1不純物領域103とを接触させることができるので、これらの接触面積を大きくできる。
また、半導体基板101の裏面101bに金属を堆積し、熱処理を行うことによって第2オーミック電極111が形成される。例えば、Tiを堆積した後に950℃で熱処理を行うことによって形成される。
最後に図13に示すように、第1オーミック電極122および金属シリサイド層123と接触するようにコンタクトホール109aおよび109b内に配線112、110をそれぞれ形成する。これによって半導体装置100が完成する。
(第2の実施形態)
以下、図面を参照しながら、本発明の第2の実施形態を説明する。
図14(a)は、本発明による第2の実施形態の半導体装置200の模式的な断面図であり、図14(b)は、半導体装置200におけるコンタクトトレンチ構造を示す拡大断面図である。
半導体装置200では、コンタクトトレンチ121の側壁下部121cLは、側壁上部121cUよりも大きく傾斜している。また、側壁上部121cUに沿って第2不純物領域132(図1)が設けられていない。第1オーミック電極122は、第1炭化珪素層120の上面120aおよびコンタクトトレンチ121の側壁上部121cUで、第1不純物領域103と接触している。この他の構成は、図1に示す構成と同様である。
本実施形態によると、前述の実施形態と同様に、コンタクト領域131と第1オーミック電極122との接触面積を拡大できるので、第1オーミック電極122とボディ領域104とのコンタクト抵抗を低減できる。また、半導体装置200は第2不純物領域を有していないので、第1不純物領域103と第1オーミック電極122との抵抗をより低く抑えることができる。
(第2の実施形態に係る半導体装置の製造方法)
以下、図15を参照しながら、本実施形態の半導体装置200の製造方法の一例を説明する。
まず、図2〜図4を参照しながら前述した方法と同様の方法で、第1炭化珪素層120に第1不純物領域103、ボディ領域104を形成する。
次いで、図15(a)に示すように、第1炭化珪素層120上に第3の注入マスク73を形成する。この第3の注入マスク73を用い、第1炭化珪素層120をドライエッチングすることによりコンタクトトレンチ121を形成する。このとき、コンタクトトレンチ121の側壁下部121cLの傾斜角αおよび側壁上部121cUの傾斜角βが何れも90度より小さく、かつ、傾斜角αが傾斜角βよりも小さくなるように、エッチング条件を調整する。なお、図15(b)に示すように、「傾斜角α」は、第1炭化珪素層120の上面120aに平行な面lと側壁下部121cLとのなす角度であり、「傾斜角β」は、上面120aに平行な面mと側壁上部121cUとのなす角度である。なお、ここでは、第1炭化珪素層120の上面120aは半導体基板101の主面と略平行である。
例えばコンタクトトレンチ121の形成に使用するエッチングガスの種類および混合比を調整することによって、側壁上部121cUの傾斜角βと側壁下部121cLの傾斜角αとを互いに異ならせることができる。ここでは、例えば、側壁上部121cUをエッチングする際にはCl2を10sccm、HBrを20sccm、O2を20sccmの流量で導入し、600WのICPバイアスおよび150WのDCバイアスを印加し、1.5Paの圧力でエッチングを行う。また、側壁下部121cLをエッチングする際にはCl2を10sccm、HBrを20sccm、O2を5sccmの流量で導入し、600WのICPバイアスおよび150WのDCバイアスを印加し、1.5Paの圧力でエッチングを行う。このように、堆積物を形成しやすい性質のガスを含むエッチングガス(例えば、Cl2、HBr、O2の混合ガス)を用いる場合には、エッチングガスにおける酸素比率を高くするほど、横方向のエッチングが抑えられ、トレンチの側壁は垂直に近くなる。従って、酸素比率を異ならせることによって、側壁上部121cUと側壁下部121cLとの間で傾斜角を異ならせることが可能になる。これにより、例えば、傾斜角αが45〜75度、傾斜角βが80〜85度のコンタクトトレンチ121が得られる。
続いて、図16に示すように、第3の注入マスク73を用いて、半導体基板101の主面101aに垂直な方向から、コンタクトトレンチ121内に露出した第1不純物領域103およびボディ領域104に不純物イオン84を注入する。不純物イオン84として、例えばAl+(アルミニウムイオン)またはB+(ボロンイオン)を用いる。これにより、コンタクトトレンチ121の側壁上部121cUに沿って第2不純物領域132が形成される。また、側壁下部121cLおよび底面121bに沿ってコンタクト領域131が形成される。
このイオン注入工程では、側壁上部121cUの傾斜角βが大きいので、半導体基板101の主面101aに垂直な方向から入射する不純物イオン84は、側壁上部121cUを通って第1不純物領域103に注入されにくい。このため、第2不純物領域132の厚さは、コンタクト領域131の厚さよりも小さくなる。
この後、コンタクトトレンチ121内にコンタクト金属を堆積し、シリサイド化を行う。このとき、コンタクト金属の厚さを調整することにより、第2不純物領域132の全体(または略全体)を合金化し、かつ、コンタクト領域131の一部を合金化せずに残すことができる。この結果、第2不純物領域132の全体が第1オーミック電極となるので、第1不純物領域103と第1オーミック電極とを、コンタクトトレンチ121の側壁上部121cUで接触させることが可能になる。
上記方法を用いると、製造工程数を増加させることなく、第1不純物領域103と第1オーミック電極122との間の抵抗を低く抑えつつ、コンタクト領域131を形成することが可能になる。
本実施形態の半導体装置の構成は、図1および図14に示す構成に限定されない。上記の半導体装置100、200は、MISFET構造を備えているが、IGBT(Insulated Gate Bipolar Transistor)構造を備えていてもよい。この場合、第1不純物領域103はエミッタまたはコレクターであり、第1オーミック電極122はエミッタ電極またはコレクター電極であり、第2オーミック電極111はコレクター電極またはエミッタ電極である。
(第3の実施形態)
以下、図面を参照しながら、本発明による半導体装置の第3の実施形態を説明する。ここでは、縦型の炭化珪素MISFETを例に説明するが、本発明の半導体装置は、炭化珪素層と、炭化珪素層に対してオーミック接触を形成するオーミック電極とを備えていればよく、図示する例に限定されない。
以下の図面において、従来の半導体装置(図37)の構成要素と実質的に同一の機能を有する構成要素には同一の参照符号を付している。また、第1導電型はn型およびp型のいずれであってもよく、第2導電型は第1導電型と異なる導電型(p型またはn型)である。
図17(a)は、本実施形態の半導体装置300の断面構造を模式的に示している。半導体装置300は、主面101aおよび裏面101bを有する半導体基板101に支持されている。本実施形態では、半導体基板101として、炭化珪素を含む第1導電型の半導体基板を用いる。半導体基板101の主面101a上には、第1炭化珪素層120が形成されている。本実施形態では、第1炭化珪素層120は、半導体基板101の主面101a上に炭化珪素をエピタキシャル成長させることによって形成された炭化珪素エピタキシャル層である。第1炭化珪素層120の表面領域には、第1導電型の第1不純物領域103と、第1不純物領域103と隣接するように配置された第2導電型のボディ領域104とが形成されている。ここでは、第1不純物領域103は、第1炭化珪素層120の上面120aにおいて、ボディ領域104に包囲されるように配置されている。第1不純物領域103の不純物濃度は、半導体基板101の不純物濃度よりも高い。第1炭化珪素層120のうち、ボディ領域104および第1不純物領域103以外の領域には、第1導電型のドリフト領域102が形成されている。ドリフト領域102の不純物濃度は半導体基板101の不純物濃度よりも低い。
ボディ領域104内には、ボディ領域104と接し、かつ、ボディ領域104よりも不純物濃度の高い第2導電型のコンタクト領域202が形成されている。コンタクト領域202の少なくとも一部は、第1不純物領域103よりも深い位置に配置されている。なお、本明細書において、第1炭化珪素層120に形成された各領域の「深さ」は、第1炭化珪素層120の上面120aからの深さを意味する。
より具体的には、第1炭化珪素層120の上面120aから所定の深さまでの領域にボディ領域104が形成されており、ボディ領域104内において、上面120aから所定の深さまでの領域に第1不純物領域103が形成されている。第1不純物領域103の底部はボディ領域104の底部の位置よりも浅く、第1不純物領域103はボディ領域104から突き出してはいない。ボディ領域104および第1不純物領域103は第1炭化珪素層120の上面120aにおいて露出している。また、コンタクト領域202は、ボディ領域104内において、第1不純物領域103の底面よりも深い位置に設けられている。
図17(b)はボディ領域104の拡大断面図である。図17(b)に示すように、第1炭化珪素層120には、コンタクトトレンチ301が設けられている。コンタクトトレンチ301は、第1不純物領域103を貫通し、コンタクト領域202に達している。コンタクトトレンチ301の底面301Bは、第1不純物領域103の底面およびコンタクト領域202の上面よりも深く、コンタクト領域202の底面より浅い。コンタクト領域202は、その上に位置する第1不純物領域103と接する(部分的に重なる)ように形成されていてもよいが、図示するように、第1不純物領域103の底面よりも深い位置に配置され、第1不純物領域103と接していないことが好ましい。コンタクト領域202が第1不純物領域103の底面よりも深い位置に配置されていると、コンタクト領域202の底面のみでなく側面全体をボディ領域104と接触させることができる。
コンタクトトレンチ301内には、第1オーミック電極122が設けられている。第1オーミック電極122は、コンタクトトレンチ301の底面301Bおよび側壁301Sの一部でコンタクト領域202と接している。図示する例では、オーミック電極122は、コンタクトトレンチ301の側壁301Sのうち第1不純物領域103の底面と同じまたはそれよりも浅い部分(側壁上部)301S1で第1不純物領域103とオーミック接触を形成している。また、第1オーミック電極122は、コンタクトトレンチ301の底面301B、および、コンタクトトレンチ301の側壁301Sのうち第1不純物領域103の底面よりも深い部分(側壁下部)301S2で、コンタクト領域202とオーミック接触を形成している。なお、第1オーミック電極122は、側壁下部301S2の全体でコンタクト領域202と接する必要はない。例えば、側壁下部S2の一部(底面301Bの近傍に位置する部分)でのみコンタクト領域202と接していてもよい。
半導体基板101の主面101aに垂直な方向から見て、コンタクトトレンチ301の底面301Bは、コンタクト領域202の輪郭の内部に位置していることが好ましい。これにより、チップ面積を増大させることなく、第1オーミック電極122とコンタクトトレンチ301との接触面積をより確実に確保できる。
本実施形態では、半導体基板101の主面101aの垂直方向から見て、第1不純物領域103の少なくとも一部はコンタクト領域202と重なっている。より具体的には、半導体基板101の主面101aに垂直な方向から見て、コンタクト領域202のうちコンタクトトレンチ301の底面301Bの周囲に位置する部分は、第1不純物領域103と重なっている。また、重なっている部分は、半導体基板101の主面101aに略平行な上面を有し、コンタクトトレンチ301の底面301Bの下方に位置する部分よりも厚い。
半導体装置300は、上記構造のコンタクトトレンチ301を備えるため、次のような利点を有する。第1オーミック電極122は、コンタクトトレンチ301の側壁の上部301S1で第1不純物領域103と接触するとともに、第1不純物領域103の底面より深い位置において、コンタクトトレンチ301の底面301Bにおいてだけでなく、側壁の下部301S2においても、コンタクト領域202と接触する。このため、第1不純物領域103と第1オーミック電極122との接触面積を確保しつつ、コンタクト領域202と第1オーミック電極122との接触面積を拡大できる。したがって、第1オーミック電極122の第1不純物領域103へのコンタクト抵抗を下げることにより低オン抵抗を実現できる。また、第1オーミック電極122のボディ領域104へのコンタクト抵抗を低減することができるので、ボディ領域104の電位を第1オーミック電極122の電位と極めて高い速度で一致させることができる。よって、ボディ領域104の電位変動の遅延を抑制でき、半導体装置300のスイッチング速度を高めることができる。
従来の半導体装置(図37)では、コンタクト領域202を第1炭化珪素層120の表面から第1不純物領域103の厚さ方向に亘って形成する必要があったが、本実施形態によると、コンタクト領域202を第1不純物領域103内に配置する必要が無く、ボディ領域104内にのみ形成すればよい。このため、コンタクト領域202を形成するためのイオン注入回数を従来よりも少なくできる。したがって、半導体装置の製造に要する時間を短縮し、製造コストを低減させることができる。
コンタクトトレンチ301の側壁301Sの少なくとも一部は、第1炭化珪素層120の上面120aに対して非垂直であることがより好ましい。これにより、コンタクトトレンチ301の側壁301Sが上面120aに垂直である場合と比べて、コンタクト領域202および第1不純物領域103と第1オーミック電極122との接触面積を拡大できる。
第1オーミック電極122と第1不純物領域103とをより確実に接触させるためには、コンタクトトレンチ301の側壁301Sは、上面120aの法線に対して、コンタクトトレンチ301の開口の面積が底面301Bの面積より大きくなる方向に傾斜することが好ましい。コンタクトトレンチ301の側壁301Sの、第1炭化珪素層120の上面120aに対する傾斜角は、45度以上85度以下であることが好ましい。これにより、チップ面積の増大を抑えつつ、コンタクト領域202および第1不純物領域103と第1オーミック電極122との接触面積をより効果的に拡大できる。
また、チップ面積を縮小するためには、図17(b)に示す断面(半導体基板101の主面101aに垂直な任意の断面)において、コンタクト領域202のうち、コンタクトトレンチ301の底面の端部から横方向にはみ出す部分の長さ(はみ出し量)W1、W2は小さいほうが望ましい。はみ出し量W1、W2は、それぞれ、上記断面において、コンタクトトレンチ301の底面301Bの両端部と、それぞれに近接するコンタクト領域202の側面との間の、半導体基板101の主面101aと平行な距離を指す。ただし、コンタクトトレンチ301をマスク合わせで形成する場合には、合わせズレを考慮して設計する必要があるために、はみ出し量W1、W2の縮小に限度がある。このため、後述するように、コンタクトトレンチ301はコンタクト領域202に対して自己整合的に形成されていることが好ましい。このような自己整合プロセスを利用すると、はみ出し量W1、W2は略等しくなる。言い換えると、例えば図17(c)に例示するように、半導体基板101の主面101aの垂直方向から見て、コンタクトトレンチ301の底面301Bはコンタクト領域202の輪郭の略中央に配置される。
ドリフト領域102のうち隣接するボディ領域104に挟まれた領域はJFET(Junction Field−Effect Transistor)領域60と呼ばれる。半導体装置300は、ボディ領域104に設けられた第1不純物領域103からJFET領域60を経て半導体基板101の裏面101bへと至るパスにおける電流の制御を行う。このために、半導体装置300は、少なくともボディ領域104のうち第1不純物領域103とJFET領域60との間に位置する領域(以下、「ボディ領域104の一部領域」と呼ぶ)40の上方に設けられたゲート絶縁膜107と、ゲート絶縁膜107上に設けられたゲート電極108とを備え、第1オーミック電極122とゲート電極108との間に印加する電圧によって、上述の電流制御を行う。この際、上述したようにボディ領域104の一部領域40の電位を第1オーミック電極122の電位と極めて高い速度で一致させることができる。したがって、第1オーミック電極122とゲート電極108との間に印加する電圧による、スイッチングに対して、遅延を生じることなく半導体装置300を動作させることが可能となる。
このような理由から、ゲート電極108に印加する電圧による電流制御が可能である限り、半導体装置300は蓄積型チャネルを備えていてもよいし、反転型チャネルを備えていてよい。本実施形態では、半導体装置300は、ボディ領域104のうち第1不純物領域103およびJFET領域60の間に位置する一部領域40とゲート絶縁膜107との間に、一部領域40と接して配置された第2炭化珪素層105をさらに備えている。第2炭化珪素層105は、例えばエピタキシャル層であり、蓄積型チャネルとして機能する。第2炭化珪素層105は、第1炭化珪素層120の上面120aにおいて、ボディ領域104の一部領域40を跨いで、第1不純物領域103およびドリフト領域102と接している。反転型チャネルを有する半導体装置の場合、ゲート絶縁膜107は、ボディ領域104の一部領域40と直接接触するように配置される。
第1炭化珪素層120の上面120aを覆うように層間絶縁膜109が設けられており、層間絶縁膜109にはゲート電極108を露出するコンタクトホール109aおよび第1オーミック電極122を露出するコンタクトホール109bが設けられている。
コンタクトホール109a内には配線112が設けられており、配線112はゲート電極108と電気的に接続している。本実施形態では、配線112とゲート電極108との間に金属シリサイド層123が設けられている。また、コンタクトホール109b内には配線110が設けられており、配線110は第1オーミック電極122と接触し、電気的に接続している。半導体基板101の裏面101bには第2オーミック電極111が設けられている。
本実施形態の半導体装置300は、SiC半導体から構成されるパワー半導体デバイスであり、高耐圧、大電流、高速動作用に好適に使用される。以下、本実施形態の具体的な構成の一例を示す。
本実施形態の一例において、第1導電型はn型であり、第2導電型はp型である。また、第1オーミック電極122はソース電極であり、第2オーミック電極111はドレイン電極である。第1不純物領域103はソース領域である。
半導体基板101は、六方晶系炭化珪素から構成されている。半導体基板101の厚さは、例えば、250μm〜350μmであり、半導体基板101の不純物濃度は、例えば、8×1018cm-3(n+)である。不純物濃度を低く設定する場合には、立方晶系炭化珪素から構成された基板を半導体基板101に用いることもできる。
第1炭化珪素層120は、半導体基板101の主面101a上にエピタキシャル成長によって形成されている。第1炭化珪素層120の厚さは、例えば、4μm〜15μmであり、不純物濃度は、例えば、5×1015cm-3(n-)である。半導体基板101と第1炭化珪素層120との間に、別のエピタキシャル層(例えば、6×1016cm-3の濃度を有するSiC層)を設けてもよい。
ボディ領域104の厚さ(即ち、第1炭化珪素層120の上面120aからボディ領域104の底面までの深さ)は、例えば、0.5μm〜1.0μmであり、ボディ領域104の不純物濃度は、例えば、1.5×1018cm-3(p-)である。また、第1不純物領域103の厚さ(即ち、上面120aから第1不純物領域103の底面までの深さ)は、例えば、0.4μmであり、第1不純物領域103の不純物濃度は、例えば、5×1019cm-3(n++)である。
コンタクト領域202の上面は、第1炭化珪素層120の上面120aから0.45μmの深さに位置しており、コンタクト領域202の底面は上面120aから0.45〜0.9μmの深さに位置している。コンタクト領域202の濃度は、例えば、2×1020cm-3(p+)である。コンタクトトレンチ301の底面301Bは、第1炭化珪素層120の上面120aから約0.44〜0.85μmの深さに位置しており、ボディ領域104の底部より浅い。第1炭化珪素層120の上面120aにおけるJFET領域60の長さDjは、例えば3μmであり、ボディ領域104の一部領域40の長さDcは、例えば0.5μmである。
第2炭化珪素層105は、第1炭化珪素層120上にエピタキシャル成長によって形成されている。第2炭化珪素層105の厚さは、例えば、30nm〜150nmである。また、第2炭化珪素層105の濃度は、例えば2×1018cm-3(n-)である。
ゲート絶縁膜107は、酸化膜、酸窒化膜、またはこれらの膜の積層膜であってもよい。ここでは、例えばSiO2(酸化シリコン)から構成されている。ゲート絶縁膜107の厚さは、例えば、70nmである。ゲート電極108は、例えば、poly−Si(ポリシリコン)によって構成されており、その厚さは、例えば、500nmである。
第1オーミック電極122は、Ni(ニッケル)とSi(シリコン)との合金によって構成され、その厚さは、例えば、50nmである。第1オーミック電極122は、Ti(チタン)およびSi(シリコン)の合金によって構成されていてもよい。また、第2オーミック電極111も、例えば、Ti(チタン)およびSi(シリコン)の合金もしくはNi(ニッケル)およびSi(シリコン)の合金によって構成され、その厚さは、例えば、100nmである。半導体装置300をプラスチックパッケージに実装する際のはんだ付けを容易にするために、第2オーミック電極111上に、NiとAg、あるいはNiとAuとを堆積してもよい。
上記では、半導体装置300が、第1導電型としてn型、第2導電型としてp型の導電型を有する場合を例に説明したが、第1導電型としてp型、第2導電型としてn型の導電型を有してもよい。また、図17に示す半導体装置300はプレーナ型のMISFETであるが、本実施形態の半導体装置はトレンチゲート構造のMISFETであってもよい。さらに、MISFETに限定されず、例えば絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor;IGBT)などの他の半導体装置であってもよい。IGBTは、図17に示す半導体装置300と同様の構成を有してもよい。ただし、半導体基板101として第2導電型の基板を用いる。また、第1不純物領域103はエミッタまたはコレクター領域、第1オーミック電極122はエミッタ電極またはコレクター電極、第2オーミック電極111はコレクター電極またはエミッタ電極となる。
(第3の実施形態の半導体装置の製造方法1)
次に、図18から図29を参照しながら、本実施形態の半導体装置の製造方法1を説明する。図18から図29は、本実施形態の製造方法を説明するための模式的な工程断面図である。
まず、半導体基板101として、n型4H−SiC(0001)基板を用意する。この基板は、例えば、<11−20>方向に8°または4°オフカットされており、n型不純物濃度は1×1018cm-3〜5×1019cm-3である。
次いで、図18に示すように、半導体基板101の主面101a上に、エピタキシャル成長によって第1炭化珪素層120を形成する。例えば原料ガスとして、シラン(SiH4)とプロパン(C38)を用い、キャリアガスとして水素(H2)を、ドーパントガスとして窒素(N2)ガスを用い、熱CVD法によって第1炭化珪素層120をエピタキシャル成長させる。第1炭化珪素層120の厚さは10μm以上であり、不純物濃度は、1×1015cm-3〜1×1016cm-3である。
次に、第1炭化珪素層120の上面120a上に、注入マスク材料を堆積し(図示しない)、その注入マスク材料の上にフォトレジスト(図示しない)を形成する。注入マスク材料は、例えば、SiO2(酸化シリコン)である。酸化シリコンによって構成された注入マスク材料は、例えば、シラン(SiH4)およびN2Oガスを用い、200WのパワーでプラズマCVD法によって堆積する。注入マスク材料の厚さは、例えば、0.5〜1.0μmである。フォトレジスト(図示しない)は、ボディ領域104およびJFET領域60を規定する位置および寸法を有している。フォトレジストは、例えば、感光性有機膜であり、典型的なフォトリソグラフィー法を用いて形成される。フォトレジストの厚さは、例えば、1.5〜2.0μmである。フォトレジストをマスクとして、注入マスク材料をエッチングして、第1の注入マスク72を形成し、その後、フォトレジストを除去する。注入マスク材料のエッチングは、例えば、CF4ガスとCHF3ガスを用いた異方性ドライエッチング法によって行う。フォトレジストは、例えば、酸素プラズマによるアッシングによって除去する。以下、特に説明しない限り、イオン注入のための注入マスクは同様の方法によって形成される。
次いで、第1の注入マスク72をマスクとして用い、第2導電型の不純物80として、例えばAl+を第1炭化珪素層120に注入することによって、第1炭化珪素層120の上面120a近傍に、所定の深さを有するボディ領域104を形成する。イオン注入は、例えば、基板の温度を500℃に保ち、30keVから350keVの範囲の異なるエネルギーで複数回に分けて行う。ボディ領域104の深さは、例えば、0.5μm〜1.0μmである。ボディ領域104に挟まれて規定される、第1炭化珪素層120の上面120a近傍領域がJFET領域60となる。本実施形態のJFET領域60の幅Djは、例えば、3μmである。また、第1炭化珪素層120のうち、ボディ領域104が形成されなかった残りの領域がドリフト領域102となる。
次に、図19に示すように、第1の注入マスク72を覆うように、第1炭化珪素層120の上面120aに注入マスク材料を堆積する。注入マスク材料は、例えば、poly−Si(ポリシリコン)であり、熱CVD法により形成される。原料ガスとして例えばSiH4を用いる。注入マスク材料を異方性エッチングによりエッチングすることによって、第1の注入マスク72の側壁に第1のサイドウォール71を形成する。第1のサイドウォール71は、チャネルの長さ(幅)Dcを規定する。異方性エッチングに用いるガスは、例えば、Cl2、O2、HBrなどの混合ガスである。
次に、第1の注入マスク72および第1のサイドウォール71をマスクとして、第1炭化珪素層120の上面120aに、第1導電型の不純物82として、例えば、N+(窒素イオン)またはP+(リンイオン)を注入することによって、第1不純物領域103を形成する。イオン注入は、例えば、半導体基板101の温度を500℃に保ち、30keVから90keVの範囲の異なるエネルギーで複数回に分けて行う。第1不純物領域103の深さは、例えば、0.25μmである。
続いて、第1の注入マスク72および第1のサイドウォール71を除去する。第1の注入マスク72は、例えば、酸化シリコンによって構成されているためHF水溶液で除去し、第1のサイドウォール71はポリシリコンによって構成されているため、HFとHNO3およびH2O混合液で除去する。
この後、図20に示すように、第1炭化珪素層120の上面120aの上に、第3の注入マスク73を形成する。第3の注入マスク73を用いて、例えばAlイオンを280keVで注入することにより、第1不純物領域103の下方であり、かつボディ領域104の内部に、コンタクト領域202を形成する。
第3の注入マスク73を除去した後に、図示しないが、第1炭化珪素層120に注入した不純物イオンを活性化させるためのアニール(活性化アニール)を行なう。活性化アニールは、例えばAr雰囲気中、1700℃の温度で30分間行う。
次に、図21に示すように、トレンチエッチング用マスク74を形成し、これをマスクとして第1炭化珪素層120に対してドライエッチングを行うことにより、ボディコンタクトのためのコンタクトトレンチ301を形成する。このエッチングには、例えば、Cl2とHBrとO2との混合ガスを用いる。
コンタクトトレンチ301の開口の面積が底面の面積より大きくなる、いわゆるテーパーエッチを行うことが望ましい。これにより、コンタクトトレンチ301の側壁301Sは第1炭化珪素層120の上面120aに対して非垂直となり、側壁301Sの面積を大きくすることができる。従って、後でコンタクトトレンチ301内に形成される第1オーミック電極と、第1不純物領域103およびコンタクト領域202との接触面積を増大できるので、これらの間の接触抵抗を低減できる。
テーパーエッチを行うためには、例えば、Cl2を70sccm、HBrを50sccm、O2を2sccmの流量で導入し、600WのICPバイアスおよび150WのDCバイアスを印加し、1.5Paの圧力でエッチングを行う。
コンタクトトレンチ301の底面301Bは、第1不純物領域103の底面およびコンタクト領域202の上面よりも深く、かつ、コンタクト領域202の底面よりも浅いことが好ましい。コンタクトトレンチ301の深さ(第1炭化珪素層120の上面120aからコンタクトトレンチ301の底面301Bまでの深さ)は例えば0.4μmである。
なお、この例では、トレンチエッチング用マスク74は、その開口部がコンタクト領域202上に位置し、かつ、開口部の幅がコンタクト領域202の幅よりも小さくなるように設計される。従って、コンタクトトレンチ301の開口および底面301Bの幅は、何れも、コンタクト領域202の幅よりも小さくなる。
次に、図22に示すように、第1炭化珪素層120の上面120aの上およびコンタクトトレンチ301内に、第2炭化珪素層105を形成する。本実施形態における第2炭化珪素層105はSiCから構成される。例えば、原料ガスとしてシラン(SiH4)とプロパン(C38)を、キャリアガスとして水素(H2)を、ドーパントガスとして窒素(N2)ガスを用い、熱CVD法によって第2炭化珪素層105を形成する。第2炭化珪素層105の導電型は第1導電型であり、その不純物濃度は、1×1018cm-3〜5×1018cm-3である。また、第2炭化珪素層105の厚さは、30nm〜150nmである。なお、第2炭化珪素層105の成長の途中で窒素(N2)ガスを導入して、第2炭化珪素層105の一部を高濃度にしてもよい。
次に、図23に示すように、第2炭化珪素層105上に、フォトレジスト76を形成した後、フォトレジスト76をマスクとして、第2炭化珪素層105をエッチングする。第2炭化珪素層105のエッチングは、例えば、CF4およびO2の混合ガスを用いたドライエッチングによって行われる。
次に、図24に示すように、フォトレジスト76を除去した後、第2炭化珪素層105の上にゲート絶縁膜(SiO2)107を形成し、次いで、ゲート絶縁膜107の上にゲート電極(poly−Si)108を形成する。その後、そのゲート電極108の上に、フォトレジスト(不図示)を形成し、ゲート電極108をエッチングして、フォトレジストを除去する。なお、ゲート絶縁膜107とゲート電極108とを、同じフォトレジストを用いて同時にパターニングしてもよい。その場合は、半導体基板101の主面101aの垂直方向から見て、ゲート絶縁膜107の端部とゲート電極108の端部とが略整合する(図示せず)。
次に、図25に示すように、ゲート電極108および第2炭化珪素層105を覆うように第1炭化珪素層120の上に層間絶縁膜109を形成する。層間絶縁膜109は、例えば酸化シリコン(SiO2)によって構成され、その厚さは例えば1000nmである。
次に、図26に示すように、フォトレジスト77をマスクとして、層間絶縁膜109をエッチングする。層間絶縁膜109のエッチングは、例えば、CHF3とO2の混合ガスを用いたドライエッチングによって行われる。ただし、CHF3とO2の混合ガスを用いたドライエッチングのみでは、層間絶縁膜109のうちコンタクトトレンチ301内に位置する部分rまでエッチングすることは困難である。
そこで、図27に示すように、コンタクトトレンチ301内に位置する部分rを除去するために、例えばBHF等を用いたウエットエッチング、もしくはCF4ガス等を用いた等方性エッチングも行う。これにより、ゲート電極108を露出するコンタクトホール109aおよびコンタクトトレンチ301の底面および側面を露出するコンタクトホール109bが形成される。
次に、図28に示すように、フォトレジスト77を除去した後に、コンタクトホール109aおよびコンタクトホール109b内にコンタクト金属(チタン(Ti)またはニッケル(Ni))を堆積し、熱処理を行って、コンタクト金属を炭化珪素またはポリシリコンと反応させる(シリサイド化)。コンタクト金属としてTiを堆積する場合、Tiを堆積した後に例えば950℃の温度で熱処理を行うことによって、シリサイド化を実行できる。
次いで、コンタクト金属のうちシリサイド化されなかった部分(未反応部分)を除去する。これによって、コンタクトトレンチ301内に、金属シリサイドから構成され、かつ、第1不純物領域103およびコンタクト領域202と接する第1オーミック電極122が形成される。また、コンタクトホール109a内においてゲート電極108上に金属シリサイド層123が形成される。このように、本実施形態では、コンタクトトレンチ301内において、コンタクト領域202および第1不純物領域103の一部がコンタクト金属と合金化し、第1オーミック電極122となる。
また、半導体基板101の裏面101bに金属を堆積し、熱処理を行うことによって第2オーミック電極111が形成される。例えば、Tiを堆積した後に950℃で熱処理を行うことによって形成される。
最後に図29に示すように、第1オーミック電極122および金属シリサイド層123と接触するように、コンタクトホール109aおよび109b内に配線112、110をそれぞれ形成する。このようにして、半導体装置300が完成する。
上述した製造方法1によると、第1不純物領域103の下方に、所望の厚さのコンタクト領域202を形成すればよく、従来の半導体装置1000(図37)のように、コンタクト領域202を第1不純物領域103の厚さ方向に亘って形成する必要がない。このため、コンタクト領域202の厚さを従来よりも薄くできるので、コンタクト領域202を形成するためのイオン注入の回数を低減できる。従って、従来の製造方法よりも、製造に要する時間を短縮でき、かつ、製造コストを低減できる。また、コンタクトトレンチ301の底面301Bのみでなく側壁301Sの一部でも、第1オーミック電極122とコンタクト領域202とを接触させることができるので、チップ面積の増大を抑えつつ、第1オーミック電極122とコンタクト領域202との接触面積を確保できる。この結果、第1オーミック電極122とボディ領域104とのコンタクト抵抗を低減できるので、スイッチング遅延を抑制できる。
また、上記方法によると、第1炭化珪素層120に対する不純物の注入工程を全て行った後にコンタクトトレンチ301を形成する。このため、コンタクトトレンチ301の形成前に、第1炭化珪素層120に注入された不純物を活性化させるための活性化アニールを行うことができる。本発明者が検討したところ、コンタクトトレンチ301の形成後に活性化アニールを行うと、活性化アニール時に、コンタクトトレンチ301によって露出された炭化珪素が昇華し、炭化珪素層表面が消失する。この結果、例えばコンタクト領域202が薄くなるおそれがある。コンタクト領域202が薄くなると、第1オーミック電極形成工程において、コンタクト領域202全体がコンタクト金属と反応(シリサイド化)されてしまい、第1オーミック電極122とボディ領域104とのコンタクト抵抗を十分に低減できない可能性もある。これを回避するためには、コンタクト領域202を予め厚く形成しておく必要がある。これに対し、コンタクトトレンチ301の形成前に活性化アニールを行うと、炭化珪素の昇華を考慮して、例えばコンタクト領域202を予め厚く形成しておく必要がないので、半導体装置300をより微細化することができる。
(第3の実施形態の半導体装置の製造方法2)
次に、本実施形態の半導体装置の製造方法2を説明する。図30は、本実施形態の製造方法2を説明するための模式的な工程断面図である。
まず、図18〜図20を参照しながら前述した製造方法1と同様の工程で、第1炭化珪素層120に対する不純物の注入工程を行う。
次いで、図30に示すように、コンタクト領域202の形成に用いた第3の注入マスク73を覆うように、マスク材料、例えばCVD方法によりシリコン酸化膜を形成する(不図示)。この後、異方性エッチングを行う。これにより、第3の注入マスク73の側面上に、シリコン酸化膜で構成される第2のサイドウォール75を得る。続いて、第3の注入マスク73および第2のサイドウォール75をエッチングマスクとしてコンタクトトレンチ301を形成する。
コンタクトトレンチ301を形成した後、第3の注入マスク73および第2のサイドウォール75を除去する。続いて、第1炭化珪素層120に注入された不純物イオンを活性化させる活性化アニールを行う。このように、この方法では、活性化アニールはコンタクトトレンチ301を形成した後に行われる。
この後の工程は、図22から図29を参照しながら前述した製造方法1の工程と同様であるため説明を省略する。
製造方法2でも、製造方法1と同様に、コンタクト領域202を形成する際のイオン注入回数を従来よりも低減できる。また、チップ面積の増大を抑えつつ、第1オーミック電極122とコンタクト領域202との接触面積を確保できる。
さらに、製造方法2によると、第2のサイドウォール75を形成し、これをエッチングマスクとしてコンタクトトレンチ301を形成することにより、コンタクトトレンチ301をコンタクト領域202に対して自己整合的に形成できる。したがって、リソグラフィーの重ねあわせズレを考慮する必要が無くなり、第3の注入マスク73の開口領域を小さくすることができるので、半導体装置300をより微細化することが可能となる。
(第3の実施形態の半導体装置の製造方法3)
次に、本実施形態の半導体装置の製造方法3を説明する。図31は、本実施形態の製造方法3を説明するための模式的な工程断面図である。
まず、図18および図19を参照しながら前述した製造方法1と同様の工程で、第1炭化珪素層120にボディ領域104および第1不純物領域103を形成する。
次いで、図31に示すように、第1不純物領域103の形成に使用した注入マスク(ここでは第1の注入マスク72および第1のサイドウォール71)を用いて、ボディ領域104内に第2導電型の不純物を注入する。これにより、第1不純物領域103の下方にコンタクト領域202を形成する。この方法では、半導体基板101の主面101aの垂直方向から見て、第1不純物領域103の輪郭と略整合する輪郭を有するコンタクト領域202が形成される。
コンタクト領域202を形成した後、第1の注入マスク72および第1のサイドウォール71を除去する。続いて、第1炭化珪素層120に注入された不純物イオンを活性化させる活性化アニールを行う。
この後の工程は、図21から図29を参照しながら前述した製造方法1の工程と同様であるため説明を省略する。
なお、ここでは、第1の注入マスク72および第1のサイドウォール71を形成した後、第1不純物領域103を先に形成したが、第1炭化珪素層120にコンタクト領域202を先に形成し、続いて、第1不純物領域103を形成してもよい。
製造方法3でも、製造方法1と同様に、コンタクト領域202を形成する際のイオン注入回数を従来よりも低減できる。また、チップ面積の増大を抑えつつ、第1オーミック電極122とコンタクト領域202との接触面積を確保できる。
さらに、製造方法3によると、コンタクト領域202を形成するための注入マスクをフォトリソグラフィーによって形成する必要がないので、製造工程をより簡便にできる。また、コンタクト領域202をボディ領域104に対して自己整合的に形成できる。さらに、製造方法1で説明したように、コンタクトトレンチ301の形成前に活性化アニールを行うことにより、活性化アニール時の炭化珪素の昇華を考慮する必要がないので、より効果的に微細化を実現できる。
(第3の実施形態の半導体装置の製造方法4)
次に、本実施形態の半導体装置の製造方法4を説明する。図32は、本実施形態の製造方法4を説明するための模式的な工程断面図である。
図31を参照しながら前述した製造方法3と同様の方法で、第1不純物領域103の形成に使用した注入マスクを用いて、第1炭化珪素層120にコンタクト領域202を形成するための不純物の注入工程を行う。
次いで、図32に示すように、コンタクト領域202の形成に使用した注入マスク(ここでは、第1の注入マスク72および第1のサイドウォール71)を覆うように、マスク材料、例えばCVD方法によるシリコン酸化膜を形成する(不図示)。この後、異方性エッチングを行う。これにより、第1のサイドウォール71の側面上に、シリコン酸化膜で構成される第2のサイドウォール75’が得られる。続いて、第1の注入マスク72、第1のサイドウォール71および第2のサイドウォール75’をエッチングマスクとして、コンタクトトレンチ301を形成する。
コンタクトトレンチ301を形成した後、第1の注入マスク72、第1のサイドウォール71および第2のサイドウォール75’を除去する。続いて、第1炭化珪素層120に注入された不純物イオンを活性化させる活性化アニールを行う。このように、この方法では、活性化アニールはコンタクトトレンチ301を形成した後に行われる。
この後の工程は、図22から図29を参照しながら前述した製造方法1の工程と同様であるため説明を省略する。
製造方法4でも、製造方法1と同様に、コンタクト領域202を形成する際のイオン注入回数を従来よりも低減できる。また、チップ面積の増大を抑えつつ、第1オーミック電極122とコンタクト領域202との接触面積を確保できる。
さらに、製造方法4によると、コンタクトトレンチ301、コンタクト領域202および第1不純物領域103を、何れも、ボディ領域104に対して自己整合的に形成できる。したがって、リソグラフィーの重ねあわせズレを考慮する必要が無くなり、半導体装置300をさらに効果的に微細化することが可能となる。
本実施形態の製造方法は上記方法に限定されず、種々の改変が可能である。例えば、第1〜製造方法4では、ボディ領域104を形成するための第1の注入マスク72に第1のサイドウォール71を形成することによって、第1不純物領域103を形成する際の注入マスクを設けているが、第1不純物領域103を形成する際の注入マスクを、第1の注入マスク72とは別個にフォトリソグラフィーによって形成してもよい。
上述した第1〜第3の実施形態の半導体装置は、プレーナ構造を有するMISFETであるが、ゲートトレンチ構造を有するMISFETであってもよい。
図33および図34は、それぞれ、第1〜第3の実施形態の他の半導体装置を例示する模式的な断面図である。図33および図34に示す半導体装置400、500は、いずれも、ゲートトレンチ構造を有する反転チャネル型のMISFETである。簡単のため、図1および図17と同様の構成要素には同じ参照符号を付し、説明を省略する。
図33に示す半導体装置400は、図1に示す半導体装置100と同様のコンタクトトレンチ構造を有している。また、図34に示す半導体装置500は、図17に示す半導体装置300と同様のコンタクトトレンチ構造を有している。
これらの半導体装置400、500では、第1不純物領域103は第1炭化珪素層120の表面領域に配置されており、ボディ領域104は第1不純物領域103の下方に、第1不純物領域103に接して形成されている。コンタクト領域202は、ボディ領域104内に配置され、ボディ領域104と電気的に接続されている。ドリフト領域102は、ボディ領域104と半導体基板101との間に配置されている。
第1炭化珪素層120には、第1不純物領域103およびボディ領域104を貫通し、ドリフト領域102に達するゲートトレンチ303が形成されている。ゲートトレンチ303内には、ドリフト領域102、ボディ領域104および第1不純物領域103と接するようにゲート絶縁膜107が形成されている。ゲートトレンチ303内において、ゲート絶縁膜107上にはゲート電極108が設けられている。その他の構成は、図1または図17に示す構成と同様である。
半導体装置400、500は、例えば次のようにして製造され得る。
まず、半導体基板101の主面101a上に第1炭化珪素層120を形成する。次いで、第1炭化珪素層120に不純物を注入することにより、第1導電型の第1不純物領域103および第2導電型のボディ領域104を形成する。この後、第1炭化珪素層120上に注入マスクを設け、これを用いてボディ領域104に第2導電型の不純物を注入することによりコンタクト領域202を形成する。続いて、第1炭化珪素層120にコンタクトトレンチ301およびゲートトレンチ303を形成する。これらのトレンチ301、303を形成するためのエッチングは同時に行ってもよいし、別個に行うこともできる。
なお、半導体装置500を製造する際に、コンタクトトレンチ301およびゲートトレンチ303を形成するためのエッチングを別個に行う場合、図30を参照しながら前述した方法と同様に、コンタクト領域202を形成する際に用いたマスクにサイドウォールを設けることによって、コンタクトトレンチ301を形成するためのエッチングマスクを形成してもよい。
なお、半導体装置400、500は反転チャネル型であるが、蓄積チャネル型であっても良い。蓄積チャネル型MISFETを形成する場合には、ゲートトレンチ303の側壁とゲート絶縁膜107との間に、第1不純物領域103、ボディ領域104およびドリフト領域102と接するように第2炭化珪素層が形成される。
第1〜第3の実施形態の半導体装置は、プレーナ構造を有し、図1、図17に示すMISFETとは異なる位置に第2炭化珪素層(チャネル層)が配置された構造を有するMISFETであってもよい。
図35および図36は、それぞれ、第1〜第3の実施形態の他の半導体装置を例示する模式的な断面図である。図35および図36に示す半導体装置600、700は、プレーナ構造を有する蓄積チャネル型のMISFETである。簡単のため、図1、図17と同様の構成要素には同じ参照符号を付し、説明を省略する。
図35に示す半導体装置600は、図1に示す半導体装置100と同様のコンタクトトレンチ構造を有している。また、図36に示す半導体装置700は、図17に示す半導体装置300と同様のコンタクトトレンチ構造を有している。
半導体装置100、300では、チャネル層となる第2炭化珪素層105が第1不純物領域103の上面と接するように配置されている。これに対し、図35および図36に示す半導体装置600、700では、第1炭化珪素層120に、第1不純物領域103の側面と接するようにチャネル層705が配置されている。チャネル層705は、例えば第1炭化珪素層120に第1導電型の不純物イオンを注入することによって形成される。半導体装置600、700のその他の構成は、図1および図17に示す半導体装置100、300と同じである。
上述した半導体装置400、600は図1に示す半導体装置100と同じ構造のコンタクトトレンチを備えるため、同様の利点を有する。また、半導体装置500、700は、図17に示す半導体装置300と同じ構造のコンタクトトレンチを備えるため、同様の利点を有する。
本発明は、炭化珪素を用いた種々の半導体装置に適用可能であり、特に、高速動作が可能なパワー半導体デバイスに好適に用いることができる。
60 JFET領域
71 第1のサイドウォール
72 第1の注入マスク
73 第3の注入マスク
74 エッチング用マスク
75、75’ 第2のサイドウォール
76、77、79 フォトレジスト
78 第2の注入マスク
80、84 第2導電型の不純物
82 第1導電型の不純物
100、200、300、400、500、600、700、1000 半導体装置
101 半導体基板
102 ドリフト領域
103 第1不純物領域
104 ボディ領域
105 第2炭化珪素層
107 ゲート絶縁膜(ゲート酸化膜)
108 ゲート電極
109 層間絶縁膜
109a、109b コンタクトホール
110 配線
111 第2オーミック電極
112 配線
120 第1炭化珪素層
121、301 コンタクトトレンチ
122 第1オーミック電極
123 金属シリサイド層
131、202、207 コンタクト領域
132 第2不純物領域
303 ゲートトレンチ
705 チャネル層
W1、W2 コンタクト領域のトレンチコンタクト側壁からの幅

Claims (14)

  1. 主面および裏面を有する半導体基板と、
    前記半導体基板の前記主面上に配置された第1炭化珪素層と、
    前記第1炭化珪素層に配置された第1導電型の第1不純物領域と、
    前記第1炭化珪素層において、前記第1不純物領域に隣接して配置された第2導電型のボディ領域と、
    前記ボディ領域内において前記第1不純物領域よりも深い位置に配置され、前記ボディ領域よりも高い濃度で第2導電型の不純物を含む第2導電型のコンタクト領域と、
    前記第1炭化珪素層のうち前記ボディ領域および前記第1不純物領域以外の領域に配置された第1導電型のドリフト領域と、
    前記第1不純物領域および前記コンタクト領域にオーミック接触する第1オーミック電極と
    を備え、
    前記第1炭化珪素層には、前記第1不純物領域を貫通するコンタクトトレンチが設けられており、前記コンタクトトレンチは底面および側壁を有し、前記コンタクトトレンチの側壁は、前記第1不純物領域の底面よりも深い位置にある側壁下部と、前記第1不純物領域の底面と同じまたはそれよりも浅い位置にある側壁上部とを含んでおり、
    前記第1オーミック電極は、前記コンタクトトレンチ内に配置され、前記コンタクトトレンチの側壁下部の少なくとも一部および底面で前記コンタクト領域と接し、
    前記コンタクトトレンチの側壁下部の、前記第1炭化珪素層の上面に対する傾斜角αは90度未満であり、前記コンタクトトレンチの側壁上部、前記第1炭化珪素層の上面に対する傾斜角βは90度未満であり、前記傾斜角βは、前記傾斜角αよりも大きい半導体装置。
  2. 前記コンタクトトレンチは、前記底面の面積よりも大きい開口を有する請求項1に記載の半導体装置。
  3. 前記半導体基板の前記主面に垂直な方向から見て、前記コンタクトトレンチの底面は、前記コンタクト領域の輪郭の内部に位置している請求項1または2に記載の半導体装置。
  4. 前記第1オーミック電極は、前記コンタクトトレンチ内および前記第1炭化珪素層の上面上に配置され、前記第1炭化珪素層の上面において前記第1不純物領域と接する請求項1から3のいずれかに記載の半導体装置。
  5. 前記第1オーミック電極は、前記コンタクトトレンチの側壁上部の少なくとも一部で前記第1不純物領域と接する請求項1から4のいずれかに記載の半導体装置。
  6. 前記第1炭化珪素層は、前記第1不純物領域における第1導電型の不純物の濃度と同じ濃度で同じ第1導電型の不純物を含み、かつ、前記第1不純物領域における第2導電型の不純物の濃度よりも高い濃度で第2導電型の不純物を含む第2不純物領域をさらに有し、
    前記第2不純物領域は、前記第1オーミック電極と前記第1不純物領域との間に、前記コンタクトトレンチの前記側壁上部に沿って配置されているとともに、前記第1オーミック電極と接している請求項1からのいずれかに記載の半導体装置。
  7. 前記半導体基板の前記主面に垂直な方向から見て、前記コンタクト領域のうち前記コンタクトトレンチの底面の周囲に位置する部分は、前記第1不純物領域と重なっている請求項1から6のいずれかに記載の半導体装置。
  8. 前記コンタクト領域のうち、前記半導体基板の前記主面に垂直な方向から見て前記第1不純物領域と重なっている部分は、前記コンタクトトレンチの底面の下方に位置する部分よりも厚い請求項7に記載の半導体装置。
  9. 主面および裏面を有する半導体基板を用い、第2導電型のボディ領域と、前記ボディ領域に隣接して配置された第1導電型の第1不純物領域と、前記ボディ領域および前記第1不純物領域以外の領域に配置された第1導電型のドリフト領域とを含み、前記ボディ領域の少なくとも一部は前記第1不純物領域よりも深い位置にある第1炭化珪素層を、前記半導体基板の前記主面上に形成する工程(a)と、
    前記第1炭化珪素層に、前記第1不純物領域を貫通し、前記ボディ領域に達するコンタクトトレンチを形成する工程(b)と、
    前記コンタクトトレンチの底面および側壁から、前記ボディ領域に第2導電型の不純物を注入することによって、前記第1不純物領域よりも深い位置に第2導電型のコンタクト領域を形成する工程(c)と、
    少なくとも前記コンタクトトレンチ内に、前記第1不純物領域と接し、かつ、前記コンタクトトレンチの側壁の一部および底面で前記コンタクト領域と接する第1オーミック電極を形成する工程(d)と
    を包含し、
    前記工程(b)において、前記コンタクトトレンチの側壁のうち前記第1不純物領域の底面よりも深い部分の、前記第1炭化珪素層の上面に対する傾斜角αが90度未満となり、前記コンタクトトレンチの側壁のうち前記第1不純物領域の底面と同じかそれよりも浅い部分の、前記第1炭化珪素層の上面に対する傾斜角βが90度未満となり、かつ、前記傾斜角βが前記傾斜角αよりも大きくなるように、前記コンタクトトレンチを形成する半導体装置の製造方法。
  10. 前記工程(d)において、前記コンタクトトレンチ内および前記第1炭化珪素層の上面上に、前記第1炭化珪素層の上面で前記第1不純物領域と接する前記第1オーミック電極を形成する請求項9に記載の半導体装置の製造方法。
  11. 前記第1オーミック電極は、前記コンタクトトレンチの側壁のうち前記第1不純物領域の底面と同じかそれよりも浅い部分で前記第1不純物領域と接する請求項9または10に記載の半導体装置の製造方法。
  12. 前記工程(c)において、第2導電型の不純物は、前記コンタクトトレンチの側壁から前記第1不純物領域にも注入され、これによって、前記第1不純物領域に第1導電型または第2導電型の第2不純物領域が形成され、
    前記工程(d)において、前記第1オーミック電極は、前記第2不純物領域と接して形成される請求項9または10に記載の半導体装置の製造方法。
  13. 前記コンタクトトレンチは、前記コンタクトトレンチの底面の面積よりも大きい開口を有する請求項9から12のいずれかに記載の半導体装置の製造方法。
  14. 前記第1オーミック電極を形成する工程は、
    前記コンタクトトレンチ内および前記第1炭化珪素層の上面の一部に金属を堆積させる工程と、
    熱処理により前記金属と前記第1炭化珪素層とを反応させて、金属シリサイド層を含む第1オーミック電極を形成する工程と
    を含む請求項9から13のいずれかに記載の半導体装置の製造方法。
JP2011537134A 2009-10-23 2010-10-19 半導体装置およびその製造方法 Expired - Fee Related JP5075280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011537134A JP5075280B2 (ja) 2009-10-23 2010-10-19 半導体装置およびその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009244614 2009-10-23
JP2009244614 2009-10-23
JP2010207102 2010-09-15
JP2010207102 2010-09-15
PCT/JP2010/006199 WO2011048800A1 (ja) 2009-10-23 2010-10-19 半導体装置およびその製造方法
JP2011537134A JP5075280B2 (ja) 2009-10-23 2010-10-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP5075280B2 true JP5075280B2 (ja) 2012-11-21
JPWO2011048800A1 JPWO2011048800A1 (ja) 2013-03-07

Family

ID=43900044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011537134A Expired - Fee Related JP5075280B2 (ja) 2009-10-23 2010-10-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8754422B2 (ja)
JP (1) JP5075280B2 (ja)
CN (1) CN102576723B (ja)
WO (1) WO2011048800A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177357B2 (en) 2020-03-17 2021-11-16 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010119789A1 (ja) * 2009-04-13 2012-10-22 ローム株式会社 半導体装置および半導体装置の製造方法
WO2012017798A1 (ja) 2010-08-03 2012-02-09 住友電気工業株式会社 半導体装置およびその製造方法
JP2012104746A (ja) * 2010-11-12 2012-05-31 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5806600B2 (ja) 2011-11-21 2015-11-10 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5764046B2 (ja) * 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
ITMI20121244A1 (it) * 2012-07-17 2014-01-18 St Microelectronics Srl Transistore con contatti di terminale auto-allineati
US9029874B2 (en) * 2012-09-13 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
JP5792701B2 (ja) 2012-09-24 2015-10-14 株式会社東芝 半導体装置及びその製造方法
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
JP6120756B2 (ja) * 2013-12-09 2017-04-26 三菱電機株式会社 炭化珪素半導体装置とその製造方法
JP6357869B2 (ja) * 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN105576013B (zh) * 2014-10-31 2020-04-21 精工爱普生株式会社 带碳化硅膜基板及其制造方法、以及半导体装置
DE102015117821B4 (de) * 2015-10-20 2021-09-09 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
CN108701617B (zh) 2015-12-02 2019-11-29 Abb瑞士股份有限公司 用于制造半导体装置的方法
EP3176812A1 (en) * 2015-12-02 2017-06-07 ABB Schweiz AG Semiconductor device and method for manufacturing such a semiconductor device
JP6526591B2 (ja) 2016-03-16 2019-06-05 株式会社東芝 半導体装置
JP6625938B2 (ja) * 2016-07-22 2019-12-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20190198622A1 (en) * 2016-08-31 2019-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
US10020381B1 (en) * 2017-05-17 2018-07-10 International Business Machines Corporation Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
JP6861365B2 (ja) * 2017-08-29 2021-04-21 パナソニックIpマネジメント株式会社 炭化珪素半導体装置およびその製造方法
JP6972830B2 (ja) * 2017-09-21 2021-11-24 住友電気工業株式会社 電界効果トランジスタの製造方法
CN107706096B (zh) * 2017-11-02 2024-03-15 芯合半导体(合肥)有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
EP3796387A4 (en) 2018-05-16 2021-05-19 Sony Semiconductor Solutions Corporation SEMICONDUCTOR IMAGING ELEMENT AND SEMICONDUCTOR IMAGING DEVICE
US10276667B1 (en) 2018-05-31 2019-04-30 Silanna Asia Pte Ltd High voltage breakdown tapered vertical conduction junction transistor
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
WO2020235629A1 (ja) * 2019-05-22 2020-11-26 ローム株式会社 SiC半導体装置
US11527627B2 (en) * 2020-01-14 2022-12-13 Diodes Incorporated Semiconductor Schottky rectifier device
CN114503280A (zh) * 2020-04-16 2022-05-13 富士电机株式会社 半导体装置及半导体装置的制造方法
CN112002751A (zh) * 2020-07-22 2020-11-27 湖南国芯半导体科技有限公司 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
IT202100003653A1 (it) * 2021-02-17 2022-08-17 St Microelectronics Srl Dispositivo mosfet di carburo di silicio, a conduzione verticale, avente struttura di polarizzazione di porta perfezionata e relativo procedimento di fabbricazione
JP2023045864A (ja) * 2021-09-22 2023-04-03 東芝デバイス&ストレージ株式会社 半導体装置及び半導体装置の製造方法
CN118136674B (zh) * 2024-05-07 2024-08-16 南京第三代半导体技术创新中心有限公司 具备自对准欧姆工艺的碳化硅mosfet功率器件及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180163A (ja) * 1984-01-27 1985-09-13 シーメンス・アクチエンゲゼルシヤフト 半導体素子とその製法
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーmosデバイス
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2008160039A (ja) * 2006-12-26 2008-07-10 Nec Electronics Corp 半導体装置及びその製造方法
JP2008288462A (ja) * 2007-05-18 2008-11-27 Toshiba Corp 半導体装置及びその製造方法
US20090212359A1 (en) * 2008-02-23 2009-08-27 Force Mos Technology Co. Ltd. Trenched mosfet with trenched source contact
JP2009246225A (ja) * 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置
US20100127323A1 (en) * 2008-11-26 2010-05-27 Force Mos Technology Co. Ltd. Trench MOSFET with trench source contact having copper wire bonding
US20100171173A1 (en) * 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194672A (ja) 1987-10-07 1989-04-13 Nissan Motor Co Ltd 縦形mosfet
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US5569613A (en) * 1995-02-01 1996-10-29 United Microelectronics Corp. Method of making bipolar junction transistor
JPH08321605A (ja) 1995-05-25 1996-12-03 Yokogawa Electric Corp 半導体装置
JP3385938B2 (ja) 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
WO2002043157A1 (fr) 2000-11-21 2002-05-30 Matsushita Electric Industrial Co.,Ltd. Dispositif a semi-conducteur et procede de fabrication associe
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP3784393B2 (ja) 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
JP2006148048A (ja) 2004-10-19 2006-06-08 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US7629616B2 (en) 2007-02-28 2009-12-08 Cree, Inc. Silicon carbide self-aligned epitaxial MOSFET for high powered device applications
US8067798B2 (en) 2008-03-31 2011-11-29 Rohm Co., Ltd. Semiconductor device
US8815744B2 (en) * 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180163A (ja) * 1984-01-27 1985-09-13 シーメンス・アクチエンゲゼルシヤフト 半導体素子とその製法
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーmosデバイス
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2008160039A (ja) * 2006-12-26 2008-07-10 Nec Electronics Corp 半導体装置及びその製造方法
JP2008288462A (ja) * 2007-05-18 2008-11-27 Toshiba Corp 半導体装置及びその製造方法
US20090212359A1 (en) * 2008-02-23 2009-08-27 Force Mos Technology Co. Ltd. Trenched mosfet with trenched source contact
JP2009246225A (ja) * 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置
US20100127323A1 (en) * 2008-11-26 2010-05-27 Force Mos Technology Co. Ltd. Trench MOSFET with trench source contact having copper wire bonding
US20100171173A1 (en) * 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177357B2 (en) 2020-03-17 2021-11-16 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20120205670A1 (en) 2012-08-16
JPWO2011048800A1 (ja) 2013-03-07
CN102576723B (zh) 2014-09-24
CN102576723A (zh) 2012-07-11
WO2011048800A1 (ja) 2011-04-28
US8754422B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
JP5075280B2 (ja) 半導体装置およびその製造方法
JP4435847B2 (ja) 半導体装置およびその製造方法
JP5102411B2 (ja) 半導体装置およびその製造方法
WO2011027540A1 (ja) 半導体素子およびその製造方法
US20070138546A1 (en) Semiconductor device
JP4145364B2 (ja) Dmos構造及びその製造方法
US20070267672A1 (en) Semiconductor device and method for manufacturing same
JP2016040844A (ja) トレンチゲート型半導体装置の製造方法
US6376897B2 (en) Lateral bipolar transistor formed on an insulating layer
JP2006073740A (ja) 半導体装置及びその製造方法
JP2009194127A (ja) 半導体装置およびその製造方法
US10304930B2 (en) Semiconductor device implanted with arsenic and nitrogen
JP7381643B2 (ja) 半導体装置の製造方法
JP2018110164A (ja) 半導体装置
JP2004303964A (ja) 半導体装置の製造方法および半導体装置
WO2011013364A1 (ja) 半導体素子の製造方法
US20230207689A1 (en) Manufacturing method of semiconductor device and semiconductor device
US9269765B2 (en) Semiconductor device having gate wire disposed on roughened field insulating film
JP2019041084A (ja) 炭化珪素半導体装置およびその製造方法
US20110068390A1 (en) Semiconductor device and method for manufacturing same
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
WO2015111177A1 (ja) 半導体装置,パワーモジュール,電力変換装置,および鉄道車両
JPWO2008123491A1 (ja) 電離衝突によるキャリア増倍を用いた半導体素子及びその作製方法
WO2006082618A1 (ja) 半導体装置およびその製造方法
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Ref document number: 5075280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees