JP2009246225A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009246225A JP2009246225A JP2008092677A JP2008092677A JP2009246225A JP 2009246225 A JP2009246225 A JP 2009246225A JP 2008092677 A JP2008092677 A JP 2008092677A JP 2008092677 A JP2008092677 A JP 2008092677A JP 2009246225 A JP2009246225 A JP 2009246225A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- contact
- source region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 239000010410 layer Substances 0.000 claims description 118
- 210000000746 body region Anatomy 0.000 claims description 56
- 239000002344 surface layer Substances 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 33
- 239000012535 impurity Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】セルシュリンクによるソース領域とコンタクトプラグとの接触面積の縮小を防止するとともに、ソース領域およびボディコンタクト領域に対するコンタクトプラグのバッティングコンタクトを確実に達成する。
【解決手段】エピタキシャル層３には、プラグ埋設用トレンチ１０がその表面から掘り下がって形成されている。プラグ埋設用トレンチ１０は、ソース領域９を層厚方向に貫通している。エピタキシャル層３上には、絶縁膜１２が積層されている。絶縁膜１２には、コンタクトホール１３が層厚方向に貫通して形成されている。コンタクトホール１３の側面は、プラグ埋設用トレンチ１０の側面に連続している。プラグ埋設用トレンチ１０およびコンタクトホール１３には、ソース配線１４に接続されたコンタクトプラグ１５が埋設されている。
【選択図】図１
【解決手段】エピタキシャル層３には、プラグ埋設用トレンチ１０がその表面から掘り下がって形成されている。プラグ埋設用トレンチ１０は、ソース領域９を層厚方向に貫通している。エピタキシャル層３上には、絶縁膜１２が積層されている。絶縁膜１２には、コンタクトホール１３が層厚方向に貫通して形成されている。コンタクトホール１３の側面は、プラグ埋設用トレンチ１０の側面に連続している。プラグ埋設用トレンチ１０およびコンタクトホール１３には、ソース配線１４に接続されたコンタクトプラグ１５が埋設されている。
【選択図】図１
Description
本発明は、電界効果トランジスタを備える半導体装置に関する。
たとえば、トレンチゲート型ＶＤＭＯＳＦＥＴ（Vertical Double diffused Metal Oxide Semiconductor Field Effect Transistor）は、低オン抵抗特性を有するパワーＭＯＳＦＥＴとして知られている。
図３は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
図３は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
半導体装置１０１は、Ｎ＋型の基板１０２を備えている。基板１０２上には、エピタキシャル層１０３が積層されている。エピタキシャル層１０３は、基層部がＮ−型の低濃度ドレイン領域１０４をなしている。エピタキシャル層１０３の表層部には、Ｐ型のボディ領域１０５が低濃度ドレイン領域１０４に接して形成されている。
エピタキシャル層１０３には、複数のゲートトレンチ１０６がその表面から掘り下がって形成されている。複数のゲートトレンチ１０６は、一定の間隔を空けて、互いに平行をなして同一方向に延びている。ゲートトレンチ１０６は、ボディ領域１０５を貫通し、その最深部が低濃度ドレイン領域１０４に達している。ゲートトレンチ１０６内には、ゲート絶縁膜１０７を介して、Ｎ型不純物が高濃度にドープされたポリシリコンからなるゲート電極１０８が埋設されている。
エピタキシャル層１０３には、複数のゲートトレンチ１０６がその表面から掘り下がって形成されている。複数のゲートトレンチ１０６は、一定の間隔を空けて、互いに平行をなして同一方向に延びている。ゲートトレンチ１０６は、ボディ領域１０５を貫通し、その最深部が低濃度ドレイン領域１０４に達している。ゲートトレンチ１０６内には、ゲート絶縁膜１０７を介して、Ｎ型不純物が高濃度にドープされたポリシリコンからなるゲート電極１０８が埋設されている。
ボディ領域１０５の表層部には、Ｎ＋型のソース領域１０９が形成されている。また、ボディ領域１０５の表層部には、ゲートトレンチ１０６に対して間隔を空けた位置に、Ｐ＋型のボディコンタクト領域１１０がソース領域１０９を層厚方向に貫通して形成されている。
エピタキシャル層１０３上には、層間絶縁膜１１１が積層されている。層間絶縁膜１１１には、ボディコンタクト領域１１０およびその周囲のソース領域１０９の一部と対向する位置に、コンタクトホール１１２が形成されている。そして、層間絶縁膜１１１上には、ソース配線１１３が形成されている。ソース配線１１３は、その一部がコンタクトホール１１２に入り込んでいる。これにより、コンタクトホール１１２内には、コンタクトプラグ１１４が形成されており、このコンタクトプラグ１１４は、ソース領域１０９およびボディコンタクト領域１１０の表面に跨ってコンタクト（バッティングコンタクト）している。
エピタキシャル層１０３上には、層間絶縁膜１１１が積層されている。層間絶縁膜１１１には、ボディコンタクト領域１１０およびその周囲のソース領域１０９の一部と対向する位置に、コンタクトホール１１２が形成されている。そして、層間絶縁膜１１１上には、ソース配線１１３が形成されている。ソース配線１１３は、その一部がコンタクトホール１１２に入り込んでいる。これにより、コンタクトホール１１２内には、コンタクトプラグ１１４が形成されており、このコンタクトプラグ１１４は、ソース領域１０９およびボディコンタクト領域１１０の表面に跨ってコンタクト（バッティングコンタクト）している。
基板１０２の裏面には、ドレイン電極１１５が形成されている。
ソース配線１１３が接地され、ドレイン電極１１５に適当な大きさの正電圧が印加されつつ、ゲート電極１０８の電位（ゲート電圧）が制御されることにより、ボディ領域１０５におけるゲート絶縁膜１０７との界面近傍にチャネルが形成されて、ソース領域１０９とドレイン電極１１５との間に電流が流れる。
特開２００６−２０２９３１号公報
ソース配線１１３が接地され、ドレイン電極１１５に適当な大きさの正電圧が印加されつつ、ゲート電極１０８の電位（ゲート電圧）が制御されることにより、ボディ領域１０５におけるゲート絶縁膜１０７との界面近傍にチャネルが形成されて、ソース領域１０９とドレイン電極１１５との間に電流が流れる。
トレンチゲート型ＶＤＭＯＳＦＥＴでは、単位セル面積を縮小するセルシュリンクにより、さらなる低オン抵抗化を図ることができる。
しかしながら、セルシュリンクが進むにつれて、ゲートトレンチ１０６とボディコンタクト領域１１０との間の間隔が小さくなる。これに伴い、ソース領域１０９におけるコンタクトホール１１２に臨む部分の面積が小さくなるので、ソース領域１０９とコンタクトプラグ１１４との接触面積が小さくなる。その結果、ソース領域１０９とコンタクトプラグ１１４との接触抵抗が高くなる。この接触抵抗の高抵抗化は、オン抵抗の低減の妨げになる。
しかしながら、セルシュリンクが進むにつれて、ゲートトレンチ１０６とボディコンタクト領域１１０との間の間隔が小さくなる。これに伴い、ソース領域１０９におけるコンタクトホール１１２に臨む部分の面積が小さくなるので、ソース領域１０９とコンタクトプラグ１１４との接触面積が小さくなる。その結果、ソース領域１０９とコンタクトプラグ１１４との接触抵抗が高くなる。この接触抵抗の高抵抗化は、オン抵抗の低減の妨げになる。
また、セルシュリンクが進むと、ボディコンタクト領域１１０の面積も小さくなる。ボディコンタクト領域１１０の面積が小さいと、コンタクトホール１１２の形成位置が正規の位置から少しずれただけで、コンタクトホール１１２がボディコンタクト領域１１０に対向せず、ボディコンタクト領域１１０とコンタクトプラグ１１４とのコンタクトが達成されないおそれがある。そのため、セルシュリンクが進むにつれて、コンタクトホール１１２の形成位置のずれに対する許容量が小さくなり、コンタクトホール１１２の形成に高い精度が要求される。
そこで、本発明の目的は、セルシュリンクによるソース領域とコンタクトプラグとの接触面積の縮小を防止することができ、かつ、ソース領域およびボディコンタクト領域に対するコンタクトプラグのバッティングコンタクトを確実に達成することができる、半導体装置を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体層と、前記半導体層に形成された第１導電型のボディ領域と、前記半導体層の表層部に形成され、前記ボディ領域に接する第２導電型のソース領域と、前記半導体層にその表面から掘り下がって形成され、前記ソース領域を層厚方向に貫通し、その最深部が前記ソース領域の最深部よりも前記半導体層の基層側に位置するトレンチと、前記半導体層に形成され、前記ボディ領域と前記トレンチの前記最深部との間に介在された第１導電型のボディコンタクト領域と、前記半導体層上に積層され、前記半導体層の表面を被覆する絶縁膜と、前記絶縁膜を前記トレンチと対向する位置において層厚方向に貫通して形成され、その側面が前記トレンチの側面に連続するコンタクトホールと、前記絶縁膜上に形成された配線と、前記トレンチおよび前記コンタクトホールを埋め尽くし、前記配線に接続されたコンタクトプラグとを含む、半導体装置である。
この構成によれば、半導体層には、第１導電型のボディ領域が形成されている。半導体層の表層部には、第２導電型のソース領域が形成されている。ソース領域は、ボディ領域に接している。また、半導体層には、トレンチがその表面から掘り下がって形成されている。トレンチは、ソース領域を層厚方向に貫通している。半導体層上には、絶縁膜が積層されており、半導体層の表面は、その絶縁膜により被覆されている。絶縁膜には、トレンチと対向する位置に、コンタクトホールが層厚方向に貫通して形成されている。コンタクトホールの側面は、トレンチの側面に連続している。そして、トレンチおよびコンタクトホールには、配線に接続されたコンタクトプラグが埋設され、このコンタクトプラグにより、トレンチおよびコンタクトホールが埋め尽くされている。これにより、コンタクトプラグは、トレンチの側面において、ソース領域に接触（コンタクト）する。そのため、ソース領域とコンタクトプラグとの接触面積は、ソース領域の表面の面積（平面視における面積）と無関係である。したがって、セルシュリンクによるソース領域とコンタクトプラグとの接触面積の縮小を防止することができる。
しかも、トレンチがソース領域を層厚方向に貫通しているので、たとえトレンチの形成位置がずれても、ソース領域に対するコンタクトプラグのコンタクトが確実に達成される。
また、ボディ領域とトレンチの最深部との間に、第１導電型のボディコンタクト領域が介在されている。このボディコンタクト領域は、たとえば、トレンチ内からトレンチの最深部の周囲に第１導電型不純物をドープすることにより形成することができる。そして、ボディコンタクト領域の形成後に、トレンチにコンタクトプラグを埋設することにより、ボディコンタクト領域に対するコンタクトプラグのコンタクトを確実に達成することができる。
また、ボディ領域とトレンチの最深部との間に、第１導電型のボディコンタクト領域が介在されている。このボディコンタクト領域は、たとえば、トレンチ内からトレンチの最深部の周囲に第１導電型不純物をドープすることにより形成することができる。そして、ボディコンタクト領域の形成後に、トレンチにコンタクトプラグを埋設することにより、ボディコンタクト領域に対するコンタクトプラグのコンタクトを確実に達成することができる。
よって、セルシュリンクによるソース領域とコンタクトプラグとの接触面積の縮小を防止することができ、かつ、ソース領域およびボディコンタクト領域に対するコンタクトプラグのバッティングコンタクトを確実に達成することができる。
また、トレンチの最深部は、ソース領域の最深部よりも半導体層の基層側に位置している。したがって、ボディ領域が第２導電型のドレイン領域上に形成され、ボディ領域およびソース領域を層厚方向に貫通するゲート電極が設けられる構成では、ボディコンタクト領域は、ドレイン領域に近い位置に形成されることになる。そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、ドレイン領域、ゲート電極およびソース領域からなる縦型トランジスタに大きな逆起電圧が印加されたときには、ドレイン領域とボディコンタクト領域との間にアバランシェ電流が流れる。これにより、ドレイン領域、ボディ領域およびソース領域により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
また、トレンチの最深部は、ソース領域の最深部よりも半導体層の基層側に位置している。したがって、ボディ領域が第２導電型のドレイン領域上に形成され、ボディ領域およびソース領域を層厚方向に貫通するゲート電極が設けられる構成では、ボディコンタクト領域は、ドレイン領域に近い位置に形成されることになる。そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、ドレイン領域、ゲート電極およびソース領域からなる縦型トランジスタに大きな逆起電圧が印加されたときには、ドレイン領域とボディコンタクト領域との間にアバランシェ電流が流れる。これにより、ドレイン領域、ボディ領域およびソース領域により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
ボディ領域が第２導電型のドレイン領域上に形成され、ボディ領域およびソース領域を層厚方向に貫通するゲート電極が設けられる構成（半導体装置が縦型トランジスタを有する構成）では、請求項２に記載のように、前記トレンチの側面は、前記半導体層の表面と直交する方向に対して傾斜していることが好ましい。これにより、トレンチの最深部とゲート電極との間の間隔を大きくすることができる。その結果、ボディコンタクト領域の形成時に、第１導電型不純物がチャネル領域（ボディ領域におけるゲート電極の近傍）にまで拡散するのを防止することができる。ひいては、チャネル領域の不純物濃度が高くなることによる不具合（たとえば、縦型トランジスタの閾値電圧の上昇）の発生を防止することができる。
また、請求項３に記載の発明は、半導体層と、前記半導体層に形成された第１導電型のボディ領域と、前記半導体層の表層部に形成され、前記ボディ領域に接する第２導電型のソース領域と、前記ボディ領域に対して前記ソース領域と反対側に形成され、前記ボディ領域に接する第２導電型のドレイン領域と、前記ボディ領域および前記ソース領域を層厚方向に貫通して設けられるゲート電極と、前記半導体層にその表面から掘り下がって形成され、前記ソース領域を層厚方向に貫通し、その最深部が前記ソース領域の最深部よりも前記半導体層の基層側に位置するトレンチと、前記半導体層に形成され、前記ボディ領域と前記トレンチの前記最深部との間に介在された第１導電型のボディコンタクト領域と、前記トレンチに埋設されたコンタクトプラグとを含み、前記トレンチの側面は、前記半導体層の表面と直交する方向に対して傾斜している、半導体装置である。
この構成によれば、半導体層には、第１導電型のボディ領域が形成されている。半導体層の表層部には、第２導電型のソース領域が形成されている。ソース領域は、ボディ領域に接している。ボディ領域に対してソース領域と反対側には、ドレイン領域が形成されている。ドレイン領域は、ボディ領域に接している。また、ゲート電極がボディ領域およびソース領域を層厚方向に貫通して設けられている。そして、半導体層には、トレンチがその表面から掘り下がって形成されている。トレンチは、ソース領域を層厚方向に貫通している。トレンチには、コンタクトプラグが埋設されている。これにより、コンタクトプラグは、少なくともトレンチの側面において、ソース領域に接触（コンタクト）する。そのため、トレンチの側面におけるソース領域とコンタクトプラグとの接触面積は、ソース領域の表面の面積（平面視における面積）と無関係である。したがって、セルシュリンクによるソース領域とコンタクトプラグとの接触面積の縮小を防止することができる。
しかも、トレンチがソース領域を層厚方向に貫通しているので、たとえトレンチの形成位置がずれても、ソース領域に対するコンタクトプラグのコンタクトが確実に達成される。
また、ボディ領域とトレンチの最深部との間に、第１導電型のボディコンタクト領域が介在されている。このボディコンタクト領域は、たとえば、トレンチ内からトレンチの最深部の周囲に第１導電型不純物をドープすることにより形成することができる。そして、ボディコンタクト領域の形成後に、トレンチにコンタクトプラグを埋設することにより、ボディコンタクト領域に対するコンタクトプラグのコンタクトを確実に達成することができる。
また、ボディ領域とトレンチの最深部との間に、第１導電型のボディコンタクト領域が介在されている。このボディコンタクト領域は、たとえば、トレンチ内からトレンチの最深部の周囲に第１導電型不純物をドープすることにより形成することができる。そして、ボディコンタクト領域の形成後に、トレンチにコンタクトプラグを埋設することにより、ボディコンタクト領域に対するコンタクトプラグのコンタクトを確実に達成することができる。
よって、セルシュリンクによるソース領域とコンタクトプラグとの接触面積の縮小を防止することができ、かつ、ソース領域およびボディコンタクト領域に対するコンタクトプラグのバッティングコンタクトを確実に達成することができる。
また、トレンチの最深部は、ソース領域の最深部よりも半導体層の基層側に位置している。したがって、ボディコンタクト領域は、ドレイン領域に近い位置に形成されることになる。そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、ドレイン領域、ゲート電極およびソース領域からなる縦型トランジスタに大きな逆起電圧が印加されたときには、ドレイン領域とボディコンタクト領域との間にアバランシェ電流が流れる。これにより、ドレイン領域、ボディ領域およびソース領域により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
また、トレンチの最深部は、ソース領域の最深部よりも半導体層の基層側に位置している。したがって、ボディコンタクト領域は、ドレイン領域に近い位置に形成されることになる。そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、ドレイン領域、ゲート電極およびソース領域からなる縦型トランジスタに大きな逆起電圧が印加されたときには、ドレイン領域とボディコンタクト領域との間にアバランシェ電流が流れる。これにより、ドレイン領域、ボディ領域およびソース領域により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
さらに、トレンチは、その側面が半導体層の表面と直交する方向に対して傾斜している。これにより、トレンチの最深部とゲート電極との間の間隔を大きくすることができる。その結果、ボディコンタクト領域の形成時に、第１導電型不純物がチャネル領域（ボディ領域におけるゲート電極の近傍）にまで拡散するのを防止することができる。ひいては、チャネル領域の不純物濃度が高くなることによる不具合（たとえば、縦型トランジスタの閾値電圧の上昇）の発生を防止することができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴの単位セルがマトリクス状に配置された構造を有している。
半導体装置１の基体をなすＮ＋型のシリコン基板２上には、シリコン基板２よりもＮ型不純物が低濃度にドーピングされたシリコンからなる、Ｎ−型のエピタキシャル層３が積層されている。エピタキシャル層３の基層部は、エピタキシャル成長後のままの状態を維持し、Ｎ−型の低濃度ドレイン領域４をなしている。また、エピタキシャル層３には、低濃度ドレイン領域４上に、Ｐ型のボディ領域５が低濃度ドレイン領域４に接して形成されている。
図１は、本発明の一実施形態に係る半導体装置の模式的な断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴの単位セルがマトリクス状に配置された構造を有している。
半導体装置１の基体をなすＮ＋型のシリコン基板２上には、シリコン基板２よりもＮ型不純物が低濃度にドーピングされたシリコンからなる、Ｎ−型のエピタキシャル層３が積層されている。エピタキシャル層３の基層部は、エピタキシャル成長後のままの状態を維持し、Ｎ−型の低濃度ドレイン領域４をなしている。また、エピタキシャル層３には、低濃度ドレイン領域４上に、Ｐ型のボディ領域５が低濃度ドレイン領域４に接して形成されている。
エピタキシャル層３には、複数のゲートトレンチ６がその表面から掘り下がって形成されている。複数のゲートトレンチ６は、一定の間隔を空けて、互いに平行をなして同一方向（図１の紙面に垂直な方向）に延びている。ゲートトレンチ６は、ボディ領域５を層厚方向に貫通し、その最深部が低濃度ドレイン領域４に達している。ゲートトレンチ６内には、その内面全域を覆うように、酸化シリコンからなるゲート絶縁膜７が形成されている。そして、ゲート絶縁膜７の内側をＮ型不純物が高濃度にドーピングされたポリシリコンで埋め尽くすことにより、ゲートトレンチ６内にゲート電極８が埋設されている。
エピタキシャル層３の表層部には、各ゲートトレンチ６間の全域に、Ｎ＋型のソース領域９が形成されている。すなわち、ゲートトレンチ６およびソース領域９は、ゲート幅（図１の紙面に垂直な方向）と直交する方向に交互に設けられ、それぞれゲート幅に沿う方向に延びている。ソース領域９は、ボディ領域５に接している。
また、エピタキシャル層３には、各ゲートトレンチ６間に、複数のプラグ埋設用トレンチ１０がエピタキシャル層３の表面から掘り下がって形成されている。具体的には、各ゲートトレンチ６間において、プラグ埋設用トレンチ１０は、ゲートトレンチ６と間隔を空けた位置に、ゲート幅に沿う方向に等間隔で形成されている。プラグ埋設用トレンチ１０は、底側ほど先細りとなる略円錐形状をなし、その側面がエピタキシャル層３の表面と直交する方向に対して所定角度（たとえば、５〜４５度）で傾斜している。プラグ埋設用トレンチ１０の最深部は、ソース領域９の最深部よりもエピタキシャル層３の基層側に位置している。
また、エピタキシャル層３には、各ゲートトレンチ６間に、複数のプラグ埋設用トレンチ１０がエピタキシャル層３の表面から掘り下がって形成されている。具体的には、各ゲートトレンチ６間において、プラグ埋設用トレンチ１０は、ゲートトレンチ６と間隔を空けた位置に、ゲート幅に沿う方向に等間隔で形成されている。プラグ埋設用トレンチ１０は、底側ほど先細りとなる略円錐形状をなし、その側面がエピタキシャル層３の表面と直交する方向に対して所定角度（たとえば、５〜４５度）で傾斜している。プラグ埋設用トレンチ１０の最深部は、ソース領域９の最深部よりもエピタキシャル層３の基層側に位置している。
各プラグ埋設用トレンチ１０におけるソース領域９の最深部よりもエピタキシャル層３の基層側に位置する部分（最深部を含む部分。以下、この部分を単に「最深部」という。）の周囲には、ボディ領域５との間に、ボディ領域５と比較してＰ型不純物濃度が高濃度なＰ＋型のボディコンタクト領域１１が形成されている。
エピタキシャル層３上には、エピタキシャル層３とエッチング選択比を有する絶縁材料（たとえば、酸化シリコンまたは窒化シリコン）からなる絶縁膜１２が積層されている。絶縁膜１２には、プラグ埋設用トレンチ１０と対向する位置に、略円柱状のコンタクトホール１３が層厚方向に貫通して形成されている。コンタクトホール１３の側面は、プラグ埋設用トレンチ１０の側面に連続している。
エピタキシャル層３上には、エピタキシャル層３とエッチング選択比を有する絶縁材料（たとえば、酸化シリコンまたは窒化シリコン）からなる絶縁膜１２が積層されている。絶縁膜１２には、プラグ埋設用トレンチ１０と対向する位置に、略円柱状のコンタクトホール１３が層厚方向に貫通して形成されている。コンタクトホール１３の側面は、プラグ埋設用トレンチ１０の側面に連続している。
絶縁膜１２上には、導電性材料（たとえば、アルミニウム）からなるソース配線１４が形成されている。そして、ソース配線１４の導電性材料がプラグ埋設用トレンチ１０およびコンタクトホール１３に入り込み、その導電性材料がプラグ埋設用トレンチ１０およびコンタクトホール１３を埋め尽くすことにより、コンタクトプラグ１５がプラグ埋設用トレンチ１０およびコンタクトホール１３に埋設されている。これにより、コンタクトプラグ１５は、プラグ埋設用トレンチ１０の側面において、ソース領域９およびボディコンタクト領域１１に対してコンタクト（バッティングコンタクト）している。
シリコン基板２の裏面には、ドレイン電極１６が形成されている。
ソース配線１４が接地され、ドレイン電極１６に適当な大きさの正電圧が印加されつつ、ゲート電極８の電位（ゲート電圧）が制御されることにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルが形成されて、ソース領域９とドレイン電極１６との間に電流が流れる。
ソース配線１４が接地され、ドレイン電極１６に適当な大きさの正電圧が印加されつつ、ゲート電極８の電位（ゲート電圧）が制御されることにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルが形成されて、ソース領域９とドレイン電極１６との間に電流が流れる。
図２Ａ〜２Ｆは、半導体装置の製造方法を工程順に示す模式的な断面図である。
まず、図２Ａに示すように、エピタキシャル成長法により、シリコン基板２上に、エピタキシャル層３が形成される。次に、フォトリソグラフィおよびエッチングにより、エピタキシャル層３にゲートトレンチ６が形成される。その後、熱酸化処理により、ゲートトレンチ６の内面にゲート絶縁膜７が形成される。そして、ＣＶＤ（Chemical Vapor Deposition）法により、エピタキシャル層３およびゲート絶縁膜７上に、Ｎ型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成される。ゲートトレンチ６内は、そのポリシリコンの堆積層により埋め尽くされる。そして、エッチバックにより、ポリシリコンの堆積層のゲートトレンチ６外に存在する部分が除去される。これにより、ゲートトレンチ６に埋設されたゲート電極８が得られる。
まず、図２Ａに示すように、エピタキシャル成長法により、シリコン基板２上に、エピタキシャル層３が形成される。次に、フォトリソグラフィおよびエッチングにより、エピタキシャル層３にゲートトレンチ６が形成される。その後、熱酸化処理により、ゲートトレンチ６の内面にゲート絶縁膜７が形成される。そして、ＣＶＤ（Chemical Vapor Deposition）法により、エピタキシャル層３およびゲート絶縁膜７上に、Ｎ型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成される。ゲートトレンチ６内は、そのポリシリコンの堆積層により埋め尽くされる。そして、エッチバックにより、ポリシリコンの堆積層のゲートトレンチ６外に存在する部分が除去される。これにより、ゲートトレンチ６に埋設されたゲート電極８が得られる。
その後、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）がエピタキシャル層３にその表面から注入される。そして、Ｐ型不純物を拡散させるための熱処理が行われることにより、図２Ｂに示すように、エピタキシャル層３の表層部にボディ領域５が形成される。
次いで、イオン注入法により、Ｎ型不純物（たとえば、ヒ素イオン）がエピタキシャル層３にその表面から注入される。そして、Ｎ型不純物を拡散させるための熱処理が行われることにより、図２Ｃに示すように、エピタキシャル層３の表層部にソース領域９が形成される。
次いで、イオン注入法により、Ｎ型不純物（たとえば、ヒ素イオン）がエピタキシャル層３にその表面から注入される。そして、Ｎ型不純物を拡散させるための熱処理が行われることにより、図２Ｃに示すように、エピタキシャル層３の表層部にソース領域９が形成される。
その後、図２Ｄに示すように、ＣＶＤ法により、エピタキシャル層３上に絶縁膜１２が形成される。さらに、フォトリソグラフィにより、絶縁膜１２上にコンタクトホール１３を形成すべき部分と対向する開口を有するマスク（図示せず）が形成される。そして、そのマスクを用いたエッチングにより、絶縁膜１２にコンタクトホール１３が形成される。コンタクトホール１３の形成後、絶縁膜１２上のマスクは除去される。
次に、図２Ｅに示すように、絶縁膜１２をマスクとしたエッチングにより、エピタキシャル層３にプラグ埋設用トレンチ１０が形成される。このとき、エッチング条件が適当に調整されることにより、プラグ埋設用トレンチ１０は、その側面がエピタキシャル層３の表面と直交する方向に対して所定角度で傾斜する略円錐形状に形成される。
次いで、イオン注入法により、絶縁膜１２をマスクとして、コンタクトホール１３を介して、Ｐ型不純物がプラグ埋設用トレンチ１０の側面からエピタキシャル層３に注入される。そして、Ｐ型不純物を拡散させるための熱処理が行われることにより、図２Ｆに示すように、プラグ埋設用トレンチ１０の最深部の周囲にボディコンタクト領域１１が形成される。
次いで、イオン注入法により、絶縁膜１２をマスクとして、コンタクトホール１３を介して、Ｐ型不純物がプラグ埋設用トレンチ１０の側面からエピタキシャル層３に注入される。そして、Ｐ型不純物を拡散させるための熱処理が行われることにより、図２Ｆに示すように、プラグ埋設用トレンチ１０の最深部の周囲にボディコンタクト領域１１が形成される。
なお、コンタクトホール１３の形成に使用したマスクを残しておき、このマスクを介して、プラグ埋設用トレンチ１０を形成するためのエッチングおよびボディコンタクト領域１１を形成するためのＰ型不純物の注入が行われてもよい。この場合、Ｐ型不純物の注入後、絶縁膜１２上のマスクは除去される。
その後、めっき法により、絶縁膜１２上に導電性材料が付着される。導電性材料は、プラグ埋設用トレンチ１０およびコンタクトホール１３を埋め尽くし、絶縁膜１２上に薄膜を形成するように付着（堆積）される。そして、フォトリソグラフィおよびエッチングにより、絶縁膜１２上の導電性材料の薄膜がパターニングされる。これにより、ソース配線１４およびコンタクトプラグ１５が形成される。また、めっき法により、シリコン基板２の裏面にドレイン電極１６が形成される。その結果、図１に示す半導体装置１が得られる。
その後、めっき法により、絶縁膜１２上に導電性材料が付着される。導電性材料は、プラグ埋設用トレンチ１０およびコンタクトホール１３を埋め尽くし、絶縁膜１２上に薄膜を形成するように付着（堆積）される。そして、フォトリソグラフィおよびエッチングにより、絶縁膜１２上の導電性材料の薄膜がパターニングされる。これにより、ソース配線１４およびコンタクトプラグ１５が形成される。また、めっき法により、シリコン基板２の裏面にドレイン電極１６が形成される。その結果、図１に示す半導体装置１が得られる。
以上のように、エピタキシャル層３には、Ｐ型のボディ領域５が形成されている。エピタキシャル層３の表層部には、Ｎ型のソース領域９が形成されている。ソース領域９は、ボディ領域５に接している。また、エピタキシャル層３には、プラグ埋設用トレンチ１０がその表面から掘り下がって形成されている。プラグ埋設用トレンチ１０は、ソース領域９を層厚方向に貫通している。エピタキシャル層３上には、絶縁膜１２が積層されており、エピタキシャル層３の表面は、その絶縁膜１２により被覆されている。絶縁膜１２には、プラグ埋設用トレンチ１０と対向する位置に、コンタクトホール１３が層厚方向に貫通して形成されている。コンタクトホール１３の側面は、プラグ埋設用トレンチ１０の側面に連続している。そして、プラグ埋設用トレンチ１０およびコンタクトホール１３には、ソース配線１４に接続されたコンタクトプラグ１５が埋設され、このコンタクトプラグ１５により、プラグ埋設用トレンチ１０およびコンタクトホール１３が埋め尽くされている。これにより、コンタクトプラグ１５は、プラグ埋設用トレンチ１０の側面において、ソース領域９に接触（コンタクト）する。そのため、ソース領域９とコンタクトプラグ１５との接触面積は、ソース領域９の表面の面積（平面視における面積）と無関係である。したがって、セルシュリンクによるソース領域９とコンタクトプラグ１５との接触面積の縮小を防止することができる。
しかも、プラグ埋設用トレンチ１０がソース領域９を層厚方向に貫通しているので、たとえプラグ埋設用トレンチ１０の形成位置がずれても、ソース領域９に対するコンタクトプラグ１５のコンタクトが確実に達成される。
また、ボディ領域５とプラグ埋設用トレンチ１０の最深部との間に、Ｐ型のボディコンタクト領域１１が介在されている。このボディコンタクト領域１１は、前述したように、プラグ埋設用トレンチ１０内からプラグ埋設用トレンチ１０の最深部の周囲にＰ型不純物をドープすることにより形成される。そして、ボディコンタクト領域１１の形成後に、プラグ埋設用トレンチ１０にコンタクトプラグ１５を埋設することにより、ボディコンタクト領域１１に対するコンタクトプラグ１５のコンタクトを確実に達成することができる。
また、ボディ領域５とプラグ埋設用トレンチ１０の最深部との間に、Ｐ型のボディコンタクト領域１１が介在されている。このボディコンタクト領域１１は、前述したように、プラグ埋設用トレンチ１０内からプラグ埋設用トレンチ１０の最深部の周囲にＰ型不純物をドープすることにより形成される。そして、ボディコンタクト領域１１の形成後に、プラグ埋設用トレンチ１０にコンタクトプラグ１５を埋設することにより、ボディコンタクト領域１１に対するコンタクトプラグ１５のコンタクトを確実に達成することができる。
よって、半導体装置１では、セルシュリンクによるソース領域９とコンタクトプラグ１５との接触面積の縮小を防止することができ、かつ、ソース領域９およびボディコンタクト領域１１に対するコンタクトプラグ１５のバッティングコンタクトを確実に達成することができる。
また、ボディ領域５がＮ−型の低濃度ドレイン領域４上に形成され、ボディ領域５およびソース領域９を層厚方向に貫通するゲート電極８が設けられている。そして、プラグ埋設用トレンチ１０の最深部は、ソース領域９の最深部よりもエピタキシャル層３の基層側に位置している。したがって、ボディコンタクト領域１１は、低濃度ドレイン領域４に近い位置に形成されることになる。そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、低濃度ドレイン領域４、ゲート電極８およびソース領域９からなるトレンチゲート型ＶＤＭＯＳＦＥＴに大きな逆起電圧が印加されたときには、低濃度ドレイン領域４とボディコンタクト領域１１との間にアバランシェ電流が流れる。これにより、低濃度ドレイン領域４、ボディ領域５およびソース領域９により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
また、ボディ領域５がＮ−型の低濃度ドレイン領域４上に形成され、ボディ領域５およびソース領域９を層厚方向に貫通するゲート電極８が設けられている。そして、プラグ埋設用トレンチ１０の最深部は、ソース領域９の最深部よりもエピタキシャル層３の基層側に位置している。したがって、ボディコンタクト領域１１は、低濃度ドレイン領域４に近い位置に形成されることになる。そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、低濃度ドレイン領域４、ゲート電極８およびソース領域９からなるトレンチゲート型ＶＤＭＯＳＦＥＴに大きな逆起電圧が印加されたときには、低濃度ドレイン領域４とボディコンタクト領域１１との間にアバランシェ電流が流れる。これにより、低濃度ドレイン領域４、ボディ領域５およびソース領域９により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
そのうえ、プラグ埋設用トレンチ１０の側面がエピタキシャル層３の表面と直交する方向に対して傾斜しているので、プラグ埋設用トレンチ１０の最深部とゲート電極８との間の間隔を大きくすることができる。その結果、ボディコンタクト領域１１の形成時に、Ｐ型不純物がチャネル領域（ボディ領域５におけるゲート電極８の近傍）にまで拡散するのを防止することができる。ひいては、チャネル領域の不純物濃度が高くなることによる不具合（たとえば、トレンチゲート型ＶＤＭＯＳＦＥＴの閾値電圧の上昇）の発生を防止することができる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、第１導電型がＰ型であり、第２導電型がＮ型である場合を取り上げたが、第１導電型がＮ型であり、第２導電型がＰ型であってもよい。
また、本発明は、トレンチゲート型ＶＤＭＯＳＦＥＴを備える構成に限らず、プレーナゲート型ＶＤＭＯＳＦＥＴを備える構成に適用されてもよいし、ＬＤＭＯＳＦＥＴ（Lateral Double diffused Metal Oxide Semiconductor Field Effect Transistor）を備える構成に適用されてもよい。
たとえば、第１導電型がＰ型であり、第２導電型がＮ型である場合を取り上げたが、第１導電型がＮ型であり、第２導電型がＰ型であってもよい。
また、本発明は、トレンチゲート型ＶＤＭＯＳＦＥＴを備える構成に限らず、プレーナゲート型ＶＤＭＯＳＦＥＴを備える構成に適用されてもよいし、ＬＤＭＯＳＦＥＴ（Lateral Double diffused Metal Oxide Semiconductor Field Effect Transistor）を備える構成に適用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ シリコン基板（ドレイン領域）
３ エピタキシャル層（半導体層）
４ 低濃度ドレイン領域（ドレイン領域）
５ ボディ領域
８ ゲート電極
９ ソース領域
１０ プラグ埋設用トレンチ（トレンチ）
１１ ボディコンタクト領域
１２ 絶縁膜
１３ コンタクトホール
１４ ソース配線（配線）
１５ コンタクトプラグ
２ シリコン基板（ドレイン領域）
３ エピタキシャル層（半導体層）
４ 低濃度ドレイン領域（ドレイン領域）
５ ボディ領域
８ ゲート電極
９ ソース領域
１０ プラグ埋設用トレンチ（トレンチ）
１１ ボディコンタクト領域
１２ 絶縁膜
１３ コンタクトホール
１４ ソース配線（配線）
１５ コンタクトプラグ
Claims (3)
- 半導体層と、
前記半導体層に形成された第１導電型のボディ領域と、
前記半導体層の表層部に形成され、前記ボディ領域に接する第２導電型のソース領域と、
前記半導体層にその表面から掘り下がって形成され、前記ソース領域を層厚方向に貫通し、その最深部が前記ソース領域の最深部よりも前記半導体層の基層側に位置するトレンチと、
前記半導体層に形成され、前記ボディ領域と前記トレンチの前記最深部との間に介在された第１導電型のボディコンタクト領域と、
前記半導体層上に積層され、前記半導体層の表面を被覆する絶縁膜と、
前記絶縁膜を前記トレンチと対向する位置において層厚方向に貫通して形成され、その側面が前記トレンチの側面に連続するコンタクトホールと、
前記絶縁膜上に形成された配線と、
前記トレンチおよび前記コンタクトホールを埋め尽くし、前記配線に接続されたコンタクトプラグとを含む、半導体装置。 - 前記トレンチの側面は、前記半導体層の表面と直交する方向に対して傾斜している、請求項１に記載の半導体装置。
- 半導体層と、
前記半導体層に形成された第１導電型のボディ領域と、
前記半導体層の表層部に形成され、前記ボディ領域に接する第２導電型のソース領域と、
前記ボディ領域に対して前記ソース領域と反対側に形成され、前記ボディ領域に接する第２導電型のドレイン領域と、
前記ボディ領域および前記ソース領域を層厚方向に貫通して設けられるゲート電極と、
前記半導体層にその表面から掘り下がって形成され、前記ソース領域を層厚方向に貫通し、その最深部が前記ソース領域の最深部よりも前記半導体層の基層側に位置するトレンチと、
前記半導体層に形成され、前記ボディ領域と前記トレンチの前記最深部との間に介在された第１導電型のボディコンタクト領域と、
前記トレンチに埋設されたコンタクトプラグとを含み、
前記トレンチの側面は、前記半導体層の表面と直交する方向に対して傾斜している、半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008092677A JP2009246225A (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
| US12/385,047 US8067798B2 (en) | 2008-03-31 | 2009-03-30 | Semiconductor device |
| US13/137,073 US8350324B2 (en) | 2008-03-31 | 2011-07-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008092677A JP2009246225A (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009246225A true JP2009246225A (ja) | 2009-10-22 |
Family
ID=41307780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008092677A Pending JP2009246225A (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009246225A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134985A (ja) * | 2009-12-25 | 2011-07-07 | Fuji Electric Co Ltd | トレンチゲート型半導体装置とその製造方法 |
| JP2011204808A (ja) * | 2010-03-25 | 2011-10-13 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| JP5075280B2 (ja) * | 2009-10-23 | 2012-11-21 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| WO2017149624A1 (ja) * | 2016-02-29 | 2017-09-08 | 新電元工業株式会社 | パワー半導体装置及びパワー半導体装置の製造方法 |
| JP2018014455A (ja) * | 2016-07-22 | 2018-01-25 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| JPWO2021210293A1 (ja) * | 2020-04-16 | 2021-10-21 | ||
| WO2022062941A1 (zh) * | 2020-09-24 | 2022-03-31 | 江苏宏微科技股份有限公司 | 一种功率器件及其制作方法 |
| JP7472059B2 (ja) | 2021-02-25 | 2024-04-22 | 株式会社東芝 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318396A (ja) * | 2002-04-24 | 2003-11-07 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
| WO2006086636A2 (en) * | 2005-02-11 | 2006-08-17 | Alpha & Omega Semiconductor, Inc. | Power mos device |
-
2008
- 2008-03-31 JP JP2008092677A patent/JP2009246225A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318396A (ja) * | 2002-04-24 | 2003-11-07 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
| WO2006086636A2 (en) * | 2005-02-11 | 2006-08-17 | Alpha & Omega Semiconductor, Inc. | Power mos device |
| JP2008530800A (ja) * | 2005-02-11 | 2008-08-07 | アルファ アンド オメガ セミコンダクター インコーポレイテッド | パワーｍｏｓデバイス |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5075280B2 (ja) * | 2009-10-23 | 2012-11-21 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US8754422B2 (en) | 2009-10-23 | 2014-06-17 | Panasonic Corporation | Semiconductor device and process for production thereof |
| JP2011134985A (ja) * | 2009-12-25 | 2011-07-07 | Fuji Electric Co Ltd | トレンチゲート型半導体装置とその製造方法 |
| JP2011204808A (ja) * | 2010-03-25 | 2011-10-13 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| WO2017149624A1 (ja) * | 2016-02-29 | 2017-09-08 | 新電元工業株式会社 | パワー半導体装置及びパワー半導体装置の製造方法 |
| JP2018014455A (ja) * | 2016-07-22 | 2018-01-25 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| JPWO2021210293A1 (ja) * | 2020-04-16 | 2021-10-21 | ||
| WO2021210293A1 (ja) * | 2020-04-16 | 2021-10-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7384274B2 (ja) | 2020-04-16 | 2023-11-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2022062941A1 (zh) * | 2020-09-24 | 2022-03-31 | 江苏宏微科技股份有限公司 | 一种功率器件及其制作方法 |
| JP7472059B2 (ja) | 2021-02-25 | 2024-04-22 | 株式会社東芝 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9117683B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8067798B2 (en) | Semiconductor device | |
| JP6668798B2 (ja) | 半導体装置 | |
| JP2011124464A (ja) | 半導体装置及びその製造方法 | |
| JP2009246225A (ja) | 半導体装置 | |
| US10756169B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2013058575A (ja) | 半導体装置及びその製造方法 | |
| JP2009088199A (ja) | 半導体装置 | |
| JP2006059940A (ja) | 半導体装置 | |
| JP2005142243A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP2008159916A (ja) | 半導体装置 | |
| JP2022020769A (ja) | 半導体装置 | |
| JP2005101334A (ja) | 半導体装置およびその製造方法 | |
| JP5975543B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5563760B2 (ja) | 半導体装置 | |
| JP5465837B2 (ja) | 半導体装置 | |
| JP3999225B2 (ja) | 半導体装置およびその製造方法 | |
| JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5388495B2 (ja) | 半導体装置 | |
| JP2009146946A (ja) | 半導体装置およびその製造方法 | |
| JP2014030050A (ja) | 半導体装置 | |
| JP2012160601A (ja) | 半導体装置の製造方法 | |
| JP2009176953A (ja) | 半導体装置 | |
| JP5390758B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130704 |