JP2014030050A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014030050A JP2014030050A JP2013210206A JP2013210206A JP2014030050A JP 2014030050 A JP2014030050 A JP 2014030050A JP 2013210206 A JP2013210206 A JP 2013210206A JP 2013210206 A JP2013210206 A JP 2013210206A JP 2014030050 A JP2014030050 A JP 2014030050A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- layer
- epitaxial layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 ゲートトレンチの角部やその周辺に電流が集中することを抑止でき、しかも簡易に形成することのできる半導体装置およびその製造方法を提供すること。
【解決手段】 エピタキシャル層３の基層部にＮ型のドレイン領域４を形成する。また、エピタキシャル層３に、その表面３１から堀下がり、最深部がドレイン領域４に達するゲートトレンチ６を形成する。ゲートトレンチ６の側方には、Ｐ型のボディ領域５を形成し、エピタキシャル層３の表層部には、ボディ領域５に接するＮ＋型のソース領域９を形成する。また、ゲートトレンチ６には、ゲート絶縁膜７を介してゲート電極８を埋設する。そして、ドレイン領域４にゲートトレンチ６の底面６２からエピタキシャル層３の層厚方向に離間したＰ型領域１１を形成する。
【選択図】図１
【解決手段】 エピタキシャル層３の基層部にＮ型のドレイン領域４を形成する。また、エピタキシャル層３に、その表面３１から堀下がり、最深部がドレイン領域４に達するゲートトレンチ６を形成する。ゲートトレンチ６の側方には、Ｐ型のボディ領域５を形成し、エピタキシャル層３の表層部には、ボディ領域５に接するＮ＋型のソース領域９を形成する。また、ゲートトレンチ６には、ゲート絶縁膜７を介してゲート電極８を埋設する。そして、ドレイン領域４にゲートトレンチ６の底面６２からエピタキシャル層３の層厚方向に離間したＰ型領域１１を形成する。
【選択図】図１
Description
本発明は、半導体装置に関する。
ＶＤＭＯＳＦＥＴ（Vertical Double diffused Metal Oxide Semiconductor Field Effect Transistor）の微細化に有効な構造として、トレンチゲート構造が一般に知られている。
図９は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴの模式的な断面図である。
半導体装置１０１は、Ｎ＋型の基板１０２を備えている。基板１０２上には、エピタキシャル層１０３が積層されている。エピタキシャル層１０３は、基層部がＮ型のドレイン領域１０４をなしている。エピタキシャル層１０３には、Ｐ型のボディ領域１０５が表面側からドレイン領域１０４に接して形成されている。
図９は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴの模式的な断面図である。
半導体装置１０１は、Ｎ＋型の基板１０２を備えている。基板１０２上には、エピタキシャル層１０３が積層されている。エピタキシャル層１０３は、基層部がＮ型のドレイン領域１０４をなしている。エピタキシャル層１０３には、Ｐ型のボディ領域１０５が表面側からドレイン領域１０４に接して形成されている。
エピタキシャル層１０３には、複数のゲートトレンチ１０６がその表面から掘り下がって形成されている。複数のゲートトレンチ１０６は、一定の間隔を空けて、互いに平行をなして同一方向に延びている。ゲートトレンチ１０６は、ボディ領域１０５を貫通し、その最深部がドレイン領域１０４に達している。ゲートトレンチ１０６内には、ゲート絶縁膜１０７を介して、Ｎ型不純物が高濃度にドープされたポリシリコンからなるゲート電極１０８が埋設されている。
エピタキシャル層１０３の表層部には、Ｎ＋型のソース領域１０９が形成されている。また、エピタキシャル層１０３には、ゲートトレンチ１０６に対して間隔を空けた位置に、Ｐ＋型のボディコンタクト領域１１０がソース領域１０９を層厚方向に貫通して形成されている。ボディコンタクト領域１１０は、ゲートトレンチ１０６の深さ方向におけるボディ領域１０５の底部にまで広がっている。
エピタキシャル層１０３上には、層間絶縁膜１１１が積層されている。層間絶縁膜１１１上には、ソース配線１１３が形成されている。ソース配線１１３は、層間絶縁膜１１１に形成されたコンタクトホール１１２を介して、ソース領域１０９およびボディコンタクト領域１１０に電気的に接続されている。また、ゲート電極１０８には、層間絶縁膜１１１に形成されたコンタクトホール（図示せず）を介して、ゲート配線１１４が電気的に接続されている。基板１０２の裏面には、ドレイン電極１１５が形成されている。
ソース配線１１３が接地され、ドレイン電極１１５に適当な大きさの正電圧が印加されつつ、ゲート電極１０８の電位（ゲート電圧）が制御されることにより、ボディ領域１０５におけるゲート絶縁膜１０７との界面近傍にチャネルが形成される。これにより、チャネルを介して、ドレイン電極１１５からソース配線１１３へ電流が流れる。
ドレイン電極１１５からの電流は、図９の矢印ＩＤ９で示されるように、ゲートトレンチ１０６の底面に達し、ゲートトレンチ１０６の側面に沿って流れる。そのため、ゲートトレンチ１０６の角部およびその周辺に電流（電荷）が集中しやすい。したがって、ドレイン領域１０４に過電流が流れると、ゲートトレンチ１０６の角部およびその周辺に大電流が集中し、ゲート絶縁膜１０７が絶縁破壊するおそれがある。なお、ゲートトレンチ１０６の角部とは、ゲートトレンチ１０６の側面と底面とにより形成される稜線付近の部分のことである。
そこで、特許文献１では、ゲート電極（ゲートトレンチ）の下方に埋め込み酸化膜をゲート絶縁膜と離間して形成し、ゲートトレンチの側面に向けて流れる電流がゲートトレンチの角部に集中することを防止する提案がされている。埋め込み酸化膜は、トレンチの底面を介してその下方に酸素（Ｏ２）イオンを高ドーズ量、かつ、高エネルギーで注入した後、高温（たとえば、１３００℃程度）で熱処理することにより形成される。
しかしながら、このような手法により埋め込み酸化膜を良好に形成することは、技術的に非常に難しく、埋め込み酸化膜がゲート絶縁膜と連続するなどの不良を生じるおそれがある。
本発明の目的は、ゲートトレンチの角部やその周辺に電流が集中することを抑止でき、しかも簡易に形成することのできる半導体装置およびその製造方法を提供することにある。
本発明の目的は、ゲートトレンチの角部やその周辺に電流が集中することを抑止でき、しかも簡易に形成することのできる半導体装置およびその製造方法を提供することにある。
上記目的を達成するための請求項１記載の発明は、半導体層と、前記半導体層の基層部に形成された第２導電型のドレイン領域と、前記半導体層にその表面から掘り下がって形成され、導電性の部材が埋設され、かつ、最深部が前記ドレイン領域に対向するトレンチと、前記半導体層において、前記トレンチの側方に形成された第１導電型のボディ領域と、前記半導体層の表層部に形成され、前記ボディ領域に接する第２導電型のソース領域と、ゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ドレイン領域に前記トレンチの底面から前記半導体層の層厚方向に離間して形成され、前記ドレイン領域を流れる電流が前記トレンチの底面へ向かって流れるのを妨げるための第１導電型領域とを備え、前記第１導電型領域の素子平面視における面積は、前記トレンチが素子平面視に占める面積よりも大である、半導体装置である。
この構成によれば、半導体層の基層部にドレイン領域が形成されている。半導体層には、その表面から掘り下がり、最深部がドレイン領域に対向するトレンチが形成されている。トレンチには、ゲート絶縁膜を介してゲート電極が埋設されている。また、半導体層におけるトレンチの周囲には、ボディ領域およびソース領域が形成されている。これにより、トレンチゲート構造を有する半導体装置が構成されている。
この半導体装置において、ドレイン領域には、トレンチの底面から半導体層の層厚方向に離間して形成され、ドレイン領域を流れる電流がトレンチの底面へ向かって流れるのを妨げるための第１導電型領域が形成されている。第１導電型領域の素子平面視における面積は、トレンチが素子平面視に占める面積よりも大きくなるように形成されている。
第１導電型領域により、トレンチ底面へ向かう電流の流れが阻止される。これにより、ドレイン領域をトレンチの側面に向けて流れる電流は、トレンチの角部（トレンチの側面と底面とにより形成される稜線付近の部分）を回避して流れる。そのため、トレンチの角部やその周辺への電流の集中を抑制できる。その結果、ゲート絶縁膜の絶縁破壊を抑制することができる。
第１導電型領域により、トレンチ底面へ向かう電流の流れが阻止される。これにより、ドレイン領域をトレンチの側面に向けて流れる電流は、トレンチの角部（トレンチの側面と底面とにより形成される稜線付近の部分）を回避して流れる。そのため、トレンチの角部やその周辺への電流の集中を抑制できる。その結果、ゲート絶縁膜の絶縁破壊を抑制することができる。
しかも、第１導電型領域は、いわゆるイオン注入法により、簡易に形成することができる。
また、請求項２に記載の発明は、前記第１導電型領域は、前記トレンチの底面と側面とにより形成される角部に対向する第１領域と、前記トレンチの底面の中央部に対向する第２領域とを有し、前記第１領域は、前記第２領域よりも第１導電型の不純物濃度が高い、請求項１に記載の半導体装置である。
また、請求項２に記載の発明は、前記第１導電型領域は、前記トレンチの底面と側面とにより形成される角部に対向する第１領域と、前記トレンチの底面の中央部に対向する第２領域とを有し、前記第１領域は、前記第２領域よりも第１導電型の不純物濃度が高い、請求項１に記載の半導体装置である。
この構成によれば、トレンチの角部に第１領域が対向し、トレンチの中央部に第２領域が対向している。そして、第１領域の不純物濃度は、第２領域の不純物濃度よりも高い。そのため、トレンチの角部近傍において、トレンチの底面に向かって流れる電流を効果的にブロックすることができる。その結果、トレンチの角部への電流集中を一層防止することができる。
また、請求項３に記載の発明は、前記第１導電型領域は、前記ドレイン領域の表面から前記トレンチに向かってその中心が膨出するように形成されている、請求項１または２に記載の半導体装置である。
また、請求項４に記載の発明のように、前記半導体装置は、前記半導体層を支持する第２導電型の基板をさらに備え、前記第１導電型領域が前記基板に接していてもよい。
また、請求項４に記載の発明のように、前記半導体装置は、前記半導体層を支持する第２導電型の基板をさらに備え、前記第１導電型領域が前記基板に接していてもよい。
また、請求項１に記載の半導体装置は、第２導電型の基板の表層部に選択的に第１導電型の不純物を注入する工程と、前記不純物が注入された前記基板の表面上に、第２導電型の半導体層をエピタキシャル成長させる工程と、前記基板から前記半導体層に前記不純物を拡散させて、前記半導体層に第１導電型領域を形成する工程と、前記半導体層を前記第１導電型領域に対向する表面から掘り下げることにより、前記第１導電型領域から離間した底面を有するトレンチを形成する工程と、前記半導体層に第１導電型の不純物を導入することにより、前記トレンチの側方に第１導電型のボディ領域を形成する工程と、前記半導体層の表層部に第２導電型の不純物を導入することにより、前記ボディ領域に接する第２導電型のソース領域を形成する工程と、前記トレンチの底面および側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを備える、半導体装置の製造方法により製造できる。
すなわち、この方法によれば、基板の表層部に第１導電型の不純物が注入され、基板上に第２導電型の半導体層がエピタキシャル成長する。その後、上記不純物が基板から半導体層に拡散されることによって、半導体層に第１導電型領域が形成される。そして、半導体層を第１導電型領域に対向する表面から掘り下げることにより、第１導電型領域から離間した底面を有するトレンチが形成される。トレンチの側方へのボディ領域の形成に伴ない、半導体層の第１導電型領域が形成された部分には、エピタキシャル成長後のままの状態が維持される第２導電型のドレイン領域が形成される。そして、ソース領域、ゲート絶縁膜およびゲート電極が形成される。これにより、請求項１に記載の半導体装置が得られる。
また、請求項２に記載の半導体装置は、前記基板に第１導電型の不純物を注入する工程は、前記基板の表面を選択的に露出させるマスクを形成する工程と、前記マスクから露出する前記基板の露出表面に対して垂直方向に、前記不純物を前記基板の表層部に注入する工程と、前記露出表面に対して傾斜する角度で、前記不純物を前記露出表面と前記マスクの側面とにより形成される前記表層部の角部に注入する工程とをさらに含む、半導体装置の製造方法により製造できる。
すなわち、この方法によれば、基板の露出表面に対して垂直方向に、第１導電型の不純物が基板の表層部に垂直注入される。また、露出表面に対して傾斜する角度で、第１導電型の不純物が露出表面とマスク側面とにより形成される表層部の角部に傾斜注入される。傾斜注入の場合の第１導電型の不純物のドーズ量を、垂直注入の場合よりも大きく設定することにより、第１導電型領域において、トレンチの角部に対向する領域（第１領域）の不純物濃度を、トレンチの底面の中央部に対向する領域（第２領域）の不純物濃度よりも高くすることができる。これにより、請求項２に記載の半導体装置が得られる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の模式的な断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴの単位セルがマトリクス状に配置された構造を有している。なお、図１では、複数の単位セルのうちの一部が示されている。
図１は、本発明の第１の実施形態に係る半導体装置の模式的な断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴの単位セルがマトリクス状に配置された構造を有している。なお、図１では、複数の単位セルのうちの一部が示されている。
半導体装置１は、その基体をなすＮ＋型のシリコンからなる基板２を備えている。基板２上には、基板２よりもＮ型不純物が低濃度にドーピングされたＮ型のシリコンからなる、エピタキシャル層３が積層されている。エピタキシャル層３の基層部は、エピタキシャル成長後のままの状態が維持されたＮ型のドレイン領域４をなしている。また、エピタキシャル層３には、ドレイン領域４上に、Ｐ型のボディ領域５がドレイン領域４に接して形成されている。
エピタキシャル層３には、ゲートトレンチ６がその表面３１から掘り下がって形成されている。ゲートトレンチ６は、図１における左右方向に一定の間隔を空けて複数形成され、それらが互いに平行をなして、図１の紙面と直交する方向（以下、この方向を「ゲート幅に沿う方向」ということがある。）に延びている。ゲートトレンチ６は、断面視において、互いに対向する平面状の１対の側面６１と、１対の側面６１の下端において、これらを連設する曲面状の底面６２とが一体的に形成される断面視略Ｕ字状に形成されている。断面視略Ｕ字状のゲートトレンチ６は、ボディ領域５を層厚方向に貫通し、その最深部（底面６２）がドレイン領域４に達している。つまり、ゲートトレンチ６の最深部は、ドレイン領域４と対向している。なお、ゲートトレンチ６は、図１で示されない側面および底面を有している。以下では、特に断りがない限り、側面６１および底面６２は、図１で示されない側面および底面を含むものとする。
ゲートトレンチ６内には、側面６１および底面６２の全域を覆うように、酸化シリコンからなるゲート絶縁膜７が形成されている。
そして、ゲート絶縁膜７の内側をＮ型不純物が高濃度にドーピングされたポリシリコンで埋めることにより、ゲートトレンチ６内にゲート電極８が埋設されている。
エピタキシャル層３には、ドレイン領域４にゲートトレンチ６の底面６２からエピタキシャル層３の層厚方向に離間して、Ｐ型不純物を含むＰ型領域１１が形成されている。Ｐ型領域１１は、エピタキシャル層３の一部として基板２の表面２１に接している。Ｐ型領域１１は、ドレイン領域４の表面２１からゲートトレンチ６の底面６２に向かってその中央部が膨出するように形成されている。すなわち、Ｐ型領域１１は、ゲート幅と直交する方向（図１における左右方向）において、その中央部から両端部にかけてエピタキシャル層３の層厚方向における厚さが連続的に薄くなる断面視半楕円形状に形成されている。
そして、ゲート絶縁膜７の内側をＮ型不純物が高濃度にドーピングされたポリシリコンで埋めることにより、ゲートトレンチ６内にゲート電極８が埋設されている。
エピタキシャル層３には、ドレイン領域４にゲートトレンチ６の底面６２からエピタキシャル層３の層厚方向に離間して、Ｐ型不純物を含むＰ型領域１１が形成されている。Ｐ型領域１１は、エピタキシャル層３の一部として基板２の表面２１に接している。Ｐ型領域１１は、ドレイン領域４の表面２１からゲートトレンチ６の底面６２に向かってその中央部が膨出するように形成されている。すなわち、Ｐ型領域１１は、ゲート幅と直交する方向（図１における左右方向）において、その中央部から両端部にかけてエピタキシャル層３の層厚方向における厚さが連続的に薄くなる断面視半楕円形状に形成されている。
また、Ｐ型領域１１は、ゲート幅と直交する方向（図１における左右方向）においてゲートトレンチ６の幅よりも広い幅を有している。したがって、ゲートトレンチ６よりも幅広のＰ型領域１１は、側面６１と底面６２とにより形成されるゲートトレンチ６の両角部６３に対向している。つまり、エピタキシャル層３を法線方向から見た平面視において、ｐ型領域１１は、ゲートトレンチ６よりも広い面積で形成されている。換言すれば、Ｐ型領域１１の素子平面視における面積は、ゲートトレンチ６が素子平面視に占める面積よりも大きく形成されている。Ｐ型領域１１のＰ型不純物濃度は、たとえば、１Ｅ１６〜１Ｅ１８ｃｍ−３である。
エピタキシャル層３の表層部には、ゲートトレンチ６に対してゲート幅と直交する方向（図１における左右方向）の両側に、ドレイン領域４のＮ型不純物濃度よりも高いＮ型不純物濃度（たとえば、１Ｅ１９ｃｍ−３）を有するＮ＋型のソース領域９が形成されている。ソース領域９は、ゲートトレンチ６に沿ってゲート幅に沿う方向に延び、その底部がボディ領域５に接している。
また、エピタキシャル層３には、その表面３１から、ゲート幅と直交する方向におけるソース領域９の中央部を貫通し、ボディ領域５に接続されるＰ＋型のボディコンタクト領域１０が形成されている。ボディコンタクト領域１０は、エピタキシャル層３の層厚方向におけるボディ領域５の底部にまで広がっている。
すなわち、ゲートトレンチ６およびソース領域９は、ゲート幅と直交する方向に交互に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域９上に、そのソース領域９に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設定されている。ボディコンタクト領域１０は、ゲート幅と直交する方向に隣接する２つのユニットセル間に跨って少なくとも１つ以上設けられている。また、ゲート幅に沿う方向に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極８が一定のゲート幅を有するように設定されている。
すなわち、ゲートトレンチ６およびソース領域９は、ゲート幅と直交する方向に交互に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域９上に、そのソース領域９に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設定されている。ボディコンタクト領域１０は、ゲート幅と直交する方向に隣接する２つのユニットセル間に跨って少なくとも１つ以上設けられている。また、ゲート幅に沿う方向に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極８が一定のゲート幅を有するように設定されている。
エピタキシャル層３上には、ＳｉＯ２からなる層間絶縁膜１３が積層されている。層間絶縁膜１３上には、ソース配線１４が形成されている。そして、ソース配線１４は、層間絶縁膜１３に形成されたコンタクトホール１５を介して、ソース領域９およびボディコンタクト領域１０に電気的に接続されている。
ゲート電極８には、層間絶縁膜１３に形成されたコンタクトホール（図示せず）を介して、ゲート配線１６が電気的に接続されている。
ゲート電極８には、層間絶縁膜１３に形成されたコンタクトホール（図示せず）を介して、ゲート配線１６が電気的に接続されている。
基板２の裏面には、ドレイン電極１７が形成されている。
そして、半導体装置１を動作させるには、図１に示すように、ソース配線１４を接地し、ドレイン電極１７に適当な大きさの正電圧を印加する。これにより、Ｎ型のドレイン領域４とＰ型のボディ領域５との接合（ｐｎ接合）が逆方向バイアス状態となり、すなわち、ソース−ドレイン間が逆バイアス状態となる。この状態から、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍に電子を誘起させてチャネルを形成することができる。
そして、半導体装置１を動作させるには、図１に示すように、ソース配線１４を接地し、ドレイン電極１７に適当な大きさの正電圧を印加する。これにより、Ｎ型のドレイン領域４とＰ型のボディ領域５との接合（ｐｎ接合）が逆方向バイアス状態となり、すなわち、ソース−ドレイン間が逆バイアス状態となる。この状態から、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍に電子を誘起させてチャネルを形成することができる。
そして、このチャネルを介して、ソース−ドレイン間（ソース領域９とドレイン領域４との間）が導通状態（オン状態）となる。
ドレイン電極１７からの電流は、基板２およびドレイン領域４をゲートトレンチ６の底面６２へ向かって流れる。
半導体装置１では、ゲートトレンチ６の底面６２からエピタキシャル層３の層厚方向に離間して、ゲートトレンチ６よりも幅広のＰ型領域１１が形成されている。ソース−ドレイン間の導通状態では、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。
ドレイン電極１７からの電流は、基板２およびドレイン領域４をゲートトレンチ６の底面６２へ向かって流れる。
半導体装置１では、ゲートトレンチ６の底面６２からエピタキシャル層３の層厚方向に離間して、ゲートトレンチ６よりも幅広のＰ型領域１１が形成されている。ソース−ドレイン間の導通状態では、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。
そのため、電流は、ゲートトレンチ６の底面６２へ向かう方向の流れがＰ型領域１１により阻止される。したがって、底面６２へ向かう電流は、図１の矢印ＩＤ１で示されるように、底面６２に対向するＰ型領域１１を避けるように流れ、ボディ領域５に形成されたチャネルへ流れる。そのため、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制することができる。その結果、ゲート絶縁膜７の絶縁破壊を抑制することができる。
図２Ａ〜図２Ｋは、図１に示す半導体装置１の製造方法を工程順に示す模式的な断面図である。
まず、図２Ａに示すように、基板２上に、基板２の表面２１を選択的に露出させる開口１８を有するＳｉＯ２からなるマスク１２が形成される。次いで、図２Ｂに示すように、開口１８から露出する表面２１に対して、Ｐ型不純物（たとえば、ホウ素イオン）が垂直方向に入射される。これにより、Ｐ型不純物が、開口１８を介して基板２の表層部に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、１０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、１Ｅ１１〜１Ｅ１４ｃｍ−２である。
まず、図２Ａに示すように、基板２上に、基板２の表面２１を選択的に露出させる開口１８を有するＳｉＯ２からなるマスク１２が形成される。次いで、図２Ｂに示すように、開口１８から露出する表面２１に対して、Ｐ型不純物（たとえば、ホウ素イオン）が垂直方向に入射される。これにより、Ｐ型不純物が、開口１８を介して基板２の表層部に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、１０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、１Ｅ１１〜１Ｅ１４ｃｍ−２である。
Ｐ型不純物の注入後、マスク１２が除去される。次いで、図２Ｃに示すように、エピタキシャル成長法により、基板２上に、エピタキシャル層３が形成される。
続いて、基板２が、たとえば、９００〜１１５０℃でアニール処理される。これにより、基板２に注入されたＰ型不純物がエピタキシャル層３へ拡散し、図２Ｄに示すように、基板２に接するＰ型領域１１がエピタキシャル層３内に形成される。
続いて、基板２が、たとえば、９００〜１１５０℃でアニール処理される。これにより、基板２に注入されたＰ型不純物がエピタキシャル層３へ拡散し、図２Ｄに示すように、基板２に接するＰ型領域１１がエピタキシャル層３内に形成される。
次いで、熱酸化処理により、エピタキシャル層３の表面３１に、ＳｉＯ２（酸化シリコン）からなる犠牲酸化膜１９が形成される。その後、犠牲酸化膜１９上にフォトレジスト２０が形成される。次いで、フォトリソグラフィによるパターニングによって、エピタキシャル層３の層厚方向において、犠牲酸化膜１９のＰ型領域１１と対向する部分が除去される。これにより、図２Ｅに示すように、犠牲酸化膜１９に、エピタキシャル層３の層厚方向にＰ型領域１１と対向し、図２Ｅにおける左右方向においてＰ型領域１１よりも狭い幅を有する（幅狭の）開口２２が形成される。
そして、犠牲酸化膜１９を利用して、エピタキシャル層３がエッチングされる。エピタキシャル層３は、その層厚方向において、エピタキシャル層３の厚さからＰ型領域１１の厚さを差し引いた厚さよりも浅くエッチングされる。これにより、図２Ｅに示すように、側面６１およびＰ型領域１１から離間した底面６２を有するゲートトレンチ６が形成される。Ｐ型領域１１よりも幅狭の開口２２を介したエッチングにより形成されたゲートトレンチ６は、その底面６２と側面６１とにより形成される角部６３がＰ型領域１１に対向する。
ゲートトレンチ６の形成後、フォトレジスト２０および犠牲酸化膜１９が除去される。
次いで、熱酸化処理により、図２Ｆに示すように、ゲートトレンチ６の内面（底面６２および側面６１）およびエピタキシャル層３の表面３１に酸化膜２３が形成される。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
次いで、熱酸化処理により、図２Ｆに示すように、ゲートトレンチ６の内面（底面６２および側面６１）およびエピタキシャル層３の表面３１に酸化膜２３が形成される。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
その後、エッチバックにより、堆積層のゲートトレンチ６外に存在する部分が除去される。堆積層は、図２Ｇに示すように、そのエッチバック面が、エピタキシャル層３の表面３１に対して面一になるまでエッチバックされる。これにより、ゲートトレンチ６内に残存する堆積層が、ゲート電極８として形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１１００℃で行なわれる。これにより、図２Ｈに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１１００℃で行なわれる。これにより、図２Ｈに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、酸化膜２３上に、ソース領域９を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｎ型不純物（たとえば、ヒ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＮ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図２Ｉに示すように、ソース領域９が形成される。
次いで、酸化膜２３上に、ボディコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物（たとえば、ホウ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＰ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図２Ｉに示すように、ボディコンタクト領域１０が形成される。
以上の工程を経た後、酸化膜２３のゲートトレンチ６外に存在する部分が除去され、ゲートトレンチ６の内面上のみに酸化膜２３が残されることにより、図２Ｊに示すように、ゲート絶縁膜７が得られる。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図２Ｊに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図２Ｊに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
次いで、スパッタ法により、エピタキシャル層３上に、導電材料が成膜される。導電材料は、コンタクトホール１５を埋め尽くし、層間絶縁膜１３上に薄膜を形成するように付着（堆積）される。そして、フォトリソグラフィおよびエッチングにより、層間絶縁膜１３上の導電材料がパターニングされる。これにより、図２Ｋに示すように、ソース配線１４が形成される。また、ゲート電極８と電気的に接続されるゲート配線１６が形成される。さらに、基板２の裏面にドレイン電極１７が形成される。
以上の工程を経て、図１に示す半導体装置１が得られる。
上記のように、Ｐ型領域１１を形成するには、まず、基板２上にマスク１２が形成される（図２Ａ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で基板２の表層部に注入される（図２Ｂ参照。）。次いで、基板２上にエピタキシャル層３が形成される（図２Ｃ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内にＰ型領域１１が形成される（図２Ｄ参照。）。
上記のように、Ｐ型領域１１を形成するには、まず、基板２上にマスク１２が形成される（図２Ａ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で基板２の表層部に注入される（図２Ｂ参照。）。次いで、基板２上にエピタキシャル層３が形成される（図２Ｃ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内にＰ型領域１１が形成される（図２Ｄ参照。）。
このように、Ｐ型領域１１が、基板２へのイオン注入および基板２のアニール処理により形成される。したがって、上記した工程を備える製造方法によれば、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制できる半導体装置１を簡易に製造することができる。
図３は、本発明の第２の実施形態に係る半導体装置の模式的な断面図である。図３において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図３は、本発明の第２の実施形態に係る半導体装置の模式的な断面図である。図３において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図３の半導体装置４１では、Ｐ型領域１１は、互いにＰ型不純物の異なる第１領域２４と、第２領域２５とを有している。
第１領域２４は、Ｐ型領域１１のゲート幅と直交する方向（図３における左右方向）における両端部に形成されている。第１領域２４は、エピタキシャル層３の層厚方向においてゲートトレンチ６の角部６３に対向している。また、第１領域２４は、たとえば、２Ｅ１６〜２Ｅ１８ｃｍ−３のＰ型不純物濃度を有している。
第１領域２４は、Ｐ型領域１１のゲート幅と直交する方向（図３における左右方向）における両端部に形成されている。第１領域２４は、エピタキシャル層３の層厚方向においてゲートトレンチ６の角部６３に対向している。また、第１領域２４は、たとえば、２Ｅ１６〜２Ｅ１８ｃｍ−３のＰ型不純物濃度を有している。
第２領域２５は、Ｐ型領域１１のゲート幅と直交する方向（図３における左右方向）における中央部に形成され、第１領域２４により挟まれている。第２領域２５は、エピタキシャル層３の層厚方向において、ゲートトレンチ６の角部６３により挟まれる中央部６４に対向している。また、第２領域２５は、第１領域２４よりも低いＰ型不純物濃度、たとえば、１Ｅ１６〜１Ｅ１８ｃｍ−３を有している。つまり、この半導体装置４１では、第１領域２４のＰ型不純物濃度は、第２領域２５のＰ型不純物濃度よりも高い。
その他の構成は、前述の第１の実施形態の場合と同様であり、また、動作も同様である。
つまり、半導体装置４１では、ソース−ドレイン間の導通状態において、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。したがって、ドレイン電極１７から底面６２へ向かう電流は、図３の矢印ＩＤ３で示されるように、底面６２に対向するＰ型領域１１を避けるように流れ、ボディ領域５に形成されたチャネルへ流れる。そのため、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制することができる。その結果、ゲート絶縁膜７の絶縁破壊を抑制することができる。
つまり、半導体装置４１では、ソース−ドレイン間の導通状態において、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。したがって、ドレイン電極１７から底面６２へ向かう電流は、図３の矢印ＩＤ３で示されるように、底面６２に対向するＰ型領域１１を避けるように流れ、ボディ領域５に形成されたチャネルへ流れる。そのため、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制することができる。その結果、ゲート絶縁膜７の絶縁破壊を抑制することができる。
さらに、第１領域２４のＰ型不純物濃度が、第２領域２５のＰ型不純物濃度よりも高い。そのため、ゲートトレンチ６の角部６３近傍において、ゲートトレンチ６の底面６２に向かって流れる電流を効果的にブロックすることができる。したがって、ゲートトレンチ６の角部６３やその周辺への電流集中を一層防止することができる。
図４Ａ〜図４Ｌは、図３に示す半導体装置４１の製造方法を工程順に示す模式的な断面図である。
図４Ａ〜図４Ｌは、図３に示す半導体装置４１の製造方法を工程順に示す模式的な断面図である。
まず、図４Ａに示すように、基板２上に、基板２の表面２１を選択的に露出させる開口１８を有するＳｉＯ２からなるマスク１２が形成される。次いで、図４Ｂに示すように、開口１８から露出する表面２１に対して、Ｐ型不純物（たとえば、ホウ素イオン）が垂直方向に入射される。これにより、Ｐ型不純物が、開口１８を介して基板２の表層部に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、１０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、１Ｅ１１〜１Ｅ１４ｃｍ−２である。
次いで、図４Ｃに示すように、マスク１２を残存させた状態で、開口１８を形成するマスク１２の側面２６と開口１８から露出する表面２１とにより形成される、基板２の表層部における角部２７へ向けて、Ｐ型不純物が入射される。Ｐ型不純物は、表面２１に対して、たとえば、１５〜４５°で傾斜する角度で入射される。これにより、Ｐ型不純物が、開口１８を介して基板２の表層部における角部２７に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、１０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、５Ｅ１１〜５Ｅ１４ｃｍ−２である。Ｐ型不純物が基板２の表層部に、垂直方向に注入された後、上記傾斜角度で注入されることにより、基板２の表層部では、角部２７は、角部２７により挟まれる中央部よりも大きいＰ型不純物のイオン濃度を有している。
その後、マスク１２が除去される。次いで、図４Ｄに示すように、エピタキシャル成長法により、基板２上に、エピタキシャル層３が形成される。
続いて、基板２が、たとえば、９００〜１１５０℃でアニール処理される。これにより、図４Ｅに示すように、基板２に注入されたＰ型不純物が、基板２の表層部におけるイオンの濃度分布を維持したままエピタキシャル層３へ拡散し、基板２に接するＰ型領域１１がエピタキシャル層３内に形成される。イオンの濃度分布を維持したままＰ型不純物が拡散するので、Ｐ型領域１１には、ゲート幅と直交する方向における両端部の第１領域２４と、第１領域２４により挟まれる第２領域２５とが形成される。
続いて、基板２が、たとえば、９００〜１１５０℃でアニール処理される。これにより、図４Ｅに示すように、基板２に注入されたＰ型不純物が、基板２の表層部におけるイオンの濃度分布を維持したままエピタキシャル層３へ拡散し、基板２に接するＰ型領域１１がエピタキシャル層３内に形成される。イオンの濃度分布を維持したままＰ型不純物が拡散するので、Ｐ型領域１１には、ゲート幅と直交する方向における両端部の第１領域２４と、第１領域２４により挟まれる第２領域２５とが形成される。
次いで、熱酸化処理により、エピタキシャル層３の表面３１に、ＳｉＯ２（酸化シリコン）からなる犠牲酸化膜１９が形成される。その後、犠牲酸化膜１９上にフォトレジスト２０が形成される。次いで、フォトリソグラフィによるパターニングによって、エピタキシャル層３の層厚方向において、犠牲酸化膜１９のＰ型領域１１と対向する部分が除去される。これにより、図４Ｆに示すように、犠牲酸化膜１９に、エピタキシャル層３の層厚方向にＰ型領域１１と対向し、図４Ｆにおける左右方向においてＰ型領域１１よりも狭い幅を有する（幅狭の）開口２２が形成される。
そして、犠牲酸化膜１９を利用して、エピタキシャル層３がエッチングされる。エピタキシャル層３は、その層厚方向において、エピタキシャル層３の厚さからＰ型領域１１の厚さを差し引いた厚さよりも浅くエッチングされる。これにより、側面６１およびＰ型領域１１から離間した底面６２を有するゲートトレンチ６が形成される。Ｐ型領域１１よりも幅狭の開口２２を介したエッチングにより形成されたゲートトレンチ６は、その底面６２と側面６１とにより形成される角部６３がＰ型領域１１（具体的には、第１領域２４）に対向する。
ゲートトレンチ６の形成後、フォトレジスト２０および犠牲酸化膜１９が除去される。次いで、熱酸化処理により、図４Ｇに示すように、ゲートトレンチ６の内面（底面６２および側面６１）およびエピタキシャル層３の表面３１に酸化膜２３が形成される。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
その後、エッチバックにより、堆積層のゲートトレンチ６外に存在する部分が除去される。堆積層は、図４Ｈに示すように、そのエッチバック面が、エピタキシャル層３の表面３１に対して面一になるまでエッチバックされる。これにより、ゲートトレンチ６内に残存する堆積層が、ゲート電極８として形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１０００℃で行なわれる。これにより、図４Ｉに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１０００℃で行なわれる。これにより、図４Ｉに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、酸化膜２３上に、ソース領域９を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｎ型不純物（たとえば、ヒ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＮ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図４Ｊに示すように、ソース領域９が形成される。
次いで、酸化膜２３上に、ボディコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物（たとえば、ホウ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＰ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図４Ｊに示すように、ボディコンタクト領域１０が形成される。
以上の工程を経た後、酸化膜２３のゲートトレンチ６外に存在する部分が除去され、ゲートトレンチ６の内面上のみに酸化膜２３が残されることにより、図４Ｋに示すように、ゲート絶縁膜７が得られる。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図４Ｋに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図４Ｋに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
次いで、スパッタ法により、エピタキシャル層３上に、導電材料が成膜される。導電材料は、コンタクトホール１５を埋め尽くし、層間絶縁膜１３上に薄膜を形成するように付着（堆積）される。そして、フォトリソグラフィおよびエッチングにより、層間絶縁膜１３上の導電材料がパターニングされる。これにより、図４Ｌに示すように、ソース配線１４が形成される。また、ゲート電極８と電気的に接続されるゲート配線１６が形成される。さらに、基板２の裏面にドレイン電極１７が形成される。
以上の工程を経て、図３に示す半導体装置４１が得られる。
上記のように、第１領域２４および第２領域２５を有するＰ型領域１１を形成するには、まず、基板２上にマスク１２が形成される（図４Ａ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で基板２の表層部に垂直注入される（図４Ｂ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）、かつ、所定の傾斜角度で、基板２の表層部に傾斜注入される（図４Ｃ参照。）。次いで、基板２上にエピタキシャル層３が形成される（図４Ｄ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内に、第１領域２４と第２領域２５とを有するＰ型領域１１が形成される（図４Ｅ参照。）。
上記のように、第１領域２４および第２領域２５を有するＰ型領域１１を形成するには、まず、基板２上にマスク１２が形成される（図４Ａ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で基板２の表層部に垂直注入される（図４Ｂ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）、かつ、所定の傾斜角度で、基板２の表層部に傾斜注入される（図４Ｃ参照。）。次いで、基板２上にエピタキシャル層３が形成される（図４Ｄ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内に、第１領域２４と第２領域２５とを有するＰ型領域１１が形成される（図４Ｅ参照。）。
このように、第１領域２４と第２領域２５とを有するＰ型領域１１が、基板２へのイオンの垂直注入および傾斜注入、ならびに基板２のアニール処理により形成される。したがって、上記した工程を備える製造方法によれば、ゲートトレンチ６の角部６３やその周辺への電流集中を一層防止できる半導体装置４１を簡易に製造することができる。
図５は、本発明の第３の実施形態に係る半導体装置の模式的な断面図である。図５において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図５は、本発明の第３の実施形態に係る半導体装置の模式的な断面図である。図５において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図５の半導体装置５１では、Ｐ型領域１１は、ゲートトレンチ６の底面６２および基板２の表面２１それぞれからエピタキシャル層３の層厚方向に離間して形成されている。Ｐ型領域１１は、ゲート幅と直交する方向（図５における左右方向）において、その中央部から両端部にかけてエピタキシャル層３の層厚方向における厚さが連続的に薄くなる断面視楕円形状に形成されている。
その他の構成は、前述の第１の実施形態の場合と同様であり、また、動作も同様である。
つまり、半導体装置５１では、ソース−ドレイン間の導通状態において、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。したがって、ドレイン電極１７から底面６２へ向かう電流は、図５の矢印ＩＤ５で示されるように、底面６２に対向するＰ型領域１１を避けるように流れ、ボディ領域５に形成されたチャネルへ流れる。そのため、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制することができる。その結果、ゲート絶縁膜７の絶縁破壊を抑制することができる。
つまり、半導体装置５１では、ソース−ドレイン間の導通状態において、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。したがって、ドレイン電極１７から底面６２へ向かう電流は、図５の矢印ＩＤ５で示されるように、底面６２に対向するＰ型領域１１を避けるように流れ、ボディ領域５に形成されたチャネルへ流れる。そのため、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制することができる。その結果、ゲート絶縁膜７の絶縁破壊を抑制することができる。
図６Ａ〜図６Ｊは、図５に示す半導体装置５１の製造方法を工程順に示す模式的な断面図である。
まず、図６Ａに示すように、エピタキシャル成長法により、基板２の表面２１に、エピタキシャル層３が形成される。
次いで、熱酸化処理により、エピタキシャル層３の表面３１に、ＳｉＯ２（酸化シリコン）からなる犠牲酸化膜２８が形成される。その後、犠牲酸化膜２８上にフォトレジスト２９が形成される。次いで、フォトリソグラフィによるパターニングによって、エピタキシャル層３の層厚方向において、犠牲酸化膜２８のゲートトレンチ６を形成すべき領域と対向する部分が除去される。これにより、図６Ｂに示すように、犠牲酸化膜２８に開口３０が形成される。
まず、図６Ａに示すように、エピタキシャル成長法により、基板２の表面２１に、エピタキシャル層３が形成される。
次いで、熱酸化処理により、エピタキシャル層３の表面３１に、ＳｉＯ２（酸化シリコン）からなる犠牲酸化膜２８が形成される。その後、犠牲酸化膜２８上にフォトレジスト２９が形成される。次いで、フォトリソグラフィによるパターニングによって、エピタキシャル層３の層厚方向において、犠牲酸化膜２８のゲートトレンチ６を形成すべき領域と対向する部分が除去される。これにより、図６Ｂに示すように、犠牲酸化膜２８に開口３０が形成される。
そして、犠牲酸化膜２８を利用して、エピタキシャル層３がエッチングされる。これにより、図６Ｂに示すように、側面６１および底面６２ならびにこれらにより形成される角部６３を有するゲートトレンチ６が形成される。
ゲートトレンチ６の形成後、犠牲酸化膜２８を表面３１の保護膜として残存させたまま、図６Ｃに示すように、ゲートトレンチ６内へ、Ｐ型不純物（たとえば、ホウ素イオン）がゲートトレンチ６の深さ方向に入射される。これにより、Ｐ型不純物が、開口３０を介してゲートトレンチ６の底面６２を形成する底壁に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、２０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、１Ｅ１１〜１Ｅ１３ｃｍ−２である。
ゲートトレンチ６の形成後、犠牲酸化膜２８を表面３１の保護膜として残存させたまま、図６Ｃに示すように、ゲートトレンチ６内へ、Ｐ型不純物（たとえば、ホウ素イオン）がゲートトレンチ６の深さ方向に入射される。これにより、Ｐ型不純物が、開口３０を介してゲートトレンチ６の底面６２を形成する底壁に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、２０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、１Ｅ１１〜１Ｅ１３ｃｍ−２である。
Ｐ型不純物の注入後、フォトレジスト２９および犠牲酸化膜２８が除去される。次いで、基板２が、たとえば、１０００〜１１５０℃でアニール処理される。これにより、ゲートトレンチ６の底壁に注入されたＰ型不純物が拡散し、図６Ｄに示すように、エピタキシャル層３にゲートトレンチ６の底面６２からエピタキシャル層３の層厚方向に離間し、図６Ｄの左右方向においてゲートトレンチ６の幅よりも広い幅を有する（幅広の）Ｐ型領域１１が形成される。
次いで、熱酸化処理により、図６Ｅに示すように、ゲートトレンチ６の内面（底面６２および側面６１）およびエピタキシャル層３の表面３１に酸化膜２３が形成される。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
その後、エッチバックにより、堆積層のゲートトレンチ６外に存在する部分が除去される。堆積層は、図６Ｆに示すように、そのエッチバック面が、エピタキシャル層３の表面３１に対して面一になるまでエッチバックされる。これにより、ゲートトレンチ６内に残存する堆積層が、ゲート電極８として形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１１００℃で行なわれる。これにより、図６Ｇに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１１００℃で行なわれる。これにより、図６Ｇに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、酸化膜２３上に、ソース領域９を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｎ型不純物（たとえば、ヒ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＮ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図６Ｈに示すように、ソース領域９が形成される。
次いで、酸化膜２３上に、ボディコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物（たとえば、ホウ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＰ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図６Ｈに示すように、ボディコンタクト領域１０が形成される。
以上の工程を経た後、酸化膜２３のゲートトレンチ６外に存在する部分が除去され、ゲートトレンチ６の内面上のみに酸化膜２３が残されることにより、図６Ｉに示すように、ゲート絶縁膜７が得られる。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図６Ｉに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図６Ｉに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
次いで、スパッタ法により、エピタキシャル層３上に、導電材料が成膜される。導電材料は、コンタクトホール１５を埋め尽くし、層間絶縁膜１３上に薄膜を形成するように付着（堆積）される。そして、フォトリソグラフィおよびエッチングにより、層間絶縁膜１３上の導電材料がパターニングされる。これにより、図６Ｊに示すように、ソース配線１４が形成される。また、ゲート電極８と電気的に接続されるゲート配線１６が形成される。さらに、基板２の裏面にドレイン電極１７が形成される。
以上の工程を経て、図５に示す半導体装置５１が得られる。
上記のように、Ｐ型領域１１を形成するには、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で、ゲートトレンチ６の底壁に注入される（図６Ｃ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内にＰ型領域１１が形成される（図６Ｄ参照。）。
上記のように、Ｐ型領域１１を形成するには、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で、ゲートトレンチ６の底壁に注入される（図６Ｃ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内にＰ型領域１１が形成される（図６Ｄ参照。）。
このように、Ｐ型領域１１が、ゲートトレンチ６の底壁へのイオン注入および基板２のアニール処理により形成される。したがって、上記した工程を備える製造方法によれば、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制できる半導体装置５１を簡易に製造することができる。
また、イオンを注入するときにエピタキシャル層３の表面３１を保護するための保護膜として、ゲートトレンチ６の形成に利用した犠牲酸化膜２８が利用される。そして、ゲートトレンチ６の形成に連続してＰ型領域１１が形成される。エピタキシャル層３の表面３１を保護するための保護膜を別途形成する必要がないので、工程数を減らすことができ、製造コストを低減することができる。
また、イオンを注入するときにエピタキシャル層３の表面３１を保護するための保護膜として、ゲートトレンチ６の形成に利用した犠牲酸化膜２８が利用される。そして、ゲートトレンチ６の形成に連続してＰ型領域１１が形成される。エピタキシャル層３の表面３１を保護するための保護膜を別途形成する必要がないので、工程数を減らすことができ、製造コストを低減することができる。
図７は、本発明の第４の実施形態に係る半導体装置の模式的な断面図である。図７において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図７の半導体装置７１では、Ｐ型領域１１は、ゲートトレンチ６の底面６２および基板２の表面２１それぞれからエピタキシャル層３の層厚方向に離間して形成されている。Ｐ型領域１１は、ゲート幅と直交する方向（図７における左右方向）において、その中央部から両端部にかけてエピタキシャル層３の層厚方向における厚さが連続的に薄くなる断面視楕円形状に形成されている。また、Ｐ型領域１１は、互いにＰ型不純物の異なる第１領域２４と、第２領域２５とを有している。
図７の半導体装置７１では、Ｐ型領域１１は、ゲートトレンチ６の底面６２および基板２の表面２１それぞれからエピタキシャル層３の層厚方向に離間して形成されている。Ｐ型領域１１は、ゲート幅と直交する方向（図７における左右方向）において、その中央部から両端部にかけてエピタキシャル層３の層厚方向における厚さが連続的に薄くなる断面視楕円形状に形成されている。また、Ｐ型領域１１は、互いにＰ型不純物の異なる第１領域２４と、第２領域２５とを有している。
第１領域２４は、Ｐ型領域１１のゲート幅と直交する方向（図７における左右方向）における両端部に形成されている。第１領域２４は、エピタキシャル層３の層厚方向において、ゲートトレンチ６の角部６３に対向している。また、第１領域２４は、たとえば、２Ｅ１６〜２Ｅ１８ｃｍ−３のＰ型不純物濃度を有している。
第２領域２５は、Ｐ型領域１１のゲート幅と直交する方向（図７における左右方向）における中央部に形成され、第１領域２４により挟まれている。第２領域２５は、エピタキシャル層３の層厚方向において、ゲートトレンチ６の角部６３により挟まれる中央部６４に対向している。また、第２領域２５は、第１領域２４よりも低いＰ型不純物濃度、たとえば、１Ｅ１６〜１Ｅ１８ｃｍ−３を有している。つまり、この半導体装置４１では、第１領域２４のＰ型不純物濃度は、第２領域２５のＰ型不純物濃度よりも高い。
第２領域２５は、Ｐ型領域１１のゲート幅と直交する方向（図７における左右方向）における中央部に形成され、第１領域２４により挟まれている。第２領域２５は、エピタキシャル層３の層厚方向において、ゲートトレンチ６の角部６３により挟まれる中央部６４に対向している。また、第２領域２５は、第１領域２４よりも低いＰ型不純物濃度、たとえば、１Ｅ１６〜１Ｅ１８ｃｍ−３を有している。つまり、この半導体装置４１では、第１領域２４のＰ型不純物濃度は、第２領域２５のＰ型不純物濃度よりも高い。
その他の構成は、前述の第１の実施形態の場合と同様であり、また、動作も同様である。
つまり、半導体装置７１では、ソース−ドレイン間の導通状態において、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。したがって、ドレイン電極１７から底面６２へ向かう電流は、図７の矢印ＩＤ７で示されるように、底面６２に対向するＰ型領域１１を避けるように流れ、ボディ領域５に形成されたチャネルへ流れる。そのため、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制することができる。その結果、ゲート絶縁膜７の絶縁破壊を抑制することができる。
つまり、半導体装置７１では、ソース−ドレイン間の導通状態において、Ｎ型のドレイン領域４とＰ型領域１１との接合（ｐｎ接合）が逆バイアス状態になっている。したがって、ドレイン電極１７から底面６２へ向かう電流は、図７の矢印ＩＤ７で示されるように、底面６２に対向するＰ型領域１１を避けるように流れ、ボディ領域５に形成されたチャネルへ流れる。そのため、ゲートトレンチ６の角部６３やその周辺への電流の集中を抑制することができる。その結果、ゲート絶縁膜７の絶縁破壊を抑制することができる。
さらに、第１領域２４のＰ型不純物濃度が、第２領域２５のＰ型不純物濃度よりも高い。そのため、ゲートトレンチ６の角部６３近傍において、ゲートトレンチ６の底面６２に向かって流れる電流を効果的にブロックすることができる。したがって、ゲートトレンチ６の角部６３やその周辺への電流集中を一層防止することができる。
図８Ａ〜図８Ｋは、図７に示す半導体装置７１の製造方法を工程順に示す模式的な断面図である。
図８Ａ〜図８Ｋは、図７に示す半導体装置７１の製造方法を工程順に示す模式的な断面図である。
まず、図８Ａに示すように、エピタキシャル成長法により、基板２の表面２１に、エピタキシャル層３が形成される。
次いで、熱酸化処理により、エピタキシャル層３の表面３１に、ＳｉＯ２（酸化シリコン）からなる犠牲酸化膜２８が形成される。その後、犠牲酸化膜２８上にフォトレジスト２９が形成される。次いで、フォトリソグラフィによるパターニングによって、エピタキシャル層３の層厚方向において、犠牲酸化膜２８のゲートトレンチ６を形成すべき領域と対向する部分が除去される。これにより、図８Ｂに示すように、犠牲酸化膜２８に開口３０が形成される。
次いで、熱酸化処理により、エピタキシャル層３の表面３１に、ＳｉＯ２（酸化シリコン）からなる犠牲酸化膜２８が形成される。その後、犠牲酸化膜２８上にフォトレジスト２９が形成される。次いで、フォトリソグラフィによるパターニングによって、エピタキシャル層３の層厚方向において、犠牲酸化膜２８のゲートトレンチ６を形成すべき領域と対向する部分が除去される。これにより、図８Ｂに示すように、犠牲酸化膜２８に開口３０が形成される。
そして、犠牲酸化膜２８を利用して、エピタキシャル層３がエッチングされる。これにより、図８Ｂに示すように、側面６１および底面６２ならびにこれらにより形成される角部６３を有するゲートトレンチ６が形成される。
ゲートトレンチ６の形成後、犠牲酸化膜２８を表面３１の保護膜として残存させたまま、図８Ｃに示すように、ゲートトレンチ６内へ、Ｐ型不純物（たとえば、ホウ素イオン）がゲートトレンチ６の深さ方向に入射される。これにより、Ｐ型不純物が、開口３０を介してゲートトレンチ６の底面６２を形成する底壁に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、２０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、１Ｅ１１〜１Ｅ１３ｃｍ−２である。
ゲートトレンチ６の形成後、犠牲酸化膜２８を表面３１の保護膜として残存させたまま、図８Ｃに示すように、ゲートトレンチ６内へ、Ｐ型不純物（たとえば、ホウ素イオン）がゲートトレンチ６の深さ方向に入射される。これにより、Ｐ型不純物が、開口３０を介してゲートトレンチ６の底面６２を形成する底壁に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、２０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、１Ｅ１１〜１Ｅ１３ｃｍ−２である。
次いで、図８Ｄに示すように、ゲートトレンチ６の角部６３へ向けてＰ型不純物が入射される。Ｐ型不純物は、ゲートトレンチ６の深さ方向に対して、たとえば、１０〜３０°で傾斜する角度で入射される。これにより、Ｐ型不純物が、開口３０を介してエピタキシャル層３におけるゲートトレンチ６の角部６３に注入される。Ｐ型不純物を注入するときの注入エネルギーは、たとえば、２０ｋ〜１００ｋｅＶであり、ドーズ量は、たとえば、２Ｅ１１〜２Ｅ１３ｃｍ−２である。Ｐ型不純物が、ゲートトレンチ６の底壁に注入された後、上記傾斜角度で角部６３に注入されることにより、エピタキシャル層３では、角部６３近傍の部分は、当該部分により挟まれる中央部よりも大きいＰ型不純物のイオン濃度を有している。
Ｐ型不純物の注入後、フォトレジスト２９および犠牲酸化膜２８が除去される。次いで、基板２が、たとえば、９００〜１１００℃でアニール処理される。これにより、図８Ｅに示すように、エピタキシャル層３に注入されたＰ型不純物が、イオンの上記濃度分布を維持したまま拡散し、ゲートトレンチ６の底面６２および基板２の表面２１それぞれから離間したＰ型領域１１が形成される。イオンの濃度分布を維持したままＰ型不純物が拡散するので、Ｐ型領域１１には、ゲートトレンチ６の角部６３に対向する第１領域２４と、第１領域２４により挟まれる第２領域２５とが形成される。
次いで、熱酸化処理により、図８Ｆに示すように、ゲートトレンチ６の内面（底面６２および側面６１）およびエピタキシャル層３の表面３１に酸化膜２３が形成される。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
続いて、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、エピタキシャル層３上に、ゲート電極の材料としてのポリシリコンの堆積層（図示せず）が形成される。ゲートトレンチ６は、この堆積層により埋め尽くされ、エピタキシャル層３は、酸化膜２３を介して堆積層により覆われる。
その後、エッチバックにより、堆積層のゲートトレンチ６外に存在する部分が除去される。堆積層は、図８Ｇに示すように、そのエッチバック面が、エピタキシャル層３の表面３１に対して面一になるまでエッチバックされる。これにより、ゲートトレンチ６内に残存する堆積層が、ゲート電極８として形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１１００℃で行なわれる。これにより、図８Ｈに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、酸化膜２３の表面を介してエピタキシャル層３の内部に注入される。そして、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散処理）が、たとえば、９００〜１１００℃で行なわれる。これにより、図８Ｈに示すように、ゲートトレンチ６の側方に、ゲートトレンチ６の上端から底部に至るボディ領域５が形成される。また、ゲートトレンチ６の底部から基板２に至るエピタキシャル層３の基層部には、ボディ領域５と分離され、エピタキシャル成長後のままの状態を維持するドレイン領域４が形成される。
次いで、酸化膜２３上に、ソース領域９を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｎ型不純物（たとえば、ヒ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＮ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図８Ｉに示すように、ソース領域９が形成される。
次いで、酸化膜２３上に、ボディコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク（図示せず）が形成される。そして、そのマスクの開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物（たとえば、ホウ素イオン）のイオンが注入される。このイオン注入後、マスクは除去される。そして、注入されたＰ型不純物が、たとえば、８５０〜１０００℃でアニール処理されることにより活性化して、図８Ｉに示すように、ボディコンタクト領域１０が形成される。
以上の工程を経た後、酸化膜２３のゲートトレンチ６外に存在する部分が除去され、ゲートトレンチ６の内面上のみに酸化膜２３が残されることにより、図８Ｊに示すように、ゲート絶縁膜７が得られる。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図８Ｊに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が積層される。そして、フォトリソグラフィおよびエッチングにより、図８Ｊに示すように、層間絶縁膜１３にコンタクトホール１５が形成される。
次いで、スパッタ法により、エピタキシャル層３上に、導電材料が成膜される。導電材料は、コンタクトホール１５を埋め尽くし、層間絶縁膜１３上に薄膜を形成するように付着（堆積）される。そして、フォトリソグラフィおよびエッチングにより、層間絶縁膜１３上の導電材料がパターニングされる。これにより、図８Ｋに示すように、ソース配線１４が形成される。また、ゲート電極８と電気的に接続されるゲート配線１６が形成される。さらに、基板２の裏面にドレイン電極１７が形成される。
以上の工程を経て、図７に示す半導体装置７１が得られる。
上記のように、第１領域２４および第２領域２５を有するＰ型領域１１を形成するには、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で、ゲートトレンチ６の底壁に注入される（図８Ｃ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で、エピタキシャル層３におけるゲートトレンチ６の角部６３に注入される（図８Ｄ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内に、第１領域２４および第２領域２５を有するＰ型領域１１が形成される（図８Ｅ参照。）。
上記のように、第１領域２４および第２領域２５を有するＰ型領域１１を形成するには、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で、ゲートトレンチ６の底壁に注入される（図８Ｃ参照。）。次いで、Ｐ型不純物が、所定の注入条件（注入エネルギーおよびドーズ量）で、エピタキシャル層３におけるゲートトレンチ６の角部６３に注入される（図８Ｄ参照。）。そして、基板２が所定温度でアニール処理されることにより、エピタキシャル層３内に、第１領域２４および第２領域２５を有するＰ型領域１１が形成される（図８Ｅ参照。）。
このように、第１領域２４と第２領域２５とを有するＰ型領域１１が、ゲートトレンチ６の底壁および角部６３へのイオン注入、ならびに基板２のアニール処理により形成される。したがって、上記した工程を備える製造方法によれば、ゲートトレンチ６の角部６３やその周辺への電流集中を一層防止できる半導体装置７１を簡易に製造することができる。
以上、本発明の複数の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１、４１、５１および７１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１、４１、５１および７１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
たとえば、半導体装置１、４１、５１および７１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１、４１、５１および７１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 基板
３ エピタキシャル層（半導体層）
４ ドレイン領域
５ ボディ領域
６ ゲートトレンチ
７ ゲート絶縁膜
８ ゲート電極
９ ソース領域
１１ Ｐ型領域（第１導電型領域）
１２ マスク
２１ 表面（基板の表面）
２４ 第１領域
２５ 第２領域
２６ 側面（マスクの側面）
２７ 角部（基板表層部の角部）
３１ 表面（半導体層の表面）
４１ 半導体装置
５１ 半導体装置
６１ 側面（ゲートトレンチの側面）
６２ 底面（ゲートトレンチの底面）
６３ 角部（ゲートトレンチの角部）
７１ 半導体装置
２ 基板
３ エピタキシャル層（半導体層）
４ ドレイン領域
５ ボディ領域
６ ゲートトレンチ
７ ゲート絶縁膜
８ ゲート電極
９ ソース領域
１１ Ｐ型領域（第１導電型領域）
１２ マスク
２１ 表面（基板の表面）
２４ 第１領域
２５ 第２領域
２６ 側面（マスクの側面）
２７ 角部（基板表層部の角部）
３１ 表面（半導体層の表面）
４１ 半導体装置
５１ 半導体装置
６１ 側面（ゲートトレンチの側面）
６２ 底面（ゲートトレンチの底面）
６３ 角部（ゲートトレンチの角部）
７１ 半導体装置
Claims (4)
- 半導体層と、
前記半導体層の基層部に形成された第２導電型のドレイン領域と、
前記半導体層にその表面から掘り下がって形成され、導電性の部材が埋設され、かつ、最深部が前記ドレイン領域に対向するトレンチと、
前記半導体層において、前記トレンチの側方に形成された第１導電型のボディ領域と、
前記半導体層の表層部に形成され、前記ボディ領域に接する第２導電型のソース領域と、
ゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ドレイン領域に前記トレンチの底面から前記半導体層の層厚方向に離間して形成され、前記ドレイン領域を流れる電流が前記トレンチの底面へ向かって流れるのを妨げるための第１導電型領域とを備え、
前記第１導電型領域の素子平面視における面積は、前記トレンチが素子平面視に占める面積よりも大である、半導体装置。 - 前記第１導電型領域は、前記トレンチの底面と側面とにより形成される角部に対向する第１領域と、前記トレンチの底面の中央部に対向する第２領域とを有し、
前記第１領域は、前記第２領域よりも第１導電型の不純物濃度が高い、請求項１に記載の半導体装置。 - 前記第１導電型領域は、前記ドレイン領域の表面から前記トレンチに向かってその中心が膨出するように形成されている、請求項１または２に記載の半導体装置。
- 前記半導体層を支持する第２導電型の基板をさらに備え、
前記第１導電型領域が前記基板に接している、請求項１〜３のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013210206A JP5719899B2 (ja) | 2013-10-07 | 2013-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013210206A JP5719899B2 (ja) | 2013-10-07 | 2013-10-07 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008184024A Division JP5386120B2 (ja) | 2008-07-15 | 2008-07-15 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014030050A true JP2014030050A (ja) | 2014-02-13 |
| JP5719899B2 JP5719899B2 (ja) | 2015-05-20 |
Family
ID=50202379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013210206A Expired - Fee Related JP5719899B2 (ja) | 2013-10-07 | 2013-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5719899B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005140A (ja) * | 2015-06-11 | 2017-01-05 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング装置とその製造方法 |
| CN108780809A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | Rc-igbt及其制造方法 |
| CN108780814A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | 半导体装置及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10005772A1 (de) * | 2000-02-10 | 2001-08-23 | Infineon Technologies Ag | Trench-MOSFET |
| JP2006310621A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | 半導体装置 |
-
2013
- 2013-10-07 JP JP2013210206A patent/JP5719899B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10005772A1 (de) * | 2000-02-10 | 2001-08-23 | Infineon Technologies Ag | Trench-MOSFET |
| JP2006310621A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005140A (ja) * | 2015-06-11 | 2017-01-05 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング装置とその製造方法 |
| CN108780809A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | Rc-igbt及其制造方法 |
| CN108780814A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | 半导体装置及其制造方法 |
| JPWO2018052098A1 (ja) * | 2016-09-14 | 2018-12-27 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US10749025B2 (en) | 2016-09-14 | 2020-08-18 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5719899B2 (ja) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4980663B2 (ja) | 半導体装置および製造方法 | |
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6365165B2 (ja) | 半導体装置の製造方法 | |
| US20090085111A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4094945B2 (ja) | トレンチ二重拡散金属酸化膜半導体セル | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| JP2016127245A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2006059940A (ja) | 半導体装置 | |
| JP2007042954A (ja) | 半導体装置 | |
| JP2008135474A (ja) | 半導体装置 | |
| JP2009246225A (ja) | 半導体装置 | |
| JP5616720B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008159916A (ja) | 半導体装置 | |
| US20110068390A1 (en) | Semiconductor device and method for manufacturing same | |
| JP5975543B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5719899B2 (ja) | 半導体装置 | |
| JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012216577A (ja) | 絶縁ゲート型半導体装置 | |
| JP5563760B2 (ja) | 半導体装置 | |
| WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
| JP2011176157A (ja) | 半導体装置の製造方法 | |
| JPWO2007034547A1 (ja) | トレンチゲートパワーｍｏｓｆｅｔ | |
| JP2010192691A (ja) | 半導体装置 | |
| JP2010027796A (ja) | 半導体装置 | |
| JP2009146946A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150323 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5719899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |