JP5767430B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5767430B2 JP5767430B2 JP2008125139A JP2008125139A JP5767430B2 JP 5767430 B2 JP5767430 B2 JP 5767430B2 JP 2008125139 A JP2008125139 A JP 2008125139A JP 2008125139 A JP2008125139 A JP 2008125139A JP 5767430 B2 JP5767430 B2 JP 5767430B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- conductivity type
- semiconductor layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000010410 layer Substances 0.000 claims description 106
- 239000012535 impurity Substances 0.000 claims description 67
- 210000000746 body region Anatomy 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 43
- 238000002513 implantation Methods 0.000 claims description 40
- 239000002344 surface layer Substances 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置およびその製造方法に関する。
ＶＤＭＯＳＦＥＴ（Vertical Double diffused Metal Oxide Semiconductor Field Effect Transistor）の微細化に有効な構造として、トレンチゲート構造が一般に知られている。
図９は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
図９は、従来のトレンチゲート型ＶＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
この半導体装置１０１は、Ｎ+型基板１０２を備えている。Ｎ+型基板１０２上には、Ｎ-型エピタキシャル層１０３が積層されている。Ｎ-型エピタキシャル層１０３の基層部は、Ｎ-型領域１０４とされ、Ｎ-型エピタキシャル層１０３の表層部には、Ｐ-型ボディ領域１０５がＮ-型領域１０４と上下に隣接して形成されている。
Ｎ-型エピタキシャル層１０３には、トレンチ１０６がその表面から掘り下がって形成されている。トレンチ１０６は、Ｐ-型ボディ領域１０５を貫通し、その最深部がＮ-型領域１０４に達している。トレンチ１０６内には、ゲート絶縁膜１０７を介して、Ｎ型不純物が高濃度にドープされたポリシリコンからなるゲート電極１０８が埋設されている。
Ｎ-型エピタキシャル層１０３には、トレンチ１０６がその表面から掘り下がって形成されている。トレンチ１０６は、Ｐ-型ボディ領域１０５を貫通し、その最深部がＮ-型領域１０４に達している。トレンチ１０６内には、ゲート絶縁膜１０７を介して、Ｎ型不純物が高濃度にドープされたポリシリコンからなるゲート電極１０８が埋設されている。
また、Ｐ-型ボディ領域１０５の表層部には、トレンチ１０６に沿って、Ｎ+型ソース領域１０９が形成されている。Ｎ+型ソース領域１０９には、Ｐ+型ソースコンタクト領域１１０がＮ+型ソース領域１０９を貫通して形成されている。
Ｎ-型エピタキシャル層１０３上には、層間絶縁膜１１１が積層されている。層間絶縁膜１１１上には、ソース配線１１２が形成されている。ソース配線１１２は、接地されている。そして、ソース配線１１２は、層間絶縁膜１１１に形成されたコンタクト孔１１３を介して、Ｎ+型ソース領域１０９およびＰ+型ソースコンタクト領域１１０にコンタクト（電気接続）されている。また、ゲート電極１０８には、層間絶縁膜１１１に形成されたコンタクト孔（図示せず）を介して、ゲート配線１１４が電気的に接続されている。
Ｎ-型エピタキシャル層１０３上には、層間絶縁膜１１１が積層されている。層間絶縁膜１１１上には、ソース配線１１２が形成されている。ソース配線１１２は、接地されている。そして、ソース配線１１２は、層間絶縁膜１１１に形成されたコンタクト孔１１３を介して、Ｎ+型ソース領域１０９およびＰ+型ソースコンタクト領域１１０にコンタクト（電気接続）されている。また、ゲート電極１０８には、層間絶縁膜１１１に形成されたコンタクト孔（図示せず）を介して、ゲート配線１１４が電気的に接続されている。
Ｎ+型基板１０２の裏面には、ドレイン電極１１５が形成されている。
ドレイン電極１１５に適当な大きさの正電圧を印加しつつ、ゲート電極１０８の電位を制御することにより、Ｐ-型ボディ領域１０５におけるゲート絶縁膜１０７との界面近傍にチャネルを形成して、Ｎ+型ソース領域１０９とドレイン電極１１５との間に電流を流すことができる。
特開２００５−２３５９１３号公報
ドレイン電極１１５に適当な大きさの正電圧を印加しつつ、ゲート電極１０８の電位を制御することにより、Ｐ-型ボディ領域１０５におけるゲート絶縁膜１０７との界面近傍にチャネルを形成して、Ｎ+型ソース領域１０９とドレイン電極１１５との間に電流を流すことができる。
Ｐ-型ボディ領域１０５は、Ｎ-型エピタキシャル層１０３にその表面からＰ型不純物（イオン）が注入された後、そのＰ型不純物をドライブイン拡散させることにより形成される。そのため、Ｐ-型ボディ領域１０５では、Ｎ-型領域１０４との界面付近におけるＰ型不純物濃度が極めて低い。したがって、空乏層がＮ+型ソース領域１０９に向かって延びやすいので、いわゆるパンチスルー効果の発生を防止するために、トレンチ１０６を深く形成する必要がある。
ところが、トレンチ１０６を深く形成すると、トレンチ１０６の上端付近および下端付近に、大きなストレスが作用することによる結晶欠陥を生じるおそれがある。
そこで、本発明の目的は、耐圧の向上を図ることができ、トレンチの深さを小さくすることができる構造の半導体装置およびその製造方法を提供することである。
そこで、本発明の目的は、耐圧の向上を図ることができ、トレンチの深さを小さくすることができる構造の半導体装置およびその製造方法を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体層と、前記半導体層の基層部に形成された第１導電型の第１導電型領域と、前記半導体層に形成され、前記第１導電型領域に接する第２導電型のボディ領域と、前記半導体層を表面から掘り下げて形成され、前記ボディ領域を貫通し、最深部が前記第１導電型領域に達するトレンチであって、深くなるにつれて幅が狭まるテーパ状に形成されたトレンチと、前記トレンチの底面および側面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記トレンチに埋設されたゲート電極と、前記半導体層の表層部において、前記トレンチに対してゲート幅と直交する方向の側方に形成され、前記ボディ領域に接する前記第１導電型のソース領域と、前記ボディ領域において、前記トレンチに対してゲート幅と直交する方向に対向する位置に、前記トレンチの側面に沿って前記半導体層の表面に垂直な方向に対して傾斜する方向に延びるように、前記トレンチの外部に形成され、その周囲よりも高い第２導電型不純物濃度を有する前記第２導電型の高濃度領域とを備える、半導体装置である。
この構成によれば、半導体層には、その基層部に第１導電型領域が形成され、第２導電型のボディ領域が第１導電型領域に接して形成されている。ゲート絶縁膜を介してゲート電極が埋設されるトレンチは、半導体層の表面から掘り下げて形成され、ボディ領域を貫通して、その最深部が第１導電型領域に達している。また、半導体層の表層部には、トレンチに対してゲート幅と直交する方向の側方に、第１導電型のソース領域が形成されている。これにより、半導体装置は、ドレイン領域としての第１導電型領域、ボディ領域、ソース領域、ゲート絶縁膜およびゲート電極からなるトレンチゲート型ＶＤＭＯＳＦＥＴを備えている。そして、ボディ領域には、トレンチに対してゲート幅と直交する方向に対向する位置に、その周囲の第２導電型不純物濃度よりも高い第２導電型不純物濃度を有する高濃度領域が形成されている。
この高濃度領域が形成されていることにより、空乏層がソース領域に向かって延びるのを抑制することができるので、耐圧の向上を図ることができる。その結果、トレンチの深さを小さくすることができる。トレンチの深さを小さくすることにより、トレンチの上端付近および下端付近に大きなストレスが作用するのを防止でき、ストレスに起因する結晶欠陥の発生を防止することができる。また、チャネル抵抗を低減することができるので、素子のオン抵抗を小さくすることができる。
請求項２に記載のように、前記半導体装置は、前記ボディ領域において、前記トレンチと前記高濃度領域との間に、前記トレンチの側面に沿って前記半導体層の表面に垂直な方向に対して傾斜する方向に延びるように形成され、第１導電型不純物を含有するチャネルインプラ領域を備えていることが好ましい。このチャネルインプラ領域が形成される場合、チャネルインプラ領域に含有される第１導電型不純物の量を調節することにより、スレッショルド電圧を制御することができる。
また、請求項３に記載の発明は、前記高濃度領域が、前記トレンチの側面に隣接して形成されている、請求項１に記載の半導体装置である。
トレンチゲート型ＶＤＭＯＳＦＥＴでは、ボディ領域におけるゲート絶縁膜との界面近傍、つまり、ボディ領域におけるトレンチの側面近傍の不純物濃度が低いと、オフ時に、空乏層が側壁に沿って広がりやすく、第１導電型領域とソース領域との間でパンチスルーが発生しやすい。
トレンチゲート型ＶＤＭＯＳＦＥＴでは、ボディ領域におけるゲート絶縁膜との界面近傍、つまり、ボディ領域におけるトレンチの側面近傍の不純物濃度が低いと、オフ時に、空乏層が側壁に沿って広がりやすく、第１導電型領域とソース領域との間でパンチスルーが発生しやすい。
請求項３に記載されているように、トレンチの側面と隣接する部分（チャネルが形成される部分）に高濃度領域が形成されていれば、側壁に沿った空乏層の広がりを抑制することができる。したがって、第１導電型領域とソース領域との間でのパンチスルーの発生を抑制することができる。
また、請求項４に記載の発明は、前記半導体層の表層部には、前記ソース領域を貫通して前記ボディ領域に接する前記第２導電型のコンタクト領域が形成されており、前記高濃度領域が、前記コンタクト領域の下方に形成されている、請求項１または２に記載の半導体装置である。
また、請求項４に記載の発明は、前記半導体層の表層部には、前記ソース領域を貫通して前記ボディ領域に接する前記第２導電型のコンタクト領域が形成されており、前記高濃度領域が、前記コンタクト領域の下方に形成されている、請求項１または２に記載の半導体装置である。
この構成によれば、半導体層の表層部に、ソース領域を貫通してボディ領域に接する第２導電型のコンタクト領域が形成されている。そして、このコンタクト領域の下方には、高濃度領域が配置されている。
そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、第１導電型領域、ゲート電極および第１導電型のソース領域からなる縦型ＭＯＳＦＥＴに大きな逆起電圧が印加されたときには、第１導電型領域から高濃度領域を通過して、コンタクト領域へとアバランシェ電流が流れる。これにより、第１導電型領域、ボディ領域およびソース領域により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、第１導電型領域、ゲート電極および第１導電型のソース領域からなる縦型ＭＯＳＦＥＴに大きな逆起電圧が印加されたときには、第１導電型領域から高濃度領域を通過して、コンタクト領域へとアバランシェ電流が流れる。これにより、第１導電型領域、ボディ領域およびソース領域により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
さらに、請求項５に記載の発明は、第１導電型の半導体層を表面から掘り下げることにより、深くなるにつれて幅が狭まるテーパ状にトレンチを形成するトレンチ形成工程と、前記半導体層の表面に対して傾斜する注入角度で、前記トレンチの側面から前記半導体層の内部に、第２導電型の不純物を注入する第１注入工程と、前記半導体層の表面から前記半導体層の内部に、前記第２導電型の不純物を注入する第２注入工程と、前記半導体層を熱処理して、前記第１注入工程および前記第２注入工程で注入された不純物を拡散させることにより、前記第２導電型のボディ領域を前記トレンチの側方に形成するとともに、このボディ領域における、前記トレンチに対して前記トレンチの幅方向に対向する位置に、その周囲よりも高い第２導電型不純物濃度を有する前記第２導電型の高濃度領域を、前記トレンチの側面に沿って前記半導体層の表面に垂直な方向に対して傾斜する方向に延びるように、前記トレンチの外部に形成する工程と、前記ボディ領域に接する第１導電型のソース領域を形成するために、前記半導体層の表面から前記トレンチの周囲に、第１導電型の不純物を注入する第３注入工程と、前記ソース領域を貫通して前記ボディ領域に接する前記第２導電型のコンタクト領域を形成するために、前記半導体層の表面から前記ソース領域に、前記第２導電型の不純物を注入する第４注入工程と、前記トレンチの底面および側面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記トレンチにゲート電極を埋設する工程とを含む、半導体装置の製造方法である。
この方法によれば、第１注入工程において、半導体層の表面に対して傾斜する注入角度で、トレンチの側面から半導体層の内部に第２導電型の不純物を注入する。そのため、ボディ領域において、トレンチに対してゲート幅と直交する方向に対向する位置に高濃度領域を形成することができる。その結果、耐圧の向上を図るとともに、トレンチの深さを小さくすることができる半導体装置を提供することができる。
また、上記した注入角度を適当に調節すれば、トレンチの側面と隣接した部分に高濃度領域を形成することができる。その結果、第１導電型領域とソース領域との間でのパンチスルーの発生を抑制できる半導体装置を提供することができる。さらに、コンタクト領域の形成される部分の下方に高濃度領域を形成することもでき、その場合には、アバランシェ耐量を向上させることができる半導体装置を提供することができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の構造を模式的に示す断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴを有するユニットセルがマトリクス状に配置されたアレイ構造を有している。
図１は、本発明の第１の実施形態に係る半導体装置の構造を模式的に示す断面図である。
半導体装置１は、トレンチゲート型ＶＤＭＯＳＦＥＴを有するユニットセルがマトリクス状に配置されたアレイ構造を有している。
半導体装置１の基体をなすＮ+型基板２上には、Ｎ+型基板２よりもＮ型不純物が低濃度（たとえば、１０15／ｃｍ3）にドーピングされたシリコンからなる、半導体層としてのＮ-型のエピタキシャル層３が積層されている。エピタキシャル層３の基層部は、エピタキシャル成長後のままの状態を維持し、第１導電型領域としてのＮ-型領域４をなしている。また、エピタキシャル層３には、Ｎ-型領域４上に、Ｐ-型のボディ領域５がＮ-型領域４に接して形成されている。
エピタキシャル層３には、トレンチ６がその表面から掘り下がって形成されている。トレンチ６は、ボディ領域５を貫通し、その最深部がＮ-型領域４に達している。トレンチ６は、深くなるにつれて幅が狭まるテーパ状に形成されている。また、トレンチ６は、図１における左右方向に一定の間隔を空けて複数形成され、それぞれ図１の紙面と直交する方向（ゲート幅に沿う方向）に延びている。トレンチ６内には、その内面全域を覆うように、ゲート絶縁膜７が形成されている。そして、ゲート絶縁膜７の内側をＮ型不純物が高濃度にドーピングされたポリシリコンで埋め尽くすことにより、トレンチ６内にゲート電極８が埋設されている。
また、エピタキシャル層３の表層部には、トレンチ６に対してゲート幅と直交する方向（図１における左右方向）の両側に、Ｎ-型領域４のＮ型不純物濃度よりも高いＮ型不純物濃度（たとえば、１０19／ｃｍ3）を有するＮ+型のソース領域９が形成されている。ソース領域９は、トレンチ６に沿ってゲート幅に沿う方向に延び、その底部がボディ領域５に接している。また、ゲート幅と直交する方向におけるソース領域９の中央部には、Ｐ+型のソースコンタクト領域１０がソース領域９を貫通して形成されている。
すなわち、トレンチ６およびソース領域９は、ゲート幅と直交する方向に交互に設けられ、それぞれゲート幅に沿う方向に延びている。そして、ソース領域９上に、そのソース領域９に沿って、ゲート幅と直交する方向に隣接するユニットセル間の境界が設定されている。ソースコンタクト領域１０は、ゲート幅と直交する方向に隣接する２つのユニットセル間に跨って少なくとも１つ以上設けられている。また、ゲート幅に沿う方向に隣接するユニットセル間の境界は、各ユニットセルに含まれるゲート電極８が一定のゲート幅を有するように設定されている。
各ユニットセルにおいて、ボディ領域５には、トレンチ６に対してゲート幅と直交する方向に間隔を隔てて対向する位置に、その周囲のＰ型不純物濃度よりも高いＰ型不純物濃度を有する高濃度領域１１が形成されている。高濃度領域１１は、トレンチ６の側面に沿ってエピタキシャル層３の表面に垂直な方向に対して傾斜する方向に延びるように、トレンチ６の外部に形成されている。高濃度領域１１の上端部は、ソース領域９とソースコンタクト領域１０との境界部の近傍に配置され、その下端部は、Ｎ-型領域４の近傍に配置されている。
また、各ユニットセルにおいて、ボディ領域５には、トレンチ６と高濃度領域１１との間に、Ｎ型不純物が適当にドーピングされたチャネルインプラ領域１２が形成されている。チャネルインプラ領域１２は、トレンチ６の側面に沿ってエピタキシャル層３の表面に垂直な方向に対して傾斜する方向に延びるように形成されている。
エピタキシャル層３上には、層間絶縁膜１３が積層されている。層間絶縁膜１３上には、ソース配線１４が形成されている。ソース配線１４は、接地されている。そして、ソース配線１４は、層間絶縁膜１３に形成されたコンタクト孔１５を介して、ソース領域９およびソースコンタクト領域１０にコンタクト（電気接続）されている。また、ゲート電極８には、層間絶縁膜１３に形成されたコンタクト孔（図示せず）を介して、ゲート配線１６が電気的に接続されている。
エピタキシャル層３上には、層間絶縁膜１３が積層されている。層間絶縁膜１３上には、ソース配線１４が形成されている。ソース配線１４は、接地されている。そして、ソース配線１４は、層間絶縁膜１３に形成されたコンタクト孔１５を介して、ソース領域９およびソースコンタクト領域１０にコンタクト（電気接続）されている。また、ゲート電極８には、層間絶縁膜１３に形成されたコンタクト孔（図示せず）を介して、ゲート配線１６が電気的に接続されている。
Ｎ+型基板２の裏面には、ドレイン電極１７が形成されている。
ドレイン電極１７に適当な大きさの正電圧を印加しつつ、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルを形成して、ソース領域９とドレイン電極１７との間に電流を流すことができる。
そして、ボディ領域５には、トレンチ６に対してゲート幅と直交する方向に対向する位置に、その周囲のＰ型不純物濃度よりも高いＰ型不純物濃度を有する高濃度領域１１が形成されている。この高濃度領域１１が形成されていることにより、空乏層がソース領域９に向かって延びるのを抑制することができる。その結果、トレンチ６の深さを小さくすることができる。トレンチ６の深さを小さくすることにより、トレンチ６の上端付近および下端付近に大きなストレスが作用するのを防止でき、ストレスに起因する結晶欠陥の発生を防止することができる。
ドレイン電極１７に適当な大きさの正電圧を印加しつつ、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルを形成して、ソース領域９とドレイン電極１７との間に電流を流すことができる。
そして、ボディ領域５には、トレンチ６に対してゲート幅と直交する方向に対向する位置に、その周囲のＰ型不純物濃度よりも高いＰ型不純物濃度を有する高濃度領域１１が形成されている。この高濃度領域１１が形成されていることにより、空乏層がソース領域９に向かって延びるのを抑制することができる。その結果、トレンチ６の深さを小さくすることができる。トレンチ６の深さを小さくすることにより、トレンチ６の上端付近および下端付近に大きなストレスが作用するのを防止でき、ストレスに起因する結晶欠陥の発生を防止することができる。
また、この半導体装置１では、トレンチ６と高濃度領域１１との間に、Ｎ型不純物が適当にドーピングされたチャネルインプラ領域１２が形成されている。このチャネルインプラ領域１２に含有されるＮ型不純物の量を調節することにより、スレッショルド電圧を制御することができる。
図２Ａ〜図２Ｌは、半導体装置１の製造方法を工程順に示す模式的な断面図である。
図２Ａ〜図２Ｌは、半導体装置１の製造方法を工程順に示す模式的な断面図である。
まず、図２Ａに示すように、エピタキシャル成長法により、Ｎ+型基板２上に、エピタキシャル層３が形成される。次いで、熱酸化処理により、エピタキシャル層３の表面に、ＳｉＯ2（酸化シリコン）からなる犠牲酸化膜２１が形成される。その後、Ｐ−ＣＶＤ（Plasma Chemical Vapor Deposition：プラズマ化学気相成長）法またはＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）により、犠牲酸化膜２１上にＳｉＮ（窒化シリコン）層が形成され、このＳｉＮ層がパターニングされることによって、トレンチ６を形成すべき部分と対向する部分に開口を有するハードマスク２２が形成される。そして、ハードマスク２２を利用して、犠牲酸化膜２１およびエピタキシャル層３がエッチングされることにより、トレンチ６が形成される（トレンチ形成工程）。
次に、図２Ｂに示すように、犠牲酸化膜２１上にハードマスク２２を残したまま、熱酸化処理が行なわれることにより、トレンチ６の内面に、ＳｉＯ2からなる犠牲酸化膜２３が形成される。
その後、図２Ｃに示すように、Ｐ型不純物（たとえば、ボロン）のイオンが、トレンチ６内に向けてゲート幅と直交する両側から斜めに注入される（第１注入工程）。すなわち、エピタキシャル層３の内部に、犠牲酸化膜２３のゲート幅と直交する方向に対向する両側面を介して、Ｐ型不純物のイオンが斜め注入される。たとえば、トレンチ６のゲート幅と直交する方向の幅が０．５μｍであり、トレンチ６の深さが１．０μｍであり、ハードマスク２２の厚さが０．５μｍである場合、ハードマスク２２の表面と直交する方向に対して１８°以上の傾斜角度（注入角度）で斜め注入を行なうことにより、犠牲酸化膜２３のゲート幅と直交する方向に対向する両側面のみを介して、Ｐ型不純物のイオンをエピタキシャル層３の内部（高濃度領域１１を形成すべき部分）に良好に注入することができる。高濃度領域１１の上端部は、ソース領域９とソースコンタクト領域１０との境界部の近傍に配置され、その下端部は、Ｎ-型領域４の近傍に配置されている。このときのドーズ量は、たとえば、１０11〜１０13／ｃｍ2である。
その後、図２Ｃに示すように、Ｐ型不純物（たとえば、ボロン）のイオンが、トレンチ６内に向けてゲート幅と直交する両側から斜めに注入される（第１注入工程）。すなわち、エピタキシャル層３の内部に、犠牲酸化膜２３のゲート幅と直交する方向に対向する両側面を介して、Ｐ型不純物のイオンが斜め注入される。たとえば、トレンチ６のゲート幅と直交する方向の幅が０．５μｍであり、トレンチ６の深さが１．０μｍであり、ハードマスク２２の厚さが０．５μｍである場合、ハードマスク２２の表面と直交する方向に対して１８°以上の傾斜角度（注入角度）で斜め注入を行なうことにより、犠牲酸化膜２３のゲート幅と直交する方向に対向する両側面のみを介して、Ｐ型不純物のイオンをエピタキシャル層３の内部（高濃度領域１１を形成すべき部分）に良好に注入することができる。高濃度領域１１の上端部は、ソース領域９とソースコンタクト領域１０との境界部の近傍に配置され、その下端部は、Ｎ-型領域４の近傍に配置されている。このときのドーズ量は、たとえば、１０11〜１０13／ｃｍ2である。
つづいて、図２Ｄに示すように、エピタキシャル層３の内部（チャネルインプラ領域１２を形成すべき部分）に、犠牲酸化膜２３のゲート幅と直交する方向に対向する両側面を介して、Ｎ型不純物のイオンが斜め注入される。このときのドーズ量は、たとえば、１０11〜１０13／ｃｍ2である。
Ｎ型不純物のイオンの斜め注入が行なわれた後、図２Ｅに示すように、ハードマスク２２が除去される。さらに、犠牲酸化膜２１，２３が除去される。これにより、エピタキシャル層３の表面が露出する。
Ｎ型不純物のイオンの斜め注入が行なわれた後、図２Ｅに示すように、ハードマスク２２が除去される。さらに、犠牲酸化膜２１，２３が除去される。これにより、エピタキシャル層３の表面が露出する。
その後、図２Ｆに示すように、熱酸化処理によって、トレンチ６の内面を含むエピタキシャル層３の表面の全域に、ＳｉＯ2からなる酸化膜２４が形成される。
次いで、ＣＶＤ法により、酸化膜２４上に、Ｎ型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成される。トレンチ６内は、ポリシリコンの堆積層により埋め尽くされる。そして、エッチングによって、ポリシリコンの堆積層のトレンチ６外に存在する部分が除去される。これにより、図２Ｇに示すように、トレンチ６に埋設されたゲート電極８が得られる（ゲート電極埋設工程）。
次いで、ＣＶＤ法により、酸化膜２４上に、Ｎ型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成される。トレンチ６内は、ポリシリコンの堆積層により埋め尽くされる。そして、エッチングによって、ポリシリコンの堆積層のトレンチ６外に存在する部分が除去される。これにより、図２Ｇに示すように、トレンチ６に埋設されたゲート電極８が得られる（ゲート電極埋設工程）。
その後、図２Ｈに示すように、Ｐ型不純物のイオンが、酸化膜２４の表面からエピタキシャル層３の内部に向けて注入される（第２注入工程）。
次いで、ドライブイン拡散処理が行なわれる。このドライブイン拡散処理により、先の工程でエピタキシャル層３に注入されたＮ型不純物およびＰ型不純物のイオンが拡散し、図２Ｉに示すように、エピタキシャル層３に、ボディ領域５、高濃度領域１１およびチャネルインプラ領域１２が形成される（ボディ領域および高濃度領域を形成する工程）。
次いで、ドライブイン拡散処理が行なわれる。このドライブイン拡散処理により、先の工程でエピタキシャル層３に注入されたＮ型不純物およびＰ型不純物のイオンが拡散し、図２Ｉに示すように、エピタキシャル層３に、ボディ領域５、高濃度領域１１およびチャネルインプラ領域１２が形成される（ボディ領域および高濃度領域を形成する工程）。
ドライブイン拡散処理の後、図２Ｊに示すように、酸化膜２４上に、ソース領域９を形成すべき部分と対向する部分に開口を有するマスク２５が形成される。そして、マスク２５の開口を介して、エピタキシャル層３の表層部に、Ｎ型不純物のイオンが注入される（第３注入工程）。このイオン注入後、マスク２５は除去される。
さらに、図２Ｋに示すように、酸化膜２４上に、ソースコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク２６が形成される。そして、マスク２６の開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物のイオンが注入される（第４注入工程）。このイオン注入後、マスク２６は除去される。
さらに、図２Ｋに示すように、酸化膜２４上に、ソースコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク２６が形成される。そして、マスク２６の開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物のイオンが注入される（第４注入工程）。このイオン注入後、マスク２６は除去される。
その後、アニール処理が行なわれる。このアニール処理により、エピタキシャル層３の表層部に注入されたＮ型不純物およびＰ型不純物のイオンが活性化され、図２Ｌに示すように、エピタキシャル層３の表層部に、ソース領域９およびソースコンタクト領域１０が形成される。
以上の工程を経た後、酸化膜２４のトレンチ６外に存在する部分が除去され、トレンチ６の内面上のみに酸化膜２４が残されることにより、ゲート絶縁膜７が得られる（ゲート絶縁膜形成工程）。その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が形成される。そして、エッチングにより、層間絶縁膜１３にコンタクト孔１５などが形成された後、ソース配線１４、ゲート配線１６およびドレイン電極１７が形成されることにより、図１に示す半導体装置１が得られる。
以上の工程を経た後、酸化膜２４のトレンチ６外に存在する部分が除去され、トレンチ６の内面上のみに酸化膜２４が残されることにより、ゲート絶縁膜７が得られる（ゲート絶縁膜形成工程）。その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が形成される。そして、エッチングにより、層間絶縁膜１３にコンタクト孔１５などが形成された後、ソース配線１４、ゲート配線１６およびドレイン電極１７が形成されることにより、図１に示す半導体装置１が得られる。
図３は、本発明の第２の実施形態に係る半導体装置の構造を模式的に示す断面図である。図３において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図３の半導体装置３１では、高濃度領域１１は、トレンチ６のゲート幅と直交する方向に対向する１対の側面３０に隣接して形成されている。具体的には、高濃度領域１１は、ソース領域９の下方において、ゲート幅と直交する方向におけるソース領域９の中央よりもトレンチ６側に形成されている。
図３の半導体装置３１では、高濃度領域１１は、トレンチ６のゲート幅と直交する方向に対向する１対の側面３０に隣接して形成されている。具体的には、高濃度領域１１は、ソース領域９の下方において、ゲート幅と直交する方向におけるソース領域９の中央よりもトレンチ６側に形成されている。
その他の構成は、前述の第１の実施形態の場合と同様であり、また、動作も同様である。つまり、ドレイン電極１７に適当な大きさの正電圧（ドレイン電圧）を印加しつつ、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍、すなわち、ボディ領域５におけるトレンチ６の側面３０と隣接する部分にチャネルを形成して、ソース領域９とドレイン電極１７との間に電流を流すことができる。
この半導体装置３１では、トレンチ６の側面３０と隣接する部分に、その周囲のＰ型不純物濃度よりも高いＰ型不純物濃度を有する高濃度領域１１が形成されているので、トレンチ６の側壁に沿った空乏層の広がりを抑制することができる。したがって、Ｎ-型領域４とソース領域９との間でのパンチスルーの発生を抑制することができる。
図４Ａ〜図４Ｋは、半導体装置３１の製造方法を工程順に示す模式的な断面図である。
図４Ａ〜図４Ｋは、半導体装置３１の製造方法を工程順に示す模式的な断面図である。
まず、図４Ａに示すように、図２Ａと同様の工程により、Ｎ+型基板２上に、エピタキシャル層３が形成され、さらに、エピタキシャル層３がエッチングされることにより、トレンチ６が形成される（トレンチ形成工程）。
次に、図４Ｂに示すように、図２Ｂと同様の工程により、トレンチ６の内面に、ＳｉＯ2からなる犠牲酸化膜２３が形成される。
次に、図４Ｂに示すように、図２Ｂと同様の工程により、トレンチ６の内面に、ＳｉＯ2からなる犠牲酸化膜２３が形成される。
その後、図４Ｃに示すように、Ｐ型不純物（たとえば、ボロン）のイオンが、トレンチ６内に向けてゲート幅と直交する両側から斜めに注入される（第１注入工程）。たとえば、トレンチ６のゲート幅と直交する方向の幅が０．５μｍであり、トレンチ６の深さが１．０μｍであり、ハードマスク２２の厚さが０．５μｍである場合、ハードマスク２２の表面と直交する方向に対して１８°以上の傾斜角度（注入角度）で斜め注入を行なう。これにより、トレンチ６の側面３０および側面３０と隣接する部分にＰ型不純物を注入することができる。また、このときのドーズ量は、たとえば、１０11〜１０13／ｃｍ2である。
つづいて、図４Ｄに示すように、ハードマスク２２および犠牲酸化膜２１，２３が除去される。これにより、エピタキシャル層３の表面が露出する。
その後、図４Ｅに示すように、熱酸化処理によって、トレンチ６の内面を含むエピタキシャル層３の表面の全域に、ＳｉＯ2からなる酸化膜２４が形成される。
次いで、ＣＶＤ法により、酸化膜２４上に、Ｎ型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成される。トレンチ６内は、ポリシリコンの堆積層により埋め尽くされる。そして、エッチングによって、ポリシリコンの堆積層のトレンチ６外に存在する部分が除去される。これにより、図４Ｆに示すように、トレンチ６に埋設されたゲート電極８が得られる（ゲート電極埋設工程）。
その後、図４Ｅに示すように、熱酸化処理によって、トレンチ６の内面を含むエピタキシャル層３の表面の全域に、ＳｉＯ2からなる酸化膜２４が形成される。
次いで、ＣＶＤ法により、酸化膜２４上に、Ｎ型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成される。トレンチ６内は、ポリシリコンの堆積層により埋め尽くされる。そして、エッチングによって、ポリシリコンの堆積層のトレンチ６外に存在する部分が除去される。これにより、図４Ｆに示すように、トレンチ６に埋設されたゲート電極８が得られる（ゲート電極埋設工程）。
その後、図４Ｇに示すように、Ｐ型不純物のイオンが、酸化膜２４の表面からエピタキシャル層３の内部に向けて注入される（第２注入工程）。なお、このときのドーズ量は、トレンチ６の側面３０および側面３０と隣接する領域にＰ型不純物を注入する、たとえば、１０12〜１０13／ｃｍ2である。
次いで、ドライブイン拡散処理が行なわれる。このドライブイン拡散処理により、先の工程でエピタキシャル層３に注入されたＰ型不純物のイオンが拡散する。これにより、図４Ｈに示すように、エピタキシャル層３に、ボディ領域５および高濃度領域１１が形成される（ボディ領域および高濃度領域を形成する工程）。
次いで、ドライブイン拡散処理が行なわれる。このドライブイン拡散処理により、先の工程でエピタキシャル層３に注入されたＰ型不純物のイオンが拡散する。これにより、図４Ｈに示すように、エピタキシャル層３に、ボディ領域５および高濃度領域１１が形成される（ボディ領域および高濃度領域を形成する工程）。
ドライブイン拡散処理の後、図４Ｉに示すように、酸化膜２４上に、ソース領域９を形成すべき部分と対向する部分に開口を有するマスク２５が形成される。そして、マスク２５の開口を介して、エピタキシャル層３の表層部に、Ｎ型不純物のイオンが注入される（第３注入工程）。このイオン注入後、マスク２５は除去される。
さらに、図４Ｊに示すように、酸化膜２４上に、ソースコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク２６が形成される。そして、マスク２６の開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物のイオンが注入される（第４注入工程）。このイオン注入後、マスク２６は除去される。
さらに、図４Ｊに示すように、酸化膜２４上に、ソースコンタクト領域１０を形成すべき部分と対向する部分に開口を有するマスク２６が形成される。そして、マスク２６の開口を介して、エピタキシャル層３の表層部に、Ｐ型不純物のイオンが注入される（第４注入工程）。このイオン注入後、マスク２６は除去される。
その後、アニール処理が行なわれる。このアニール処理により、図４Ｋに示すように、エピタキシャル層３の表層部に、ソース領域９およびソースコンタクト領域１０が形成される。
以上の工程を経た後、酸化膜２４のトレンチ６外に存在する部分が除去され、トレンチ６の内面上のみに酸化膜２４が残されることにより、ゲート絶縁膜７が得られる（ゲート絶縁膜形成工程）。その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が形成される。そして、エッチングにより、層間絶縁膜１３にコンタクト孔１５などが形成された後、ソース配線１４、ゲート配線１６およびドレイン電極１７が形成されることにより、図３に示す半導体装置３１が得られる。
以上の工程を経た後、酸化膜２４のトレンチ６外に存在する部分が除去され、トレンチ６の内面上のみに酸化膜２４が残されることにより、ゲート絶縁膜７が得られる（ゲート絶縁膜形成工程）。その後、ＣＶＤ法により、エピタキシャル層３上に層間絶縁膜１３が形成される。そして、エッチングにより、層間絶縁膜１３にコンタクト孔１５などが形成された後、ソース配線１４、ゲート配線１６およびドレイン電極１７が形成されることにより、図３に示す半導体装置３１が得られる。
上記の製造工程では、図４Ｃで示される工程において、トレンチ６の側面３０および側面３０に隣接する領域にＰ型不純物を注入する。
そのため、図４Ｈで示されるドライブイン拡散処理時や、この処理以降の熱処理工程（たとえば、図４Ｋに示すアニール処理工程など）時に、側面３０や側面３０と隣接する部分に含有されるＰ型不純物が酸化膜２４中に吸い出されても、側面３０近傍のＰ型不純物濃度を、少なくともその周囲（高濃度領域１１を除く。）のＰ型不純物濃度と同じ程度に留めることができる。また、それとともに、側面３０と隣接する部分に高濃度領域１１を形成することができる。その結果、Ｎ-型領域４とソース領域９との間でのパンチスルーの発生を抑制することができる半導体装置を提供することができる。
そのため、図４Ｈで示されるドライブイン拡散処理時や、この処理以降の熱処理工程（たとえば、図４Ｋに示すアニール処理工程など）時に、側面３０や側面３０と隣接する部分に含有されるＰ型不純物が酸化膜２４中に吸い出されても、側面３０近傍のＰ型不純物濃度を、少なくともその周囲（高濃度領域１１を除く。）のＰ型不純物濃度と同じ程度に留めることができる。また、それとともに、側面３０と隣接する部分に高濃度領域１１を形成することができる。その結果、Ｎ-型領域４とソース領域９との間でのパンチスルーの発生を抑制することができる半導体装置を提供することができる。
図５は、本発明の第３の実施形態に係る半導体装置の構造を模式的に示す断面図である。図５において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
図５の半導体装置４１では、トレンチ６と高濃度領域１１との間にチャネルインプラ領域１２が形成されておらず、高濃度領域１１は、第１の実施形態と同様に、その上端部が、ソース領域９とソースコンタクト領域１０との境界部の近傍に配置され、その下端部が、Ｎ-型領域４の近傍に配置されている。これにより、高濃度領域１１は、ゲート幅と直交する方向におけるトレンチ６から遠い側の約半分が、ソースコンタクト領域１０の下方に配置されている。
図５の半導体装置４１では、トレンチ６と高濃度領域１１との間にチャネルインプラ領域１２が形成されておらず、高濃度領域１１は、第１の実施形態と同様に、その上端部が、ソース領域９とソースコンタクト領域１０との境界部の近傍に配置され、その下端部が、Ｎ-型領域４の近傍に配置されている。これにより、高濃度領域１１は、ゲート幅と直交する方向におけるトレンチ６から遠い側の約半分が、ソースコンタクト領域１０の下方に配置されている。
その他の構成は、前述の第１の実施形態の場合と同様であり、また、動作も同様である。つまり、ドレイン電極１７に適当な大きさの正電圧（ドレイン電圧）を印加しつつ、ゲート電極８の電位を制御することにより、ボディ領域５におけるゲート絶縁膜７との界面近傍にチャネルを形成して、ソース領域９とドレイン電極１７との間に電流を流すことができる。
このように、半導体装置４１では、ソースコンタクト領域１０の下方に、高濃度領域１１の一部が配置されている。
そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、Ｎ-型領域４、ゲート電極８およびＮ+型のソース領域９からなるトレンチゲート型ＶＤＭＯＳＦＥＴに大きな逆起電圧が印加されたときには、Ｎ-型領域４から高濃度領域１１を通過して、ソースコンタクト領域１０へとアバランシェ電流が流れる。これにより、Ｎ-型領域４、ボディ領域５およびソース領域９により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
そのため、たとえば、誘導負荷におけるターンオフ時に発生するフライバック電圧により、Ｎ-型領域４、ゲート電極８およびＮ+型のソース領域９からなるトレンチゲート型ＶＤＭＯＳＦＥＴに大きな逆起電圧が印加されたときには、Ｎ-型領域４から高濃度領域１１を通過して、ソースコンタクト領域１０へとアバランシェ電流が流れる。これにより、Ｎ-型領域４、ボディ領域５およびソース領域９により形成される寄生バイポーラトランジスタがオンになるのを防止することができ、その寄生バイポーラトランジスタがオンすることによる熱破壊（アバランシェ破壊）を防止することができる。その結果、アバランシェ耐量を向上することができる。
図６Ａ〜図６Ｋは、半導体装置４１の製造方法を工程順に示す模式的な断面図である。
まず、図６Ａに示すように、図２Ａと同様の工程により、Ｎ+型基板２上に、エピタキシャル層３が形成され、さらに、エピタキシャル層３がエッチングされることにより、トレンチ６が形成される（トレンチ形成工程）。
次に、図６Ｂに示すように、図２Ｂと同様の工程により、トレンチ６の内面に、ＳｉＯ2からなる犠牲酸化膜２３が形成される。
まず、図６Ａに示すように、図２Ａと同様の工程により、Ｎ+型基板２上に、エピタキシャル層３が形成され、さらに、エピタキシャル層３がエッチングされることにより、トレンチ６が形成される（トレンチ形成工程）。
次に、図６Ｂに示すように、図２Ｂと同様の工程により、トレンチ６の内面に、ＳｉＯ2からなる犠牲酸化膜２３が形成される。
続いて、図６Ｃに示すように、図２Ｃと同様の工程により、Ｐ型不純物（たとえば、ボロン）のイオンが、トレンチ６内に向けてゲート幅と直交する両側から斜めに注入される（第１注入工程）。
その後は、図２Ｄに示される、エピタキシャル層３の内部へのＮ型不純物イオンの注入が行なわれずに、図６Ｄ〜図６Ｋに示すように、図２Ｅ〜図２Ｌと同様の工程が行なわれることにより、図５に示す半導体装置４１が得られる。なお、上記の工程において、ソースコンタクト領域１０の下方に高濃度領域１１を形成するには、図６Ｃで示される工程において、たとえば、トレンチ６のゲート幅と直交する方向の幅が０．５μｍであり、トレンチ６の深さが１．０μｍであり、ハードマスク２２の厚さが０．５μｍである場合、ハードマスク２２の表面と直交する方向に対して１８°以上の傾斜角度（注入角度）で、Ｐ型不純物を斜め注入すればよい。
その後は、図２Ｄに示される、エピタキシャル層３の内部へのＮ型不純物イオンの注入が行なわれずに、図６Ｄ〜図６Ｋに示すように、図２Ｅ〜図２Ｌと同様の工程が行なわれることにより、図５に示す半導体装置４１が得られる。なお、上記の工程において、ソースコンタクト領域１０の下方に高濃度領域１１を形成するには、図６Ｃで示される工程において、たとえば、トレンチ６のゲート幅と直交する方向の幅が０．５μｍであり、トレンチ６の深さが１．０μｍであり、ハードマスク２２の厚さが０．５μｍである場合、ハードマスク２２の表面と直交する方向に対して１８°以上の傾斜角度（注入角度）で、Ｐ型不純物を斜め注入すればよい。
以上、本発明の複数の実施形態を説明したが、この発明は、他の形態で実施することもできる。たとえば、半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。
また、第３の実施形態における高濃度領域１１は、たとえば、図７に示されるように、そのゲート幅と直交する方向における幅が幅広に形成されていてもよい。具体的には、ソースコンタクト領域１０の同方向における幅とほぼ同じ幅で形成されていてもよい。そして、高濃度領域１１は、その一部がソースコンタクト領域１０の下方に配置されていてもよいし、図７に示されるように、その全部がソースコンタクト領域１０の下方に配置されていてもよい。
また、第３の実施形態における高濃度領域１１は、たとえば、図７に示されるように、そのゲート幅と直交する方向における幅が幅広に形成されていてもよい。具体的には、ソースコンタクト領域１０の同方向における幅とほぼ同じ幅で形成されていてもよい。そして、高濃度領域１１は、その一部がソースコンタクト領域１０の下方に配置されていてもよいし、図７に示されるように、その全部がソースコンタクト領域１０の下方に配置されていてもよい。
そして、上記した幅広の高濃度領域１１を形成するには、たとえば、図６Ｃに示される工程において、注入されるＰ型不純物イオンの加速度を段階的に増加させる。これにより、図８Ｃに示されるように、エピタキシャル層３の内部において、ゲート幅と直交する方向におけるトレンチ６からの距離が異なる複数の位置にイオンを注入して、イオンが注入される領域の同方向における幅を幅広にすればよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
３ エピタキシャル層
４ Ｎ-型領域
５ ボディ領域
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ ソース領域
１０ ソースコンタクト領域
１１ 高濃度領域
１２ チャネルインプラ領域
３０ 側面
３１ 半導体装置
４１ 半導体装置
５１ 半導体装置
３ エピタキシャル層
４ Ｎ-型領域
５ ボディ領域
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ ソース領域
１０ ソースコンタクト領域
１１ 高濃度領域
１２ チャネルインプラ領域
３０ 側面
３１ 半導体装置
４１ 半導体装置
５１ 半導体装置
Claims (5)
- 半導体層と、
前記半導体層の基層部に形成された第１導電型の第１導電型領域と、
前記半導体層に形成され、前記第１導電型領域に接する第２導電型のボディ領域と、
前記半導体層を表面から掘り下げて形成され、前記ボディ領域を貫通し、最深部が前記第１導電型領域に達するトレンチであって、深くなるにつれて幅が狭まるテーパ状に形成されたトレンチと、
前記トレンチの底面および側面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記トレンチに埋設されたゲート電極と、
前記半導体層の表層部において、前記トレンチに対してゲート幅と直交する方向の側方に形成され、前記ボディ領域に接する前記第１導電型のソース領域と、
前記ボディ領域において、前記トレンチに対してゲート幅と直交する方向に対向する位置に、前記トレンチの側面に沿って前記半導体層の表面に垂直な方向に対して傾斜する方向に延びるように、前記トレンチの外部に形成され、その周囲よりも高い第２導電型不純物濃度を有する前記第２導電型の高濃度領域とを備える、半導体装置。 - 前記ボディ領域において、前記トレンチと前記高濃度領域との間に、前記トレンチの側面に沿って前記半導体層の表面に垂直な方向に対して傾斜する方向に延びるように形成され、第１導電型不純物を含有するチャネルインプラ領域を備える、請求項１に記載の半導体装置。
- 前記高濃度領域が、前記トレンチの側面に隣接して形成されている、請求項１に記載の半導体装置。
- 前記半導体層の表層部には、前記ソース領域を貫通して前記ボディ領域に接する前記第２導電型のコンタクト領域が形成されており、
前記高濃度領域が、前記コンタクト領域の下方に形成されている、請求項１または２に記載の半導体装置。 - 第１導電型の半導体層を表面から掘り下げることにより、深くなるにつれて幅が狭まるテーパ状にトレンチを形成するトレンチ形成工程と、
前記半導体層の表面に対して傾斜する注入角度で、前記トレンチの側面から前記半導体層の内部に、第２導電型の不純物を注入する第１注入工程と、
前記半導体層の表面から前記半導体層の内部に、前記第２導電型の不純物を注入する第２注入工程と、
前記半導体層を熱処理して、前記第１注入工程および前記第２注入工程で注入された不純物を拡散させることにより、前記第２導電型のボディ領域を前記トレンチの側方に形成するとともに、このボディ領域における、前記トレンチに対して前記トレンチの幅方向に対向する位置に、その周囲よりも高い第２導電型不純物濃度を有する前記第２導電型の高濃度領域を、前記トレンチの側面に沿って前記半導体層の表面に垂直な方向に対して傾斜する方向に延びるように、前記トレンチの外部に形成する工程と、
前記ボディ領域に接する第１導電型のソース領域を形成するために、前記半導体層の表面から前記トレンチの周囲に、第１導電型の不純物を注入する第３注入工程と、
前記ソース領域を貫通して前記ボディ領域に接する前記第２導電型のコンタクト領域を形成するために、前記半導体層の表面から前記ソース領域に、前記第２導電型の不純物を注入する第４注入工程と、
前記トレンチの底面および側面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記トレンチにゲート電極を埋設する工程と
を含む、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008125139A JP5767430B2 (ja) | 2007-08-10 | 2008-05-12 | 半導体装置および半導体装置の製造方法 |
| US12/222,461 US8174066B2 (en) | 2007-08-10 | 2008-08-08 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007209808 | 2007-08-10 | ||
| JP2007209808 | 2007-08-10 | ||
| JP2008125139A JP5767430B2 (ja) | 2007-08-10 | 2008-05-12 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009065117A JP2009065117A (ja) | 2009-03-26 |
| JP5767430B2 true JP5767430B2 (ja) | 2015-08-19 |
Family
ID=40559398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008125139A Active JP5767430B2 (ja) | 2007-08-10 | 2008-05-12 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8174066B2 (ja) |
| JP (1) | JP5767430B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045123A (ja) * | 2008-08-11 | 2010-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
| WO2011108191A1 (ja) * | 2010-03-05 | 2011-09-09 | パナソニック株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5616720B2 (ja) | 2010-08-30 | 2014-10-29 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| US9818859B2 (en) * | 2011-08-26 | 2017-11-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quasi-vertical power MOSFET and methods of forming the same |
| JP2013219161A (ja) * | 2012-04-09 | 2013-10-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US8896060B2 (en) | 2012-06-01 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench power MOSFET |
| KR101301414B1 (ko) * | 2012-07-16 | 2013-08-28 | 삼성전기주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
| KR101838913B1 (ko) * | 2015-12-30 | 2018-03-15 | 한국과학기술원 | 복수의 나노와이어를 가진 터널링 전계효과 트랜지스터 및 그의 제조 방법 |
| KR102616853B1 (ko) * | 2016-07-15 | 2023-12-26 | 에스케이하이닉스 주식회사 | 3차원 반도체 집적 회로 장치 및 그 제조방법 |
| KR102335489B1 (ko) * | 2016-12-13 | 2021-12-03 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN111384171B (zh) * | 2018-12-28 | 2021-07-23 | 中国科学院苏州纳米技术与纳米仿生研究所 | 高沟道迁移率垂直型umosfet器件及其制备方法 |
| JP7140148B2 (ja) * | 2019-02-27 | 2022-09-21 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN113363308B (zh) * | 2020-03-05 | 2024-03-15 | 上海积塔半导体有限公司 | P沟道的沟槽型vdmos和沟槽型igbt |
| CN113363322B (zh) * | 2020-03-05 | 2023-12-08 | 上海积塔半导体有限公司 | N沟道的沟槽型vdmos和沟槽型igbt |
| CN113363324B (zh) * | 2020-03-05 | 2024-01-30 | 上海积塔半导体有限公司 | P沟道的平面型vdmos和平面型igbt |
| WO2023157422A1 (ja) * | 2022-02-18 | 2023-08-24 | ローム株式会社 | 半導体装置 |
| CN116564895B (zh) * | 2023-07-06 | 2023-09-08 | 捷捷微电(南通)科技有限公司 | 一种半导体器件制作方法和半导体器件 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| US4689656A (en) * | 1984-06-25 | 1987-08-25 | International Business Machines Corporation | Method for forming a void free isolation pattern and resulting structure |
| US4672410A (en) * | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
| JPH0793282B2 (ja) * | 1985-04-15 | 1995-10-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4833094A (en) * | 1986-10-17 | 1989-05-23 | International Business Machines Corporation | Method of making a dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
| US4980747A (en) * | 1986-12-22 | 1990-12-25 | Texas Instruments Inc. | Deep trench isolation with surface contact to substrate |
| US4819052A (en) * | 1986-12-22 | 1989-04-04 | Texas Instruments Incorporated | Merged bipolar/CMOS technology using electrically active trench |
| US5241210A (en) * | 1987-02-26 | 1993-08-31 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
| US5103276A (en) * | 1988-06-01 | 1992-04-07 | Texas Instruments Incorporated | High performance composed pillar dram cell |
| US5008719A (en) * | 1989-10-20 | 1991-04-16 | Harris Corporation | Dual layer surface gate JFET having enhanced gate-channel breakdown voltage |
| US5448083A (en) * | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
| US5910669A (en) * | 1992-07-24 | 1999-06-08 | Siliconix Incorporated | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof |
| US5341011A (en) * | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
| DE69329999T2 (de) * | 1993-12-29 | 2001-09-13 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Verfahren zur Herstellung integrierter Schaltungen, insbesondere intelligenter Leistungsanordnungen |
| US6693310B1 (en) * | 1995-07-19 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| JP3384198B2 (ja) * | 1995-07-21 | 2003-03-10 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| EP1408554B1 (de) * | 1996-02-05 | 2015-03-25 | Infineon Technologies AG | Durch Feldeffekt steuerbares Halbleiterbauelement |
| JP3610721B2 (ja) * | 1997-03-05 | 2005-01-19 | 株式会社デンソー | 炭化珪素半導体装置 |
| US6172398B1 (en) * | 1997-08-11 | 2001-01-09 | Magepower Semiconductor Corp. | Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage |
| US6337499B1 (en) * | 1997-11-03 | 2002-01-08 | Infineon Technologies Ag | Semiconductor component |
| US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
| KR100295063B1 (ko) * | 1998-06-30 | 2001-08-07 | 김덕중 | 트렌치게이트구조의전력반도체장치및그제조방법 |
| KR100275756B1 (ko) * | 1998-08-27 | 2000-12-15 | 김덕중 | 트렌치 절연 게이트 바이폴라 트랜지스터 |
| JP2006210368A (ja) * | 1999-07-02 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置及びその製造方法 |
| JP4708522B2 (ja) * | 1999-11-19 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP3634235B2 (ja) * | 2000-04-24 | 2005-03-30 | 株式会社豊田中央研究所 | 絶縁ゲート型半導体装置 |
| US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| EP1261036A3 (en) * | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
| WO2003028108A1 (fr) * | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semi-conducteur et procede de fabrication |
| JP3979258B2 (ja) * | 2002-05-21 | 2007-09-19 | 富士電機デバイステクノロジー株式会社 | Ｍｉｓ半導体装置およびその製造方法 |
| TW544847B (en) * | 2002-07-09 | 2003-08-01 | Nanya Technology Corp | Memory device having vertical transistor and trench capacitor |
| JP4570370B2 (ja) * | 2004-02-18 | 2010-10-27 | パナソニック株式会社 | 半導体装置 |
| KR100830982B1 (ko) * | 2004-05-12 | 2008-05-20 | 도요다 지도샤 가부시끼가이샤 | Ｉｇｂｔ |
| JP4800597B2 (ja) * | 2004-07-02 | 2011-10-26 | 株式会社豊田中央研究所 | 半導体装置 |
| JP4971595B2 (ja) * | 2005-03-15 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7553740B2 (en) * | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
| JP4939012B2 (ja) * | 2005-08-26 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2008130983A (ja) * | 2006-11-24 | 2008-06-05 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2009088198A (ja) * | 2007-09-28 | 2009-04-23 | Rohm Co Ltd | 半導体装置 |
-
2008
- 2008-05-12 JP JP2008125139A patent/JP5767430B2/ja active Active
- 2008-08-08 US US12/222,461 patent/US8174066B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009065117A (ja) | 2009-03-26 |
| US8174066B2 (en) | 2012-05-08 |
| US20090283823A1 (en) | 2009-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5569162B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| JP2013058575A (ja) | 半導体装置及びその製造方法 | |
| JP4440188B2 (ja) | 半導体装置の製造方法 | |
| JP2009088199A (ja) | 半導体装置 | |
| JP2006059940A (ja) | 半導体装置 | |
| JP2009246225A (ja) | 半導体装置 | |
| JP2005229066A (ja) | 半導体装置及びその製造方法 | |
| JP2008159916A (ja) | 半導体装置 | |
| JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5168876B2 (ja) | 半導体装置およびその製造方法 | |
| JP5975543B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5442951B2 (ja) | 半導体装置の製造方法 | |
| JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5563760B2 (ja) | 半導体装置 | |
| JP2004200441A (ja) | 半導体装置とその製造方法 | |
| JP3999225B2 (ja) | 半導体装置およびその製造方法 | |
| JP5390760B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009146946A (ja) | 半導体装置およびその製造方法 | |
| JP5465837B2 (ja) | 半導体装置 | |
| JP4728210B2 (ja) | 高耐圧縦型ｍｏｓトランジスタ | |
| JP4146857B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150619 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5767430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |