JP5616720B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5616720B2
JP5616720B2 JP2010192634A JP2010192634A JP5616720B2 JP 5616720 B2 JP5616720 B2 JP 5616720B2 JP 2010192634 A JP2010192634 A JP 2010192634A JP 2010192634 A JP2010192634 A JP 2010192634A JP 5616720 B2 JP5616720 B2 JP 5616720B2
Authority
JP
Japan
Prior art keywords
conductivity type
gate electrode
diffusion layer
conductivity
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010192634A
Other languages
English (en)
Other versions
JP2012049466A (ja
JP2012049466A5 (ja
Inventor
雅幸 橋谷
雅幸 橋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010192634A priority Critical patent/JP5616720B2/ja
Priority to TW100129953A priority patent/TWI525816B/zh
Priority to US13/199,283 priority patent/US8643093B2/en
Priority to KR1020110086472A priority patent/KR101798241B1/ko
Priority to CN201110253488.5A priority patent/CN102386233B/zh
Publication of JP2012049466A publication Critical patent/JP2012049466A/ja
Publication of JP2012049466A5 publication Critical patent/JP2012049466A5/ja
Application granted granted Critical
Publication of JP5616720B2 publication Critical patent/JP5616720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、トレンチ構造を備えた縦型ＭＯＳトランジスタを有する半導体装置およびその製造方法に関する。
近年、ボルテージレギュレータ、ボルテージディテクタに代表される電源ＩＣにおいて、搭載される携帯機器の小型化や多様化に伴ってチップサイズの縮小および出力電流の増加の傾向にある。その電源ＩＣを構成する素子の中でも電流を流すためのドライバ素子がチップ面積の多くを占有するため、これまでも、トレンチ構造を備えたＭＯＳトランジスタを採用することで、面積の縮小と実効的なＷ長が増大することによる高駆動能力化が図られてきた。
これまでにも、トレンチ構造を備えた半導体装置およびその製造方法に関して、例えば特許文献１あるいは特許文献２に紹介されている。
従来のトレンチ構造を備えた縦型ＭＯＳトランジスタの製造方法について、図３を基に説明する。図３は製造方法にもとづく工程順模式的断面図フローである。
まず、図３（Ａ）に示すように、第２導電型埋め込み層２１の上には、第１導電型ウェル拡散層２２（ボディと呼ばれる）が形成されており、その表面には熱酸化膜２３および堆積酸化膜２４、レジスト膜２５が積層されており、部分的にエッチングされている。
次に図３（Ｂ）に示すように、レジスト膜２５を除去した後、上記パターニングされた熱酸化膜２３および堆積酸化膜２４で積層されたハードマスクを用いてエッチングによりトレンチ溝２６を形成させる。引き続き、図３（Ｃ）に示すように、ハードマスクとして用いた熱酸化膜２３および堆積酸化膜２４を除去した後、トレンチ溝２６の形状改善のため犠牲酸化膜２７を熱酸化にて形成する。
その後、図３（Ｄ）に示すように、犠牲酸化膜２７を除去して、ゲート絶縁膜２８を熱酸化で形成し、さらに、不純物を含んだドープド多結晶シリコン膜２９を堆積する。
次に図３（Ｅ）に示すように、レジスト膜３１でパターニングしてドープド多結晶シリコン膜２９をオーバーエッチすることでゲート電極３０を得る。
その後、図３（Ｆ）に示すようにレジスト膜３２をパターニングしてソース領域を形成するための第２導電型の不純物添加を行い、引き続き、図３（Ｇ）に示すように新たにレジスト膜３３をパターニングして基板電位領域を形成するための第１導電型の不純物添加を行う。
その後、図３（Ｈ）に示すように、熱処理にて、第２導電型ソース高濃度拡散層３４および第１導電型基板電位高濃度拡散層３５を形成させる。引き続き、層間絶縁膜３６を堆積させた後、ゲート電極３０、第２導電型ソース高濃度拡散層３４および第１導電型基板電位高濃度拡散層３５の電気的接続を取るためのコンタクト孔３７を形成し、タングステンなどのプラグを埋め込み、ソース基板電位配線３９およびゲート電位配線３８を形成する。
これにより、第１導電型ウェル拡散層２２に形成されたトレンチ溝２６を備えた、縦方向に動作するトレンチ構造を備えた縦型ＭＯＳトランジスタの素子構造が整う。
特開平１０−３２３３１号公報 特開２００８−３４７９４号公報
しかしながら、上述の従来の半導体装置の製造方法では、トレンチ構造を備えた縦型ＭＯＳトランジスタのトレンチ溝から引き出したゲート電極にコンタクト孔を設置する際のゲート電極直下の基板に高濃度拡散層が形成されないことで素子の一部で電流が得られないという問題があった。
本発明は以上のような点に着目した半導体装置の製造方法で、トレンチ構造を備えた縦型ＭＯＳトランジスタのトレンチ溝から引き出したゲート電極に隣接して厚膜酸化膜を形成し、それを除去することで周囲平面より低い面および傾斜面を有する段差部を形成することで、ソース高濃度拡散層形成のためのイオン注入においてゲート電極直下に高濃度拡散層を形成させることが可能であることから、素子の一部で電流が得られない問題を解消してさらなる高駆動能力化を可能とすることができる。
上記課題を解決するために、本発明の半導体装置およびその製造方法は次の構成をとる。
（１）第１導電型半導体基板中に第２導電型埋め込み層を有した第１導電型エピタキシャル成長層の一部に第１導電型ウェル拡散層を形成して半導体基板とし、半導体基板表面から第２導電型埋め込み層に達する深さで形成されたトレンチ溝にゲート絶縁膜を介してゲート電極を埋め込んだトレンチ構造を備え、第１導電型ウェル拡散層のトレンチ構造以外の残された島部の上部に形成された第２導電型ソース高濃度拡散層および第１導電型基板電位拡散層を備え表面露出部にはゲート絶縁膜を介してトレンチ構造からゲート電極を引き出して電気的接続を取るためのコンタクト孔設置し配線を備え、島部の上部に形成された第２導電型ソース高濃度拡散層および第１導電型基板電位拡散層を共通に接触する配線を備えることでトレンチ構造側面をチャネルとして動作する縦型ＭＯＳトランジスタにおいて、トレンチ溝から引き出したゲート電極に隣接して厚膜酸化膜を形成し除去することで周囲平面より低くかつ傾斜面を有する段差部を形成しゲート電極直下に第２導電型ソース高濃度拡散層形成することを特徴とした半導体装置とする。
（２）前記半導体装置の製造方法であって、前記厚膜酸化膜はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって形成される埋め込み酸化膜であることを特徴とする半導体装置の製造方法とする。
（３）前記半導体装置の製造方法であって、ゲート電極直下に形成する第２導電型ソース高濃度拡散層の形成方法はスピン注入法あるいはステップ注入法でおこなうことを特徴とする半導体装置の製造方法とする。
（４）前記半導体装置においてにおいて、第１導電型ウェル拡散層中のトレンチ構造の形状は格子状あるいはストライプ状であることを特徴とする半導体装置とする。
上述したように、本発明はトレンチ構造を備えた縦型ＭＯＳトランジスタのトレンチ溝か引き出したゲート電極に隣接して厚膜酸化膜を形成し、それを除去することで周囲平面より低い面および傾斜面を有する段差部を形成することで、ソース高濃度拡散層形成のためのイオン注入においてゲート電極直下に高濃度拡散層を形成することが可能であることから、素子の一部で電流が得られない問題を解消して高駆動能力化が可能となる。あわせて、ゲート電極直下にソース高濃度拡散層を形成しようとする際に生じる、ゲート電極の一部の幅を縮小させることでＡＣ動作時のゲート電極インピーダンスの増加の懸念を解消可能である半導体装置およびその製造方法を提供する。
本発明の実施例を示す模式的断面図による工程フローである。 本発明の特徴を示す実施例の特徴的平面図である。 従来の製造方法を示す模式的断面図フローである。 本発明の特徴を示す工程断面図フローの補足図である。
以下、本発明の形態を図面に基づいて説明する。図１は本発明の半導体装置の製造方法の実施例を示す模式的断面図フローである。なお、下記模式的断面図フローは、図２（Ｂ）で示す、本発明の半導体装置の製造方法で得られる素子平面図のＢ−Ｂ´断面図を用いる。
図１（Ａ）は、トレンチエッチングのためのハードマスクの形成が終わった状態の基板を示している。基板は、第１導電型半導体基板５１、例えば、Ｐ型半導体基板としてホウ素を添加した抵抗率２０Ωｃｍから３０Ωｃｍの不純物濃度の半導体基板に、第２導電型埋め込み層１、例えば砒素、燐、アンチモンなどの不純物が例えば１×１０16ａｔｏｍｓ／ｃｍ3から１×１０18ａｔｏｍｓ／ｃｍ3程度の濃度で拡散されたＮ型埋め込み層を部分的に形成し、第１導電型エピタキシャル成長層５２を例えば数μｍから数十μｍの厚さとなるように成長させたものであり、さらに後にトレンチ構造を備える領域には、第１導電型ウェル拡散層２（ボディと呼ばれる）を、例えばホウ素あるいは二フッ化ホウ素などの不純物をドーズ量は例えば１×１０12ａｔｏｍｓ／ｃｍ2から１×１０13ａｔｏｍｓ／ｃｍ2でイオン注入して形成する。上記の第２導電型埋め込み層１が例えばＰ型埋め込み層ならホウ素などの不純物を上記の濃度になるように不純物添加を行なう。第１導電型半導体基板、第２導電型埋め込み層１および第１導電型エピタキシャル成長層の導電型は本発明の本質とは関係ない。なお、以下の図では第１導電型の半導体基板７と第１導電型のエピタキシャル成長層を省略してある。
さらに後にトレンチ構造を備える領域の第１導電型ウェル拡散層２の表面の一部に本発明の特徴のひとつである、厚膜酸化膜３、例えば素子分離用のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）のような埋め込み酸化膜を、例えば数百ｎｍの膜厚で備えておく。さらにトレンチエッチングのためのハードマスクを形成するために、第１導電型ウェル拡散層２の表面では、積層された膜厚が例えば数十ｎｍから数百ｎｍの熱酸化膜４および膜厚が例えば数百ｎｍから１μｍの堆積酸化膜５が、レジスト膜６のパターンを用いて、エッチングにより除去されており、開口部が設けられている。このときのハードマスクは、後のトレンチエッチングで十分な耐性が得られるならば熱酸化膜あるいは堆積酸化膜どちらかの単層構造も可能である。さらに、ここでのハードマスクにはレジスト膜あるいは窒化膜も使用でき、問題はない。
次に図１（Ｂ）に示すように、レジスト膜６を除去した後、上記パターニングされた熱酸化膜４および堆積酸化膜５で積層されたハードマスクを用いてエッチングによりトレンチ溝７を形成させる。トレンチ溝７の深さに関しては、第２導電型埋め込み層１に達することが好ましい。さらに、トレンチ溝７の平面形状に関しては、図２（Ｂ）および図２（Ｃ）に示すように格子状でもストライプ状でも形成可能である。従って、トレンチ溝の形成されない領域は、平面的には島状に孤立した島状領域であり、周囲をトレンチ溝に取り囲まれている。
引き続き、図１（Ｃ）に示すように、ハードマスクとして用いた熱酸化膜４および堆積酸化膜５を除去した後、トレンチ溝７の形状改善のため犠牲酸化膜８を例えば膜厚は数ｎｍから数十ｎｍの熱酸化にて形成する。その後図１（Ｄ）に示すように、犠牲酸化膜８を除去すると同じくして厚膜酸化膜３を除去する。このとき、本発明の特徴のひとつである、厚膜酸化膜３を除去した領域は周囲平面より低くなりかつ傾斜面が形成された段差部となる。引き続き、ゲート絶縁膜９、例えば膜厚が数百Åから数千Åの熱酸化膜を形成する。さらにドープト多結晶シリコン膜１０を好ましくは膜厚を１００ｎｍから５００ｎｍで堆積し、トレンチ溝に多結晶シリコン膜１０を充填する。ここでのドープト多結晶シリコン膜１０の導電型は例えば第１導電型でも第２導電型でも可能である。
次に図１（Ｅ）に示すように、レジスト膜１２でパターニングしてドープト多結晶シリコン膜１０をオーバーエッチしてゲート電極１１を得る。このとき本発明の特徴のひとつである、厚膜酸化膜３を除去した領域にはゲート電極１１が被覆されないようにパターニングし、ゲート電極１１の端部が厚膜酸化膜３の端部に位置するように形成する。さらにここで素子平面図の図２を用いて説明する。図２（Ａ）、（Ｂ）および（Ｃ）はいずれもトレンチ構造を備えた縦型ＭＯＳトランジスタを基本セルとして、少なくとも数百個から数千個のオーダーでチップ内に集積されている。
図２（Ａ）、（Ｂ）および（Ｃ）中に図示してあるＣはゲート電極１１と電気的接続を取るためのコンタクト孔Ｃである。図２（Ａ）に示すのはゲート電極１１を図中Ａ部分で幅を細くパターニングすることで図２（Ａ）中Ｄに示すように後に形成される第２導電型ソース高濃度拡散層１５を形成する製造方法であるが、この場合、素子の一部で電流が得られない問題はかなり解消するが、ゲート電極のインピーダンスが増加することでＡＣ動作時の特性劣化が懸念される。インピーダンスを低下させるために、ゲート電極１１のＡ部分の幅を拡げると、ゲート電極１１のＡ部分直下には第２導電型ソース高濃度拡散層１５が形成されないため、素子の一部で電流が得られなくなる。
これに対して、図２（Ｂ）および（Ｃ）の平面図に示す本発明の半導体装置においては、上述の厚膜酸化膜３の除去によって形成された周囲平面より低い面および傾斜面を有する段差部をゲート電極１１に隣接して形成することで、ゲート電極１１直下に第２導電型ソース高濃度拡散層１５の形成が可能になり、素子の一部で電流が得られない問題を解消して高駆動能力化が可能であり、かつ、ゲート電極１１の一部の幅を縮小することはない。
その後、図１（Ｆ）に示すようにレジスト膜１３をパターニングしてソース領域を形成するための第２導電型の不純物添加を行う。不純物添加はイオン注入法でおこなう。このとき、図４（Ａ）に示すように、注入されるイオンに対し半導体基板を傾斜させスピン注入あるいはステップ注入でおこなうことで、本発明の特徴である厚膜酸化膜３の除去によって形成された周囲平面より低い面および傾斜面を有する段差部からゲート電極１１の下面にイオン注入される。
さらに、図１（Ｇ）に示すようにレジスト膜１３を除去したのち、新たにレジスト膜１４をパターニングして基板電位領域を形成するための第１導電型の不純物添加を行う。不純物添加はイオン注入法でおこなう。図１（Ｆ）および図１（Ｇ）のイオン注入に関して、導電型がＮ型なら例えば砒素あるいは燐を好ましくは１×１０15ａｔｏｍｓ／ｃｍ2から１×１０16ａｔｏｍｓ／ｃｍ2のドーズ量でイオン注入する。一方で、導電型がＰ型ならホウ素あるいはニフッ化ホウ素を好ましくは１×１０15ａｔｏｍｓ／ｃｍ2から１×１０16ａｔｏｍｓ／ｃｍ2のドーズ量でイオン注入する。
さらに、ここでのソース領域および基板電位領域への不純物添加は、トレンチ溝７を備えない同一チップ内のＭＯＳトランジスタと同一条件で同時におこなうことが可能である。
その後、図１（Ｈ）に示すように、８００℃〜１０００℃で数時間熱処理することで、ゲート電極１１直下に第２導電型ソース高濃度拡散層１５が形成される。あわせて、上記熱処理と同じくして、第１導電型基板電位高濃度拡散層１６を形成させる。これにより、第１導電型ウェル拡散層２に形成されたトレンチ溝７を備えて、縦方向に動作するトレンチ構造を備えた縦型ＭＯＳトランジスタの素子構造が整う。
引き続き、層間絶縁膜１７、例えば膜厚は数百ｎｍから１μｍで積層させた後、ゲート電極１１、第２導電型ソース高濃度拡散層１５および第１導電型基板電位高濃度拡散層１６の電気的接続を取るためのコンタクト孔１８を形成し、タングステンなどのプラグを埋め込み、ソース基板電位配線１９およびゲート電位配線２０を形成する。
以上より、本発明の特徴である、トレンチ溝から引き出したゲート電極に隣接して形成した厚膜酸化膜を除去することで周囲平面より低い面および傾斜面を有する段差部を形成し、ソース高濃度拡散層をイオン注入法によってゲート電極直下に形成可能であることから、素子の一部で電流が得られない問題を解消して高駆動能力化が可能な半導体装置およびその製造方法である。
１、２１ 第２導電型埋め込み層
２、２２ 第１導電型ウェル拡散層
３ 厚膜酸化膜
４、８、１９、２３ 熱酸化膜
５、２０ 堆積酸化膜
６、１２、１３、１４ レジスト膜
２５、３１、３２、３３ レジスト膜
７、２６ トレンチ溝
９、２８ ゲート絶縁膜
１０、２９ ドープト多結晶シリコン膜
１１、３０ ゲート電極
１５、３４ 第２導電型ソース高濃度拡散層
１６、３５ 第１導電型基板電位高濃度拡散層
１７、３６ 層間絶縁膜
１８、３７ コンタクト孔
１９、３９ ソース基板電位配線
２０、３８ ゲート電位配線
５１ 第１導電型半導体基板
５２ 第１導電型エピタキシャル成長層

Claims (3)

  1. 第１導電型半導体基板と、
    前記第１導電型半導体基板上に第２導電型埋め込み層を挟んで設けられた第１導電型エピタキシャル成長層と、
    前記第２導電型埋め込み層の上の前記第１導電型エピタキシャル成長層の一部に形成された第１導電型ウェル拡散層と、
    前記第１導電型ウェル拡散層の表面から前記第２導電型埋め込み層に達する深さで形成された、最外郭は矩形をなし、内部は格子状あるいはストライプ状の互いに連結したトレンチ溝と、
    前記トレンチ溝の表面に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記トレンチ溝を充填している多結晶シリコン膜からなる第１のゲート電極と、
    第１導電型ウェル拡散層の前記トレンチ溝でない島状領域の表面の上部に形成された第１の第２導電型ソース高濃度拡散層および第１導電型基板電位拡散層と、
    前記矩形をなすトレンチ溝の一辺に沿って前記第１のゲート電極から前記トレンチ溝の外に延伸された第２のゲート電極と、
    前記第２のゲート電極上に配置されたコンタクト孔と
    前記第１導電型ウェル拡散層の表面に、前記第２のゲート電極に沿って設けられた、周囲平面より低い面、および、前記低い面と前記第２のゲート電極との間に設けられた傾斜面からなる段差部と、
    前記段差部から前記第２のゲート電極の下を通り前記トレンチ溝に達するように設けられた第２の第２導電型ソース高濃度拡散層と、
    を有する半導体装置。
  2. 請求項１に記載の半導体装置の製造方法であって、前記段差部をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）による埋め込み酸化膜である厚膜酸化膜をエッチング除去することにより形成する半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、スピン注入法あるいはステップ注入法によるイオン注入で前記第２のゲート電極の下に形成される前記第２の第２導電型ソース高濃度拡散層の形成をおこなう半導体装置の製造方法。
JP2010192634A 2010-08-30 2010-08-30 半導体装置およびその製造方法 Expired - Fee Related JP5616720B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010192634A JP5616720B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその製造方法
TW100129953A TWI525816B (zh) 2010-08-30 2011-08-22 Semiconductor device and manufacturing method thereof
US13/199,283 US8643093B2 (en) 2010-08-30 2011-08-24 Semiconductor device and method of manufacturing the same
KR1020110086472A KR101798241B1 (ko) 2010-08-30 2011-08-29 반도체 장치 및 그 제조 방법
CN201110253488.5A CN102386233B (zh) 2010-08-30 2011-08-30 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010192634A JP5616720B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2012049466A JP2012049466A (ja) 2012-03-08
JP2012049466A5 JP2012049466A5 (ja) 2013-07-25
JP5616720B2 true JP5616720B2 (ja) 2014-10-29

Family

ID=45695989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010192634A Expired - Fee Related JP5616720B2 (ja) 2010-08-30 2010-08-30 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US8643093B2 (ja)
JP (1) JP5616720B2 (ja)
KR (1) KR101798241B1 (ja)
CN (1) CN102386233B (ja)
TW (1) TWI525816B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616720B2 (ja) * 2010-08-30 2014-10-29 セイコーインスツル株式会社 半導体装置およびその製造方法
JP6077251B2 (ja) * 2012-09-28 2017-02-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR102046987B1 (ko) 2013-08-30 2019-11-20 삼성전자 주식회사 반도체 소자 및 그 제조방법
TWI559531B (zh) * 2014-08-20 2016-11-21 新唐科技股份有限公司 絕緣閘極雙極性電晶體及其製造方法
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
CN109461769B (zh) * 2018-12-10 2024-03-12 无锡紫光微电子有限公司 一种沟槽栅igbt器件结构及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876670B2 (ja) 1989-12-26 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JP3092834B2 (ja) 1992-01-17 2000-09-25 三菱電機株式会社 素子分離のための半導体装置およびその製造方法
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
JP2000223705A (ja) * 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
KR100381953B1 (ko) * 2001-03-16 2003-04-26 삼성전자주식회사 노어형 플래시 메모리 소자의 제조방법
JP4025063B2 (ja) * 2001-12-06 2007-12-19 株式会社ルネサステクノロジ 半導体装置
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
JP5302493B2 (ja) * 2005-03-30 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5984282B2 (ja) 2006-04-27 2016-09-06 富士電機株式会社 縦型トレンチ型絶縁ゲートｍｏｓ半導体装置
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
US8431958B2 (en) * 2006-11-16 2013-04-30 Alpha And Omega Semiconductor Ltd Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
WO2008153142A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
JP5767430B2 (ja) 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP5386120B2 (ja) 2008-07-15 2014-01-15 ローム株式会社 半導体装置および半導体装置の製造方法
JP2010147219A (ja) * 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置及びその製造方法
WO2011148427A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device
DE102010030768B4 (de) * 2010-06-30 2012-05-31 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
JP5616720B2 (ja) * 2010-08-30 2014-10-29 セイコーインスツル株式会社 半導体装置およびその製造方法
WO2012144147A1 (ja) * 2011-04-20 2012-10-26 パナソニック株式会社 縦型ゲート半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2012049466A (ja) 2012-03-08
KR101798241B1 (ko) 2017-11-15
CN102386233A (zh) 2012-03-21
US8643093B2 (en) 2014-02-04
KR20120021240A (ko) 2012-03-08
CN102386233B (zh) 2015-11-11
TW201214708A (en) 2012-04-01
US20120049275A1 (en) 2012-03-01
TWI525816B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
US9892974B2 (en) Vertical power MOSFET and methods of forming the same
JP5298565B2 (ja) 半導体装置およびその製造方法
JP5616720B2 (ja) 半導体装置およびその製造方法
JP5159365B2 (ja) 半導体装置およびその製造方法
TWI423343B (zh) 半導體積體電路裝置及其製造方法
TWI503983B (zh) 半導體裝置及其製造方法
JP2008135474A (ja) 半導体装置
TWI470699B (zh) 具有超級介面之溝槽型功率電晶體元件及其製作方法
JP2008159916A (ja) 半導体装置
KR101469343B1 (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
JP5881100B2 (ja) 半導体装置の製造方法
JP5522907B2 (ja) ＳｉＣ膜の加工方法、半導体装置およびその製造方法
JP2012216577A (ja) 絶縁ゲート型半導体装置
JP5719899B2 (ja) 半導体装置
JP2013089618A (ja) 半導体装置
JP5386120B2 (ja) 半導体装置および半導体装置の製造方法
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP6243748B2 (ja) 半導体素子及びその製造方法
US8823138B1 (en) Semiconductor resistor including a dielectric layer including a species creating fixed charges and method for the formation thereof
JP5070751B2 (ja) 半導体装置およびその製造方法
JP5390758B2 (ja) 半導体装置
JP4950648B2 (ja) 半導体装置およびその製造方法
JP2009049315A (ja) 半導体装置および半導体装置の製造方法
JP2009266961A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140912

R150 Certificate of patent or registration of utility model

Ref document number: 5616720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees