JP4950648B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4950648B2 JP4950648B2 JP2006338256A JP2006338256A JP4950648B2 JP 4950648 B2 JP4950648 B2 JP 4950648B2 JP 2006338256 A JP2006338256 A JP 2006338256A JP 2006338256 A JP2006338256 A JP 2006338256A JP 4950648 B2 JP4950648 B2 JP 4950648B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- drain
- source
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
前田和夫、「はじめての半導体プロセス」、工業調査会、2000年12月10日、p30
(1)半導体基板上の第一導電型の半導体層上に薄い酸化膜領域を形成する工程と、前記第一導電型の半導体層上の特定の領域に、前記薄い酸化膜より厚い熱酸化膜を形成する工程と、前記第一導電型の半導体層上の熱酸化膜をすべて除去することにより半導体表面の高さが高い領域と低い領域の2つの領域を形成する工程と、前記第一導電型の半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極に不純物を導入する工程と、前記第一導電型の半導体層内にソースおよびドレインとなる第二導電型の第一の濃度を有する第一の不純物拡散層を前記ゲート電極直下から前記半導体表面の高さが高い領域にかけて形成する工程と、第二導電型の第二の濃度を有する第二の不純物拡散層を前記第一の不純物拡散層に接する位置に形成する工程と、前記半導体基板上に層間絶縁膜を形成する工程と、前記第一の不純物拡散層および前記第二の不純物拡散層との電気的接続をとるためのコンタクトホールを前記半導体表面の高さが高い領域に形成する工程と、配線金属を堆積し、前記第一および第二の不純物拡散層と前記配線金属とを前記コンタクトホールを介して電気的に接続する工程とを有する半導体装置の製造方法とした。
(2)前記半導体表面の高さが高い領域と低い領域の2つの領域の高低差が、0.1μm〜1μmとなるように熱酸化を行うこととした。
(3)前記厚い酸化膜の形成工程は、シリコン窒化膜を用いたLOCOS法であることとした。
(4)前記シリコン窒化膜の膜厚は、10nm〜200nmであることとした。
その後、図1(b)に示したように、ウェットエッチングにより表面のシリコン酸化膜をすべて除去すると、シリコン凸部5が出来上がる。このときのシリコン凸部5の高さは、前述の厚い酸化膜の半分程度であり、0.1μmから1μmとなる。
2 Pウェル
3 厚い酸化膜
4 コンタクト形成予定領域
5 シリコン凸部
6 フィールド絶縁膜
7 ゲート絶縁膜
8 多結晶シリコンゲート
9 ソースおよびドレイン高濃度領域
10 ソースおよびドレイン低濃度領域
11 コンタクトホール
12 配線金属
13 層間絶縁膜
21 P型半導体基板
22 Pウェル
23 フィールド絶縁膜
24 ゲート絶縁膜
25 多結晶シリコンゲート
26 ソースおよびドレイン高濃度領域
27 ソースおよびドレイン低濃度領域
28 層間絶縁膜
29 コンタクトホール
30 配線金属
Claims (5)
- 半導体基板上の第一導電型の半導体層上に薄い酸化膜を形成する工程と、
前記第一導電型の半導体層上の特定の領域に、前記薄い酸化膜よりも厚い熱酸化膜を形成する工程と、
前記薄い酸化膜および前記熱酸化膜をすべて除去することにより、前記半導体基板の表面の高さが低い領域と、前記低い領域の両側に位置する前記半導体基板の表面の高さが高い領域とを形成する工程と、
前記第一導電型の半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に多結晶シリコンを堆積し、続いて前記多結晶シリコンに不純物を導入する工程と、
前記多結晶シリコンにパターニングを施し、前記低い領域の上にのみゲート電極を形成する工程と、
前記第一導電型の半導体層内に、ソースおよびドレインの高濃度領域となる第二導電型の第一の不純物拡散層を、前記ゲート電極から間隔を置いて前記半導体基板の表面の高さが高い領域の外側となる低い領域に形成する工程と、
前記第一導電型の半導体層内に、ソースおよびドレインの低濃度領域となる、不純物濃度が前記高濃度領域よりも低い第二導電型の第二の不純物拡散層を、前記ゲート電極端部直下の前記低い領域から前記高い領域の全体にかけて配置し、前記ソースおよびドレインの高濃度領域である前記第一の不純物拡散層とそれぞれ接して形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記ソースおよびドレインと電気的接続をとるためのコンタクトホールを前記高い領域上の前記層間絶縁膜に形成する工程と、
配線金属を堆積し、前記ソースおよびドレインと前記配線金属とを、前記コンタクトホールを介してそれぞれ電気的に接続する工程と、
を有する半導体装置の製造方法。 - 前記高い領域と前記低い領域との2つの領域の高低差が、0.1μm〜1μmとなるように熱酸化を行う、ことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記厚い熱酸化膜の形成工程は、シリコン窒化膜を用いたLOCOS法である、ことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記シリコン窒化膜の膜厚は、10nm〜200nmである、ことを特徴とする請求項3に記載の半導体装置の製造方法。
- 半導体基板と、
前記半導体基板の表面に設けられた、前記半導体基板の表面の高さが低い領域および前記低い領域の両側に位置する前記半導体基板の表面の高さが高い領域を有する第一導電型の半導体層と、
前記第一導電型の半導体層上に設けられたゲート絶縁膜と、
前記低い領域にある前記ゲート絶縁膜上にのみ設けられたゲート電極と、
前記第一導電型の半導体層内の表面近傍に、前記ゲート電極から間隔を置いて前記半導体基板の表面の高さが高い領域の外側となる低い領域に配置された、ソースおよびドレインの高濃度領域となる第二導電型の第一の不純物拡散層と、
前記第一導電型の半導体層内に、前記ゲート電極端部直下の前記低い領域から前記高い領域の全体にかけて配置され、前記ソースおよびドレインの高濃度領域である前記第一の不純物拡散層とそれぞれ接して配置された、ソースおよびドレインの低濃度領域となる、不純物濃度が前記高濃度領域よりも低い第二導電型の第二の不純物拡散層と、
前記半導体基板上に設けられた層間絶縁膜と、
前記高い領域上の前記層間絶縁膜に設けられた、前記ソースおよびドレインと電気的接続をとるためのコンタクトホールと、
前記コンタクトホールを介して前記ソースおよびドレインとそれぞれ電気的に接続された配線金属と、
からなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338256A JP4950648B2 (ja) | 2006-12-15 | 2006-12-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006338256A JP4950648B2 (ja) | 2006-12-15 | 2006-12-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153346A JP2008153346A (ja) | 2008-07-03 |
JP4950648B2 true JP4950648B2 (ja) | 2012-06-13 |
Family
ID=39655232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006338256A Expired - Fee Related JP4950648B2 (ja) | 2006-12-15 | 2006-12-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4950648B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5753981A (ja) * | 1980-09-17 | 1982-03-31 | Toshiba Corp | Handotaisochinoseizohoho |
JPS63127570A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
JPH04350971A (ja) * | 1991-05-28 | 1992-12-04 | Sharp Corp | 半導体装置の製造方法 |
JPH0567688A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | 半導体装置とその製造方法 |
KR940022917A (ko) * | 1993-03-10 | 1994-10-22 | 김광호 | 채널로부터 분리된 드레인을 구비한 모스에프이티(mosfet) 소자의 제조 방법 |
JPH08264775A (ja) * | 1995-03-27 | 1996-10-11 | Sanyo Electric Co Ltd | 高耐圧mosトランジスタとその製造方法 |
JPH0955495A (ja) * | 1995-08-14 | 1997-02-25 | Sony Corp | トランジスタ及びその製造方法 |
JPH1197675A (ja) * | 1997-09-22 | 1999-04-09 | Nittetsu Semiconductor Kk | 半導体装置及びその製造方法 |
JP3461277B2 (ja) * | 1998-01-23 | 2003-10-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2005044944A (ja) * | 2003-07-25 | 2005-02-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置 |
JP2005223109A (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-12-15 JP JP2006338256A patent/JP4950648B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008153346A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079687B2 (ja) | Soiデバイスの製造方法 | |
TWI412130B (zh) | 半導體裝置及其製造方法 | |
JP4783050B2 (ja) | 半導体装置及びその製造方法 | |
JP5078312B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US9171916B1 (en) | LDMOS with thick interlayer-dielectric layer | |
JP2010050219A (ja) | 半導体装置及びその製造方法 | |
JP2008130983A (ja) | 半導体装置およびその製造方法 | |
JP5616823B2 (ja) | 半導体装置およびその製造方法 | |
JP5616720B2 (ja) | 半導体装置およびその製造方法 | |
JP5331497B2 (ja) | 半導体装置およびその製造方法 | |
JP5881100B2 (ja) | 半導体装置の製造方法 | |
JP2010118622A (ja) | 半導体装置及びその製造方法 | |
US20230178648A1 (en) | Nmos half-bridge power device and manufacturing method thereof | |
KR100935770B1 (ko) | 반도체 소자 및 이의 제조방법 | |
JP4950648B2 (ja) | 半導体装置およびその製造方法 | |
JP5925419B2 (ja) | オフトラ型esd保護素子およびその製造方法 | |
KR20040066024A (ko) | 반도체 장치와 그 제조 방법 | |
US20220416093A1 (en) | Semiconductor device with embedded schottky diode and manufacturing method thereof | |
JP5784269B2 (ja) | 半導体装置及びその製造方法 | |
JP2005322730A (ja) | 半導体装置及びその製造方法 | |
TWI397151B (zh) | 高壓半導體裝置的製造方法 | |
JP2006324468A (ja) | 半導体装置およびその製造方法 | |
JP2009117748A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2007235084A (ja) | 半導体装置およびその製造方法 | |
JP2005347372A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090826 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4950648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |