JP5784269B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5784269B2 JP5784269B2 JP2009257786A JP2009257786A JP5784269B2 JP 5784269 B2 JP5784269 B2 JP 5784269B2 JP 2009257786 A JP2009257786 A JP 2009257786A JP 2009257786 A JP2009257786 A JP 2009257786A JP 5784269 B2 JP5784269 B2 JP 5784269B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration diffusion
- layer
- low
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 179
- 239000000758 substrate Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 198
- 230000015556 catabolic process Effects 0.000 description 18
- 239000002344 surface layer Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、トランジスタの高耐圧特性を維持しながらオン抵抗を低減することが可能な半導体装置及びその製造方法に関する。
高電圧、大電流を制御するパワー半導体装置では、ソース／ドレイン間の耐圧が数１０〜数１００Ｖと高い高耐圧のＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）が用いられている。高耐圧のＭＯＳ型ＦＥＴにおいては、高耐圧を得るためにドレインを特殊な構造としており、その結果として低耐圧ＭＯＳ型ＦＥＴに比べて素子サイズが非常に大きくなっている。そのため、高耐圧のＭＯＳ型ＦＥＴでは、オン抵抗が高くなりやすい。
例えば特許文献１には、ドレイン拡散層の下に埋め込み拡散層を形成することにより、オン電流を増加させることができる、と記載されている。特許文献１において埋め込み拡散層は、コンタクトの下方にのみ形成されている。
しかし、特許文献１に記載の技術では、埋め込み拡散層はコンタクトの下方にのみ形成されているため、ドレイン抵抗を十分低抵抗にすることは難しかった。ドレイン抵抗を低くする方法の一つに、ドレインを形成する拡散層の濃度を高くする方法がある。しかしこの方法では、ソース／ドレイン間の耐圧が低くなってしまう。このように、トランジスタの高耐圧特性を維持しながらオン抵抗を低減することは難しかった。
本発明によれば、基板と、
前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記基板に形成され、平面視において前記ゲート電極を介して互いに対向している第１導電型の第１高濃度拡散層及び第１導電型の第２高濃度拡散層と、
前記第１高濃度拡散層を内側に含むように、前記第１高濃度拡散層より広くかつ深く形成された第１導電型の第１低濃度拡散層と、
を備え、
前記第１高濃度拡散層は、平面視で前記ゲート電極から離間しており、
前記第１低濃度拡散層は、平面視において前記第１高濃度拡散層よりも前記ゲート電極の近くまで形成されており、
さらに、
前記第１低濃度拡散層の中に前記第１高濃度拡散層より深い領域で、前記第１高濃度拡散層の下方から前記ゲート電極に向けて延在しており、前記第１低濃度拡散層より不純物濃度が高い第１導電型の第１埋込層と、
前記第１低濃度拡散層の中に形成され、前記第１埋込層と前記第１高濃度拡散層とを接続する第１導電型の第２埋込層と、
を備える半導体装置が提供される。
前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記基板に形成され、平面視において前記ゲート電極を介して互いに対向している第１導電型の第１高濃度拡散層及び第１導電型の第２高濃度拡散層と、
前記第１高濃度拡散層を内側に含むように、前記第１高濃度拡散層より広くかつ深く形成された第１導電型の第１低濃度拡散層と、
を備え、
前記第１高濃度拡散層は、平面視で前記ゲート電極から離間しており、
前記第１低濃度拡散層は、平面視において前記第１高濃度拡散層よりも前記ゲート電極の近くまで形成されており、
さらに、
前記第１低濃度拡散層の中に前記第１高濃度拡散層より深い領域で、前記第１高濃度拡散層の下方から前記ゲート電極に向けて延在しており、前記第１低濃度拡散層より不純物濃度が高い第１導電型の第１埋込層と、
前記第１低濃度拡散層の中に形成され、前記第１埋込層と前記第１高濃度拡散層とを接続する第１導電型の第２埋込層と、
を備える半導体装置が提供される。
本発明によれば、第１埋込層は、第１低濃度拡散層の中で、第１高濃度拡散層の下方からゲート電極に向けて延在している。そして第１埋込層は、第２埋込層を介して第１高濃度拡散層に接続している。このため、第１高濃度拡散層と第２高濃度拡散層の間を流れる電流は、第１低濃度拡散層を流れるときに、第１埋込層及び第２埋込層を経由する成分が多くなる。すなわち第１高濃度拡散層と第２高濃度拡散層の間を流れる電流は、第１低濃度拡散層の表層のみではなく底部まで広がりやすくなる。従って、第１埋込層及び第２埋込層を設けない場合と比較して、第１低濃度拡散層を電流が流れるときの抵抗を低くすることができる。
一方、第１埋込層は、第１高濃度拡散層より深い領域に形成されているため、第１埋込層とゲート電極の間には第１低濃度拡散層が位置する。このため、第１埋込層がゲート電極に向けて延在していても、トランジスタの耐圧が低くなることを抑制できる。
このように本発明によれば、トランジスタの高耐圧特性を維持しながらオン抵抗を低減することができる。
本発明によれば、基板に第１導電型の第１低濃度拡散層を形成する工程と、
前記第１低濃度拡散層に、第１導電型の第１埋込層を形成する工程と、
前記基板に、平面視において前記第１低濃度拡散層と隣り合うようにゲート絶縁膜及びゲート電極を形成する工程と、
前記第１低濃度拡散層に、下端が前記第１埋込層に接続していて前記第１埋込層の上方に向けて延伸している第１導電型の第２埋込層を形成する工程と、
前記第１低濃度拡散層の中に第１導電型の第１高濃度拡散層を、前記第１低濃度拡散層より浅く、底面が前記第２埋込層に接続するように、かつ平面視で前記ゲート電極から離間するように形成するとともに、前記ゲート電極を介して前記第１高濃度拡散層とは逆側に第２高濃度拡散層を形成する工程と、
を備え、
前記第１埋込層は、平面視で前記第１高濃度拡散層より前記ゲート電極の近くまで延在するように形成される半導体装置の製造方法が提供される。
前記第１低濃度拡散層に、第１導電型の第１埋込層を形成する工程と、
前記基板に、平面視において前記第１低濃度拡散層と隣り合うようにゲート絶縁膜及びゲート電極を形成する工程と、
前記第１低濃度拡散層に、下端が前記第１埋込層に接続していて前記第１埋込層の上方に向けて延伸している第１導電型の第２埋込層を形成する工程と、
前記第１低濃度拡散層の中に第１導電型の第１高濃度拡散層を、前記第１低濃度拡散層より浅く、底面が前記第２埋込層に接続するように、かつ平面視で前記ゲート電極から離間するように形成するとともに、前記ゲート電極を介して前記第１高濃度拡散層とは逆側に第２高濃度拡散層を形成する工程と、
を備え、
前記第１埋込層は、平面視で前記第１高濃度拡散層より前記ゲート電極の近くまで延在するように形成される半導体装置の製造方法が提供される。
本発明によれば、トランジスタの高耐圧特性を維持しながらオン抵抗を低減することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は基板１０１、ゲート絶縁膜１０５、ゲート電極１０６、第１高濃度拡散層１０９、第２高濃度拡散層１０８、第１低濃度拡散層１０３、第１埋込層１１４、及び第２埋込層１１２を備えている。基板１０１は例えば第１導電型（例えばｎ−−）のシリコン基板である。ゲート絶縁膜１０５は例えばシリコン酸化膜であり、基板１０１上に形成されている。ゲート電極１０６はゲート絶縁膜１０５上に形成されている。第１高濃度拡散層１０９及び第２高濃度拡散層１０８はそれぞれ第１導電型（例えばｎ＋＋）であり、平面視においてゲート電極１０６を介して互いに対向している。第１低濃度拡散層１０３は第１導電型（例えばｎ−）であり、第１高濃度拡散層１０９を内側に含むように、第１高濃度拡散層１０９より広くかつ深く形成されている。第１高濃度拡散層１０９は、平面視でゲート電極１０６から離間しており、第１低濃度拡散層１０３は、平面視において第１高濃度拡散層１０９よりもゲート電極の近くまで形成されている。第１埋込層１１４は第１導電型（例えばｎ＋）であり、第１低濃度拡散層１０３の中に第１高濃度拡散層１０９より深い領域で、第１高濃度拡散層１０９の下方からゲート電極１０６に向けて延在している。第１埋込層１１４は第１低濃度拡散層１０３より不純物濃度が高い。第２埋込層１１２は第１導電型（たとえばｎ＋）であり、第１低濃度拡散層１０３の中に形成され、第１埋込層１１４とゲート電極１０６とを接続している。
本図に示す例において第１高濃度拡散層１０９はドレイン拡散層であり、第２高濃度拡散層１０８はソース拡散層である。第１高濃度拡散層１０９とゲート絶縁膜１０５の間は、素子分離膜１０２によって離間されている。すなわち素子分離膜１０２は、基板１０１のうちゲート絶縁膜１０５が形成されている領域と第１高濃度拡散層１０９が形成されている領域とを相互に分離している。素子分離膜１０２は、例えばＬＯＣＯＳ法により形成されているが、ＳＴＩ法により形成されていても良い。なおゲート電極１０６は、ゲート絶縁膜１０５上から素子分離膜１０２上まで延在している。
第１低濃度拡散層１０３はドレインドリフト拡散層であり、素子分離膜１０２の下方にも形成されており、平面視で縁がゲート絶縁膜１０５の一部と重なっている。そして第１埋込層１１４は、平面視で縁がゲート絶縁膜１０５の縁と重なっている。すなわち第１埋込層１１４は、ゲート絶縁膜１０５の縁の下方から第１高濃度拡散層１０９の下方まで延在している。
また基板１０１には、第２導電型（例えばｐ）の第２低濃度拡散層１０４が形成されている。第２低濃度拡散層１０４は、ソース拡散層である第２高濃度拡散層１０８を内側に含むように、第２高濃度拡散層１０８より広くかつ深く形成されている。第２低濃度拡散層１０４の不純物濃度は、基板１０１より高い。第２低濃度拡散層１０４は、縁がゲート絶縁膜１０５及びゲート電極１０６の下方まで延在しているが、第１低濃度拡散層１０３からは離間している。なお第２低濃度拡散層１０４は、第１低濃度拡散層１０３及び第１埋込層１１４より浅く形成されている。
図１に示した半導体装置は、ゲート絶縁膜１０５、ゲート電極１０６、第１高濃度拡散層１０９、第２高濃度拡散層１０８、第１低濃度拡散層１０３、第２低濃度拡散層１０４、第１埋込層１１４、及び第２埋込層１１２によって高耐圧のＭＯＳ型のトランジスタが形成されている。そしてこのトランジスタ及び素子分離膜１０２上には、層間絶縁膜１１０が形成されている。層間絶縁膜１１０上には配線１１３ａ，１１３ｂが形成されている。配線１１３ａは層間絶縁膜１１０に埋め込まれたコンタクト１１１ａを介して第１高濃度拡散層１０９に接続しており、配線１１３ｂは、層間絶縁膜１１０に埋め込まれたコンタクト１１１ｂを介して第２高濃度拡散層１０８に接続している。
なお層間絶縁膜１１０にはコンタクト１１１ｃも埋め込まれている。コンタクト１１１ｃは、第２低濃度拡散層１０４に形成された第２導電型（例えばｐ＋）の拡散層１０７と配線１１３ｂとを接続している。拡散層１０７は、第２導電型のバックゲート拡散層であり、第２高濃度拡散層１０８に隣接している。
図２〜図９は、図１に示した半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、以下の工程を有する。まず基板１０１に第１低濃度拡散層１０３を形成する。次いで第１低濃度拡散層１０３に第１埋込層１１４を形成する。次いで、基板１０１に、平面視において第１低濃度拡散層１０３と隣り合うようにゲート絶縁膜１０５及びゲート電極１０６を形成する。次いで、第１低濃度拡散層１０３に第２埋込層１１２を形成する。次いで、第１低濃度拡散層１０３の中に第１高濃度拡散層１０９を形成するとともに、ゲート電極１０６を介して第１高濃度拡散層１０９とは逆側に第２高濃度拡散層１０８を形成する。以下、詳細に説明する。
まず図２に示すように、基板１０１上にレジストパターン１１５を形成し、レジストパターン１１５をマスクとして基板１０１に第１導電型の不純物（例えばリン）を導入する。第１導電型の不純物は、例えば注入エネルギーが異なる複数回のイオン注入により、基板１０１に導入される。これにより、基板１０１には第１低濃度拡散層１０３が形成される。基板１０１の不純物濃度は、例えば１×１０14 ｃｍ-3以上３×１０15ｃｍ-3以下であり、第１低濃度拡散層１０３の不純物濃度は、例えば２×１０16ｃｍ-3以上８×１０16ｃｍ-3以下である。第１低濃度拡散層１０３は、例えば深さが２〜３μｍの深さを有しており、かつ素子分離膜１０２が形成される領域の下方にも形成される。
その後図３に示すように、レジストパターン１１５を除去する。次いでマスクパターン１２０を形成し、マスクパターン１２０を用いてＬＯＣＯＳ酸化法を行うことにより、素子分離膜１０２を形成する。素子分離膜１０２の厚さは、例えば０．３μｍ以上１μｍ以下である。
その後図４に示すように、マスクパターン１２０を除去する。次いでレジストパターン１２２を形成し、レジストパターン１２２をマスクとして基板１０１に第２導電型の不純物（例えばボロン）を導入する。第２導電型の不純物は、例えばイオン注入法により基板１０１に導入される。これにより基板１０１には第２低濃度拡散層１０４が形成される。第２低濃度拡散層１０４の不純物濃度は例えば１×１０16 ｃｍ-3以上１×１０17ｃｍ-3以下である。
その後図５に示すように、レジストパターン１２２を除去する。次いでレジストパターン１２４を形成し、レジストパターン１２４をマスクとして基板１０１に第１導電型の不純物（例えばリン）をイオン注入する。これにより、第１埋込層１１４が形成される。第１埋込層１１４の不純物濃度は、例えば１×１０16 cm-3以上１×１０17cm-3以下である。
その後図６に示すように、レジストパターン１２４を除去する。次いでゲート絶縁膜１０５を熱酸化法により形成する。次いでゲート絶縁膜１０５上にゲート電極１０６を形成する。ゲート電極１０６は、例えばポリシリコンにより形成されるが、後工程により、表層にシリサイド（図示せず）が形成される。
次いで図７に示すように、レジストパターン１２６を形成し、レジストパターン１２６をマスクとして基板１０１に第１導電型の不純物（例えば砒素）をイオン注入する。これにより、基板１０１には第２埋込層１１２が形成される。第２埋込層１１２の不純物濃度は、例えば１×１０18 ｃｍ-3以上１×１０19ｃｍ-3 以下である。
次いで図８に示すように、レジストパターン１２６を除去する。次いでレジストパターン１２８を形成し、レジストパターン１２８をマスクとして基板１０１に第２導電型の不純物（例えばボロン）をイオン注入する。これにより、基板１０１には拡散層１０７が形成される。拡散層１０７の不純物濃度は、例えば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
次いで図９に示すように、レジストパターン１２８を除去する。次いでレジストパターン１３０を形成し、レジストパターン１３０及びゲート電極１０６をマスクとして基板１０１に第１導電型の不純物（例えばリン）をイオン注入する。これにより、基板１０１には第１高濃度拡散層１０９及び第２高濃度拡散層１０８が形成される。第１高濃度拡散層１０９及び第２高濃度拡散層１０８の不純物濃度は、例えば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
その後、レジストパターン１３０を除去する。ゲート電極１０６の表層、第１高濃度拡散層１０９の表層、第２高濃度拡散層１０８の表層、及び拡散層１０７の表層それぞれにシリサイド（図示せず）を形成する。そして層間絶縁膜１１０、コンタクト１１１ａ，１１１ｂ，１１１ｃ、及び配線１１３ａ，１１３ｂを形成する。これにより、図１に示した半導体装置が形成される。
なお上記した製造方法において、各拡散層を形成するタイミングは適宜変更されても良い。
次に、本実施形態の作用及び効果について、図１を用いて説明する。本実施形態において、半導体装置は第１埋込層１１４及び第２埋込層１１２を有している。第１埋込層１１４は、第１低濃度拡散層１０３の中で、第１高濃度拡散層１０９の下方からゲート電極１０６に向けて延在している。そして第１埋込層１１４は、第２埋込層１１２を介してゲート電極１０６に接続している。このため、第１高濃度拡散層１０９と第２高濃度拡散層１０８の間を流れる電流は、第１低濃度拡散層１０３を流れるときに第１低濃度拡散層１０３の表層のみではなく底部まで広がりやすくなる。従って、第１埋込層１１４及び第２埋込層１１２を設けない場合と比較して、第１低濃度拡散層１０３を電流が流れるときの抵抗を低くすることができる。この効果は、本実施形態のように、第１低濃度拡散層１０３が平面視でゲート絶縁膜１０５の一部と重なっており、かつ第１埋込層１１４が平面視でゲート絶縁膜１０５の一部と重なっている場合に、特に顕著になる。
一方、第１埋込層１１４は、第１高濃度拡散層１０９より深い領域に形成されているため、第１埋込層１１４とゲート電極１０６の間には第１低濃度拡散層１０３が位置する。このため、第１埋込層１１４がゲート電極１０６に向けて延在していても、トランジスタの耐圧が低くなることを抑制できる。
詳細には、ドレイン領域となる第１高濃度拡散層１０９と基板１０１に対して逆バイアスとなる電圧が印加されると、第１高濃度拡散層１０９と基板１０１との接合部から空乏層が拡がり、電界分布は第１高濃度拡散層１０９と基板１０１との接合部、及びドレインドリフト拡散層である第１低濃度拡散層１０３の表層部のゲート絶縁膜１０５付近で大きくなる。この時、一般的なＭＯＳ型の半導体装置では、第１低濃度拡散層１０３の表層部で電界分布が急峻となり、トランジスタの耐圧が決まる。本実施形態では、第１埋込層１１４の耐圧が第１低濃度拡散層１０３の表層部の耐圧と同程度となるまで第１埋込層１１４を高濃度化することにより、耐圧を維持しつつオン抵抗の低減を実現することができる。
図１０は、第２の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、第１導電型がｐ型であり、第２導電型がｎ型である点を除いて、第１の実施形態に係る半導体装置と同様の構成である。すなわち基板としてｐ−−の基板２０１を用いている。そして第１高濃度拡散層１０９及び第２高濃度拡散層１０８はそれぞれｐ＋＋である。第１低濃度拡散層１０３はｐ−であり、第１埋込層１１４及び第２埋込層１１２はｐ＋である。また第２低濃度拡散層１０４はｎであり、拡散層１０７はｎ＋である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。なお本実施形態において、基板としてｎ−−の基板１０１を用いても良い。またｎ−−の基板１０１を使用した上で、本実施形態と同様に、第１高濃度拡散層１０９及び第２高濃度拡散層１０８をそれぞれｐ＋＋として、第１低濃度拡散層１０３をｐ−として、第１埋込層１１４及び第２埋込層１１２をｐ＋として、第２低濃度拡散層１０４をｎとして、拡散層１０７をｎ＋としてもよい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０１ 基板
１０２ 素子分離膜
１０３ 第１低濃度拡散層
１０４ 第２低濃度拡散層
１０５ ゲート絶縁膜
１０６ ゲート電極
１０７ 拡散層
１０８ 第２高濃度拡散層
１０９ 第１高濃度拡散層
１１０ 層間絶縁膜
１１１ａ コンタクト
１１１ｂ コンタクト
１１１ｃ コンタクト
１１２ 第２埋込層
１１３ａ 配線
１１３ｂ 配線
１１４ 第１埋込層
１１５ レジストパターン
１２０ マスクパターン
１２２ レジストパターン
１２４ レジストパターン
１２６ レジストパターン
１２８ レジストパターン
１３０ レジストパターン
２０１ 基板
１０２ 素子分離膜
１０３ 第１低濃度拡散層
１０４ 第２低濃度拡散層
１０５ ゲート絶縁膜
１０６ ゲート電極
１０７ 拡散層
１０８ 第２高濃度拡散層
１０９ 第１高濃度拡散層
１１０ 層間絶縁膜
１１１ａ コンタクト
１１１ｂ コンタクト
１１１ｃ コンタクト
１１２ 第２埋込層
１１３ａ 配線
１１３ｂ 配線
１１４ 第１埋込層
１１５ レジストパターン
１２０ マスクパターン
１２２ レジストパターン
１２４ レジストパターン
１２６ レジストパターン
１２８ レジストパターン
１３０ レジストパターン
２０１ 基板
Claims (5)
- 基板と、
前記基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記基板に形成され、平面視において前記ゲート電極を介して互いに対向している第１導電型の第１高濃度拡散層及び第１導電型の第２高濃度拡散層と、
前記第１高濃度拡散層を内側に含むように、前記第１高濃度拡散層より広くかつ深く形成された第１導電型の第１低濃度拡散層と、
を備え、
前記第１高濃度拡散層は、平面視で前記ゲート電極から離間しており、
前記第１低濃度拡散層は、平面視において、前記第１高濃度拡散層よりも前記ゲート電極の近くまで形成されて前記ゲート絶縁膜の一部と重なっており、かつ前記第２高濃度拡散層とは重なっておらず、
さらに、
前記第１低濃度拡散層の中に前記第１高濃度拡散層より深い領域で、前記第１高濃度拡散層の下方から前記ゲート電極に向けて延在しており、前記第１低濃度拡散層より不純物濃度が高い第１導電型の第１埋込層と、
前記第１低濃度拡散層の中に形成され、前記第１埋込層と前記第１高濃度拡散層とを接続する第１導電型の第２埋込層と、
を備え、
前記第２埋込層は、前記第１低濃度拡散層に接し、かつ前記第１低濃度拡散層に周囲を囲まれており、
前記第１高濃度拡散層はドレインであり、前記第２高濃度拡散層はソースである半導体装置。 - 請求項１に記載の半導体装置において、
前記第１埋込層は、平面視で前記ゲート絶縁膜の一部と重なっている半導体装置。 - 請求項１又は２に記載の半導体装置において、
平面視において前記基板のうち前記ゲート絶縁膜が形成されている領域と前記第１高濃度拡散層が形成されている領域とを相互に分離する素子分離領域をさらに備える半導体装置。 - 請求項１〜３のいずれか一つに記載の半導体装置において、
前記第２高濃度拡散層を内側に含むように、前記第２高濃度拡散層より広くかつ深く形成された第２導電型の第２低濃度拡散層をさらに備える半導体装置。 - 基板に第１導電型の第１低濃度拡散層を形成する工程と、
前記第１低濃度拡散層に、第１導電型の第１埋込層を形成する工程と、
前記基板に、平面視において前記第１低濃度拡散層と隣り合うようにゲート絶縁膜及びゲート電極を形成する工程と、
前記第１低濃度拡散層に、下端が前記第１埋込層に接続していて前記第１埋込層の上方に向けて延伸している第１導電型の第２埋込層を形成する工程と、
前記第１低濃度拡散層の中に、ドレインとなる第１導電型の第１高濃度拡散層を、前記第１低濃度拡散層より浅く、底面が前記第２埋込層に接続するように、かつ平面視で前記ゲート電極から離間するように形成するとともに、前記ゲート電極を介して前記第１高濃度拡散層とは逆側に、ソースとなる第２高濃度拡散層を形成する工程と、
を備え、
前記第１埋込層は、平面視で前記第１高濃度拡散層より前記ゲート電極の近くまで延在するように形成され、
前記第２埋込層は、前記第１低濃度拡散層に接し、かつ前記第１低濃度拡散層に周囲を囲まれるように形成され、
前記第１低濃度拡散層は、平面視において、前記第１高濃度拡散層よりも前記ゲート電極の近くまで形成されて前記ゲート絶縁膜の一部と重なっており、かつ前記第２高濃度拡散層とは重なっていない半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009257786A JP5784269B2 (ja) | 2009-11-11 | 2009-11-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009257786A JP5784269B2 (ja) | 2009-11-11 | 2009-11-11 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011103376A JP2011103376A (ja) | 2011-05-26 |
| JP5784269B2 true JP5784269B2 (ja) | 2015-09-24 |
Family
ID=44193601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009257786A Expired - Fee Related JP5784269B2 (ja) | 2009-11-11 | 2009-11-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5784269B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015102569B4 (de) | 2014-02-26 | 2018-07-12 | Toyota Jidosha Kabushiki Kaisha | Halbleiterbauelement |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517046A (en) * | 1993-11-19 | 1996-05-14 | Micrel, Incorporated | High voltage lateral DMOS device with enhanced drift region |
| JP3550019B2 (ja) * | 1997-03-17 | 2004-08-04 | 株式会社東芝 | 半導体装置 |
| JP3405681B2 (ja) * | 1997-07-31 | 2003-05-12 | 株式会社東芝 | 半導体装置 |
| US7719054B2 (en) * | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
| JP4225177B2 (ja) * | 2002-12-18 | 2009-02-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP4590884B2 (ja) * | 2003-06-13 | 2010-12-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2009105374A (ja) * | 2007-10-05 | 2009-05-14 | Sharp Corp | 半導体装置 |
| JP2009152442A (ja) * | 2007-12-21 | 2009-07-09 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-11-11 JP JP2009257786A patent/JP5784269B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015102569B4 (de) | 2014-02-26 | 2018-07-12 | Toyota Jidosha Kabushiki Kaisha | Halbleiterbauelement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011103376A (ja) | 2011-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI438898B (zh) | 自我對準之互補雙擴散金氧半導體 | |
| JP2007227746A (ja) | 半導体装置及びその製造方法 | |
| US9171916B1 (en) | LDMOS with thick interlayer-dielectric layer | |
| JP2010062564A (ja) | ポリエミッタ型バイポーラトランジスタ、ｂｃｄ素子、ポリエミッタ型バイポーラトランジスタの製造方法及びｂｃｄ素子の製造方法 | |
| JP2008130983A (ja) | 半導体装置およびその製造方法 | |
| TWI423343B (zh) | 半導體積體電路裝置及其製造方法 | |
| JP4308096B2 (ja) | 半導体装置及びその製造方法 | |
| JP4171251B2 (ja) | 半導体装置及びその製造方法 | |
| US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
| JP6295444B2 (ja) | 半導体装置 | |
| JP2008159916A (ja) | 半導体装置 | |
| JP4477309B2 (ja) | 高耐圧半導体装置及びその製造方法 | |
| JP2007019200A (ja) | 半導体装置およびその製造方法 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI605586B (zh) | 橫向雙擴散金屬氧化物半導體元件及其製造方法 | |
| TWI608546B (zh) | 橫向雙擴散金屬氧化物半導體元件及其製造方法 | |
| KR100922557B1 (ko) | Ｃｍｏｓ 트랜지스터 및 그 제조 방법 | |
| JP2013089618A (ja) | 半導体装置 | |
| JP5784269B2 (ja) | 半導体装置及びその製造方法 | |
| KR100940643B1 (ko) | 반도체 소자의 제조방법 | |
| JP6346777B2 (ja) | 半導体装置の製造方法 | |
| JP2014207324A (ja) | 半導体装置及びその製造方法 | |
| JP4304779B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009302114A (ja) | 半導体装置及びその製造方法 | |
| JP6243748B2 (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140702 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140709 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150722 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5784269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |