JP2000223705A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000223705A
JP2000223705A JP11022982A JP2298299A JP2000223705A JP 2000223705 A JP2000223705 A JP 2000223705A JP 11022982 A JP11022982 A JP 11022982A JP 2298299 A JP2298299 A JP 2298299A JP 2000223705 A JP2000223705 A JP 2000223705A
Authority
JP
Japan
Prior art keywords
region
electrode
main electrode
gate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11022982A
Other languages
English (en)
Inventor
Yasuaki Hayami
泰明 早見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP11022982A priority Critical patent/JP2000223705A/ja
Publication of JP2000223705A publication Critical patent/JP2000223705A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 微細化しても埋め込みゲート電極と表面配線
の接続が容易で、信頼性の高い半導体装置を提供する。 【解決手段】 ドレイン領域１１と、このドレイン領域
１１の上部に配置されたｐ型のボディ領域１３と、この
ボディ領域１３の素子領域１を貫通して形成された第１
の溝部と、ゲートコンタクト領域２に形成された第２の
溝部と、ボディ領域１３の表面に、第１の溝部に隣接し
て配置されたｎ+型のソース領域１５と、第２の溝部に
隣接して配置された副電極領域（ｎ+領域）１６と、第
１及び第２の溝部の内部に、ゲート酸化膜３２を介して
埋め込まれた埋め込み制御電極３３と、第２の溝部の上
部において、副電極領域（ｎ+領域）１６と埋め込み制
御電極３３とを短絡して形成したゲート配線２３とから
少なくとも構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体表面に形成さ
れた溝部の内部に埋め込み制御電極を有する半導体装置
に係り、特に保護ダイオードを同一半導体チップに集積
化した半導体装置に関する。
【０００２】
【従来の技術】半導体装置の微細化に対してボトルネッ
クとなる要因の一つにフォトリソグラフィー技術による
制約がある。平面のパターン寸法がサブクォーターミク
ロンレベル以下になると光の波長による制約が発生する
ので、電子線やＸ線を用いた露光技術が開発されている
が、極めて高価な装置であり、スループットも悪い。一
方、厚み方向の寸法制御は、拡散深さの制御やエピタキ
シャル成長技術による制御が可能であるため、今やメゾ
スコピックスケール乃至アトミックスケールの寸法制御
が可能となって来ている。
【０００３】半導体表面に形成された溝部の内部に埋め
込み制御電極を有する半導体装置は、ゲート構造に関し
ては、厚み方向の寸法制御技術に依存するため、短チャ
ネル化が容易で、高速動作が期待できると共に高集積密
度化に有利な構造である。このような埋め込み制御電極
を有する半導体装置の一つとして、Ｕ字型の溝部に埋め
込みゲート電極を有するＭＯＳＦＥＴ（以下において
「ＵＭＯＳＦＥＴ」と称する）が知られている。ＵＭＯ
ＳＦＥＴは、単位チップ面積当たりのオン抵抗を下げ、
低い導通損失で高速動作可能であるという特徴を有して
いるので、電力用半導体装置（パワーデバイス）の分野
でも期待されている。たとえば、裏面をドレイン電極と
するパワーＵＭＯＳＦＥＴは、ドレイン領域となる高不
純物密度のｎ型基板上にドリフト領域となる低不純物密
度のｎ型エピタキシャル成長層を形成し、このｎ型エピ
タキシャル成長層の表面にＵ字型溝を有している。そし
てＵ字型溝の底面及び側面にゲート酸化膜を形成し、こ
の上にＵ字型溝を埋め込むようにｎ型多結晶シリコン
（ポリシリコン）からなる埋め込み制御電極（埋め込み
ゲート電極）を形成している。
【０００４】しかし、さらに単位チップ面積当たりのオ
ン抵抗を下げるためには、より微細化されたゲート電極
を、より微細化されたＵ字型溝内に形成し、実効的なチ
ャネルの本数、あるいはチャネル幅Ｗを増大する必要が
生じる。この際、実効的なゲート構造そのものは微細化
出来ても、埋め込みゲート電極と表面配線（ゲート用配
線）との間のコンタクトを形成する技術において、平面
のフォトリソグラフィー技術の制約が発生する。埋め込
みゲート電極に対して、何らかの手法によって表面配線
（ゲート用配線）と接続しなければ、半導体装置を動作
させるためのゲート電圧を印加出来ないからである。し
かし、微細構造化に伴い、埋め込みゲート電極に直接、
表面配線（ゲート用配線）をコンタクトするには限界が
ある。埋め込みゲート電極の表面側から見たＵ字型溝の
幅が薄くなると、埋め込みゲート電極の表面をカバーす
る層間絶縁膜の中に形成されるコンタクトホールの大き
さを、このＵ字型溝の幅よりも小さくしなければならな
くなるからである。つまり、平面フォトリソグラフィー
技術の制約から、かかる小さなコンタクトホールを形成
することはプロセス的に困難であり、製造歩留まりも低
下する。また、苦労して、コンタクトが取れたとして
も、コンタクトホールの面積が小さいため、コンタクト
部における接触抵抗が高くなる問題点が新たに生じる。
【０００５】このため、従来のＵＭＯＳＦＥＴのゲート
コンタクト構造では、ポリシリコンからなる埋め込みゲ
ート電極から、基板表面まで伸びるポリシリコンのプレ
ーナ部分を構成し、ゲート電極引き出し部とし、このゲ
ート電極引き出し部に対して表面配線や金属電極層との
コンタクトを形成するという方法を一般に用いている。
こうすれば、このゲート電極引き出し部の面積を、Ｕ字
型溝の幅で規定される寸法より十分大きくし、コンタク
トホールの大きさをＵ字型溝の幅よりも大きくすること
ができるからである。
【０００６】この溝部の内部に埋め込まれた埋め込みゲ
ート電極から、基板表面までゲート電極引き出し部を伸
ばすためには、以下のような方法が採用されていた。
【０００７】（イ）第１の従来技術（ポリシリコンのＣ
ＶＤを１回行う方法）：まず、ポリシリコン膜を、Ｕ字
型溝の深さより十分に厚くＣＶＤで堆積する。その後こ
のポリシリコン膜を全面でエッチバックし、Ｕ字型溝の
内部から延びるゲート電極引き出し部となるポリシリコ
ン膜の厚さを所望の厚さに調整する。「所望の厚さ」と
は、後のゲート電極のパターニング工程において形成さ
れるＵ字型溝の肩部付近に這うポリシリコン膜（ゲート
電極引き出し部）の有する段差によって、その上に形成
される絶縁層間膜や表面金属配線などに段切れ等の不良
が発生しないような厚みである。このエッチバック後、
フォトリソグラフィー技術及び反応性イオンエッチング
（ＲＩＥ）によりポリシリコン膜がパターニングされ、
Ｕ字型溝の内部には埋め込みゲート電極が形成され、
（Ｕ溝が形成されていない）Ｓｉの表面の一部にはゲー
ト電極引き出し部が残される。
【０００８】（ロ）第２の従来技術（ポリシリコンのＣ
ＶＤを２回行う方法）：この場合は、第１層ポリシリコ
ンをＵ字型溝内にＣＶＤ後、この第１層ポリシリコンを
エッチバックし、Ｕ字型溝内部にのみ第１層ポリシリコ
ンを残し、埋め込みゲート電極を形成する。その後、第
１層ポリシリコンの上及びＳｉ基板の平坦部の上に第２
層ポリシリコンのＣＶＤを行い、この第２層ポリシリコ
ンにより、埋め込みゲート電極から基板表面まで伸びる
ゲート電極引き出し部を形成する。２回目のＣＶＤによ
る第２層ポリシリコンの厚さは、層間絶縁膜や配線など
がＵ溝の肩部において段切れ等による不良が発生しない
ような厚さにする。
【０００９】
【発明が解決しようとする課題】しかし、第１の従来技
術では、Ｕ字型溝をポリシリコン膜で、すべて埋め込
み、更に過剰の厚さ分を確保するために、ある程度厚く
堆積しなければならない。そして、その後に全面エッチ
バックを行い、ゲート電極引き出し部となる平面部分の
厚みを所望の厚さに薄くする必要がある。エッチバック
による残りの厚みが厚すぎると、その上部の表面金属配
線の段切れ等が起こりやすくなり、薄すぎるとゲート抵
抗が大きくなり、また、ゲート電極引き出し部の断線の
恐れもあるので、許容されるポリシリコン膜の厚みの範
囲は極めて狭い。つまり、エッチバックによる厚みの制
御は、厳密に行う必要がある。しかし、エッチバックに
よる厚みの制御は、そのプロセスの性質上（現在の技術
レベルでは）あまり高精度は期待できないという問題が
ある。
【００１０】一方、第２の従来技術では、第２層ポリシ
リコンの厚みは、ＣＶＤで行うため、高い厚み制御性が
得られる。しかし、この場合は、ポリシリコンのＣＶＤ
を２回行うため、その間の前処理となる洗浄工程等を含
めて、その分の工程数が増加し、この結果、当然なが
ら、製造コストの増加を伴うという問題がある。
【００１１】これらの問題点の他に、従来のＵＭＯＳＦ
ＥＴの電力用半導体装置においては、埋め込み制御電極
に過剰な電圧が印加された場合において、この過剰な電
圧から保護するための保護ダイオードを電力用半導体装
置の素子領域の上にポリシリコン膜等で形成する必要が
あったが、構造が複雑になり、工程数も増大する不都合
があった。しかも、この場合は、保護ダイオードの逆方
向耐圧のばらつきが大きいので、信頼性の高い電力用半
導体装置を得ることが困難であった。
【００１２】また、上述したような問題点があるため、
埋め込み制御電極を微細化することが困難で、単位面積
当たりのオン抵抗の低い半導体装置を提供することが困
難で、その製造コストも高くなる不都合があった。
【００１３】上記問題点を鑑み、本発明は微細化された
埋め込み制御電極に対する表面配線の接続が容易に達成
出来る新規な構造を有した半導体装置を提供することで
ある。
【００１４】本発明の他の目的は、埋め込み制御電極に
対する制御電極引き出し部のパターニング工程やこれに
関連したエッチバック工程を不要とする半導体装置を提
供することである。
【００１５】本発明のさらに他の目的はＣＶＤ工程を２
回行う等の工程数の増大を伴うことなく、かつ膜厚の厳
密な制御を実現するための高価な半導体製造装置を使用
しなくても、微細化構造が可能な埋め込み制御電極を有
する半導体装置を提供することである。
【００１６】本発明のさらに他の目的は、簡単な構造
で、埋め込み制御電極に過剰な電圧が印加された場合に
おいても、過剰な電圧から有効に保護され、信頼性の高
い半導体装置を提供することである。
【００１７】本発明のさらに他の目的は、埋め込み制御
電極周辺の構造を微細化し、単位面積当たりのオン抵抗
の低い半導体装置を提供することである。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、第１主電極領域と、この第
１主電極領域の上部に配置された素子領域及びゲートコ
ンタクト領域とを有するボディ領域と、このボディ領域
の素子領域を貫通して形成された第１の溝部と、ボディ
領域のゲートコンタクト領域に形成された第２の溝部
と、ボディ領域の表面に、第１の溝部に隣接して配置さ
れたボディ領域とは反対導電型の第２主電極領域と、第
２の溝部に隣接して配置されたボディ領域とは反対導電
型の副電極領域と、第１及び第２の溝部の内部に、第２
主電極領域とは電気的に絶縁されて埋め込まれた埋め込
み制御電極と、第２の溝部の上部において、副電極領域
と埋め込み制御電極とを短絡して形成した制御電極用表
面配線とから少なくとも構成された半導体装置であるこ
とを特徴とする。ここで、「第１主電極領域」とは、た
とえば、ＭＯＳＦＥＴやＭＯＳ静電誘導トランジスタ
（ＳＩＴ）等においては、ソース領域又はドレイン領域
のいずれか一方の意であり、絶縁ゲート型バイポーラト
ランジスタ（ＩＧＢＴ）においてはエミッタ領域又はコ
レクタ領域のいずれか一方の意である。そして、「第２
主電極領域」とは、上記の例におけるＭＯＳＦＥＴやＭ
ＯＳＳＩＴ等においては、上記の第１主電極領域とはな
らないソース領域又はドレイン領域のいずれか一方、Ｉ
ＧＢＴにおいては第１主電極領域とはならない残余のエ
ミッタ領域又はコレクタ領域のいずれか一方を意味して
いる。即ち、「主電極領域」とは、種々の半導体装置に
おいて、主電流が流れる電極領域の意である。同様に、
本発明における「埋め込み制御電極」とは、主電流を制
御する埋め込み電極の意であり、例えば、ＭＯＳＦＥ
Ｔ、ＭＯＳＳＩＴ及びＩＧＢＴ等における埋め込みゲー
ト電極を意味する。一方、「副電極領域」とは、後述の
説明で明らかになるように、主電流の経路には直接関与
しないが、本発明の半導体装置の保護ダイオードのカソ
ード領域（若しくはアノード領域）として機能する副次
的な電極領域の意である。また、「反対導電型」とは、
互いに逆の導電型を意味し、ボディ領域がｎ型の場合
は、第２主電極領域及び副電極領域はｐ型であり、ボデ
ィ領域がｐ型の場合は第２主電極領域及び副電極領域は
ｎ型である。
【００１９】請求項１記載の発明の構造により、制御電
極用表面配線は、第２の溝部の上部において、副電極領
域と埋め込み制御電極とを短絡して形成できるので、制
御電極用表面配線との接続用のコンタクトホールは、第
２の溝部の幅よりも大きく、はみ出して形成できる。工
程の簡略やマスクパターンの簡単化のためには、第１の
溝の幅と第２の溝部の幅は同じでよいので、埋め込み制
御電極の寸法とは独立に、ゲートコンタクト領域のコン
タクトホールのパターン寸法を十分大きくできる。即
ち、微細化された埋め込み制御電極に対する表面配線の
接続が、特別なフォトリソグラフィーや反応性イオンエ
ッチング（ＲＩＥ）等による微細加工技術を用いなくて
も、容易に達成出来る。このため、前述した第１の従来
技術におけるエッチバック量の制御性の問題に起因し
た、表面金属配線の段切れ（厚すぎるとき）やゲート抵
抗の増大、ゲート電極引き出し部の断線（薄すぎると
き）等の恐れもない。また、第２の従来技術のように、
ポリシリコンのＣＶＤを２回行う必要もなく、製造コス
トの増加を抑制できる。また、ゲートコンタクト領域の
コンタクトホールのパターン寸法を十分大きくできるの
で、この部分におけるコンタクト抵抗の増大もなく、低
いゲート抵抗が確保できる。
【００２０】さらに、第２の溝部に隣接して、ボディ領
域とは反対導電型の副電極領域を配置しているので、ボ
ディ領域と副電極領域との間にｐｎ接合ダイオードから
なる保護ダイオードが構成される。一般に、ボディ領域
をフローティング（浮遊）状態にしないように、ボディ
領域には、ボディ領域と同導電型でボディ領域よりも高
不純物密度のボディコンタクト領域を配置し、このボデ
ィコンタクト領域と第２主電極領域とは短絡している。
したがって、埋め込み制御電極と第２主電極領域との間
に、ｐｎ接合ダイオードからなる保護ダイオードが接続
された回路構成となる。ボディ領域がｎ型の場合は、副
電極領域はｐ型で、この副電極領域は保護ダイオードの
アノード領域として機能し、カソード領域が第２主電極
領域に接続される。一方、ボディ領域がｐ型の場合は副
電極領域はｎ型で、この副電極領域は保護ダイオードの
カソード領域として機能し、アノード領域が第２主電極
領域に接続される。従って、このｐｎ接合ダイオードか
らなる保護ダイオードの逆方向耐圧を、埋め込み制御電
極・第２主電極領域間の耐圧よりも低くなるように設定
しておけば、埋め込み制御電極に過剰なサージ電圧等が
印加された場合には、保護ダイオードが先に導通するの
で、埋め込み制御電極・第２主電極領域間の破壊を防止
できる。このｐｎ接合ダイオードからなる保護ダイオー
ドの逆方向耐圧は、副電極領域の不純物密度や厚み（拡
散深さ）等を調整すれば所望の値に出来る。また、この
ｐｎ接合ダイオードからなる保護ダイオードは、素子領
域の第２主電極領域とボディ領域の製造工程と同時に作
成可能なので、保護ダイオードの逆方向耐圧のばらつき
が生じた場合であっても、埋め込み制御電極・第２主電
極領域間の耐圧のばらつきと同様な傾向となり、過度な
安全係数で設計する必要がなる。従って、より有効に、
過剰なサージ電圧等から保護できる。こうして、保護ダ
イオードが素子領域と同時に形成されることから、半導
体装置の信頼性の向上を図ることができる。
【００２１】なお、請求項１記載の半導体装置におい
て、第２の溝部の側壁に、埋め込み制御電極に印加され
た電圧で、反転チャネルが形成され、埋め込み制御電極
・第１主電極領域間が短絡される不都合を回避したい場
合には、請求項２及び３記載の発明のようにすればよ
い。即ち、請求項２の発明においては、第２の溝部の底
部が、ボディ領域のゲートコンタクト領域の底部よりも
浅く形成されていることを特徴とする。このように、第
２の溝部がボディ領域を貫通しないようにしておけば、
第２の溝部の側壁に、反転チャネルが形成されても埋め
込み制御電極・第１主電極領域間が短絡されることはな
い。
【００２２】一方、請求項３の発明においては、請求項
１記載の半導体装置において、第２の溝部の側壁が、ボ
ディ領域より高不純物密度で、ボディ領域と同導電型の
半導体領域に接していることを特徴とする。第２の溝部
の側壁が高不純物密度の半導体領域に接しているので、
埋め込み制御電極に印加された電圧では、第２の溝部の
側壁には反転チャネルが形成されず、埋め込み制御電極
・第１主電極領域間が短絡されることはない。
【００２３】請求項１乃至３記載の発明は、具体的には
種々の半導体装置に適用可能である。たとえば、請求項
４記載の発明のように、第１及び第２の溝部の側壁にゲ
ート絶縁膜を配置し、埋め込み制御電極は、このゲート
絶縁膜を介して、ボディ領域の表面の電位を制御する絶
縁ゲート型半導体装置でも良い。ここで、「ボディ領域
の表面の電位」とは、第１の溝部の側壁に面したボディ
領域の表面の電位を意味することは勿論である。
【００２４】あるいは、請求項５記載の発明のように、
第１及び第２の溝部の側壁に、半導体からなるチャネル
層、このチャネル層より禁制帯幅が大きい半導体からな
るスペーサ層、チャネル層より禁制帯幅が大きい半導体
からなり、スペーサ層より高不純物密度の電子供給層が
順次堆積され、埋め込み制御電極が電子供給層の上部に
形成された高電子移動度トランジスタ（ＨＥＭＴ）やこ
れに類似のヘテロ構造ＦＥＴ（ＨＦＥＴ）若しくはヘテ
ロ構造ＳＩＴ（ＨＳＩＴ）等の半導体装置でも良い。請
求項５記載の発明においては、チャネル層とスペーサ層
との間にヘテロ接合構造が構成されている。
【００２５】請求項６記載の発明は、請求項１乃至５の
いずれか１項記載の半導体装置において、ボディ領域と
第１主電極領域との間に、第１主電極領域より低不純物
密度のドリフト領域が配置されていることを特徴とす
る。ドリフト領域の不純物密度及びその厚さを調整する
ことにより、埋め込み制御電極・第１主電極領域間耐圧
及び第１・第２主電極領域間耐圧を、所望の高い耐圧に
設定できる。
【００２６】請求項７記載の発明は、請求項１乃至６の
いずれか１項記載の半導体装置において、第１主電極領
域と第２主電極領域とは同導電型であることを特徴とす
る。即ち、請求項７記載の発明は、ＭＯＳＦＥＴ、ＭＯ
ＳＳＩＴ、ＨＦＥＴ等の構造を規定している。従って、
第１主電極領域は、ソース領域又はドレイン領域のいず
れか一方の意であり、第２主電極領域は、この第１主電
極領域とはならないソース領域又はドレイン領域のいず
れか一方を意味することになる。
【００２７】請求項８記載の発明は、請求項１乃至６の
いずれか１項記載の半導体装置において、第１主電極領
域と第２主電極領域とが反対同導電型であることを特徴
とする。即ち、請求項７記載の発明は、ＩＧＢＴの構造
を規定している。したがって、第１主電極領域は、エミ
ッタ領域又はコレクタ領域のいずれか一方の意で、第２
主電極領域は、第１主電極領域とはならない残余のエミ
ッタ領域又はコレクタ領域のいずれか一方を意味してい
ることとなる。
【００２８】請求項９記載の発明は、請求項１乃至８の
いずれか１項記載の半導体装置において、第１主電極領
域には第１主電極領域と同導電型のシンカー領域が接続
され、第２主電極領域には、第２主電極が接続され、シ
ンカー領域には、第２主電極と同一の主面側に設けられ
た第１主電極が接続されていることを特徴とする。この
ように、同一の主面側に第１及び第２主電極を構成する
ことにより、集積化に有利な横型トランジスタの構造を
提供できる。
【００２９】請求項１０記載の発明は、請求項１乃至８
のいずれか１項記載の半導体装置において、第１主電極
領域の裏面に、第１主電極が接続され、第２主電極領域
の表面には、第２主電極が接続されていることを特徴と
する。この場合は、請求項９記載の発明のようにシンカ
ー領域を構成する必要もないので、構造が簡単となり、
且つ高耐圧化に有利な縦型トランジスタの構造を提供で
きる。
【００３０】
【発明の効果】本発明によれば、微細化された埋め込み
制御電極に対する表面配線の接続が容易に達成出来る新
規な構造を有した半導体装置を提供することができる。
【００３１】また、本発明によれば、埋め込み制御電極
に対する制御電極引き出し部のパターニング工程を不要
とする半導体装置を提供することができる。
【００３２】さらに、本発明によれば、ＣＶＤ工程を２
回行う等の工程数の増大を伴うことなく、かつ表面配線
との接続用の制御電極引き出し部を構成する導電性薄膜
の膜厚の厳密な制御を実現するための高価な半導体製造
装置を使用しなくても、埋め込み制御電極の微細化が可
能な半導体装置を提供することができる。
【００３３】さらに、本発明によれば、簡単な構造で、
過剰な電圧から有効に保護できる信頼性の高い半導体装
置を提供することができる。
【００３４】さらに、本発明によれば、微細な埋め込み
制御電極構造が可能となり、マルチチャネル化、若しく
は、単位面積当たりの単位素子（ユニットセル）の数を
増大することが容易となる。従って、単位面積当たりの
オン抵抗が低い半導体装置を提供することができる。
【００３５】
【発明の実施の形態】次に、図面を参照して、本発明の
第１乃至第４の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。ただし、図面は模式的なものであり、
厚みと平面寸法との関係、各層の厚みの比率等は現実の
ものとは異なることに留意すべきである。したがって、
具体的な厚みや寸法は以下の説明を参酌して判断すべき
ものである。また図面相互間においても互いの寸法の関
係や比率が異なる部分が含まれていることはもちろんで
ある。
【００３６】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る縦型ＵＭＯＳＦＥＴの断面構造図、
図２はその平面図、即ち、パターンレイアウト図であ
る。図２で示すＡ−Ａ方向に沿った断面構造が図１であ
る。図１では縦型ＵＭＯＳＦＥＴのゲートコンタクト領
域２とともに素子領域１の構造も示している。
【００３７】図１に示すように、本発明の第１の実施の
形態に係る縦型ＵＭＯＳＦＥＴは、高不純物密度のｎ型
（ｎ+型）のシリコン（Ｓｉ）基板からなる第１主電極
領域（ドレイン領域）１１と、この第１主電極領域（ド
レイン領域）１１の上部に配置された素子領域１及びゲ
ートコンタクト領域２とを有するｐ型のボディ領域１３
と、このボディ領域１３の素子領域１を貫通して形成さ
れた第１の溝部と、ゲートコンタクト領域２に形成され
た第２の溝部と、ボディ領域１３の表面に、第１の溝部
に隣接して配置されたボディ領域１３とは反対導電型
（ｎ型）で高不純物密度の第２主電極領域（ソース領
域）１５と、第２の溝部に隣接して配置されたボディ領
域とは反対導電型（ｎ型）で高不純物密度の副電極領域
（ｎ+領域）１６と、第１及び第２の溝部の内部に、第
２主電極領域（ソース領域）１５とは電気的に絶縁され
て埋め込まれた埋め込み制御電極３３と、第２の溝部の
上部において、副電極領域（ｎ+領域）１６と埋め込み
制御電極３３とを短絡して形成した制御電極用表面配線
（ゲート配線）２３とから少なくとも構成されている。
そして、図１に示すように、ボディ領域１３は、素子領
域１の厚さよりも、ゲートコンタクト領域２の厚さの方
が厚く、第２の溝部は、ボディ領域のゲートコンタクト
領域２の底部よりも浅く形成されている。このゲートコ
ンタクト領域２に位置する厚いボディ領域１３は、Ｕ字
型溝（第２の溝部）の深さよりも深くなるように拡散さ
れたｐ領域３５により構成されている。ｐ領域３５は、
ボディ領域１３の一部として連続したｐ型の半導体領域
として構成されているが、その（深い部分のボディ領域
１３の）不純物密度は必ずしも浅い部分のボディ領域１
３の不純物密度と等しい必要はない。第１及び第２の溝
部の側壁にゲート絶縁膜（ゲート酸化膜）３２が配置さ
れ、埋め込み制御電極３３は、このゲート絶縁膜（ゲー
ト酸化膜）３２を介して、ボディ領域１３の第１の溝部
の側壁に露出した表面の電位を制御するように構成され
ている。第１及び第２の溝部からなるＵ字型溝の内部に
は、高不純物密度のｎ型のポリシリコン（ドープドポリ
シリコン）が埋め込まれ、埋め込みゲート電極３３を構
成している。但し、埋め込みゲート電極３３は、タング
ステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等
の高融点金属、これらのシリサイド（ＷＳｉ2，ＴｉＳ
ｉ2，ＭｏＳｉ2）等、あるいはこれらのシリサイドを用
いたポリサイドで構成してもよい。さらに、ボディ領域
１３と第１主電極領域（ドレイン領域）１１との間に
は、第１主電極領域（ドレイン領域）１１より低不純物
密度のｎ型（ｎ-型）のエピタキシャル成長層からなる
ドリフト領域１２が配置されている。また、ボディ領域
１３の表面には、第２主電極領域（ソース領域）１５と
隣接して高不純物密度のｐ型（ｐ+型）のボディコンタ
クト領域１４とが配置されている。さらに、第１主電極
領域（ドレイン領域）１１の裏面には、第１主電極（ド
レイン電極）２１が接続され、第２主電極領域（ソース
領域）１５の表面には、第２主電極（ソース電極）２２
が接続されている。第２主電極（ソース電極）２２は、
ソース領域１５とボディコンタクト領域１４を短絡する
ように接続されている。そして、層間絶縁膜３１が埋め
込みゲート電極３３とソース電極２２の間を絶縁するた
めにＵ字型溝（第１の溝部）を完全に覆うように配置さ
れている。
【００３８】図１及び図２に示す本発明の第１の実施の
形態に係る縦型ＵＭＯＳＦＥＴによれば、制御電極用表
面配線（ゲート配線）２３は、第２の溝部の上部におい
て、副電極領域（ｎ+領域）１６と埋め込み制御電極
（埋め込みゲート電極）３３とを短絡して形成できるの
で、制御電極用表面配線２３接続用のコンタクトホール
は、第２の溝部の幅よりも大きく、はみ出して形成でき
る。図１及び図２に示すように、製造工程やマスクパタ
ーンの簡単化のためには、第１の溝の幅と第２の溝部の
幅は同じでよいので、埋め込み制御電極３３の寸法とは
独立に、ゲートコンタクト領域２に形成されるゲートコ
ンタクトホールのパターン寸法を十分大きくできる。
【００３９】図３に本発明の第１の実施の形態に係る縦
型ＵＭＯＳＦＥＴ Ｑ1の等価回路を示す。図３に示すと
おり、縦型ＵＭＯＳＦＥＴ Ｑ1のゲート・ソース間には
ダイオードＤ1が形成されている。ダイオードＤ1は、図
１に示すｎ+領域１６とｐ領域３５のｐｎ接合により形
成されるｐｎ接合ダイオードである。図１に示すよう
に、ボディ領域１３には、ボディコンタクト領域１４が
配置され、このボディコンタクト領域１４と第２主電極
領域（ソース領域）１５とは短絡しているので、縦型Ｕ
ＭＯＳＦＥＴ Ｑ1のゲート・ソース間にはダイオードＤ
1が形成されることになる。
【００４０】図１乃至図３に示す本発明の第１の実施の
形態に係る縦型ＵＭＯＳＦＥＴにおいて、第２主電極
（ソース電極）２２に印加するソース電位を接地電位
（０Ｖ）、第１主電極（ドレイン電極）２１に印可する
ドレイン電圧を、或る正の電位（電源電位）とし、制御
電極用表面配線（ゲート配線）２３に正の電位を与える
と、ボディ領域１３中のゲート酸化膜３２近傍に反転層
ができ、素子領域１の縦型ＵＭＯＳＦＥＴがターン・オ
ンする。この時、ゲートコンタクト領域２のｐ領域３５
中のゲート酸化膜３２近傍にも反転層ができるが、Ｕ字
型溝（第２の溝部）の下方にまでｐ領域３５が形成され
ているので、ドレイン・ゲート間に電流が流れることは
ない。
【００４１】図３に示す縦型ＵＭＯＳＦＥＴ Ｑ1のゲー
ト・ソース間に接続されたダイオードＤ1はゲート保護
ダイオードとして使用することができる。つまり、この
ｐｎ接合ダイオードからなる保護ダイオードＤ1の逆方
向耐圧を、縦型ＵＭＯＳＦＥＴ Ｑ1のゲート・ソース間
耐圧よりも低くなるように設定しておけば、ゲート（埋
め込み制御電極）に過剰なサージ電圧等が印加された場
合には、保護ダイオードＤ1が先に導通するので、縦型
ＵＭＯＳＦＥＴ Ｑ1のゲート・ソース間の破壊を防止で
きる。このｐｎ接合ダイオードからなる保護ダイオード
Ｄ1の逆方向耐圧は、副電極領域（ｎ+領域）１６の不純
物密度や厚み（拡散深さ）、或いはｐ領域３５の不純物
密度等を調整すれば所望の値に設定することが出来る。
従って、一定の場合には、ｐ領域３５（深い部分のボデ
ィ領域）の不純物密度は、浅い部分のボディ領域１３の
不純物密度とは異なる値を有する。こうして、本発明の
第１の実施の形態に係る縦型ＵＭＯＳＦＥＴにおいて
は、ゲート・ソース間に保護ダイオードが同時に形成さ
れる構造であるので、半導体装置の信頼性の向上を図る
ことができる。
【００４２】次ぎに、本発明の第１の実施の形態に係る
縦型ＵＭＯＳＦＥＴを製造するためのプロセスフローを
図４乃至図７を用いて説明する。
【００４３】（イ）まず、不純物密度１×１０18cm-3乃
至５×１０20cm-3程度の高不純物密度のｎ型（ｎ+型）
のＳｉ基板１１を用意する。このＳｉ基板１１上に、図
４（ａ）に示すように、不純物密度５×１０12cm-3乃至
２×１０16cm-3程度の低不純物密度のｎ型（ｎ-型）の
エピタキシャル成長層１２を、気相エピタキシャル成長
により厚さ数μｍ乃至数１０μｍで形成する。この気相
エピタキシャル成長は、ソースガスにモノシラン（Ｓｉ
Ｈ4）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロ
シラン（ＳｉＨＣｌ3）、４塩化珪素（ＳｉＣｌ4）のい
ずれかを、キャリアガスとして水素（Ｈ2）等を用い
て、基板温度１０５０℃乃至１２５０℃で成長させれば
よい。
【００４４】（ロ）エピタキシャル成長層１２の表面
に、厚さ３５０ｎｍ乃至１μｍの第１酸化膜７１を形成
する。そして、フォトリソグラフィー技術を用いて、ゲ
ートコンタクト領域２（図１及び図２参照）となる領域
において、この第１酸化膜７１中に拡散窓を開口し、こ
の拡散窓からｐ領域３５を形成するためのｐ型不純物を
導入する。例えば、ｐ型不純物としてボロンイオン（Ｂ
+）を加速エネルギーが約３０乃至１５０ＫｅＶ、ドー
ズ量が約２×１０13乃至３×１０15cm-2の条件でイオン
注入を行い、基板温度約９００℃乃至１１００℃で、所
定時間熱拡散を行い、図４（ｂ）に示すように、ｐ領域
３５を形成する。さらに、フォトリソグラフィー技術を
用いて、素子領域１（図１及び図２参照）となる領域に
おいて、この第１酸化膜７１中に拡散窓を開口し、この
拡散窓からｐ型のボディ領域１３を形成するためのｐ型
不純物を導入する。例えば、ｐ型不純物としてボロンイ
オン（Ｂ+）を加速エネルギーが約３０乃至１００Ｋｅ
Ｖ、ドーズ量が約２×１０13乃至１×１０15cm-2の条件
でイオン注入を行い、基板温度約１１００℃乃至１２０
０℃で、所定時間熱拡散を行う。この結果、図４（ｃ）
に示すように、ゲートコンタクト領域２における拡散深
さが、素子領域１のそれよりも深くなり、底部に段差が
設けられたボディ領域１３を形成する。
【００４５】（ハ）つぎに、第１酸化膜７１を除去し、
エピタキシャル成長層１２の表面に、厚さ３５０ｎｍ乃
至１μｍの第２酸化膜７２を形成する。そして、フォト
リソグラフィー技術を用いて、図５（ｄ）に示すよう
に、この第２酸化膜７２中に拡散窓を開口する。この拡
散窓から高不純物密度のｐ型（ｐ+型）のボディコンタ
クト領域１４を形成するためのｐ型不純物を導入する。
例えば、ｐ型不純物としてボロンイオン（Ｂ+）を加速
エネルギーが約３０乃至８０ＫｅＶ、ドーズ量が約２×
１０15乃至３×１０16cm-2の条件でイオン注入を行い、
基板温度約８００℃乃至１０５０℃で、所定時間熱拡散
を行い、図５（ｄ）に示すように、ボディ領域１３の表
面の所定の領域に、ボディコンタクト領域１４を形成す
る。さらに、第２酸化膜７２を除去し、エピタキシャル
成長層１２の表面に、厚さ３５０ｎｍ乃至１μｍの第３
酸化膜７３を形成する。そして、フォトリソグラフィー
技術を用いて、図５（ｅ）に示すように、この第３酸化
膜７３中に拡散窓を開口する。この拡散窓から高不純物
密度のｎ型（ｎ+型）のソース領域１５及びｎ+領域１６
を形成するためのｎ型不純物を導入する。例えば、ｎ型
不純物として砒素イオン（Ａｓ+）を、加速エネルギー
が約３０乃至８０ＫｅＶ、ドーズ量が約１×１０15乃至
４×１０16cm-2の条件でイオン注入を行い、基板温度約
８００℃乃至１０００℃で、所定時間熱拡散を行い、図
５（ｅ）に示すように、ボディ領域１３の表面の所定の
領域に、ソース領域１５及びｎ+領域１６を同時に形成
する。
【００４６】（ニ）第３酸化膜７３を除去し、図５
（ｆ）に示すようにエピタキシャル成長層１２の上の全
面に、第４酸化膜（カバー膜）７４を形成する。このカ
バー膜７４は、図６（ｇ）に示すような第１及び第２の
溝部（トレンチ）を形成するためのエッチングマスクを
構成するためのものであるので、トレンチの深さ及びシ
リコンと酸化膜のエッチング選択比を考慮して決定すれ
ばよい。そして、第４酸化膜７４を図２に示すように格
子状にパターニングする。この第４酸化膜７４のパター
ニングは、まず第４酸化膜７４の上にフォトレジスト７
５をスピンコートにより塗布し、フォトレジスト７５を
フォトリソグラフィー技術を用いて、パターニングし、
このフォトレジストのマスク７５を用いて、第４酸化膜
７４をＲＩＥでパターニングすればよい。そして、第４
酸化膜７４のパターニングに用いたフォトレジスト７５
を除去し、第４酸化膜７４をマスクとして、シリコンの
異方性エッチングを行う。トレンチは高アスペクト比を
有するため、シリコンの異方性エッチングは、ＳｉＣｌ
4と塩素（Ｃｌ2）との混合ガス、３塩化ホウ素（ＢＣｌ
3）とＣｌ2との混合ガス、あるいはフッ化硫黄（Ｓ
Ｆ6）等を用いたＲＩＥやＥＣＲイオンエッチング（あ
るいはマイクロ波プラズマエッチング）等を用いればよ
い。これらのＲＩＥやＥＣＲイオンエッチング等の異方
性エッチングに際しては、側壁保護膜の利用や、基板の
温度を−３０℃乃至−１４０℃に下げた低温制御プロセ
スを用いることにより、トレンチ２０の側壁を垂直に加
工出来る。この結果、図６（ｇ）に示すように、ボディ
領域１３の素子領域１を貫通して形成されたＵ字型形状
の第１の溝部（トレンチ）６４と、ゲートコンタクト領
域２に形成されたＵ字型形状の第２の溝部（トレンチ）
６７とが形成される。図６（ｇ）に示すように、第２の
溝部（Ｕ字型溝）６７の深さは、ボディ領域１３の最深
部となるｐ領域３５の深さよりも浅く、第２の溝部（Ｕ
字型溝）６７はボディ領域１３（ｐ領域３５）に覆われ
ている。なお、第１の溝部（Ｕ字型溝）６４の側壁の上
部には、ソース領域１５及びボディコンタクト領域１４
が露出する。また、第２の溝部（Ｕ字型溝）６７の側壁
の上部には、ｎ+領域１６が分割されて露出する。第１
の溝部６４及び第２の溝部６７は平面パターン上では連
続している（図２参照）。
【００４７】（ホ）第１の溝部６４及び第２の溝部６７
側壁部に薄い酸化膜（犠牲酸化膜）を形成し、さらに、
この犠牲酸化膜及び先に形成した第４酸化膜７４を除去
する。犠牲酸化膜の形成及び除去の工程は、第１の溝部
６４及び第２の溝部６７のエッチング時の、過剰な放電
エネルギーによるダメージが心配な場合や、第１の溝部
６４及び第２の溝部６７の側壁部への重金属やエッチン
グガス成分等の汚染が心配な場合に行うのであり、場合
により省略可能である。いずれにしても、第１の溝部６
４及び第２の溝部６７の側壁部を清浄化の後、ゲート酸
化を行い、図６（ｈ）に示すような、厚さ３０ｎｍ乃至
１５０ｎｍのゲート絶縁膜３２を形成する。ゲート酸化
はドライ酸化でも、水素（Ｈ2）燃焼によるウェット酸
化でも良く、ドライ酸化時に塩酸（ＨＣｌ）を混合して
行っても良い。
【００４８】（ヘ）そして、図６（ｉ）に示すように、
第１の溝部６４及び第２の溝部６７を埋め込むように、
ｎ+型の多結晶シリコン（ｎ+ドープドポリシリコン）を
減圧ＣＶＤや常圧ＣＶＤ等のＣＶＤ法で堆積する。この
ｎ+ドープドポリシリコンは、ＣＶＤにより不純物を添
加しないポリシリコンを堆積した後、オキシ３塩化リン
（ＰＯＣｌ3）を用いた気相拡散（プレデポジション）
等のｎ型不純物の導入を行うことで形成することができ
る。気相拡散（プレデポジション）の代わりに、ＰやＡ
ｓ等のｎ型不純物イオンのイオン注入を用いても良い。
あるいは、ＣＶＤ時にフォスフィン（ＰＨ3）等を含む
ｎ型ドーパントガスを用いて、ｎ+ドープドポリシリコ
ンを直接堆積することも可能である。そして、図７
（ｊ）に示すように、ｎ+ドープドポリシリコンをエッ
チバックし、第１の溝部６４及び第２の溝部６７の内部
に埋め込み制御電極（埋め込みゲート電極）３３用の導
電材料を埋め込む。或いは、化学的機械研磨（ＣＭＰ）
を用いて表面を平坦化することにより、第１の溝部６４
及び第２の溝部６７の内部にｎ+ドープドポリシリコン
を埋め込んでもよい。当然ながら、第１の溝部６４及び
第２の溝部６７の、それぞれに形成された埋め込みゲー
ト電極３３は同時に形成されるので、各々が連続した一
体物である。
【００４９】（ト）この後、酸化膜（ＮＳＧ膜）、ＰＳ
Ｇ膜、ＢＰＳＧ膜等、若しくはこれらの複合膜からなる
層間絶縁膜３１をＣＶＤ法等により堆積する。次ぎに、
層間絶縁膜３１の上にフォトレジスト６９をスピンコー
トにより塗布する。そして、フォトレジスト６９をフォ
トリソグラフィー技術を用いて、パターニングする。さ
らに、このフォトレジストのマスク６９を用いて、層間
絶縁膜３１をＲＩＥでパターニングして、図７（ｋ）に
示すように、ソースコンタクトホール４８とゲートコン
タクトホール４７を形成する。ソースコンタクトホール
４８はソース領域１５及びボディコンタクト領域１４上
に形成され、素子領域内の第１の溝部（Ｕ字溝）上は完
全に層間絶縁膜３１で覆われる。ゲートコンタクトホー
ル４７は、その開口部の大きさ（一辺の長さ）が第２の
溝部（Ｕ字型溝）の幅よりも大きく形成する。即ち図７
（ｋ）に示すように、ｎ+領域１６上にはみ出すように
して、埋め込みゲート電極３３の上部にゲートコンタク
トホール４７が開口される。ソースコンタクトホール４
８とゲートコンタクトホール４７開口後、図７（ｋ）に
示すように、スパッタリング法、電子ビーム（ＥＢ）蒸
着等により、金属膜（導電性材料膜）６６を堆積させ
る。電極を形成する金属膜（導電性材料膜）６６として
は、Ａｌ-Ｓｉ、Ａｌ-Ｃｕ、Ａｌ-Ｓｉ-ＣｕなどのＡｌ
合金を用いればよい。そして、フォトリソグラフィー技
術とＲＩＥとにより、ソース電極２２及びゲート配線２
３をパターニングする（図１参照）。そして、埋め込み
ゲート電極３３とソース電極２２の間を層間絶縁膜３１
が絶縁している。ゲートコンタクトホール４７は、その
大きさの方がＵ字型溝の幅よりも大きく、ｎ+領域１６
上にはみ出しているので、ゲート配線２３がｎ+領域１
６と埋め込みゲート電極３３とを短絡して接続される。
最後に、クロム（Ｃｒ）ニッケル（Ｎｉ）銀（Ａｇ）等
の多層金属膜をｎ+基板１１の裏面にスパッタリング
法、もしくは真空蒸着法により堆積し、熱処理（シンタ
リング）を行えば、ドレイン電極２１が形成され、本発
明の第１の実施の形態に係わる縦型ＵＭＯＳＦＥＴが完
成する。ドレイン電極１０はＭｏ板やＷ板を合金反応に
よりｎ+基板２５裏面に形成しても良い。
【００５０】以上説明したように、本発明の第１の実施
の形態に係る縦型ＵＭＯＳＦＥＴの製造方法によれば、
微細化された埋め込み制御電極３３に対する表面配線２
３の接続が、特別な微細加工技術を用いなくても、容易
に達成出来る。さらにポリシリコンのエッチバック量を
制御して平面の部分に導き出されたポリシリコン膜の膜
厚の残り量を精密に制御する必要がない。従って、前述
した第１の従来技術におけるエッチバック量の制御性の
問題に起因した、表面金属配線の段切れ（厚すぎると
き）やゲート抵抗の増大、ゲート電極引き出し部の断線
（薄すぎるとき）等の恐れもない。また、本発明の第１
の実施の形態に係る縦型ＵＭＯＳＦＥＴの製造方法によ
れば、埋め込みゲート電極３３とゲート配線２３との間
のコンタクトを実現するために、ポリシリコンＣＶＤ工
程を１度だけ行えばよく、さらに平面の部分に導き出さ
れたポリシリコン膜のパターニング工程も存在しない。
従って、第２の従来技術のように、ポリシリコンのＣＶ
Ｄを２回行う必要もなく、製造コストの増加を抑制でき
る。
【００５１】［第１の実施の形態の変形例］図８は本発
明の第１の実施の形態の変形例に係る横型ＵＭＯＳＦＥ
Ｔの断面構造図である。図１及び図２に示した本発明の
第１の実施の形態の説明は、ソース電極２２が基板表面
側、ドレイン電極２１が基板裏面側に形成される縦型構
造のＵＭＯＳＦＥＴについて述べたが、ソース電極とド
レイン電極が両方とも基板の表面側に形成される横型Ｕ
ＭＯＳＦＥＴについても同様に考えることができる。
【００５２】図８に示すように、本発明の第１の実施の
形態の変形例に係る横型ＵＭＯＳＦＥＴは、ｐ型（ｐ-
型）の半導体基板（Ｓｉ基板）４１上に局所的に形成さ
れた高不純物密度のｎ型（ｎ+型）の領域（埋め込み
層）を第１主電極領域（埋め込みドレイン領域）４３と
している。さらに、半導体基板４１上には、ｐ型（ｐ-
型）のエピタキシャル成長層（エピ層）４２が形成さ
れ、このエピタキシャル成長層４２の内部に低不純物密
度のｎ型（ｎ-型）のドリフト領域１９がｎウェル領域
３として形成されている。そして、本発明の第１の実施
の形態の変形例に係る横型ＵＭＯＳＦＥＴは、第１主電
極領域（埋め込みドレイン領域）４３と、この埋め込み
ドレイン領域４３の上部に配置された素子領域１及びゲ
ートコンタクト領域２とを有するｐ型のボディ領域１３
と、このボディ領域１３の素子領域１を貫通して形成さ
れた第１の溝部と、ゲートコンタクト領域２に形成され
た第２の溝部と、ボディ領域１３の表面に、第１の溝部
に隣接して配置されたボディ領域１３とは反対導電型
（ｎ型）で高不純物密度の第２主電極領域（ソース領
域）１５と、第２の溝部に隣接して配置されたボディ領
域とは反対導電型（ｎ型）で高不純物密度の副電極領域
（ｎ+領域）１６と、第１及び第２の溝部の内部に、第
２主電極領域（ソース領域）１５とは電気的に絶縁され
て埋め込まれた埋め込み制御電極３３と、第２の溝部の
上部において、副電極領域（ｎ+領域）１６と埋め込み
制御電極３３とを短絡して形成した制御電極用表面配線
（ゲート配線）２３とを有している。そして、図８に示
すように、ボディ領域１３は、素子領域１の厚さより
も、ゲートコンタクト領域２の厚さの方が厚く、第２の
溝部は、ボディ領域のゲートコンタクト領域２の底部よ
りも浅く形成されている。このゲートコンタクト領域２
に位置する厚いボディ領域１３は、Ｕ字型溝（第２の溝
部）の深さよりも深くなるように拡散されたｐ領域３５
により構成されている。第１及び第２の溝部の側壁にゲ
ート絶縁膜（ゲート酸化膜）３２が配置され、埋め込み
制御電極３３は、このゲート酸化膜３２を介して、ボデ
ィ領域１３の第１の溝部の側壁に露出した表面の電位を
制御するように構成されている。第１及び第２の溝部か
らなるＵ字型溝の内部には、高不純物密度のｎ型のポリ
シリコン（ドープドポリシリコン）が埋め込まれ、埋め
込みゲート電極３３を構成している。また、ボディ領域
１３の表面には、ソース領域１５と隣接して高不純物密
度のｐ型（ｐ+型）のボディコンタクト領域１４とが配
置されている。第１主電極領域４３には第１主電極領域
４３と同導電型のシンカー領域４４が接続され、シンカ
ー領域４４の表面には、シンカー領域４４より更に高不
純物密度のｎ型（ｎ++型）のシンカーコンタクト領域４
５が配置されている。第２主電極領域（ソース領域）１
５には、第２主電極（ソース電極）２２が接続され、シ
ンカー領域４４には、シンカーコンタクト領域４５を介
して、第２主電極と同一の主面側に設けられた第１主電
極（ドレイン電極）４６が接続されている。シンカーコ
ンタクト領域４５は良好なオーミック接触を得るための
領域であり、シンカー領域４４が十分に高不純物密度で
あれば、省略可能である。第２主電極（ソース電極）２
２は、ソース領域１５とボディコンタクト領域１４を短
絡するように接続されている。そして、層間絶縁膜３１
が埋め込みゲート電極３３とソース電極２２の間を絶縁
するためにＵ字型溝（第１の溝部）を完全に覆うように
配置されている。
【００５３】図１及び図２に示した縦型ＵＭＯＳＦＥＴ
と同様に、図８に示した本発明の第１の実施の形態の変
形例に係る横型ＵＭＯＳＦＥＴによれば、制御電極用表
面配線（ゲート配線）２３は、副電極領域（ｎ+領域）
１６と埋め込み制御電極（埋め込みゲート電極）３３と
を短絡して形成できるので、制御電極用表面配線２３接
続用のコンタクトホールは、第２の溝部の幅よりも大き
く形成できる。つまり、埋め込み制御電極３３の寸法と
は独立に、ゲートコンタクトホールのパターン寸法を十
分大きくできるので製造が容易となる利点を有する。
【００５４】また、等価回路表現では、この横型ＵＭＯ
ＳＦＥＴのゲート・ソース間には、図８に示す副電極領
域（ｎ+領域）１６とｐ領域３５のｐｎ接合により構成
されるｐｎ接合ダイオードが保護ダイオードとして接続
されている。従ってこの保護ダイオードの逆方向耐圧
を、横型ＵＭＯＳＦＥＴのゲート・ソース間耐圧よりも
低くなるように設定しておけば、ゲートに過剰なサージ
電圧等が印加された場合には、保護ダイオードが先に導
通するので、横型ＵＭＯＳＦＥＴのゲート・ソース間の
破壊を防止できる。こうして、本発明の第１の実施の形
態の変形例に係る横型ＵＭＯＳＦＥＴにおいては、縦型
ＵＭＯＳＦＥＴと同様に、ゲート・ソース間に接続され
る保護ダイオードにより、信頼性の向上を図ることがで
きる。なお、ゲートコンタクト領域２のｐ領域３５中の
ゲート酸化膜３２近傍にも反転層ができるが、Ｕ字型溝
（第２の溝部）の下方にまでｐ領域３５が形成されてい
るので、ドレイン・ゲート間に電流が流れることはな
い。
【００５５】（第２の実施の形態）また図９は本発明の
第２の実施の形態に係る縦型ＵＭＯＳＦＥＴの断面構造
図である。これは第１の実施の形態におけるｐ領域３５
の代わりに高不純物密度のｐ型領域（ｐ+領域）１７を
形成したものである。第１の実施の形態においては、ゲ
ートコンタクト領域２の第２の溝部（Ｕ字型溝）の側面
に反転層が形成されても、ｎ+領域１６とドリフト領域
１２が電気的に接続されることがないように、つまりゲ
ート・ドレイン間に電流が流れることがないようにする
ために第２の溝部（Ｕ字型溝）より深いｐ領域３５が形
成されている。一方、本発明の第２の実施の形態におい
ては、ゲートコンタクト領域２の第２の溝部（Ｕ字型
溝）の側面に反転層ができないように、ボディ領域１３
より高不純物密度で、ボディ領域１３と同導電型の半導
体領域、即ち、ｐ+領域１７が、第２の溝部（Ｕ字型
溝）の側壁に接して形成されている。他の構造は、第１
の実施の形態の場合と同様であるので、説明を省略す
る。
【００５６】この第２の実施の形態においても第１の実
施の形態の場合と同様、制御電極用表面配線（ゲート配
線）２３は、副電極領域（ｎ+領域）１６と埋め込み制
御電極（埋め込みゲート電極）３３とを短絡して形成で
きるので、制御電極用表面配線２３接続用のコンタクト
ホールは、第２の溝部の幅よりも大きく形成できる。つ
まり、埋め込み制御電極３３の寸法とは独立に、ゲート
コンタクトホールのパターン寸法を十分大きくできるの
で製造工程が容易となる利点を有する。
【００５７】また、図示を省略した等価回路表現では、
図３と同様に、縦型ＵＭＯＳＦＥＴのゲート・ソース間
には、図９に示す副電極領域（ｎ+領域）１６とｐ+領域
１７のｐｎ接合により構成されるｐｎ接合ダイオードが
保護ダイオードとして接続されている。従ってこの保護
ダイオードの逆方向耐圧を、縦型ＵＭＯＳＦＥＴのゲー
ト・ソース間耐圧よりも低くなるように設定しておけ
ば、ゲートに過剰なサージ電圧等が印加された場合に
は、保護ダイオードが先に導通するので、本発明の第２
の実施の形態に係る縦型ＵＭＯＳＦＥＴのゲート・ソー
ス間の破壊を防止できる。このｐｎ接合ダイオードから
なる保護ダイオードの逆方向耐圧は、副電極領域（ｎ+
領域）１６の不純物密度や厚み（拡散深さ）及びｐ+領
域１７の不純物密度等を調整すれば所望の値に設定出来
る。こうして、本発明の第２の実施の形態に係る縦型Ｕ
ＭＯＳＦＥＴにおいては、ゲート・ソース間に接続され
る保護ダイオードにより、信頼性の向上を図ることがで
きる。
【００５８】次ぎに、本発明の第２の実施の形態に係る
縦型ＵＭＯＳＦＥＴを製造するためのプロセスフローを
図１０及び１１を用いて説明する。
【００５９】（イ）まず、不純物密度１×１０18cm-3乃
至５×１０20cm-3程度の高不純物密度のｎ型（ｎ+型）
のＳｉ基板１１を用意する。このＳｉ基板１１上に、図
１０（ａ）に示すように、不純物密度５×１０12cm-3乃
至２×１０16cm-3程度の低不純物密度のｎ型（ｎ-型）
のエピタキシャル成長層１２を、気相エピタキシャル成
長により厚さ数μｍ乃至数１０μｍで形成する。その
後、このエピタキシャル成長層１２の表面に、第１酸化
膜７６を形成する。そして、フォトリソグラフィー技術
を用いて、図１０（ｂ）に示すように、この第１酸化膜
７６中に拡散窓を開口し、この拡散窓からｐ型のボディ
領域１３を形成するためのｐ型不純物を導入する。例え
ば、ｐ型不純物としてボロンイオン（Ｂ+）を加速エネ
ルギーが約３０乃至１００ＫｅＶ、ドーズ量が約２×１
０13乃至１×１０15cm-2の条件でイオン注入を行い、基
板温度約１１００℃乃至１２００℃で、所定時間熱拡散
を行う。
【００６０】（ロ）そして、第１酸化膜７６を除去し、
エピタキシャル成長層１２の表面に、第２酸化膜７７を
形成する。フォトリソグラフィー技術を用いて、ゲート
コンタクト領域２となる領域において、この第２酸化膜
７７中に拡散窓を開口し、この拡散窓から、ｐ+領域１
７を形成するためのｐ型不純物を導入する。例えば、ｐ
型不純物としてボロンイオン（Ｂ+）を加速エネルギー
が約３０乃至１００ＫｅＶ、ドーズ量が約５×１０14乃
至３×１０16cm-2の条件でイオン注入を行い、基板温度
約９００℃乃至１１５０℃で、所定時間熱拡散を行い、
図１０（ｃ）に示すように、ｐ+領域１７を形成する。
【００６１】（ハ）つぎに、第２酸化膜７７を除去し、
エピタキシャル成長層１２の表面に、第３酸化膜７８を
形成する。そして、フォトリソグラフィー技術を用い
て、図１１（ｄ）に示すように、この第３酸化膜７８中
に拡散窓を開口する。この拡散窓から高不純物密度のｐ
型（ｐ+型）のボディコンタクト領域１４を形成するた
めのｐ型不純物を導入する。例えば、ｐ型不純物として
ボロンイオン（Ｂ+）を加速エネルギーが約３０乃至８
０ＫｅＶ、ドーズ量が約２×１０15乃至３×１０16cm-2
の条件でイオン注入を行い、基板温度約８００℃乃至１
０５０℃で、所定時間熱拡散を行い、図１１（ｄ）に示
すように、ボディ領域１３の表面の所定の領域に、ボデ
ィコンタクト領域１４を形成する。さらに、第３酸化膜
７８を除去し、エピタキシャル成長層１２の表面に、第
４酸化膜７９を形成する。そして、フォトリソグラフィ
ー技術を用いて、図１１（ｅ）に示すように、この第４
酸化膜７９中に拡散窓を開口する。この拡散窓から高不
純物密度のｎ型（ｎ+型）のソース領域１５及びｎ+領域
１６を形成するためのｎ型不純物を導入する。例えば、
ｎ型不純物として砒素イオン（Ａｓ+）を、加速エネル
ギーが約３０乃至８０ＫｅＶ、ドーズ量が約１×１０15
乃至４×１０16cm-2の条件でイオン注入を行い、基板温
度約８００℃乃至１０００℃で、所定時間熱拡散を行
い、図１１（ｅ）に示すように、ボディ領域１３の表面
の所定の領域に、ソース領域１５及びｎ+領域１６を同
時に形成する。
【００６２】（ニ）第４酸化膜７９を除去し、図１１
（ｆ）に示すようにエピタキシャル成長層１２の上の全
面に、第５酸化膜（カバー膜）８０を形成する。そし
て、第５酸化膜８０をパターニングする。この第５酸化
膜８０のパターニングは、まず第５酸化膜８０の上にフ
ォトレジストをスピンコートにより塗布し、フォトレジ
ストをフォトリソグラフィー技術を用いて、パターニン
グし、このフォトレジストのマスクを用いて、第５酸化
膜８０をＲＩＥでパターニングすればよい。そして、第
５酸化膜８０のパターニングに用いたフォトレジストを
除去し、第５酸化膜８０をマスクとして、シリコンの異
方性エッチングを行う。この結果、図１１（ｆ）に示す
ように、ボディ領域１３を貫通して第１の溝部（Ｕ字型
溝）６４及び第２の溝部（Ｕ字型溝）６７が形成され
る。
【００６３】この後の、第１の溝部６４及び第２の溝部
６７の側壁部にゲート酸化を行う工程以降は、第１の実
施の形態に係る縦型ＵＭＯＳＦＥＴを製造するためのプ
ロセスフローの図５（ｈ）以降と基本的に同じであるの
で、重複した説明を省略する。
【００６４】以上説明したように、本発明の第２の実施
の形態に係る縦型ＵＭＯＳＦＥＴにの製造方法によれ
ば、微細化された埋め込み制御電極３３に対する表面配
線２３の接続が、特別な微細加工技術を用いなくても、
容易に達成出来る。さらにポリシリコンのエッチバック
量を制御して平面の部分に導き出されたポリシリコン膜
の膜厚の残り量を精密に制御する必要がない。また、本
発明の第２の実施の形態に係る縦型ＵＭＯＳＦＥＴにの
製造方法によれば、埋め込みゲート電極３３とゲート配
線２３との間のコンタクトを実現するために、ポリシリ
コンＣＶＤ工程を１度だけ行えばよく、さらに平面の部
分に導き出されたポリシリコン膜のパターニング工程も
存在しない。したがって、ゲートコンタクト構造を容易
に形成することができる。
【００６５】［第２の実施の形態の変形例］なお本発明
の第２の実施の形態に係る縦型ＵＭＯＳＦＥＴの説明
は、第２主電極（ソース電極）２２が基板表面側、第１
主電極（ドレイン電極）２１が基板裏面側に形成される
縦型ＵＭＯＳＦＥＴについて述べたが、ソース電極とド
レイン電極が両方とも基板の表面側に形成される横型Ｕ
ＭＯＳＦＥＴについても同様に考えることができる。こ
の場合は、例えば、図８と同様に、ｐ型の半導体基板上
に局所的に形成されたｎ+型の埋め込み層を第１主電極
領域（埋め込みドレイン領域）として、この埋め込みド
レイン領域には、埋め込みドレイン領域と同導電型のシ
ンカー領域を接続しておく。こうして、表面のソース領
域には、ソース電極を接続し、ソース電極と同一の表面
側に露出したシンカー領域には、ドレイン電極を接続す
ればよい。
【００６６】（第３の実施の形態）図１２は本発明の第
３の実施の形態に係る縦型ＩＧＢＴの断面構造図であ
る。図１２に示すように、本発明の第３の実施の形態に
係る縦型ＩＧＢＴは、高不純物密度のｐ型（ｐ+型）の
Ｓｉ基板からなる第１主電極領域（コレクタ領域）５１
と、この第１主電極領域（コレクタ領域）５１の上部に
配置された素子領域１及びゲートコンタクト領域２とを
有するｐ型のボディ領域１３と、このボディ領域１３の
素子領域１を貫通して形成された第１の溝部と、ゲート
コンタクト領域２に形成された第２の溝部と、ボディ領
域１３の表面に、第１の溝部に隣接して配置されたボデ
ィ領域１３とは反対導電型（ｎ型）で高不純物密度の第
２主電極領域（エミッタ領域）５２と、第２の溝部に隣
接して配置されたボディ領域とは反対導電型（ｎ型）で
高不純物密度の副電極領域（ｎ+領域）１６と、第１及
び第２の溝部の内部に、第２主電極領域（エミッタ領
域）５２とは電気的に絶縁されて埋め込まれた埋め込み
制御電極３３と、第２の溝部の上部において、副電極領
域（ｎ+領域）１６と埋め込み制御電極３３とを短絡し
て形成した制御電極用表面配線（ゲート配線）２３とか
ら少なくとも構成されている。そして、図１２に示すよ
うに、ボディ領域１３は、素子領域１の厚さよりも、ゲ
ートコンタクト領域２の厚さの方が厚く、第２の溝部
は、ボディ領域のゲートコンタクト領域２の底部よりも
浅く形成されている。このゲートコンタクト領域２に位
置する厚いボディ領域１３は、Ｕ字型溝（第２の溝部）
の深さよりも深くなるように拡散されたｐ領域３５によ
り構成されている。第１及び第２の溝部の側壁にゲート
絶縁膜（ゲート酸化膜）３２が配置され、埋め込み制御
電極３３は、このゲート絶縁膜（ゲート酸化膜）３２を
介して、ボディ領域１３の第１の溝部の側壁に露出した
表面の電位を制御するように構成されている。第１及び
第２の溝部からなるＵ字型溝の内部には、高不純物密度
のｎ型のポリシリコン（ドープドポリシリコン）が埋め
込まれ、埋め込みゲート電極３３を構成している。但
し、埋め込みゲート電極３３は、高融点金属、これらの
シリサイド等、あるいはこれらのシリサイドを用いたポ
リサイドで構成してもよい。さらに、ボディ領域１３と
第１主電極領域（コレクタ領域）５１との間には、第１
主電極領域（コレクタ領域）５１より低不純物密度のｎ
型（ｎ-型）のエピタキシャル成長層からなるドリフト
領域１２が配置されている。また、ボディ領域１３の表
面には、第２主電極領域（エミッタ領域）５２と隣接し
て高不純物密度のｐ型（ｐ+型）のボディコンタクト領
域１４とが配置されている。さらに、第１主電極領域
（コレクタ領域）５１の裏面には、第１主電極（コレク
タ電極）６１が接続され、第２主電極領域（エミッタ領
域）５２の表面には、第２主電極（エミッタ電極）６２
が接続されている。第２主電極（エミッタ電極）６２
は、エミッタ領域５２とボディコンタクト領域１４を短
絡するように接続されている。そして、層間絶縁膜３１
が埋め込みゲート電極３３とエミッタ電極６２の間を絶
縁するためにＵ字型溝（第１の溝部）を完全に覆うよう
に配置されている。
【００６７】図１２に示す本発明の第３の実施の形態に
係る縦型ＩＧＢＴによれば、制御電極用表面配線（ゲー
ト配線）２３は、第２の溝部の上部において、副電極領
域（ｎ+領域）１６と埋め込み制御電極（埋め込みゲー
ト電極）３３とを短絡して形成できるので、制御電極用
表面配線２３接続用のコンタクトホールは、第２の溝部
の幅よりも大きく、はみ出して形成できる。図１２に示
すように、製造工程やマスクパターンの簡単化のために
は、第１の溝の幅と第２の溝部の幅は同じでよいので、
埋め込み制御電極３３の寸法とは独立に、ゲートコンタ
クト領域２に形成されるゲートコンタクトホールのパタ
ーン寸法を十分大きくできる。
【００６８】図１３に本発明の第３の実施の形態に係る
縦型ＩＧＢＴ Ｑ2の等価回路を示す。図１３に示すとお
り、縦型ＩＧＢＴ Ｑ2のゲート・エミッタ間にはダイオ
ードＤ1が形成されている。ダイオードＤ1は、図１２に
示すｎ+領域１６とｐ領域３５のｐｎ接合により形成さ
れるｐｎ接合ダイオードである。図１２に示すように、
ボディ領域１３には、ボディコンタクト領域１４が配置
され、このボディコンタクト領域１４と第２主電極領域
（エミッタ領域）５２とは短絡しているので、縦型ＩＧ
ＢＴ Ｑ2のゲート・エミッタ間にはダイオードＤ1が形
成されることになる。
【００６９】図１２乃至図１３に示す本発明の第３の実
施の形態に係る縦型ＩＧＢＴにおいて、第２主電極（エ
ミッタ電極）６２に印加するエミッタ電位を接地電位
（０Ｖ）、第１主電極（コレクタ電極）６１に印可する
コレクタ電圧を、或る正の電位（電源電位）とし、制御
電極用表面配線（ゲート配線）２３に正の電位を与える
と、素子領域１のボディ領域１３中のゲート酸化膜３２
近傍に反転層ができ、この素子領域１の反転層を介し
て、素子領域１のドリフト領域１２へ、第２主電極領域
（エミッタ領域）５２から電子が注入される。注入され
た電子は、ｎ型（ｎ-型）のドリフト領域１２とｐ+型の
第１主電極領域（コレクタ領域）５１との界面近傍のポ
テンシャルの谷間に蓄積され、コレクタ領域５１の正孔
（ホール）に対する電位障壁が低くなる。この結果、コ
レクタ領域５１から、ドリフト領域１２へ、正孔が注入
され、ドリフト領域１２と+コレクタ領域５１間は、順
バイアスとなる。注入された正孔は、エミッタ領域５２
からの電子の注入を更に促進し、本発明の第３の実施の
形態に係る縦型ＩＧＢＴがターンオンする。こうして、
高比抵抗領域であるドリフト領域１２は、電子と正孔の
２種類のキャリアが多数存在し電荷密度が増加する。す
なわち、電子密度と正孔密度を等しく増大させることで
高比抵抗領域の実質的な抵抗を桁違いに低下させる伝導
度変調を起こす。この時、ゲートコンタクト領域２のｐ
領域３５中のゲート酸化膜３２近傍にも反転層ができる
が、Ｕ字型溝（第２の溝部）の下方にまでｐ領域３５が
形成されているので、ゲートコンタクト領域２のドリフ
ト領域１２へ、副電極領域（ｎ+領域）１６からの電子
の注入はない。従って、Ｕ字型溝（第２の溝部）に反転
層ができることによるゲート・コレクタ間の短絡は生じ
ない。そして、第２主電極（エミッタ電極）６２に対
し、制御電極用表面配線（ゲート配線）２３に負又はゼ
ロの電圧を印加すれば、本発明の第３の実施の形態に係
る縦型ＩＧＢＴは、ターンオフし、遮断状態となる。
【００７０】図１３に示す縦型ＩＧＢＴ Ｑ2のゲート・
エミッタ間には接続されたダイオードＤ1はゲート保護
ダイオードとして使用することができる。つまり、この
ｐｎ接合ダイオードからなる保護ダイオードＤ1の逆方
向耐圧を、縦型ＩＧＢＴ Ｑ2のゲート・エミッタ間耐圧
よりも低くなるように設定しておけば、ゲート（埋め込
み制御電極）に過剰なサージ電圧等が印加された場合に
は、保護ダイオードＤ1が先に導通するので、縦型ＩＧ
ＢＴ Ｑ2のゲート・エミッタ間の破壊を防止できる。こ
のｐｎ接合ダイオードからなる保護ダイオードＤ1の逆
方向耐圧は、副電極領域（ｎ+領域）１６の不純物密度
や厚み（拡散深さ）、或いはｐ領域３５の不純物密度等
を調整すれば所望の値に設定することが出来る。こうし
て、本発明の第３の実施の形態に係る縦型ＩＧＢＴにお
いては、ゲート・エミッタ間に保護ダイオードが同時に
形成される構造であるので、半導体装置の信頼性の向上
を図ることができる。
【００７１】次ぎに、本発明の第３の実施の形態に係る
縦型ＩＧＢＴを製造するためのプロセスフローを図１４
を用いて説明する。
【００７２】（イ）まず、不純物密度１×１０18cm-3乃
至５×１０20cm-3程度の高不純物密度のｐ型（ｐ+型）
のＳｉ基板５１を用意する。このＳｉ基板５１上に、図
１４（ａ）に示すように、不純物密度５×１０12cm-3乃
至２×１０16cm-3程度の低不純物密度のｎ型（ｎ-型）
のエピタキシャル成長層１２を、気相エピタキシャル成
長により厚さ数１０μｍ乃至１００μｍで形成する。こ
の気相エピタキシャル成長は、ソースガスにＳｉＨ4、
ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4等を、キャリア
ガスとして水素（Ｈ2）等を用いて、基板温度１１００
℃乃至１２５０℃程度で成長させればよい。コレクタ側
からのホールの注入による伝導度変調があるので、エピ
タキシャル成長層１２の厚さは、第１の実施の形態にお
いて説明した縦型ＵＭＯＳＦＥＴの場合に比して厚くし
ても、オン抵抗を比較的低い値に維持できる。従って、
気相エピタキシャル成長を用いる代わりに、不純物密度
６×１０11cm-3乃至８×１０15cm-3程度で厚さ３００μ
ｍないし１ｍｍのｎ-基板（Ｓｉ基板）１２を用意し、
ｎ-基板１２の裏面に、不純物密度１×１０18cm-3乃至
８×１０19cm-3程度、深さ５μｍ乃至５０μｍの第２主
電極領域（コレクタ領域）５１を拡散により形成する構
造にすれば、より高耐圧且つ低オン抵抗の半導体パワー
デバイスが提供できる。また、第２主電極領域（コレク
タ領域）５１は、Ｓｉ基板１２の裏面に気相エピタキシ
ャル成長で堆積しても良い。気相エピタキシャル成長時
には、ジボラン（Ｂ2Ｈ6）をドーパントガスとして用い
ればよい。ボロン（Ｂ）はＳｉよりも原子半径が小さ
い。従って、第２主電極領域（コレクタ領域）５１を過
度に高不純物密度にすると結晶が歪む。このため、さら
なる高不純物密度が必要なときは、Ｓｉ基板１２の裏面
への気相エピタキシャル成長時に、Ｂと同時にＳｉより
も原子半径の大きい元素をドープすればよい。例えば、
Ｂ2Ｈ6と同時にモノゲルマン（ＧｅＨ4）をドーパント
ガスとして用いれば、格子歪みが緩和出来るので、不純
物密度７×１０19cm-3乃至３×１０20cm-3程度の高不純
物密度にしても、良好な結晶性が維持できる。
【００７３】（ロ）この後、エピタキシャル成長層（若
しくは基板）１２の表面に、第１酸化膜７１を形成す
る。そして、フォトリソグラフィー技術を用いて、ゲー
トコンタクト領域２（図１２参照）となる領域におい
て、この第１酸化膜７１中に拡散窓を開口する。この拡
散窓からｐ領域３５を形成するためのｐ型不純物、例え
ば、ボロンイオン（Ｂ+）を加速エネルギーが約３０乃
至１５０ＫｅＶ、ドーズ量が約２×１０13乃至３×１０
15cm-2の条件でイオン注入を行い、基板温度約９００℃
乃至１１００℃で、所定時間熱拡散を行い、図１４
（ｂ）に示すように、エピタキシャル成長層（若しくは
基板）１２中にｐ領域３５を形成する。
【００７４】この後の、第１酸化膜７１中に拡散窓を開
口し、この拡散窓からエピタキシャル成長層（若しくは
ｎ基板）１２中にｐ型のボディ領域１３を形成するため
のｐ型不純物を導入する工程以降は、第１の実施の形態
において説明した図４（ｃ）以降の工程と基本的に同一
であるので、重複した説明を省略する。
【００７５】以上説明した本発明の第３の実施の形態に
係る縦型ＩＧＢＴの製造方法によれば、微細化された埋
め込み制御電極３３に対する表面配線２３の接続が、特
別な微細加工技術を用いなくても、容易に達成出来る。
さらにポリシリコンのエッチバック量を制御して平面の
部分に導き出されたポリシリコン膜の膜厚の残り量を精
密に制御する必要がない。従って、エッチバック量の制
御性の問題に起因した、表面金属配線の段切れ（厚すぎ
るとき）やゲート抵抗の増大、ゲート電極引き出し部の
断線（薄すぎるとき）等の恐れもない。また、本発明の
第３の実施の形態に係る縦型ＩＧＢＴの製造方法によれ
ば、埋め込みゲート電極３３とゲート配線２３との間の
コンタクトを実現するために、ポリシリコンＣＶＤ工程
を１度だけ行えばよく、さらに平面の部分に導き出され
たポリシリコン膜のパターニング工程も存在しない。従
って、工程数の増大を伴うこともないので、製造コスト
の増加を抑制できる。
【００７６】［第３の実施の形態の変形例１］なお上記
第３の実施の形態の説明は、エミッタ電極が基板表面
側、コレクタ電極が基板裏面側に形成される縦型構造の
ＩＧＢＴについて述べたが、エミッタ電極とコレクタ電
極が両方とも基板の表面側に形成される横型ＩＧＢＴに
ついても同様に考えることができる。この場合は、例え
ば、図８と同様に、ｎ型の半導体基板上に局所的に形成
されたｐ+型の埋め込み層を第１主電極領域（埋め込み
コレクタ領域）として、この埋め込みコレクタ領域に
は、ｐ+型のシンカー領域を接続しておく。こうして、
表面のエミッタ領域には、エミッタ電極を接続し、エミ
ッタ電極と同一の表面側に露出したシンカー領域には、
コレクタ電極を接続すればよい。
【００７７】［第３の実施の形態の変形例２］ＩＧＢＴ
のターンオン時には、高比抵抗領域であるドリフト領域
１２は、電子と正孔の２種類のキャリアが多数存在し電
荷密度が増加し、高比抵抗領域の実質的な抵抗を桁違い
に低下させる伝導度変調を起こす。したがって、ドリフ
ト領域１２はより低不純物密度で厚い領域として存在で
きる。しかし、ドリフト領域１２をあまり低不純物密度
にすると、高電圧を印加すれば、ボディ領域１３と第１
主電極領域（コレクタ領域）５１間がパンチスルーす
る。
【００７８】図１５は本発明の第３の実施の形態の変形
例（変形例２）に係る縦型ＩＧＢＴの断面構造図であ
る。この変形例２に係る縦型ＩＧＢＴは、ボディ領域１
３と第１主電極領域（コレクタ領域）５１間のパンチス
ルー防止のため、ｎ型（ｎ-型）のドリフト領域１２と
ｐ+型のコレクタ領域５１との間にｎ-層５３を介して、
ｎ型のバッファ層５４を設けている。ｎ型のバッファ層
５４の不純物密度と厚さを調整することのより、ボディ
領域１３と第１主電極領域（コレクタ領域）５１間のパ
ンチスルーが防止出来るので、オン抵抗が低く、かつ動
作電圧が２．５ＫＶ乃至４．５ＫＶ以上の縦型ＩＧＢＴ
が提供出来る。一般に、縦型ＩＧＢＴ Ｑ2のゲート・エ
ミッタ間耐圧が高くなると、ｐｎ接合ダイオードからな
る保護ダイオードＤ1の逆方向耐圧も高くする必要が或
る。この場合は、第２の溝部に隣接して配置する副電極
領域（ｎ+領域）１６を薄いｎ-層（ｉ層）で内包し、保
護ダイオードＤ1をｐｉｎ接合構造にしてもよい。さら
に、第２主電極領域（エミッタ領域）５２とボディ領域
１３との間に薄いｎ-層（ｉ層）を挿入しても良い。図
１５に示す本発明の第３の実施の形態の変形例２に係る
縦型ＩＧＢＴにおいても、制御電極用表面配線（ゲート
配線）２３は、第２の溝部の上部において、副電極領域
（ｎ+領域）１６と埋め込み制御電極（埋め込みゲート
電極）３３とを短絡して形成できるので、制御電極用表
面配線２３接続用のコンタクトホールは、第２の溝部の
幅よりも大きく形成できる。そして、ゲート・エミッタ
間に保護ダイオードが同時に形成される構造であるの
で、半導体装置の信頼性の向上を図ることができる。
【００７９】［第３の実施の形態の変形例３］ＩＧＢＴ
の高速動作の阻害となる要因に、ＩＧＢＴのターンオフ
時のテール電流の問題がある。第２主電極（エミッタ電
極）に対し、制御電極用表面配線（ゲート配線）に負又
はゼロの電圧を印加すれば、素子領域１のドリフト領域
１２への第２主電極領域（エミッタ領域）から電子の注
入は停止されるが、ｎ型（ｎ-型）のドリフト領域とｐ+
型のコレクタ領域との界面近傍のポテンシャルの谷間に
蓄積された電子が、ドリフト領域におけるホールと再結
合し消滅するまで、コレクタ電流は流れ続け、テール電
流となるからである。
【００８０】図１６は本発明の第３の実施の形態の変形
例（変形例３）に係る縦型ＩＧＢＴの断面構造図であ
る。この変形例３に係る縦型ＩＧＢＴは、コレクタ領域
５６を複数に分割して、その間にｎ+ショート領域５５
を設けたコレクタ・ショート構造を採用している。ター
ンオフ時にドリフト領域１２に蓄積された電子は、ｎ+
ショート領域５５により引き抜かれるので、テール電流
を無くすことが出来る。従って、ＩＧＢＴの高速のター
ンオフが可能となる。また、テール電流を無くすために
ライフタイムキラー等を用いる必要がないので、伝導度
変調が十分にされ、低いオン抵抗を達成できる。図１６
に示す本発明の第３の実施の形態の変形例２に係るコレ
クタ・ショート型ＩＧＢＴにおいても、制御電極用表面
配線（ゲート配線）２３は、第２の溝部の上部におい
て、副電極領域（ｎ+領域）１６と埋め込み制御電極
（埋め込みゲート電極）３３とを短絡して形成できるの
で、制御電極用表面配線２３接続用のコンタクトホール
は、溝部の幅よりも大きく形成できる。そして、ゲート
・エミッタ間に保護ダイオードが同時に形成される構造
であるので、信頼性の高い、高速且つ低オン抵抗のＩＧ
ＢＴが提供できる。
【００８１】（第４の実施の形態）図１７は本発明の第
４の実施の形態に係る縦型ＩＧＢＴの断面構造図であ
る。本発明の第３の実施の形態において示したｐ領域３
５の代わりに、第２の実施の形態と同様に、高不純物密
度のｐ型領域（ｐ+領域）を第２の溝部（Ｕ字型溝）の
側壁に接して形成した構造の縦型ＩＧＢＴである。図１
２の本発明の第３の実施の形態に係る縦型ＩＧＢＴにお
いては、ゲートコンタクト領域２の第２の溝部（Ｕ字型
溝）の側面に反転層が形成されても、ｎ+領域１６とド
リフト領域１２が電気的に接続されることがないよう
に、つまりゲート・コレクタ間に電流が流れることがな
いようにするために第２の溝部（Ｕ字型溝）より深いｐ
領域３５が形成した。これは、ゲート・コレクタ間に電
流を阻止するための構造の一例であり、他にも種々の構
造が採用できる。
【００８２】従って、本発明の第４の実施の形態におい
ては、ゲートコンタクト領域２の第２の溝部（Ｕ字型
溝）の側面に反転層ができないように、ボディ領域１３
より高不純物密度で、ボディ領域１３と同導電型の半導
体領域、即ち、ｐ+領域１７を第２の溝部（Ｕ字型溝）
の側壁に接して形成することによりゲート・コレクタ間
の短絡を回避している。他の構造は、第３の実施の形態
の場合と同様であるので、重複した説明は省略する。
【００８３】この第４の実施の形態においても第３の実
施の形態の場合と同様、制御電極用表面配線（ゲート配
線）２３は、副電極領域（ｎ+領域）１６と埋め込み制
御電極（埋め込みゲート電極）３３とを短絡して形成で
きるので、制御電極用表面配線２３接続用のコンタクト
ホールは、第２の溝部の幅よりも大きく形成でき、製造
工程が容易となる利点を有する。
【００８４】また、図示を省略した等価回路表現では、
図１３と同様に、縦型ＩＧＢＴのゲート・エミッタ間に
は、図１７に示す副電極領域（ｎ+領域）１６とｐ+領域
１７のｐｎ接合により構成されるｐｎ接合ダイオードが
保護ダイオードとして接続されている。従ってこの保護
ダイオードの逆方向耐圧を、縦型ＩＧＢＴのゲート・エ
ミッタ間耐圧よりも低くなるように設定しておけば、ゲ
ートに過剰なサージ電圧等が印加された場合には、保護
ダイオードが先に導通するので、本発明の第４の実施の
形態に係る縦型ＩＧＢＴのゲート・エミッタ間の破壊を
防止できる。このｐｎ接合ダイオードからなる保護ダイ
オードの逆方向耐圧は、副電極領域（ｎ+領域）１６の
不純物密度や厚み（拡散深さ）及びｐ+領域１７の不純
物密度等を調整すれば所望の値に設定出来る。こうし
て、本発明の第４の実施の形態に係る縦型ＩＧＢＴにお
いては、ゲート・エミッタ間に接続される保護ダイオー
ドにより、信頼性の向上を図ることができる。
【００８５】本発明の第４の実施の形態に係る縦型ＩＧ
ＢＴを製造するためのプロセスフローは、高不純物密度
のｐ型（ｐ+型）のＳｉ基板５１を用意して、このＳｉ
基板５１上に低不純物密度のｎ型（ｎ-型）のエピタキ
シャル成長層１２を形成する、もしくは、低不純物密度
のｎ（ｎ-型）のＳｉ基板１２を用意し、Ｓｉ基板１２
の裏面に、ｐ型の第２主電極領域（コレクタ領域）５１
を拡散若しくは気相エピタキシャル成長により形成する
点を考慮すれば、図１０及び１１を用いて説明した第２
の実施の形態のプロセスフローと基本的に同一である。
【００８６】［第４の実施の形態の変形例］なお、上記
の第４の実施の形態の説明は、縦型ＩＧＢＴについて述
べたが、エミッタ電極とコレクタ電極が両方とも基板の
表面側（同一主面側）に形成される横型ＩＧＢＴについ
ても同様に考えることができる。また、ボディ領域１３
と第１主電極領域（コレクタ領域）５１間のパンチスル
ー防止のため、ｎ型（ｎ-型）のドリフト領域１２とｐ+
型のコレクタ領域５１との間にバッファ層を設けた構造
や、コレクタ領域を複数に分割して、その間にｎ+ショ
ート領域を設けたコレクタ・ショート構造を採用するこ
とも可能である。
【００８７】（その他の実施の形態）上記のように、本
発明は第１乃至第４の実施の形態によって記載したが、
この開示の一部をなす論述及び図面はこの発明を限定す
るものであると理解すべきではない。この開示から当業
者には様々な代替実施の形態、実施例及び運用技術が明
らかとなろう。
【００８８】例えば、図１，８，９，１２，１５乃至１
７においては、素子領域１とゲートコンタクト領域２と
が同一断面上に現れる異なる領域として示しているが、
素子領域１とゲートコンタクト領域２との関係は、図
１，８，９，１２，１５乃至１７と直交関係となる相対
的位置関係で配列しても良い。すなわち、図１，８，
９，１２，１５乃至１７に示した素子領域１の紙面の奥
の方に、ゲートコンタクト領域２を設けても良い。図
１，８，９，１２，１５乃至１７に示した構造は数Ａ乃
至１０００Ａレベルの大電流を流すのに好適な電力用半
導体装置（パワーデバイス）用の構造である。小信号用
の集積回路では、溝部を図２に示すように、格子状にレ
イアウトする必要はなく、単一の直線状のＵ字型溝で十
分ある。この場合は、その直線状のＵ字型溝の端部にゲ
ートコンタクト領域を設けても良いのである。つまり、
本発明は６００Ｖ以上、さらには１ＫＶ乃至４．５ＫＶ
等、若しくはこれ以上の高電圧で、且つ大電流を流すた
めに大きなチップ面積が必要な電力用半導体装置に適用
可能であり、電力用半導体装置においてより効果的であ
るが、必ずしも電力用半導体装置に限定されるものでは
なく、上記のような構成で、論理集積回路等の小信号用
素子にも適用しても良い。特に、ゲート絶縁膜の厚さを
極限まで薄くし、極めて小さな電圧で動作する省電力型
超高速集積回路では、ゲート絶縁膜が破壊しやすいの
で、本発明の保護ダイオードを内蔵した構造は有効であ
る。
【００８９】また、ゲートコンタクト領域２に配置した
ｐ領域３５（図１，８、１２，１５及び１６参照）やｐ
+領域１７（図９及び１７参照）は、何らかの手段で、
このゲートコンタクト領域２に形成される寄生トランジ
スタの導通状態の影響が回避できるのであれば、省略可
能である。たとえば、ゲートコンタクト領域２における
ボディ領域の直下に、第２の溝部の底部を内包するよう
に、絶縁物や他のｐ+領域を埋め込む構造、若しくは空
洞（エヤーギャップ）を配置する構造等により、寄生ト
ランジスタの導通状態の影響が回避できる。さらに、ｐ
領域３５を省略、すなわち、本発明のボディ領域の素子
領域の厚さとゲートコンタクト領域の厚さとを等しく
し、平坦な底部を有するボディ領域の幾何学的形状にお
いて、第２の溝部の深さを第１の溝部の深さよりも浅く
することによっても、第２の溝部がボディ領域を貫通し
ない構造を実現出来る。このように、何らかの構造によ
り、ゲートコンタクト領域２が他の領域と電気的に分離
されていれば、ｐ領域３５やｐ+領域１７は必ずしも必
要ではない。
【００９０】また、ゲートコンタクト領域２に配置され
る第２の溝部の内壁に形成されるゲート絶縁膜の厚さ
を、素子領域に配置される第１の溝部の内壁に形成され
るゲート絶縁膜の厚さより厚くして、素子領域１の導通
時にゲートコンタクト領域２に形成される寄生トランジ
スタが導通状態にならないように設定すれば、ｐ領域３
５やｐ+領域１７は省略できる。あるいは、第２の溝部
の内部に配置される埋め込み制御電極の仕事関数と第１
の溝部の内部の埋め込み制御電極の仕事関数とが、互い
に異なるように埋め込み制御電極の材料を選択すること
や、周知のしきい値制御の技術を用いて、寄生トランジ
スタのゲートしきい値電圧が素子領域のゲートしきい値
電圧より大きくすることも有効である。このように、何
らかの手段により、寄生トランジスタのゲートしきい値
電圧を素子領域のゲートしきい値電圧より大きくし、素
子領域１が導通時に、ゲートコンタクト領域２に形成さ
れる寄生トランジスタが導通状態にならないようにすれ
ば、ｐ領域３５やｐ+領域１７は必ずしも必要ではな
い。
【００９１】また、本発明の第１乃至第４の実施の形態
においては、ゲート絶縁膜として、シリコン酸化膜（Ｓ
ｉＯ2）を用いたＵＭＯＳＦＥＴやＩＧＢＴについて説
明したが、ゲート絶縁膜はシリコン酸化膜（ＳｉＯ2）
に限られるものではない。シリコン窒化膜（Ｓｉ3Ｎ
4膜）や、Ｓｉ3Ｎ4膜とＳｉＯ2膜の複合膜、あるいはＢ
ＳＴＯ膜等の強誘電体膜等の種々の絶縁膜が使用可能で
あることは勿論である。また、第２の溝部の内部に配置
されるゲート絶縁膜と第１の溝部の内部に配置されるゲ
ート絶縁膜の材料を変えて、寄生トランジスタのゲート
しきい値電圧を素子領域のゲートしきい値電圧より大き
くし、素子領域１が導通時に、ゲートコンタクト領域２
に形成される寄生トランジスタが導通状態にならないよ
うにすることも可能である。
【００９２】さらに、本発明の第１乃至第４の実施の形
態においては、Ｕ字型形状の第１及び第２の溝部の場合
について説明したが、本発明の第１及び第２の溝部の形
状は、図１，８，９，１２，１５乃至１７に示したＵ字
型形状に限られるものではない。例えば、図１８に示し
たＶ字型形状でも、本発明の第１乃至第４の実施の形態
と同様な作用・効果が得られることは容易に理解できる
であろう。一般には、Ｕ字型形状の方がより高集積化に
的した溝部の形状であろうが、Ｖ字型形状であっても、
サブクォーターミクロン乃至ナノメータレベルの溝部の
寸法になれば、副電極領域と埋め込み制御電極とを短絡
して形成できる本発明のゲートコンタクト領域の構造
は、コンタクトホールを溝部の幅の寸法をはみ出して形
成できるので極めて好都合である。さらに、第１及び第
２の溝部の形状は逆メサ形状でも良く、或いは断面が平
行四辺形の溝部でも良い。一対の斜めの平行側面を有し
た平行四辺形の断面の溝部は、結晶の異方性に依拠して
形成できる。
【００９３】また、第１乃至第４の実施の形態において
はｎチャネルの絶縁ゲート型半導体装置について説明し
たが、図１９に示すように、導電型及び極性をすべて逆
にすればｐチャネルの絶縁ゲート型半導体装置に適用可
能であることは容易に理解出来るであろう。図１９にお
いては、高不純物密度のｐ型（ｐ+型）のＳｉ基板から
なる第１主電極領域（ドレイン領域）８１と、この第１
主電極領域（ドレイン領域）８１の上部に配置された素
子領域１及びゲートコンタクト領域２とを有するｎ型の
ボディ領域８３と、このボディ領域８３の素子領域１を
貫通して形成された第１の溝部と、ゲートコンタクト領
域２に形成された第２の溝部と、ボディ領域８３の表面
に、第１の溝部に隣接して配置されたボディ領域８３と
は反対導電型（ｐ型）で高不純物密度の第２主電極領域
（ソース領域）８５と、第２の溝部に隣接して配置され
たボディ領域とは反対導電型（ｐ型）で高不純物密度の
副電極領域（ｐ+領域）８６と、第１及び第２の溝部の
内部に、第２主電極領域（ソース領域）８５とは電気的
に絶縁されて埋め込まれた埋め込み制御電極３３と、第
２の溝部の上部において、副電極領域（ｐ+領域）８６
と埋め込み制御電極３３とを短絡して形成した制御電極
用表面配線（ゲート配線）２３とから少なくとも構成さ
れている。そして、図１９に示すように、ボディ領域８
３は、素子領域１の厚さよりも、ゲートコンタクト領域
２の厚さの方が厚く、第２の溝部は、ボディ領域のゲー
トコンタクト領域２の底部よりも浅く形成されている。
このゲートコンタクト領域２に位置する厚いボディ領域
８３は、Ｕ字型溝（第２の溝部）の深さよりも深くなる
ように拡散されたｎ領域８７により構成されている。第
１及び第２の溝部の側壁にゲート絶縁膜（ゲート酸化
膜）３２が配置され、埋め込み制御電極３３は、このゲ
ート絶縁膜（ゲート酸化膜）３２を介して、ボディ領域
８３の第１の溝部の側壁に露出した表面の電位を制御す
るように構成されている。第１及び第２の溝部からなる
Ｕ字型溝の内部には、高不純物密度のｐ型のポリシリコ
ン（ドープドポリシリコン）等の高導電性材料が埋め込
まれ、埋め込みゲート電極３３を構成している。さら
に、ボディ領域８３と第１主電極領域（ドレイン領域）
８１との間には、第１主電極領域（ドレイン領域）８１
より低不純物密度のｐ型（ｐ-型）のエピタキシャル成
長層からなるドリフト領域８２が配置されている。ま
た、ボディ領域８３の表面には、第２主電極領域（ソー
ス領域）８５と隣接して高不純物密度のｎ型（ｎ+型）
のボディコンタクト領域８４とが配置されている。さら
に、第１主電極領域（ドレイン領域）８１の裏面には、
第１主電極（ドレイン電極）２１が接続され、第２主電
極領域（ソース領域）８５の表面には、第２主電極（ソ
ース電極）２２が接続されている。第２主電極（ソース
電極）２２は、ソース領域８５とボディコンタクト領域
８４を短絡するように接続されている。そして、層間絶
縁膜３１が埋め込みゲート電極３３とソース電極２２の
間を絶縁するためにＵ字型溝（第１の溝部）を完全に覆
うように配置されている。そして、制御電極用表面配線
（ゲート配線）２３は、第２の溝部の上部において、副
電極領域（ｐ+領域）８６と埋め込み制御電極（埋め込
みゲート電極）３３とを短絡して形成している。
【００９４】図２０にｐチャネルＵＭＯＳＦＥＴ Ｑ3の
場合の等価回路を示す。図２０に示すとおり、ｐチャネ
ルＵＭＯＳＦＥＴ Ｑ3のゲート・ソース間には、図３と
は逆向きのダイオードＤ2が形成されている。ダイオー
ドＤ2は、図１９に示すｐ+領域８６とボディ領域８３の
厚い部分（ｎ領域８７）のｐｎ接合により形成されるｐ
ｎ接合ダイオードである。図３と同様に、図２０に示す
ｐチャネルＵＭＯＳＦＥＴ Ｑ3のゲート・ソース間に接
続されたダイオードＤ2はゲート保護ダイオードとして
使用することができる。
【００９５】本発明の第１及び第２の実施の形態におい
ては、縦型ＵＭＯＳＦＥＴについて説明したが、ボディ
領域の厚さを薄くして、且つドリフト領域を十分低不純
物密度にし、ドレイン側の電界がソースの全面に設けら
れた電位障壁の高さを制御出来るようにすれば、縦型Ｕ
ＭＯＳＳＩＴとなる。縦型ＵＭＯＳＳＩＴの電位障壁は
ゲート電位及びドレイン電位で規定される２次元空間に
おける鞍部点（サドルポイント）であり、その高さはゲ
ート電位及びドレイン電位により制御可能である。従っ
て、縦型ＵＭＯＳＳＩＴのドレイン電流−ドレイン電圧
特性は、３極型真空管と同様に、指数関数的に増大す
る。図２１（ａ）にｎチャネルＵＭＯＳＳＩＴ Ｑ4の場
合の等価回路を、図２１（ｂ）にｐチャネルＵＭＯＳＩ
Ｔ Ｑ5の場合の等価回路を示す。図２１（ａ）に示すと
おり、ｎチャネルＵＭＯＳＳＩＴＱ4のゲート・ソース
間には、ダイオードＤ1が形成されている。一方、図２
１（ａ）には、ｐチャネルＵＭＯＳＳＩＴ Ｑ5のゲート
・ソース間には、図２１（ａ）とは逆向きのダイオード
Ｄ2が形成されている。これらの同一半導体基板に集積
化されたダイオードＤ1及びダイオードＤ2は、ＵＭＯＳ
ＳＩＴのゲート保護ダイオードとして機能する。
【００９６】また、第１乃至第４の実施の形態において
は半導体材料としてシリコンについて説明したが、炭化
珪素（ＳｉＣ）や砒化ガリウム（ＧａＡｓ）等の他の半
導体材料が使用可能である。図２２に示す半導体装置
は、ＧａＡｓ系のミリ波帯若しくはサブミリ波帯で動作
可能な超高周波用半導体装置（ＨＦＥＴ）であり、第１
及び第２の溝部の側壁に、半導体からなるチャネル層３
６、チャネル層３６より禁制帯幅が大きい半導体からな
るスペーサ層３７、チャネル層３６より禁制帯幅が大き
い半導体からなり、スペーサ層３７より高不純物密度の
電子供給層３８が順次堆積され、埋め込み制御電極３３
が電子供給層３８の上部に形成されている。即ち、図２
２においては、高不純物密度のｎ型のＧａＡｓ基板（ｎ
+ＧａＡｓ基板）からなる第１主電極領域（ドレイン領
域）２４と、この第１主電極領域（ドレイン領域）２４
の上部に配置された素子領域１及びゲートコンタクト領
域２とを有するｐ型のＧａＡｓのボディ領域２５と、こ
のボディ領域２５の素子領域１を貫通して形成された第
１の溝部と、ゲートコンタクト領域２に形成された第２
の溝部と、ボディ領域２５の表面に、第１の溝部に隣接
して配置されたボディ領域２５とは反対導電型（ｎ型）
で高不純物密度のＧａＡｓの第２主電極領域（ソース領
域）２７と、第２の溝部に隣接して配置されたボディ領
域とは反対導電型（ｎ型）で高不純物密度のＧａＡｓの
副電極領域（ｎ+領域）２８と、第１及び第２の溝部の
内部に、第２主電極領域（ソース領域）２７とは電気的
に絶縁されて埋め込まれた埋め込み制御電極３３と、第
２の溝部の上部において、副電極領域（ｎ+領域）２８
と埋め込み制御電極３３とを短絡して形成した制御電極
用表面配線（ゲート配線）２３とから少なくとも構成さ
れている。そして、図２２に示すように、ボディ領域２
５は、素子領域１の厚さよりも、ゲートコンタクト領域
２の厚さの方が厚く、第２の溝部は、ボディ領域のゲー
トコンタクト領域２の底部よりも浅く形成されている。
ボディ領域２５の底部の段差部は、ｎ+ＧａＡｓ基板２
４に段差部をＲＩＥで形成し、この上にｐ型のＧａＡｓ
層をエピタキシャル成長し、表面を平坦化する方法で形
成している。ボディ領域２５の薄い方の厚さは、１μｍ
乃至０．１μｍ以下である。第１及び第２の溝部の内部
には、チャネル層３６としてのｎ型のＧａＡｓ層が厚さ
５ｎｍ乃至２０ｎｍ程度、スペーサ層３７としての低不
純物密度でｎ型（ｎ-型）若しくは真性（ｉ型）のＡｌ
ＧａＡｓ層が厚さ０．３ｎｍ乃至２ｎｍ程度、及び電子
供給層３８としてのｎ+型のＡｌＧａＡｓ層が厚さ１０
ｎｍ乃至３５ｎｍ程度で、順次堆積されている。なお、
チャネル層３６として、ｎ型のＧａＡｓ層の代わりにｎ
型のＩｎＧａＡｓ層を用いても良い。電子供給層３８と
してのｎ+型のＡｌＧａＡｓ層の上に堆積する埋め込み
制御電極３３は、チタン（Ｔｉ）／白金（Ｐｔ）／金
（Ａｕ）の３層構造である。チタン（Ｔｉ）層とｎ+型
のＡｌＧａＡｓ層の間にｎ+型のＧａＡｓ層を更に挿入
しても良い。図２２の第１及び第２の溝部の深さは、ボ
ディ領域２５の厚さを考慮して、図１，８，９，１２，
１５乃至１９に示した第１及び第２の溝部の深さよりも
浅く、１μｍ乃至０．１μｍ程度以下に設定されてい
る。また、ボディ領域２５の表面には、第２主電極領域
（ソース領域）２７と隣接して高不純物密度のｐ型（ｐ
+型）のＧａＡｓのボディコンタクト領域２６とが配置
されている。さらに、第１主電極領域（ドレイン領域）
２４の裏面には、第１主電極（ドレイン電極）２１が接
続され、第２主電極領域（ソース領域）２７の表面に
は、第２主電極（ソース電極）２２が接続されている。
第２主電極（ソース電極）２２は、ソース領域２７とボ
ディコンタクト領域２６を短絡するように接続されてい
る。そして、層間絶縁膜３１が埋め込みゲート電極３３
とソース電極２２の間を絶縁するためにＵ字型溝（第１
の溝部）を完全に覆うように配置されている。このよう
な、Ｕ溝の内部にＡｌＧａＡｓ／ＧａＡｓ等のヘテロ接
合を用いたＨＦＥＴににおいては、広禁制帯幅の薄膜半
導体（ＡｌＧａＡｓ）層３７，３８は第１乃至第４の実
施の形態において説明したゲート絶縁膜と同様な機能を
果たしており、第１乃至第４の実施の形態と同様な動作
及び作用・効果を奏する。なお、図２２においては、図
１，８，９，１２，１５乃至１９において示したドリフ
ト領域が無い。しかし、ドリフト領域を、図２２のボデ
ィ領域２５とドレイン領域２４との間に挿入してもかま
わないことは勿論である。逆に、高耐圧が不要ならば、
若しくはキャリアの走行時間が問題になるのであれば、
図１，８，９，１２，１５乃至１９において、ドリフト
領域は省略可能である。
【００９７】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項（特許法３６条第５
項）によってのみ定められるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る縦型ＵＭＯＳ
ＦＥＴの断面構造を示す図である。
【図２】図１に示した本発明の第１の実施の形態に係る
縦型ＵＭＯＳＦＥＴのパターンレイアウトを示す平面図
である。
【図３】本発明の第１の実施の形態に係る縦型ＵＭＯＳ
ＦＥＴの等価回路を示す回路図である。
【図４】本発明の第１の実施の形態に係る縦型ＵＭＯＳ
ＦＥＴの製造工程を示す図である（その１）。
【図５】本発明の第１の実施の形態に係る縦型ＵＭＯＳ
ＦＥＴの製造工程を示す図である（その２）。
【図６】本発明の第１の実施の形態に係る縦型ＵＭＯＳ
ＦＥＴの製造工程を示す図である（その３）。
【図７】本発明の第１の実施の形態に係る縦型ＵＭＯＳ
ＦＥＴの製造工程を示す図である（その４）。
【図８】本発明の第１の実施の形態の変形例に係る横型
ＵＭＯＳＦＥＴの断面構造図である。
【図９】本発明の第２の実施の形態に係る縦型ＵＭＯＳ
ＦＥＴの断面構造を示す図である。
【図１０】本発明の第２の実施の形態に係る縦型ＵＭＯ
ＳＦＥＴの製造工程を示す図である（その１）。
【図１１】本発明の第２の実施の形態に係る縦型ＵＭＯ
ＳＦＥＴの製造工程を示す図である（その２）。
【図１２】本発明の第３の実施の形態に係る縦型ＩＧＢ
Ｔの断面構造を示す図である。
【図１３】本発明の第３の実施の形態に係る縦型ＩＧＢ
Ｔの等価回路を示す回路図である。
【図１４】本発明の第３の実施の形態に係る縦型ＩＧＢ
Ｔの製造工程の一部を示す図である。
【図１５】本発明の第３の実施の形態の変形例（変形例
２）に係るｎ型のバッファ層を有する縦型ＩＧＢＴの断
面構造図である。
【図１６】本発明の第３の実施の形態の変形例（変形例
３）に係るコレクタ・ショート型ＩＧＢＴの断面構造図
である。
【図１７】本発明の第４の実施の形態に係る縦型ＩＧＢ
Ｔの断面構造図である。
【図１８】本発明の他の実施の形態に係る縦型ＶＭＯＳ
ＦＥＴの断面構造を示す図である。
【図１９】本発明の更に他の実施の形態に係る縦型ＵＭ
ＯＳＦＥＴの断面構造を示す図である。
【図２０】本発明の更に他の実施の形態に係るｐチャネ
ルＵＭＯＳＦＥＴの場合の等価回路を示す回路図であ
る。
【図２１】図２１（ａ）は、本発明の更に他の実施の形
態に係るｎチャネルＵＭＯＳＳＩＴの場合の、図２１
（ｂ）は、本発明の更に他の実施の形態に係るｐチャネ
ルＵＭＯＳＩＴの場合の等価回路を示す回路図である。
【図２２】本発明の更に他の実施の形態に係るヘテロ構
造ＦＥＴ（ＨＦＥＴ）の断面構造を示す図である。
【符号の説明】
１ 素子領域 ２ ゲートコンタクト領域 １１，２４、８１ 第１主電極領域（ドレイン領域） １２，８２ ドリフト領域 １３，２５，８３ ボディ領域 １４，２６，８４ ボディコンタクト領域 １５，２７，８５ 第２主電極領域（ソース領域） １６，２８ ｎ+領域 １７ ｐ+領域 １９ ドリフト領域（ｎウェル領域） ２１，４６ 第１主電極（ドレイン電極） ２２ 第２主電極（ソース電極） ２３ 制御電極電極用表面配線（ゲート配線） ３１ 層間絶縁膜 ３２ ゲート絶縁膜 ３３ 埋め込み制御電極（埋め込みゲート電極） ３５ ｐ領域 ３６ ｎＧａＡｓ層（チャネル層） ３７ ｉＡｌＧａＡｓ層（スペーサ層） ３８ ｎ+ＡｌＧａＡｓ層（電子供給層） ４１ 基板 ４２ エピタキシャル成長層（エピ層） ４３ 第１主電極領域（埋め込みドレイン領域） ４４ シンカー領域 ４５ シンカーコンタクト領域 ４７ ゲートコンタクトホール ４８ ソースコンタクトホール ５１，５６ 第１主電極領域（コレクタ領域） ５２ 第２主電極領域（エミッタ領域） ５３ ｎ-層 ５４ バッファ層 ５５ ｎ+ショート領域 ６１ 第１主電極（コレクタ電極） ６２ 第２主電極（エミッタ電極） ６４ 第１の溝部 ６５ ドープドポリシリコン ６６ 金属膜 ６７ 第２の溝部 ６９，７５ フォトレジスト ７１，７６ 第１酸化膜 ７２，７７ 第２酸化膜 ７３，７８ 第３酸化膜 ７４，７９ 第４酸化膜 ８０ 第５酸化膜 ８６ ｐ+領域 ８７ ｎ領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６５５Ａ ６５７Ｂ 29/80 Ｖ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１主電極領域と、 前記第１主電極領域の上部に配置された素子領域及びゲ
    ートコンタクト領域とを有するボディ領域と、 前記ボディ領域の前記素子領域を貫通して形成された第
    １の溝部と、 前記ボディ領域の前記ゲートコンタクト領域に形成され
    た第２の溝部と、 前記ボディ領域の表面に、前記第１の溝部に隣接して配
    置された前記ボディ領域とは反対導電型の第２主電極領
    域と、 前記第２の溝部に隣接して配置された前記ボディ領域と
    は反対導電型の副電極領域と、 前記第１及び第２の溝部の内部に、前記第２主電極領域
    とは電気的に絶縁されて埋め込まれた埋め込み制御電極
    と、 前記第２の溝部の上部において、前記副電極領域と前記
    埋め込み制御電極とを短絡して形成した制御電極用表面
    配線とから少なくとも構成されたことを特徴とする半導
    体装置。
  2. 【請求項２】 前記第２の溝部の底部は、前記ボディ領
    域の前記ゲートコンタクト領域の底部よりも浅く形成さ
    れていることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記第２の溝部の側壁は、前記ボディ領
    域より高不純物密度で、前記ボディ領域と同導電型の半
    導体領域に接していることを特徴とする請求項１記載の
    半導体装置。
  4. 【請求項４】 前記第１及び第２の溝部の側壁にはゲー
    ト絶縁膜が配置され、前記埋め込み制御電極は、前記ゲ
    ート絶縁膜を介して、前記ボディ領域の表面の電位を制
    御することを特徴とする請求項１乃至３のいずれか１項
    記載の半導体装置。
  5. 【請求項５】 前記第１及び第２の溝部の側壁には、半
    導体からなるチャネル層、前記チャネル層より禁制帯幅
    が大きい半導体からなるスペーサ層、前記チャネル層よ
    り禁制帯幅が大きい半導体からなり、前記スペーサ層よ
    り高不純物密度の電子供給層が順次堆積され、前記埋め
    込み制御電極は、前記電子供給層の上部に形成されてい
    ることを特徴とする請求項１乃至３のいずれか１項記載
    の半導体装置。
  6. 【請求項６】 前記ボディ領域と前記第１主電極領域と
    の間に、前記第１主電極領域より低不純物密度のドリフ
    ト領域が配置されていることを特徴とする請求項１乃至
    ５のいずれか１項記載の半導体装置。
  7. 【請求項７】 前記第１主電極領域と前記第２主電極領
    域とは同導電型であることを特徴とする請求項１乃至６
    のいずれか１項記載の半導体装置。
  8. 【請求項８】 前記第１主電極領域と前記第２主電極領
    域とは反対導電型であることを特徴とする請求項１乃至
    ６のいずれか１項記載の半導体装置。
  9. 【請求項９】 前記第１主電極領域には前記第１主電極
    領域と同導電型のシンカー領域が接続され、前記第２主
    電極領域には、第２主電極が接続され、前記シンカー領
    域には、前記第２主電極と同一の主面側に設けられた第
    １主電極が接続されていることを特徴とする請求項１乃
    至８のいずれか１項記載の半導体装置。
  10. 【請求項１０】 前記第１主電極領域の裏面には、第１
    主電極が接続され、前記第２主電極領域の表面には、第
    ２主電極が接続されていることを特徴とする請求項１乃
    至８のいずれか１項記載の半導体装置。
JP11022982A 1999-01-29 1999-01-29 半導体装置 Withdrawn JP2000223705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11022982A JP2000223705A (ja) 1999-01-29 1999-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11022982A JP2000223705A (ja) 1999-01-29 1999-01-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2000223705A true JP2000223705A (ja) 2000-08-11

Family

ID=12097767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11022982A Withdrawn JP2000223705A (ja) 1999-01-29 1999-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2000223705A (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313945A (ja) * 2001-04-11 2002-10-25 Seiko Instruments Inc 半導体集積回路装置の製造方法
JP2003068759A (ja) * 2001-08-29 2003-03-07 Denso Corp 半導体装置およびその製造方法
JP2003069020A (ja) * 2001-08-30 2003-03-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003086801A (ja) * 2001-09-13 2003-03-20 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2003282870A (ja) * 2002-03-20 2003-10-03 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003309263A (ja) * 2002-03-22 2003-10-31 Siliconix Inc トレンチゲートｍｉｓデバイスの構造及び製造方法
JP2008053611A (ja) * 2006-08-28 2008-03-06 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2010510662A (ja) * 2006-11-16 2010-04-02 アルファ アンド オメガ セミコンダクター，リミテッド 垂直方向過渡電圧サプレッサ（ｔｖｓ）とｅｍｉフィルタのための回路構成と製造処理
JP2010517302A (ja) * 2007-02-06 2010-05-20 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物半導体デバイス
JP2010118701A (ja) * 2003-03-05 2010-05-27 Advanced Analogic Technologies Inc トレンチゲート縦型ｍｏｓｆｅｔ
JP2010263032A (ja) * 2009-05-01 2010-11-18 Mitsubishi Electric Corp 半導体装置
US7977739B2 (en) 2008-07-24 2011-07-12 Renesas Electronics Corporation Semiconductor device and manufacturing method for semiconductor device
JP2011199141A (ja) * 2010-03-23 2011-10-06 Nissan Motor Co Ltd 半導体装置
JP2012049466A (ja) * 2010-08-30 2012-03-08 Seiko Instruments Inc 半導体装置およびその製造方法
KR101225225B1 (ko) 2006-11-30 2013-01-22 페어차일드 세미컨덕터 코포레이션 래치업되지 않는 집적 절연 게이트 양극성 트랜지스터
JP2013505589A (ja) * 2009-09-27 2013-02-14 シーエスエムシー・テクノロジーズ・エフエービー１・カンパニー・リミテッド トレンチｄｍｏｓトランジスタの製造方法
JP5223041B1 (ja) * 2012-02-10 2013-06-26 パナソニック株式会社 半導体装置及びその製造方法
WO2013118203A1 (ja) * 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
JP2014038963A (ja) * 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
WO2015040662A1 (ja) * 2013-09-17 2015-03-26 三菱電機株式会社 半導体装置
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
EP3276671A4 (en) * 2015-03-27 2018-11-14 Rohm Co., Ltd. Semiconductor device
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
WO2019186853A1 (ja) * 2018-03-29 2019-10-03 新電元工業株式会社 ワイドギャップ半導体装置
EP3872847A1 (en) * 2020-02-28 2021-09-01 Infineon Technologies AG Semiconductor device with insulated gate transistor cell and rectifying junction
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
JP2021150407A (ja) * 2020-03-17 2021-09-27 富士電機株式会社 炭化珪素半導体装置
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570806B2 (ja) * 2001-04-11 2010-10-27 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP2002313945A (ja) * 2001-04-11 2002-10-25 Seiko Instruments Inc 半導体集積回路装置の製造方法
JP2003068759A (ja) * 2001-08-29 2003-03-07 Denso Corp 半導体装置およびその製造方法
JP2003069020A (ja) * 2001-08-30 2003-03-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003086801A (ja) * 2001-09-13 2003-03-20 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2003282870A (ja) * 2002-03-20 2003-10-03 Fuji Electric Co Ltd 半導体装置およびその製造方法
US9324858B2 (en) 2002-03-22 2016-04-26 Vishay-Siliconix Trench-gated MIS devices
JP2003309263A (ja) * 2002-03-22 2003-10-31 Siliconix Inc トレンチゲートｍｉｓデバイスの構造及び製造方法
JP2012060147A (ja) * 2002-03-22 2012-03-22 Siliconix Inc トレンチゲートｍｉｓデバイスの構造及び製造方法
JP2010118701A (ja) * 2003-03-05 2010-05-27 Advanced Analogic Technologies Inc トレンチゲート縦型ｍｏｓｆｅｔ
JP2008053611A (ja) * 2006-08-28 2008-03-06 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2010510662A (ja) * 2006-11-16 2010-04-02 アルファ アンド オメガ セミコンダクター，リミテッド 垂直方向過渡電圧サプレッサ（ｔｖｓ）とｅｍｉフィルタのための回路構成と製造処理
KR101225225B1 (ko) 2006-11-30 2013-01-22 페어차일드 세미컨덕터 코포레이션 래치업되지 않는 집적 절연 게이트 양극성 트랜지스터
JP2010517302A (ja) * 2007-02-06 2010-05-20 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物半導体デバイス
US8952352B2 (en) 2007-02-06 2015-02-10 International Rectifier Corporation III-nitride power device
US8940567B2 (en) 2007-02-06 2015-01-27 International Rectifier Corporation Method for fabricating a III-nitride semiconductor device
US8450721B2 (en) 2007-02-06 2013-05-28 International Rectifier Corporation III-nitride power semiconductor device
US7977739B2 (en) 2008-07-24 2011-07-12 Renesas Electronics Corporation Semiconductor device and manufacturing method for semiconductor device
JP2010263032A (ja) * 2009-05-01 2010-11-18 Mitsubishi Electric Corp 半導体装置
JP2013505589A (ja) * 2009-09-27 2013-02-14 シーエスエムシー・テクノロジーズ・エフエービー１・カンパニー・リミテッド トレンチｄｍｏｓトランジスタの製造方法
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9893168B2 (en) 2009-10-21 2018-02-13 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
JP2011199141A (ja) * 2010-03-23 2011-10-06 Nissan Motor Co Ltd 半導体装置
JP2012049466A (ja) * 2010-08-30 2012-03-08 Seiko Instruments Inc 半導体装置およびその製造方法
CN102386233A (zh) * 2010-08-30 2012-03-21 精工电子有限公司 半导体器件
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
WO2013118203A1 (ja) * 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
JP5223041B1 (ja) * 2012-02-10 2013-06-26 パナソニック株式会社 半導体装置及びその製造方法
US9087894B2 (en) 2012-02-10 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
JP2014038963A (ja) * 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
JP5968548B2 (ja) * 2013-09-17 2016-08-10 三菱電機株式会社 半導体装置
WO2015040662A1 (ja) * 2013-09-17 2015-03-26 三菱電機株式会社 半導体装置
US9627383B2 (en) 2013-09-17 2017-04-18 Mitsubishi Electric Corporation Semiconductor device
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
EP3276671A4 (en) * 2015-03-27 2018-11-14 Rohm Co., Ltd. Semiconductor device
EP3848976A1 (en) * 2015-03-27 2021-07-14 Rohm Co., Ltd. Semiconductor device
US11888058B2 (en) 2015-03-27 2024-01-30 Rohm Co., Ltd. Semiconductor device
US10431677B2 (en) 2015-03-27 2019-10-01 Rohm Co., Ltd. Semiconductor device
EP4300589A3 (en) * 2015-03-27 2024-04-17 Rohm Co., Ltd. Semiconductor device
US11004968B2 (en) 2015-03-27 2021-05-11 Rohm Co., Ltd. Semiconductor device
TWI717713B (zh) * 2018-03-29 2021-02-01 日商新電元工業股份有限公司 寬頻隙半導體裝置
CN111742412B (zh) * 2018-03-29 2023-09-15 新电元工业株式会社 宽带隙半导体装置
CN111742412A (zh) * 2018-03-29 2020-10-02 新电元工业株式会社 宽带隙半导体装置
WO2019186853A1 (ja) * 2018-03-29 2019-10-03 新電元工業株式会社 ワイドギャップ半導体装置
US11309415B2 (en) 2018-03-29 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device
JP6619522B1 (ja) * 2018-03-29 2019-12-11 新電元工業株式会社 ワイドギャップ半導体装置
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11588048B2 (en) 2020-02-28 2023-02-21 Infineon Technologies Ag Semiconductor device with insulated gate transistor cell and rectifying junction
EP3872847A1 (en) * 2020-02-28 2021-09-01 Infineon Technologies AG Semiconductor device with insulated gate transistor cell and rectifying junction
JP2021150407A (ja) * 2020-03-17 2021-09-27 富士電機株式会社 炭化珪素半導体装置
JP7490995B2 (ja) 2020-03-17 2024-05-28 富士電機株式会社 炭化珪素半導体装置

Similar Documents

Publication Publication Date Title
JP2000223705A (ja) 半導体装置
US20210376132A1 (en) Semiconductor device
US5897343A (en) Method of making a power switching trench MOSFET having aligned source regions
US6118150A (en) Insulated gate semiconductor device and method of manufacturing the same
US8946726B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
TWI534902B (zh) 功率半導體裝置及形成功率半導體裝置之方法
US6624030B2 (en) Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
TWI804649B (zh) 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
US11728421B2 (en) Split trench gate super junction power device
WO1996030947A1 (en) Punch-through field effect transistor
KR20110065379A (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
JP4490094B2 (ja) トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
CN110914997A (zh) 具有locos沟槽的半导体器件
WO2014083771A1 (ja) 半導体素子及びその製造方法
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
JP2000188397A (ja) 半導体装置及びその製造方法
JP2941823B2 (ja) 半導体装置及びその製造方法
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN113809145A (zh) 窄台面绝缘栅双极型晶体管器件及形成方法
JP2005019494A (ja) 半導体装置およびその製造方法
US11271100B2 (en) Narrow semiconductor mesa device
JP2000200902A (ja) 半導体集積回路及びその製造方法
JP2941405B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090825